KR20020080089A - 내부 전원 발생 장치 - Google Patents
내부 전원 발생 장치 Download PDFInfo
- Publication number
- KR20020080089A KR20020080089A KR1020010019258A KR20010019258A KR20020080089A KR 20020080089 A KR20020080089 A KR 20020080089A KR 1020010019258 A KR1020010019258 A KR 1020010019258A KR 20010019258 A KR20010019258 A KR 20010019258A KR 20020080089 A KR20020080089 A KR 20020080089A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- node
- reference voltage
- internal
- applying
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5004—Voltage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
본 발명은 테스트 모드시 내부 전원 발생 회로의 기준 전압 발생을 외부에서 제어할 수 있도록 하여 테스트 모드 전후의 내부 전원 전압 동작 환경의 변화를 줄이고, 정확도를 향상시킨 내부 전원 발생 장치에 관한 것으로, 기준 전압을 공급하는 내부 기준 전압 발생부와, 상기 기준 전압을 받아 내부 전원 전압을 출력하는 드라이버부로 구성된 내부 전원 발생 장치에 있어서, 외부에서 설정한 전압을 상기 드라이버부로 직접 인가하는 전압 신호 인가부와, 상기 외부에서 설정한 전압에 응답하여 상기 내부 기준 전압 발생부를 제어하는 제어 신호를 출력하는 제어부를 포함하여 구성됨을 특징으로 한다.
Description
본 발명은 전원 전압 발생 회로에 관한 것으로 특히, 테스트 모드시 내부 전원 발생 회로의 기준 전압 발생을 외부에서 제어할 수 있도록 하여 테스트 모드 전후의 내부 전원 전압 동작 환경의 변화를 줄이고, 정확도를 향상시킨 내부 전원 발생 장치에 관한 것이다.
이하, 도면을 참조하여 종래의 내부 전원 발생 장치에 대해 설명하면 다음과 같다.
도 1은 종래의 내부 전원 발생 장치를 나타낸 블록도이다.
도 1과 같이, 종래의 내부 전원 발생 장치는 기준 전압(Vref)을 발생시키는 내부 기준 전압 발생부(10)와 상기 기준 전압(Vref)으로 구동되어 내부 회로에 전원 전압을 공급하는 드라이버부(20)로 구성된다.
종래 내부 전원 발생 장치의 기능을 설명하면 다음과 같다.
상기 내부 전원 기준 전압 발생부(10)에서 발생한 기준 전압(Vref)을 상기 드라이버부(20)에 인가한다. 상기 드라이버부(20)에서 상기 기준 전압(Vref)과 같은 레벨의 전압을 내부 회로 전체에 공급한다.
내부 전원 발생 장치를 사용하는 제품들은 내부 전원의 전위가 공정 변화에 영향을 받지 않을 수 없다.
따라서, 일반적으로는 웨이퍼 상태에서 퓨즈 옵션 등을 이용하여 내부 전원의 전압을 보정해 주고 있는 데, 통상 이러한 퓨즈 옵션 공정은 테스트 비용의 절감을 위해서 리페어(repair) 공정과 동시에 처리하고 있다.
그런데, 이런 경우에 퓨즈 커팅 전후에 내부 전원 전압의 전위가 다를 수 있고, 이러한 작용으로 인해 리페어 전후에 제품의 동작 환경이 달라지게 되어 결국 제품의 특성 또한 차이를 보이게 되며, 이는 리페어 수율이 나빠지는 원인이 된다.
상기의 문제 때문에 퓨즈 커팅 전후의 내부 전원 전위를 거의 같게 하기 위하여 내부 전원 회로의 최종 출력단, 즉, 내부 전원 전압을 직접 외부에서 강력하게 제어하는 방법을 많이 사용한다.
그러나, 상기와 같은 종래의 내부 전원 발생 장치는 다음과 같은 문제점이 있다.
테스트 모드를 진행할 때, 종래의 내부 전원 발생 장치는 내부 전원 전압을 외부에서 직접 제어하는 방법을 사용한다.
이 경우 전력을 적게 사용하는 동안에는 퓨즈 커팅 전후의 내부 전원 전압의 변화가 거의 없더라도, 전력을 많이 사용하는 동안에는 내부 전원 회로의 출력단과 외부 전원 공급 회로의 출력단의 전류 공급 능력이 차이나므로, 퓨즈 커팅 전후에 제품의 동작 환경이 여전히 다르게 된다는 문제점을 가진다.
즉, 상기의 종래 내부 전원 발생 장치는 내부 전원의 전위를 조정하기 전과 후에 제품의 동작 환경이 달라서 불량 제품의 초기 제거시 정확도를 떨어뜨리는 문제점을 가진다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 테스트 모드시 내부 전원 발생 회로의 기준 전압 발생을 외부에서 제어할 수 있도록 하여 테스트 모드 전후의 내부 전원 전압 동작 환경의 변화를 줄이고, 정확도를 향상시킨 내부 전원 발생 장치를 제공하는 데, 그 목적이 있다.
도 1은 종래의 내부 전원 발생 장치를 나타낸 블록도
도 2는 본 발명의 내부 전원 발생 장치를 나타낸 블록도
도 3은 본 발명의 전압 신호 인가부의 인가 전압 상태에 따른 제어 신호의 변화를 나타낸 타이밍도
도 4는 본 발명의 내부 전원 발생 장치의 제어부를 나타낸 회로도
도면의 주요 부분에 대한 부호 설명
100 : 내부 기준 전압 발생부 200 : 드라이버부
300 : 전압 신호 인가부 400 : 제어부
21 : 다이오드부 22 : 제 1 피모스 트랜지스터
23 : 제 2 피모스 트랜지스터 24 : 제 1 인버터
25 : 제 2 인버터 26 : 제 3 인버터
ctrl : 제어 신호 Vrg : 내부 기준 전압 발생부의 출력
Vint : 내부 전원 전압 Vcon : 외부 설정 전압
상기와 같은 목적을 달성하기 위한 본 발명의 내부 전원 발생 장치는 기준 전압을 공급하는 내부 기준 전압 발생부와, 상기 기준 전압을 받아 내부 전원 전압을 출력하는 드라이버부로 구성된 내부 전원 발생 장치에 있어서, 외부에서 설정한 전압을 상기 드라이버부로 직접 인가하는 전압 신호 인가부와, 상기 외부에서 설정한 전압에 응답하여 상기 내부 기준 전압 발생부를 제어하는 제어 신호를 출력하는 제어부를 포함하여 구성됨을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 내부 전원 발생 장치를 상세히 설명하면 다음과 같다.
도 2는 본 발명의 내부 전원 발생 장치를 나타낸 블록도이다.
도 2와 같이, 본 발명의 내부 전원 발생 장치는 기준 전압(Vrg)을 공급하는 내부 기준 전압 발생부(100)와, 상기 기준 전압(Vrg)을 받아 내부 전원 전압(Vint)을 출력하는 드라이버부(200)로 구성된 내부 전원 발생 장치에 있어서, 외부에서 설정한 전압(Vcon)을 상기 드라이버부(200)로 직접 인가하는 전압 신호 인가부(300)와, 상기 외부에서 설정한 전압(Vcon) 인가받아 상기 내부 기준 전압 발생부(100)를 제어하는 제어 신호(ctrl)를 출력하는 제어부(400)를 포함하여 구성된다.
도 3은 본 발명의 전압 신호 인가부의 인가 전압 상태에 따른 제어 신호의 변화를 나타낸 타이밍도이다.
도 3과 같이, 외부에서 인가되는 상기 전압 신호 인가부로부터 아무런 전압 신호가 인가되지 않은 상태, 즉, 플로팅(floating) 상태에서는 상기 내부 기준 전압 발생부(100)는 정상 동작을 하여, 드라이버부(200)로 그 출력이 인가된다.
이 때, 상기 내부 기준 전압 발생부(100)에 상기 내부 기준 전압 발생부의 동작 여부를 결정하는 제어 신호(ctrl)는 하이 레벨 상태이다. 이는 상기 기준 전압 발생부가 인에이블 모드(enable mode)라는 것을 의미한다.
이러한 인에이블 모드(enable mode)에서 상기 외부에서 인가되는 전압 신호 인가부의 전압 신호(Vcon)가 도 3과 같이, 소정 전압보다 낮은 전위로 출력되는 엔트리(entry) 구간으로 접어들게 되면, 상기 제어 신호(ctrl)는 일정한 지연 시간 후 로우 레벨로 변하게 된다.
이는 상기 내부 기준 전압 발생부(100)가 디스에이블 모드(disable mode)라는 것을 의미하는 데, 이와 같이, 디스에에블 모드로 바뀐 후부터는 상기 내부 기준 전압 발생부(100)가 아닌, 상기 전압 신호 인가부(300)에서 직접적으로 상기 드라이버부(200)로 전압 신호(Vcon)를 인가하도록 한다.
이 부분이 포오싱(forcing) 구간인 데, 이 상태에서는 상기 전압 신호 인가부(300)를 통해 나온 전압 신호(Vcon)가 직접 상기 드라이버부(200)로 인가된다.
상기 전압 신호 인가부(300)의 출력 신호(Vcon)에 의해 제어되는 포오싱(forcing) 구간을 지나, 다음, 상기 전압 신호(Vcon)가 소정 전압보다 높은 전압으로 상승하게 되는 엑시트(exit) 구간으로 접어들면, 상기 제어 신호(ctrl)는 일정 시간 지연 후에 인에이블 신호(enable)인 하이 레벨이 출력된다. 즉, 상기 내부 기준 전압 발생부(100)가 인에이블 모드(enable mode)가 된다.
상기 엔트리(entry) 구간부터 포오싱(forcing) 구간을 거쳐 엑시트(exit) 구간까지를 테스트 모드(test mode) 혹은 스크린 모드(screen mode)라 한다. 여기서는 상기 제어부(400)의 제어 신호(ctrl)가 로우 레벨로 출력되어 상기 전압 신호 인가부(300)의 출력이 그대로 드라이버부(200)를 제어하게 된다.
도 4는 본 발명의 내부 전원 발생 장치의 제어부를 나타낸 회로도이다.
도 4와 같이, 본 발명의 내부 전원 발생 장치의 제어부는, 상기 내부 기준 전압 신호 인가 노드와 제 1 노드(N1) 사이에 연결된 n 개의 다이오드로 이루어진 다이오드부(21)와, 상기 제 1 노드(N1)와 접지 전원(Vss) 사이에 연결되며, 상기 내부 기준 전압 신호 인가 노드의 인가 신호에 의해 제어되는 제 1 피모스 트랜지스터(22)와, 외부에서 인가된 전원 전압(Vext)과 상기 제 1 노드(N1) 사이에 연결되며, 외부에서 인가된 파워업 신호(pwrup)에 의해 제어되는 제 2 피모스 트랜지스터(23)와, 상기 제 1 노드(N1)와 제 2 노드(N2) 사이에 연결되며 제 1 노드(N1)의 출력을 반전하는 제 1 인버터(24)와, 상기 제 2 노드(N2)의 출력을 반전하여 다시 제 1 노드(N1)에 인가하는 제 2 인버터(25)와, 상기 제 2 노드(N2)의 출력을 반전하여 상기 제어 신호(ctrl)로 출력하는 제 3 인버터(26)를 포함하여 구성된다.
도 4의 제어부의 동작 원리는 다음과 같다.
여기서의 Vext는 외부에서 인가되는 전원 전압이며, 제 1 피모스 트랜지스터(22)의 문턱 전압을 Vtp, 다이오드부(21)의 문턱전압을 모두 합한 값을 Vtd라 한다. 또, 제 1, 제 2, 제 3 인버터(24, 25, 26)의 로직 트립 포인트(logictrip point)는 상기 외부에서 인가된 전원 전압(Vext)의 반(Vext/2)이라고 가정한다.
제 2 피모스 트랜지스터(23)의 게이트 입력 신호인 상기 파워업 신호(pwrup)는 이 회로에 처음으로 전원이 공급될 때의 초기 상태를 결정해 주기 위한 것으로, 이 파워업 신호(pwrup)는 전원이 공급되기 시작하면, 로우 레벨 상태를 유지하다가 일정시간 후에 하이 레벨로 변한다.
우선, 상기 파워업 신호(pwrup)가 로우 레벨인 상태에서는, 상기 제 2 피모스 트랜지스터(23)는 턴온(turn on) 상태가 되어 상기 제 1 노드(N1)는 초기 상태는 상기 외부 전원 전압(Vext)의 상태를 가지고, 이 회로의 출력 신호인 제어신호(ctrl)의 초기 상태는 상기 제 1, 제 3 인버터(24, 26)를 거친 값으로 상기 제 1 노드(N1)의 레벨과 같은 레벨로 일정시간 지연되어 출력된다.
즉, 상기 제어 신호(ctrl)는 내부 기준 전압 발생부(100)가 인에이블(enable)되는 하이 레벨이 된다.
이 동안에 상기 전압 신호 인가부(300)는 상기 제어부(400) 내부 기준 전압 신호 인가 노드에 플로팅(floating) 상태로 둔다.
상기 내부 기준 전압 발생부(100)를 통해 드라이버부(200)에 기준 전압을 공급하는 제너럴 모드(general mode)에서는 상기 제어부(400)의 내부 기준 전압 신호 인가 노드에 상기 내부 기준 전압 발생부(100)의 출력(Vrg)이 그대로 인가된다.
제너럴 모드(general mode)로 진행하지 않고, 테스트 모드(test mode)시, 즉, 외부에서 설정한 전압(Vcon)을 직접 드라이버부(200)로 인가할 때, 상기 플로팅 상태에 있던 외부 전압 신호 인가부(300)를 상기 제어부(400)의 내부 기준 전압 신호 인가 노드에 연결시킨다.
이 때, 외부에서 직접 드라이버부(200)로 전압 신호(Vcon)를 인가하기 위해서는 강력한 포오싱(forcing) 법이 필요한 데, 처음 테스트 모드로 진입(entry)할 때는 소정 전압(Vtp)보다 작은 전압을 인가하고, 테스트 모드를 빠져나올 때(exit)는 소정 전압(Vtd + Vext/2)보다 높은 전압을 인가하여야 한다.
즉, 테스트 모드의 엔트리(entry), 포오싱(forcing), 엑시트(exit)는 상기 제어부(400)의 내부 기준 전압 신호 인가 노드에서 상기 외부 설정 전압 신호(Vcon)를 제어하여 인가함으로써 수행한다.
테스트 모드 진입시는, 도 4와 같이, 상기 제 1 노드(N1)에 로우 레벨이 인가되어야 하므로, 상기 제 1 피모스 트랜지스터(22)가 턴온 상태에 있어야 한다. 따라서, 상기 제어부(400)의 입력 신호 인가단에는 상기 전압 신호 인가부(300)로부터 Vtp보다 낮은 전압이 인가되어야 한다.
상기 Vtp는 제 1 피모스 트랜지스터(22)의 문턱 전압으로서, 이 값보다 낮은 전위에 있어야 상기 제 1 피모스 트랜지스터(22)가 턴온되기 때문이다.
따라서, 제 1 노드(N1)에는 로우 레벨이 인가되므로, 제 1, 제 3 인버터(24, 26)를 통해 출력되는 제어신호(ctrl)는 로우 레벨 상태에 있다.
이와 같이, 상기 제어부(400)의 제어신호(ctrl)를 로우 레벨로 출력시킨 후, 외부에서 설정하는 전압을 직접 드라이버부(200)로 인가하여 상기 드라이버부(400)에 전압(Vcon)을 공급하게 된다. 도 3에서 보면, 포오싱(forcing) 구간이 이를 나타내고 있다.
상기 포오싱(forcing) 구간에서 상기 드라이버부(200)를 통해 외부에서 설정한 전압(Vcon)이 인가되는 데, 이러한 외부 설정 전압(Vcon)의 제어부 내 내부 기준 전압 신호(Reference Voltage) 인가 노드에 인가하는 것은 외부에서 직접 내부 회로로 내부 전원 전압(Vint)을 인가하는 것보다 테스트 전후시의 상기 내부 전원 회로의 동작 환경의 변화가 적다.
테스트 모드에서 빠져나올 때(즉, 포오싱 구간에서 내부 전원 발생부에 의해 상기 드라이버부를 정상 제어할 때)는 상기 다이오드부의 총 문턱 전압(Vtd)과 상기 제 1 인버터의 로직 트립 포인트(Vext/2)를 합한 전압(Vtd+Vext/2)보다 높은 전위의 전압을 인가하여 상기 제어신호가 하이 레벨 신호로 출력되도록 한다.
상기의 테스트 모드를 끝낸 후부터는 처음과 같이, 상기 전압 신호 인가부(300)는 제어부(400)의 내부 기준 전압 신호 인가 노드에 플로팅(floating) 상태를 유지한다.
본 발명의 내부 전원 발생 장치는 다음과 같은 효과가 있다.
첫째, 내부 전원 전압을 외부에서 직접 제어하는 형식을 기준 전압을 제어하는 방식으로 전환시켜, 내부 전원 전압 조정 전후의 동작 환경 변화를 감소시킬 수 있다.
둘째, 외부에서 임의적으로 기준 전원 전압을 인가하는 것이 가능하므로, 내부 전원 회로를 제어하는 장치로써 불량 제품의 초기 테스트 시 사용될 수 있다.
셋째, 디램(DRAM) 외에도 내부 전원 발생 장치를 필요로 하는 여타의 반도체 제품에도 적용이 가능하다.
넷째, 본 발명의 내부 전원 발생 장치를 사용하여 보다 안정적인 소자 구현이 가능하여 신뢰성 향상 및 수율 증가를 가져올 수 있다.
Claims (6)
- 기준 전압을 공급하는 내부 기준 전압 발생부와, 상기 기준 전압을 받아 내부 전원 전압을 출력하는 드라이버부로 구성된 내부 전원 발생 장치에 있어서,외부에서 설정한 전압을 상기 드라이버부로 직접 인가하는 전압 신호 인가부;상기 외부에서 설정한 전압에 응답하여 상기 내부 기준 전압 발생부를 제어하는 제어 신호를 출력하는 제어부를 포함하여 구성됨을 특징으로 하는 내부 전원 발생 장치.
- 제 1항에 있어서, 상기 전압 신호 인가부는 제너럴 모드에서는 플로팅 상태에 있다가 테스트 모드에서만 상기 드라이버부로 전압을 인가함을 특징으로 하는 내부 전원 발생 장치.
- 제 2항에 있어서, 테스트 모드시,상기 외부 설정 전압의 엔트리, 포오싱, 엑시트를 상기 제어부의 내부 기준 전압을 인가하는 노드에서 제어함을 특징으로 하는 내부 전원 발생 장치.
- 제 1항에 있어서, 상기 제어부는,내부 기준 전압 신호 인가 노드와 제 1 노드 사이에 연결된 n 개의 다이오드와,상기 제 1 노드와 접지 전원 사이에 연결되며, 상기 내부 기준 전압 신호 인가 노드의 전압 신호에 의해 제어되는 제 1 피모스 트랜지스터와,외부에서 인가된 전원 전압과 상기 제 1 노드 사이에 연결되며, 외부에서 인가된 파워업 신호에 의해 제어되는 제 2 피모스 트랜지스터와,상기 제 1 노드와 제 2 노드 사이 연결되며 제 1 노드의 출력을 반전하는 제 1 인버터와,상기 제 2 노드의 출력을 반전하여 상기 제 1 노드에 인가하는 제 2 인버터와,상기 제 2 노드의 출력을 반전하여 상기 제어 신호로 출력하는 제 3 인버터를 포함하여 구성됨을 특징으로 하는 내부 전원 발생 장치.
- 상기 제 3항 또는 제 4항에 있어서, 상기 전압 신호 인가부는,테스트 모드로 진입할 때 상기 제 1 피모스 트랜지스터의 문턱 전압보다 낮은 전위의 전압을 상기 제어부로 인가하여 상기 내부 기준 전압 발생부를 디스에이블 상태로 제어함을 특징으로 하는 내부 전원 발생 장치.
- 제 3항 또는 제 4항에 있어서, 상기 전압 신호 인가부는,테스트 모드에서 빠져나올 때, 상기 다이오드부의 총 문턱 전압과 상기 제 1 인버터의 로직 트립 포인트를 합한 전압보다 높은 전위의 전압을 인가하여 상기 내부 기준 발생부를 인에이블 상태로 제어함을 특징으로 하는 내부 전원 발생 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0019258A KR100379554B1 (ko) | 2001-04-11 | 2001-04-11 | 내부 전원 발생 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0019258A KR100379554B1 (ko) | 2001-04-11 | 2001-04-11 | 내부 전원 발생 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020080089A true KR20020080089A (ko) | 2002-10-23 |
KR100379554B1 KR100379554B1 (ko) | 2003-04-10 |
Family
ID=27700700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0019258A KR100379554B1 (ko) | 2001-04-11 | 2001-04-11 | 내부 전원 발생 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100379554B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100761371B1 (ko) * | 2006-06-29 | 2007-09-27 | 주식회사 하이닉스반도체 | 액티브 드라이버 |
KR100776750B1 (ko) * | 2006-06-08 | 2007-11-19 | 주식회사 하이닉스반도체 | 반도체 메모리의 기준전압 발생장치 및 방법 |
-
2001
- 2001-04-11 KR KR10-2001-0019258A patent/KR100379554B1/ko not_active IP Right Cessation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100776750B1 (ko) * | 2006-06-08 | 2007-11-19 | 주식회사 하이닉스반도체 | 반도체 메모리의 기준전압 발생장치 및 방법 |
US7427935B2 (en) | 2006-06-08 | 2008-09-23 | Hynix Semiconductor Inc. | Apparatus and method of generating reference voltage of semiconductor integrated circuit |
KR100761371B1 (ko) * | 2006-06-29 | 2007-09-27 | 주식회사 하이닉스반도체 | 액티브 드라이버 |
US7619946B2 (en) | 2006-06-29 | 2009-11-17 | Hynix Semiconductor Inc. | Active driver for use in semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
KR100379554B1 (ko) | 2003-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20080019204A1 (en) | Apparatus and Method for Supplying Power in Semiconductor Device | |
US6867641B2 (en) | Internal voltage generator for semiconductor device | |
KR100724564B1 (ko) | 반도체 메모리 장치 | |
KR100379554B1 (ko) | 내부 전원 발생 장치 | |
KR20050050708A (ko) | 번인 테스트용 내부 전압 발생 장치 | |
KR100933801B1 (ko) | 링 오실레이터와 이를 이용한 내부전압 생성장치 | |
US20080203987A1 (en) | Reference voltage generator having improved setup voltage characteristics and method of controlling the same | |
KR100350768B1 (ko) | 내부 전원전압 발생장치 | |
KR20010003407A (ko) | 파워 온 리셋 회로 | |
US6661121B2 (en) | Pulse generator with controlled output characteristics | |
KR100904426B1 (ko) | 내부 전압 생성 회로 | |
GB2373865A (en) | High voltage detector | |
KR100267088B1 (ko) | 반도체메모리장치의기준전압발생회로 | |
US20020021603A1 (en) | Apparatus and method for package level burn-in test in semiconductor device | |
KR0167680B1 (ko) | 반도체 메모리 장치의 내부전원전압 발생회로 | |
JP3695966B2 (ja) | 半導体集積回路 | |
KR100642402B1 (ko) | 반도체 장치의 초기화 신호 발생회로 | |
JP2005050503A (ja) | 昇圧電圧発生回路及び昇圧電圧発生方法 | |
KR101153793B1 (ko) | 내부 전압 발생 장치 | |
KR100258362B1 (ko) | 반도체 소자의 기준전압 발생장치 | |
KR100303995B1 (ko) | 내부전압 강하회로 | |
KR100996192B1 (ko) | 파워 업 신호 생성회로 | |
KR20020067895A (ko) | 반도체 장치 | |
KR100449265B1 (ko) | 고전압 발생 회로를 갖는 반도체 메모리 장치 | |
JPH11219586A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110222 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |