KR20020080089A - Device for Generating Inner Power Voltage Source - Google Patents
Device for Generating Inner Power Voltage Source Download PDFInfo
- Publication number
- KR20020080089A KR20020080089A KR1020010019258A KR20010019258A KR20020080089A KR 20020080089 A KR20020080089 A KR 20020080089A KR 1020010019258 A KR1020010019258 A KR 1020010019258A KR 20010019258 A KR20010019258 A KR 20010019258A KR 20020080089 A KR20020080089 A KR 20020080089A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- node
- reference voltage
- internal
- applying
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5004—Voltage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
Description
본 발명은 전원 전압 발생 회로에 관한 것으로 특히, 테스트 모드시 내부 전원 발생 회로의 기준 전압 발생을 외부에서 제어할 수 있도록 하여 테스트 모드 전후의 내부 전원 전압 동작 환경의 변화를 줄이고, 정확도를 향상시킨 내부 전원 발생 장치에 관한 것이다.The present invention relates to a power supply voltage generation circuit, and more particularly, to internally control the generation of a reference voltage of the internal power generation circuit in a test mode to reduce the change in the internal power supply voltage operating environment before and after the test mode, and to improve accuracy. It relates to a power generating device.
이하, 도면을 참조하여 종래의 내부 전원 발생 장치에 대해 설명하면 다음과 같다.Hereinafter, a conventional internal power generator will be described with reference to the accompanying drawings.
도 1은 종래의 내부 전원 발생 장치를 나타낸 블록도이다.1 is a block diagram illustrating a conventional internal power generator.
도 1과 같이, 종래의 내부 전원 발생 장치는 기준 전압(Vref)을 발생시키는 내부 기준 전압 발생부(10)와 상기 기준 전압(Vref)으로 구동되어 내부 회로에 전원 전압을 공급하는 드라이버부(20)로 구성된다.As shown in FIG. 1, a conventional internal power generator generates a reference voltage Vref and a driver unit 20 that is driven by the reference voltage Vref and supplies a power voltage to an internal circuit. It is composed of
종래 내부 전원 발생 장치의 기능을 설명하면 다음과 같다.The function of the conventional internal power generator is as follows.
상기 내부 전원 기준 전압 발생부(10)에서 발생한 기준 전압(Vref)을 상기 드라이버부(20)에 인가한다. 상기 드라이버부(20)에서 상기 기준 전압(Vref)과 같은 레벨의 전압을 내부 회로 전체에 공급한다.The reference voltage Vref generated by the internal power reference voltage generator 10 is applied to the driver 20. The driver 20 supplies a voltage having the same level as the reference voltage Vref to the entire internal circuit.
내부 전원 발생 장치를 사용하는 제품들은 내부 전원의 전위가 공정 변화에 영향을 받지 않을 수 없다.Products using an internal power generator must have an internal power supply potential that is not affected by process changes.
따라서, 일반적으로는 웨이퍼 상태에서 퓨즈 옵션 등을 이용하여 내부 전원의 전압을 보정해 주고 있는 데, 통상 이러한 퓨즈 옵션 공정은 테스트 비용의 절감을 위해서 리페어(repair) 공정과 동시에 처리하고 있다.Therefore, the voltage of the internal power supply is generally corrected by using a fuse option or the like in a wafer state. In general, such a fuse option process is performed simultaneously with a repair process to reduce test cost.
그런데, 이런 경우에 퓨즈 커팅 전후에 내부 전원 전압의 전위가 다를 수 있고, 이러한 작용으로 인해 리페어 전후에 제품의 동작 환경이 달라지게 되어 결국 제품의 특성 또한 차이를 보이게 되며, 이는 리페어 수율이 나빠지는 원인이 된다.However, in this case, the potential of the internal power voltage may be different before and after cutting the fuse, and the action may change the operating environment of the product before and after the repair, and thus, the characteristics of the product may also be different. Cause.
상기의 문제 때문에 퓨즈 커팅 전후의 내부 전원 전위를 거의 같게 하기 위하여 내부 전원 회로의 최종 출력단, 즉, 내부 전원 전압을 직접 외부에서 강력하게 제어하는 방법을 많이 사용한다.Due to the above problem, in order to make the internal power supply potential almost equal to before and after fuse cutting, many methods of directly controlling the final output terminal of the internal power supply circuit, that is, the internal power supply voltage are directly and externally used.
그러나, 상기와 같은 종래의 내부 전원 발생 장치는 다음과 같은 문제점이 있다.However, the conventional internal power generator as described above has the following problems.
테스트 모드를 진행할 때, 종래의 내부 전원 발생 장치는 내부 전원 전압을 외부에서 직접 제어하는 방법을 사용한다.In the test mode, a conventional internal power generator uses a method of directly controlling the internal power supply voltage from the outside.
이 경우 전력을 적게 사용하는 동안에는 퓨즈 커팅 전후의 내부 전원 전압의 변화가 거의 없더라도, 전력을 많이 사용하는 동안에는 내부 전원 회로의 출력단과 외부 전원 공급 회로의 출력단의 전류 공급 능력이 차이나므로, 퓨즈 커팅 전후에 제품의 동작 환경이 여전히 다르게 된다는 문제점을 가진다.In this case, even though there is little change in the internal power supply voltage before and after cutting the fuse while using less power, the current supply capability of the output terminal of the internal power supply circuit and the output terminal of the external power supply circuit differs during the high power use. The problem is that the operating environment of the product is still different.
즉, 상기의 종래 내부 전원 발생 장치는 내부 전원의 전위를 조정하기 전과 후에 제품의 동작 환경이 달라서 불량 제품의 초기 제거시 정확도를 떨어뜨리는 문제점을 가진다.That is, the conventional internal power generator has a problem in that the operation environment of the product is different before and after adjusting the potential of the internal power source, thereby lowering the accuracy during initial removal of the defective product.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 테스트 모드시 내부 전원 발생 회로의 기준 전압 발생을 외부에서 제어할 수 있도록 하여 테스트 모드 전후의 내부 전원 전압 동작 환경의 변화를 줄이고, 정확도를 향상시킨 내부 전원 발생 장치를 제공하는 데, 그 목적이 있다.The present invention has been made to solve the above problems, it is possible to externally control the generation of the reference voltage of the internal power generation circuit in the test mode to reduce the change in the operating environment of the internal power voltage before and after the test mode, and improve the accuracy It is an object of the present invention to provide an internal power generator.
도 1은 종래의 내부 전원 발생 장치를 나타낸 블록도1 is a block diagram showing a conventional internal power generating device
도 2는 본 발명의 내부 전원 발생 장치를 나타낸 블록도2 is a block diagram showing an internal power generator of the present invention.
도 3은 본 발명의 전압 신호 인가부의 인가 전압 상태에 따른 제어 신호의 변화를 나타낸 타이밍도3 is a timing diagram illustrating a change of a control signal according to an applied voltage state of a voltage signal applying unit of the present invention;
도 4는 본 발명의 내부 전원 발생 장치의 제어부를 나타낸 회로도4 is a circuit diagram showing a control unit of the internal power generator of the present invention.
도면의 주요 부분에 대한 부호 설명Explanation of symbols for the main parts of drawings
100 : 내부 기준 전압 발생부 200 : 드라이버부100: internal reference voltage generator 200: driver unit
300 : 전압 신호 인가부 400 : 제어부300: voltage signal applying unit 400: control unit
21 : 다이오드부 22 : 제 1 피모스 트랜지스터21 diode portion 22 first PMOS transistor
23 : 제 2 피모스 트랜지스터 24 : 제 1 인버터23: second PMOS transistor 24: first inverter
25 : 제 2 인버터 26 : 제 3 인버터25: second inverter 26: third inverter
ctrl : 제어 신호 Vrg : 내부 기준 전압 발생부의 출력ctrl: Control signal Vrg: Output of internal reference voltage generator
Vint : 내부 전원 전압 Vcon : 외부 설정 전압Vint: Internal Supply Voltage Vcon: External Set Voltage
상기와 같은 목적을 달성하기 위한 본 발명의 내부 전원 발생 장치는 기준 전압을 공급하는 내부 기준 전압 발생부와, 상기 기준 전압을 받아 내부 전원 전압을 출력하는 드라이버부로 구성된 내부 전원 발생 장치에 있어서, 외부에서 설정한 전압을 상기 드라이버부로 직접 인가하는 전압 신호 인가부와, 상기 외부에서 설정한 전압에 응답하여 상기 내부 기준 전압 발생부를 제어하는 제어 신호를 출력하는 제어부를 포함하여 구성됨을 특징으로 한다.The internal power generator of the present invention for achieving the above object comprises an internal reference voltage generator for supplying a reference voltage, and an internal power generator for receiving the reference voltage and outputting an internal power supply voltage, the external And a control unit for outputting a control signal for controlling the internal reference voltage generation unit in response to the externally set voltage.
이하, 첨부된 도면을 참조하여 본 발명의 내부 전원 발생 장치를 상세히 설명하면 다음과 같다.Hereinafter, an internal power generating device of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 내부 전원 발생 장치를 나타낸 블록도이다.2 is a block diagram showing an internal power generator of the present invention.
도 2와 같이, 본 발명의 내부 전원 발생 장치는 기준 전압(Vrg)을 공급하는 내부 기준 전압 발생부(100)와, 상기 기준 전압(Vrg)을 받아 내부 전원 전압(Vint)을 출력하는 드라이버부(200)로 구성된 내부 전원 발생 장치에 있어서, 외부에서 설정한 전압(Vcon)을 상기 드라이버부(200)로 직접 인가하는 전압 신호 인가부(300)와, 상기 외부에서 설정한 전압(Vcon) 인가받아 상기 내부 기준 전압 발생부(100)를 제어하는 제어 신호(ctrl)를 출력하는 제어부(400)를 포함하여 구성된다.As shown in FIG. 2, the internal power generator of the present invention includes an internal reference voltage generator 100 that supplies a reference voltage Vrg, and a driver unit that receives the reference voltage Vrg and outputs an internal power voltage Vint. In the internal power generation device consisting of (200), the voltage signal applying unit 300 for directly applying the voltage (Vcon) set from the outside to the driver unit 200 and the voltage (Vcon) set from the outside And a controller 400 for outputting a control signal ctrl for controlling the internal reference voltage generator 100.
도 3은 본 발명의 전압 신호 인가부의 인가 전압 상태에 따른 제어 신호의 변화를 나타낸 타이밍도이다.3 is a timing diagram illustrating a change in a control signal according to an applied voltage state of the voltage signal applying unit of the present invention.
도 3과 같이, 외부에서 인가되는 상기 전압 신호 인가부로부터 아무런 전압 신호가 인가되지 않은 상태, 즉, 플로팅(floating) 상태에서는 상기 내부 기준 전압 발생부(100)는 정상 동작을 하여, 드라이버부(200)로 그 출력이 인가된다.As shown in FIG. 3, the internal reference voltage generator 100 operates normally in a state in which no voltage signal is applied from the voltage signal applying unit applied from the outside, that is, in a floating state. 200) its output is applied.
이 때, 상기 내부 기준 전압 발생부(100)에 상기 내부 기준 전압 발생부의 동작 여부를 결정하는 제어 신호(ctrl)는 하이 레벨 상태이다. 이는 상기 기준 전압 발생부가 인에이블 모드(enable mode)라는 것을 의미한다.At this time, the control signal ctrl that determines whether the internal reference voltage generator 100 operates in the high level state. This means that the reference voltage generator is in an enable mode.
이러한 인에이블 모드(enable mode)에서 상기 외부에서 인가되는 전압 신호 인가부의 전압 신호(Vcon)가 도 3과 같이, 소정 전압보다 낮은 전위로 출력되는 엔트리(entry) 구간으로 접어들게 되면, 상기 제어 신호(ctrl)는 일정한 지연 시간 후 로우 레벨로 변하게 된다.In this enable mode, when the voltage signal Vcon of the voltage signal applying unit applied from the outside enters an entry section that is output at a potential lower than a predetermined voltage, as shown in FIG. 3, the control signal (ctrl) changes to low level after a certain delay.
이는 상기 내부 기준 전압 발생부(100)가 디스에이블 모드(disable mode)라는 것을 의미하는 데, 이와 같이, 디스에에블 모드로 바뀐 후부터는 상기 내부 기준 전압 발생부(100)가 아닌, 상기 전압 신호 인가부(300)에서 직접적으로 상기 드라이버부(200)로 전압 신호(Vcon)를 인가하도록 한다.This means that the internal reference voltage generator 100 is in a disable mode. As described above, after changing to the disable mode, the voltage signal is not the internal reference voltage generator 100. The voltage source Vcon is applied to the driver unit 200 directly from the applying unit 300.
이 부분이 포오싱(forcing) 구간인 데, 이 상태에서는 상기 전압 신호 인가부(300)를 통해 나온 전압 신호(Vcon)가 직접 상기 드라이버부(200)로 인가된다.This portion is a forcing section, in which the voltage signal Vcon output through the voltage signal applying unit 300 is directly applied to the driver unit 200.
상기 전압 신호 인가부(300)의 출력 신호(Vcon)에 의해 제어되는 포오싱(forcing) 구간을 지나, 다음, 상기 전압 신호(Vcon)가 소정 전압보다 높은 전압으로 상승하게 되는 엑시트(exit) 구간으로 접어들면, 상기 제어 신호(ctrl)는 일정 시간 지연 후에 인에이블 신호(enable)인 하이 레벨이 출력된다. 즉, 상기 내부 기준 전압 발생부(100)가 인에이블 모드(enable mode)가 된다.After a forcing section controlled by the output signal Vcon of the voltage signal applying unit 300, an exit section in which the voltage signal Vcon rises to a voltage higher than a predetermined voltage. In step S, the control signal ctrl outputs a high level which is an enable signal after a predetermined time delay. That is, the internal reference voltage generator 100 is in an enable mode.
상기 엔트리(entry) 구간부터 포오싱(forcing) 구간을 거쳐 엑시트(exit) 구간까지를 테스트 모드(test mode) 혹은 스크린 모드(screen mode)라 한다. 여기서는 상기 제어부(400)의 제어 신호(ctrl)가 로우 레벨로 출력되어 상기 전압 신호 인가부(300)의 출력이 그대로 드라이버부(200)를 제어하게 된다.The entry section, the forcing section, and the exit section are called a test mode or a screen mode. In this case, the control signal ctrl of the controller 400 is output at a low level so that the output of the voltage signal applying unit 300 controls the driver 200 as it is.
도 4는 본 발명의 내부 전원 발생 장치의 제어부를 나타낸 회로도이다.4 is a circuit diagram illustrating a control unit of the internal power generator of the present invention.
도 4와 같이, 본 발명의 내부 전원 발생 장치의 제어부는, 상기 내부 기준 전압 신호 인가 노드와 제 1 노드(N1) 사이에 연결된 n 개의 다이오드로 이루어진 다이오드부(21)와, 상기 제 1 노드(N1)와 접지 전원(Vss) 사이에 연결되며, 상기 내부 기준 전압 신호 인가 노드의 인가 신호에 의해 제어되는 제 1 피모스 트랜지스터(22)와, 외부에서 인가된 전원 전압(Vext)과 상기 제 1 노드(N1) 사이에 연결되며, 외부에서 인가된 파워업 신호(pwrup)에 의해 제어되는 제 2 피모스 트랜지스터(23)와, 상기 제 1 노드(N1)와 제 2 노드(N2) 사이에 연결되며 제 1 노드(N1)의 출력을 반전하는 제 1 인버터(24)와, 상기 제 2 노드(N2)의 출력을 반전하여 다시 제 1 노드(N1)에 인가하는 제 2 인버터(25)와, 상기 제 2 노드(N2)의 출력을 반전하여 상기 제어 신호(ctrl)로 출력하는 제 3 인버터(26)를 포함하여 구성된다.As shown in FIG. 4, the controller of the internal power generator of the present invention includes a diode unit 21 including n diodes connected between the internal reference voltage signal applying node and the first node N1, and the first node ( A first PMOS transistor 22 connected between N1) and a ground power supply Vss and controlled by an application signal of the internal reference voltage signal applying node, an externally applied power supply voltage Vext and the first A second PMOS transistor 23 connected between the node N1 and controlled by an externally applied power-up signal pwrup, and connected between the first node N1 and the second node N2. A first inverter 24 for inverting the output of the first node N1, a second inverter 25 for inverting the output of the second node N2 and applying it to the first node N1 again; And a third inverter 26 which inverts the output of the second node N2 and outputs the control signal ctrl. It is configured by.
도 4의 제어부의 동작 원리는 다음과 같다.The operating principle of the controller of FIG. 4 is as follows.
여기서의 Vext는 외부에서 인가되는 전원 전압이며, 제 1 피모스 트랜지스터(22)의 문턱 전압을 Vtp, 다이오드부(21)의 문턱전압을 모두 합한 값을 Vtd라 한다. 또, 제 1, 제 2, 제 3 인버터(24, 25, 26)의 로직 트립 포인트(logictrip point)는 상기 외부에서 인가된 전원 전압(Vext)의 반(Vext/2)이라고 가정한다.Here, Vext is a power supply voltage applied from the outside, and a value obtained by adding the threshold voltage of the first PMOS transistor 22 to Vtp and the threshold voltage of the diode unit 21 is referred to as Vtd. In addition, it is assumed that the logic trip points of the first, second, and third inverters 24, 25, and 26 are half Vext / 2 of the externally applied power supply voltage Vext.
제 2 피모스 트랜지스터(23)의 게이트 입력 신호인 상기 파워업 신호(pwrup)는 이 회로에 처음으로 전원이 공급될 때의 초기 상태를 결정해 주기 위한 것으로, 이 파워업 신호(pwrup)는 전원이 공급되기 시작하면, 로우 레벨 상태를 유지하다가 일정시간 후에 하이 레벨로 변한다.The power-up signal pwrup, which is a gate input signal of the second PMOS transistor 23, is used to determine an initial state when power is first supplied to this circuit. The power-up signal pwrup is a power source. When this starts to be supplied, it remains in the low level state and then changes to the high level after a certain time.
우선, 상기 파워업 신호(pwrup)가 로우 레벨인 상태에서는, 상기 제 2 피모스 트랜지스터(23)는 턴온(turn on) 상태가 되어 상기 제 1 노드(N1)는 초기 상태는 상기 외부 전원 전압(Vext)의 상태를 가지고, 이 회로의 출력 신호인 제어신호(ctrl)의 초기 상태는 상기 제 1, 제 3 인버터(24, 26)를 거친 값으로 상기 제 1 노드(N1)의 레벨과 같은 레벨로 일정시간 지연되어 출력된다.First, when the power-up signal pwrup is at a low level, the second PMOS transistor 23 is turned on, and the first node N1 is initially initialized with the external power voltage. Vext), and the initial state of the control signal ctrl, which is an output signal of this circuit, is a value that passes through the first and third inverters 24 and 26 and is at the same level as that of the first node N1. The output is delayed for a certain time.
즉, 상기 제어 신호(ctrl)는 내부 기준 전압 발생부(100)가 인에이블(enable)되는 하이 레벨이 된다.That is, the control signal ctrl becomes a high level at which the internal reference voltage generator 100 is enabled.
이 동안에 상기 전압 신호 인가부(300)는 상기 제어부(400) 내부 기준 전압 신호 인가 노드에 플로팅(floating) 상태로 둔다.In the meantime, the voltage signal applying unit 300 is left in a floating state at an internal reference voltage signal applying node in the controller 400.
상기 내부 기준 전압 발생부(100)를 통해 드라이버부(200)에 기준 전압을 공급하는 제너럴 모드(general mode)에서는 상기 제어부(400)의 내부 기준 전압 신호 인가 노드에 상기 내부 기준 전압 발생부(100)의 출력(Vrg)이 그대로 인가된다.In a general mode in which a reference voltage is supplied to the driver 200 through the internal reference voltage generator 100, the internal reference voltage generator 100 is applied to an internal reference voltage signal applying node of the controller 400. ) Output Vrg is applied as it is.
제너럴 모드(general mode)로 진행하지 않고, 테스트 모드(test mode)시, 즉, 외부에서 설정한 전압(Vcon)을 직접 드라이버부(200)로 인가할 때, 상기 플로팅 상태에 있던 외부 전압 신호 인가부(300)를 상기 제어부(400)의 내부 기준 전압 신호 인가 노드에 연결시킨다.Applying the external voltage signal in the floating state in the test mode, that is, when the externally set voltage Vcon is directly applied to the driver unit 200 without proceeding to the general mode. The unit 300 is connected to an internal reference voltage signal applying node of the controller 400.
이 때, 외부에서 직접 드라이버부(200)로 전압 신호(Vcon)를 인가하기 위해서는 강력한 포오싱(forcing) 법이 필요한 데, 처음 테스트 모드로 진입(entry)할 때는 소정 전압(Vtp)보다 작은 전압을 인가하고, 테스트 모드를 빠져나올 때(exit)는 소정 전압(Vtd + Vext/2)보다 높은 전압을 인가하여야 한다.In this case, in order to apply the voltage signal Vcon to the driver 200 directly from the outside, a powerful forcing method is required. When entering the test mode for the first time, a voltage smaller than the predetermined voltage Vtp is required. When applying and exiting the test mode (exit), a voltage higher than the predetermined voltage (Vtd + Vext / 2) should be applied.
즉, 테스트 모드의 엔트리(entry), 포오싱(forcing), 엑시트(exit)는 상기 제어부(400)의 내부 기준 전압 신호 인가 노드에서 상기 외부 설정 전압 신호(Vcon)를 제어하여 인가함으로써 수행한다.That is, entry, forcing, and exit of the test mode are performed by controlling and applying the external set voltage signal Vcon at an internal reference voltage signal applying node of the controller 400.
테스트 모드 진입시는, 도 4와 같이, 상기 제 1 노드(N1)에 로우 레벨이 인가되어야 하므로, 상기 제 1 피모스 트랜지스터(22)가 턴온 상태에 있어야 한다. 따라서, 상기 제어부(400)의 입력 신호 인가단에는 상기 전압 신호 인가부(300)로부터 Vtp보다 낮은 전압이 인가되어야 한다.When entering the test mode, as shown in FIG. 4, since the low level is applied to the first node N1, the first PMOS transistor 22 should be turned on. Therefore, a voltage lower than Vtp must be applied from the voltage signal applying unit 300 to the input signal applying terminal of the controller 400.
상기 Vtp는 제 1 피모스 트랜지스터(22)의 문턱 전압으로서, 이 값보다 낮은 전위에 있어야 상기 제 1 피모스 트랜지스터(22)가 턴온되기 때문이다.The Vtp is the threshold voltage of the first PMOS transistor 22, because the first PMOS transistor 22 is turned on only when the voltage is lower than this value.
따라서, 제 1 노드(N1)에는 로우 레벨이 인가되므로, 제 1, 제 3 인버터(24, 26)를 통해 출력되는 제어신호(ctrl)는 로우 레벨 상태에 있다.Therefore, since a low level is applied to the first node N1, the control signal ctrl output through the first and third inverters 24 and 26 is in a low level state.
이와 같이, 상기 제어부(400)의 제어신호(ctrl)를 로우 레벨로 출력시킨 후, 외부에서 설정하는 전압을 직접 드라이버부(200)로 인가하여 상기 드라이버부(400)에 전압(Vcon)을 공급하게 된다. 도 3에서 보면, 포오싱(forcing) 구간이 이를 나타내고 있다.As such, after the control signal ctrl of the controller 400 is output at a low level, the voltage Vcon is supplied to the driver 400 by directly applying a voltage set externally to the driver 200. Done. In FIG. 3, a forcing section shows this.
상기 포오싱(forcing) 구간에서 상기 드라이버부(200)를 통해 외부에서 설정한 전압(Vcon)이 인가되는 데, 이러한 외부 설정 전압(Vcon)의 제어부 내 내부 기준 전압 신호(Reference Voltage) 인가 노드에 인가하는 것은 외부에서 직접 내부 회로로 내부 전원 전압(Vint)을 인가하는 것보다 테스트 전후시의 상기 내부 전원 회로의 동작 환경의 변화가 적다.An externally set voltage Vcon is applied through the driver unit 200 in the forcing section, and is applied to an internal reference voltage signal applying node in the controller of the external set voltage Vcon. Application is less change in the operating environment of the internal power supply circuit before and after the test than applying the internal power supply voltage Vint from the outside directly to the internal circuit.
테스트 모드에서 빠져나올 때(즉, 포오싱 구간에서 내부 전원 발생부에 의해 상기 드라이버부를 정상 제어할 때)는 상기 다이오드부의 총 문턱 전압(Vtd)과 상기 제 1 인버터의 로직 트립 포인트(Vext/2)를 합한 전압(Vtd+Vext/2)보다 높은 전위의 전압을 인가하여 상기 제어신호가 하이 레벨 신호로 출력되도록 한다.When exiting the test mode (that is, when the driver unit is normally controlled by an internal power generation unit in the forcing period), the total threshold voltage Vtd of the diode unit and the logic trip point Vext / 2 of the first inverter ) Is applied to a voltage higher than the sum of the voltages (Vtd + Vext / 2) so that the control signal is output as a high level signal.
상기의 테스트 모드를 끝낸 후부터는 처음과 같이, 상기 전압 신호 인가부(300)는 제어부(400)의 내부 기준 전압 신호 인가 노드에 플로팅(floating) 상태를 유지한다.After the end of the test mode, the voltage signal applying unit 300 maintains a floating state at the internal reference voltage signal applying node of the controller 400 as in the beginning.
본 발명의 내부 전원 발생 장치는 다음과 같은 효과가 있다.The internal power generator of the present invention has the following effects.
첫째, 내부 전원 전압을 외부에서 직접 제어하는 형식을 기준 전압을 제어하는 방식으로 전환시켜, 내부 전원 전압 조정 전후의 동작 환경 변화를 감소시킬 수 있다.First, it is possible to reduce the change in the operating environment before and after adjusting the internal power supply voltage by switching the form of directly controlling the internal power supply voltage to the reference voltage control method.
둘째, 외부에서 임의적으로 기준 전원 전압을 인가하는 것이 가능하므로, 내부 전원 회로를 제어하는 장치로써 불량 제품의 초기 테스트 시 사용될 수 있다.Second, since it is possible to apply a reference power supply voltage from the outside arbitrarily, it can be used during initial testing of a defective product as a device for controlling the internal power supply circuit.
셋째, 디램(DRAM) 외에도 내부 전원 발생 장치를 필요로 하는 여타의 반도체 제품에도 적용이 가능하다.Third, the present invention can be applied to other semiconductor products that require an internal power generator in addition to DRAM.
넷째, 본 발명의 내부 전원 발생 장치를 사용하여 보다 안정적인 소자 구현이 가능하여 신뢰성 향상 및 수율 증가를 가져올 수 있다.Fourth, it is possible to implement a more stable device using the internal power generation device of the present invention can lead to improved reliability and increased yield.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0019258A KR100379554B1 (en) | 2001-04-11 | 2001-04-11 | Device for Generating Inner Power Voltage Source |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0019258A KR100379554B1 (en) | 2001-04-11 | 2001-04-11 | Device for Generating Inner Power Voltage Source |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020080089A true KR20020080089A (en) | 2002-10-23 |
| KR100379554B1 KR100379554B1 (en) | 2003-04-10 |
Family
ID=27700700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0019258A KR100379554B1 (en) | 2001-04-11 | 2001-04-11 | Device for Generating Inner Power Voltage Source |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100379554B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100761371B1 (en) * | 2006-06-29 | 2007-09-27 | 주식회사 하이닉스반도체 | Active driver |
| KR100776750B1 (en) * | 2006-06-08 | 2007-11-19 | 주식회사 하이닉스반도체 | Apparatus and method for generating reference voltage of semiconductor memory |
-
2001
- 2001-04-11 KR KR10-2001-0019258A patent/KR100379554B1/en not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100776750B1 (en) * | 2006-06-08 | 2007-11-19 | 주식회사 하이닉스반도체 | Apparatus and method for generating reference voltage of semiconductor memory |
| US7427935B2 (en) | 2006-06-08 | 2008-09-23 | Hynix Semiconductor Inc. | Apparatus and method of generating reference voltage of semiconductor integrated circuit |
| KR100761371B1 (en) * | 2006-06-29 | 2007-09-27 | 주식회사 하이닉스반도체 | Active driver |
| US7619946B2 (en) | 2006-06-29 | 2009-11-17 | Hynix Semiconductor Inc. | Active driver for use in semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100379554B1 (en) | 2003-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080019204A1 (en) | Apparatus and Method for Supplying Power in Semiconductor Device | |
| US6867641B2 (en) | Internal voltage generator for semiconductor device | |
| KR100724564B1 (en) | semiconductor memory device | |
| KR100379554B1 (en) | Device for Generating Inner Power Voltage Source | |
| KR20050050708A (en) | A device for generating internal voltages in a burn-in test mode | |
| KR100933801B1 (en) | Ring Oscillator and Internal Voltage Generator | |
| US20080203987A1 (en) | Reference voltage generator having improved setup voltage characteristics and method of controlling the same | |
| KR100350768B1 (en) | Internal voltage generator | |
| KR20010003407A (en) | Power on reset circuit | |
| US6661121B2 (en) | Pulse generator with controlled output characteristics | |
| KR100904426B1 (en) | Circuit of internal voltage generation | |
| GB2373865A (en) | High voltage detector | |
| KR100267088B1 (en) | Reference voltage generator of a semiconductor memory device | |
| US20020021603A1 (en) | Apparatus and method for package level burn-in test in semiconductor device | |
| KR0167680B1 (en) | Internal voltage occurrence circuit of semiconductor memory apparatus | |
| JP3695966B2 (en) | Semiconductor integrated circuit | |
| KR100642402B1 (en) | Initializing Signals Generating Circuit of Semiconductor Device | |
| JP2005050503A (en) | Circuit and method for generating boosted voltage | |
| KR101153793B1 (en) | Apparatus for generating internal voltage | |
| KR100258362B1 (en) | Reference voltage generating device in semiconductor element | |
| KR100303995B1 (en) | Internal voltage drop circuit | |
| KR100996192B1 (en) | Power up signal gernerator | |
| KR20020067895A (en) | Semiconductor device | |
| KR100449265B1 (en) | Semiconductor memory device having high voltage generator circuit, especially having main pump circuit comprising detection circuit and oscillation circuit | |
| JPH11219586A (en) | Semiconductor integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110222 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |