KR20020073381A

KR20020073381A - Ｐｌｌ 주파수 신시사이저

Info

Publication number: KR20020073381A
Application number: KR1020020003300A
Authority: KR
Inventors: 사이토신지
Original assignee: 후지쯔 가부시끼가이샤
Priority date: 2001-03-16
Filing date: 2002-01-21
Publication date: 2002-09-26
Also published as: DE60225498D1; EP1241791A2; EP1241791A3; KR100748193B1; US7184732B2; US20020132598A1; EP1241791B1; JP2002280898A; JP4138264B2; DE60225498T2

Abstract

본 발명은 고속 로크업 특성을 확보하면서, 로크 상태에 있어서의 스퓨리어스 특성도 개선하여 양호한 통신 품질을 실현할 수 있는 PLL 주파수 신시사이저를 제공하는 것을 과제로 한다.

로우패스 필터(LPF) 회로(103)와 전압 제어 발진기(VCO)(104) 사이에 삽입되는 스위치 회로(10)가, 제어 신호(Scnt)에 의해 제어되어 로우패스 필터(LPF) 회로(103)와 전압 제어 발진기(VCO)(104) 사이의 피드백 루프를 개폐 제어한다. 즉, 제어 신호(Scnt)에 의한 피드백 루프의 개폐 지시에 의해 스위치 회로(10)를 개방하여 피드백 루프를 열어 피드백 루프의 동작을 정지한다. 이 정지 동작을 위상 비교기의 위상 비교 주기마다 차지 펌프 회로(102)로부터 의사 보정 펄스가 출력되는 기간에 행하도록 제어 신호(Scnt)에 의해 제어하여 의사 보정 펄스에 의한 스퓨리어스를 억제한다.

Description

ＰＬＬ 주파수 신시사이저{PLL FREQUENCY SYNTHESIZER}

본 발명은 PLL 주파수 신시사이저(PLL frequency synthesizer)에 관한 것으로, 특히 고속 로크업(lockup) 특성을 유지하면서 정상 상태에서의스퓨리어스(spurious) 특성의 향상을 도모하는 PLL 주파수 신시사이저에 관한 것이다.

최근, 보급이 현저한 휴대 전화 등의 이동 통신에서는, 소정의 캐리어 주파수(carrier frequency)에 기초하여 통신을 행한다. 이 때, 통신 품질을 확보하여 통신에 있어서의 C/N(Carrier to Noise) 특성을 양호하게 유지하기 위해서는 소정의 캐리어 주파수를 정확히 로크(lock)할 필요가 있어, PLL 주파수 신시사이저가 이용되고 있다. 또한, PLL 주파수 신시사이저에 의한 캐리어 주파수의 로크 동작은 통신 기간뿐만 아니라, 통신 상대로부터의 수신 대기 상태인, 소위 대기 기간에 있어서도 필요하게 된다. 통신 상대로부터의 통신 액세스의 유무를 항상 검출해 두고, 액세스를 수신한 경우에 즉시 통신을 확립하기 위해서 필요하기 때문이다. 한편, 휴대 전화 등의 이동 통신 기기는 그 휴대성에 의해 기기의 전류 소비를 최소한으로 저감할 필요가 있다. 그래서, 소비 전류를 억제하면서 대기 동작을 실현하기 위해서 현재의 기기에서는, 소정 주기마다의 일정 기간에만 간헐적으로 PLL 주파수 신시사이저를 동작시켜 캐리어 주파수를 로크하여 대기 동작을 실행하는 간헐 동작으로 대응하고 있다. 소정 주기마다 캐리어 주파수에서의 로크 동작과 정지 동작의 반복 동작을 신속히 행하기 때문에, PLL 주파수 신시사이저의 로크업 특성의 고속화를 도모할 필요가 있어, 로우패스 필터 회로의 시상수를 작게 설정할 필요가 있다.

도 11에 종래 기술에 있어서의 PLL 주파수 신시사이저(100)를 도시한다. 위상 비교기(101)는 기준 주파수 신호(fr)와, 전압 제어 발진기(VCO)(104)가 출력하는 출력 주파수 신호(fp)를 받는다. 그리고, 기준 주파수 신호(fr)와 출력 주파수 신호(fp)의 위상차에 따른 위상차 신호(Pr, Pp)를 출력한다. 차지 펌프 회로(102)는 이들 신호를 받아 전압 출력 신호(Do)를 출력한다. 로우패스 필터(LPF) 회로(103)는 전압 출력 신호(Do)의 교류 성분을 제거하는 동시에 위상의 순환을 조정하여 계(系)의 안정성을 확보한 다음에, 전압 제어 발진기(VCO)(104)에 제어 전압 신호(Vt)를 출력한다. 그리고, 전압 제어 발진기(VCO)(104)는 제어 전압 신호(Vt)에 따른 출력 주파수 신호(fp)를 출력한다. PLL 주파수 신시사이저(100)에서는 위상 비교기(101)로부터, 차지 펌프 회로(102)·로우패스 필터(LPF) 회로(103)·전압 제어 발진기(VCO)(104)를 거쳐 위상 비교기(101)로 되돌아가는 피드백 루프를 형성한다. 기준 주파수 신호(fr)와 비교한 경우의 출력 주파수 신호(fp)의 위상차를 상쇄하는 위상차 신호(Pr, Pp)가 차지 펌프 회로(102)로부터 출력되어, 로우패스 필터(LPF) 회로(103)를 통해 제어 전압 신호(Vt)로서 전압 제어 발진기(VCO)(104)에 피드백된다. 출력 주파수 신호(fp)의 주파수가 기준 주파수 신호(fr)의 주파수에 일치하면, 위상차 신호(Pr, Pp)는 출력되지 않게 되어, 출력 주파수 신호(fp)는 기준 주파수 신호(fr)와 동일 주파수로 로크된다. 여기서, 출력 주파수 신호(fr)의 로크업 시간을 고속으로 하기 위해서는 로우패스 필터(LPF) 회로(103)의 시상수는 작게 설정할 필요가 있다.

또, 일본국 특허 공개 평10-51299호 공보에서는 위상 동기 루프(phase-locked loop)를 사용한 PLL 신시사이저 IC와, 상기 IC의 출력을 직류 전압으로 변환하는 저역 통과 여파기 LPF와, 제어 전압에 따른 주파수를 출력하는 전압 제어발진 회로 VCO를 포함하는 PLL 주파수 신시사이저 회로에 있어서, 부하 회로 전원의 ON/OFF의 타이밍보다 전에, PLL 신시사이저 IC의 위상 비교기의 출력을 LPF에서 분리한 다음, 상기 PLL 신시사이저 IC의 위상 비교기의 출력을 LPF에 재차 접속하는 전환 수단을 갖는 PLL 주파수 신시사이저 회로가 기재되어 있다.

또, 일본국 특허 공개 평5-183432호 공보에서는 입력하는 제어 신호에 대응하여, 주파수가 변화된 출력 신호를 생성하는 전압 제어 발진부와, 간헐적으로 인가하는 입력 신호와 상기 전압 제어 발진기의 출력 신호의 위상 비교를 하여, 대응하는 위상차 신호를 송출하는 위상 비교부와, 상기 위상차 신호 중의 불필요 성분을 제거하는 제1 저역 통과 필터부를 갖는 클록 재생 회로에 있어서, 상기 입력 신호의 주파수와 상기 전압 제어 발진부의 프리-런닝 주파수(free-running frequency)와의 차이에 해당하는 성분을 추출하는 제2 저역 통과 필터부와, 상기 입력 신호가 인가하고 있을 때에는 상기 제1 저역 통과 필터부의 출력과 제2 저역 통과 필터부의 출력을 가산한 신호를 상기 제어 신호로서 송출하고, 상기 입력 신호가 인가하지 않고 있을 때에는 상기 제2 필터부의 출력을 상기 제어 신호로서 송출하는 스위치·가산 수단을 부가한 클록 재생 회로가 기재되어 있다.

전술한 PLL 주파수 신시사이저(100)에 의해, 출력 주파수 신호(fp)가 기준 주파수 신호(fr)와 동일 주파수로 로크되어 있는 경우에는, 위상 비교기(101)의 위상차 신호(Pr, Pp)는 평균적으로 출력되지 않게 된다. 그러나, 이 상태에서도 도 12에 도시한 바와 같이, 위상 비교기(101)에 있어서의 위상 비교 기간인 기준 주파수 신호(fr)의 출력 기간에, 차지 펌프 회로(102)로부터의 전압 출력 신호(Do)에는 플러스 마이너스 같은 에너지량의 위상 보정 펄스가 출력된다(이하, 의사 보정 펄스라 함). 이 펄스는 로우패스 필터(LPF) 회로(103)의 시상수를 조정함으로써 제거하는 것은 가능하지만, 로크업 특성과는 트레이드오프(a trade-off)의 관계에 있다. 즉, 로우패스 필터(LPF) 회로(103)의 시상수를 크게 설정하면, 전압 출력 신호(Do)에 있어서의 의사 보정 펄스를 차폐하는 것은 가능하지만, 로크업 시간이 길어져 버려 고속 로크업 특성의 요구에 적합하지 않아 문제이다. 반대로, 로우패스 필터(LPF) 회로(103)의 시상수를 작게 설정하면, 고속 로크업 특성의 요구를 만족하는 것은 가능하지만 전압 출력 신호(Do)에 있어서의 의사 보정 펄스를 차폐할 수 없어, 스퓨리어스가 발생하여 C/N이 악화되고 통신 품질을 확보할 수 없어 문제이다. 종래 기술에서는 양쪽 특성의 타협점에서 조정하여야 하므로, 이후 한층 더 앞선 고속화를 고려할 경우에, 최적의 동작 상태를 실현할 수 없을 우려가 있어 문제이다.

여기서, 전압 출력 신호(Do)에 있어서의 의사 보정 펄스가 발생하는 이유에 관해 설명한다. 도 13에 차지 펌프 회로(102)의 입출력 특성을 나타낸다. 차지 펌프 회로(102)는 입력되는 위상차 신호(△Φ)(도 11에서는 Pr, Pp)에 비례하는 전압 출력 신호(Do)를 출력하는 회로이다. 이 때의 위상차 신호(△Φ)는 기준 주파수 신호(fr)에 대한 출력 주파수 신호(fp)의 위상 지연을 플러스로 취하고 있다. 따라서, 출력 주파수 신호(fp)의 위상이 지연되어 플러스의 위상차 신호(△Φ)가 입력되면, 플러스의 전압 출력 신호(Do)가 출력되어 로우패스 필터(LPF) 회로(103)를통하여 전압 제어 발진기(VCO)(104)에 입력되어 출력 주파수 신호(fp)의 위상을 진행시킴으로써 출력 주파수 신호(fp)가 기준 주파수 신호(fr)에 근접하여 로크하게 된다. 반대로, 출력 주파수 신호(fp)의 위상이 진행되어 마이너스의 위상차 신호(△Φ)가 입력되면, 마이너스의 전압 출력 신호(Do)가 출력되어 로우패스 필터(LPF) 회로(103)를 통해 전압 제어 발진기(VCO)(104)에 입력되어 출력 주파수 신호(fp)의 위상을 늦춤으로써, 출력 주파수 신호(fp)가 기준 주파수 신호(fr)에 근접하여 로크하게 된다. 이상적으로는 위상차 신호(△Φ)와 전압 출력 신호(Do)는 선형 관계에 있을 필요가 있다(도 13에서, 특성 직선 L0). 그러나, 실제의 차지 펌프 회로(102)에서는 회로가 갖는 유한한 신호 전파 시간에 의한 지연 시간에 의해, 미소한 위상차의 영역(X)에서는 위상차 신호(△Φ)와 전압 출력 신호(Do)와의 관계가 비선형이 되어(도 13에서, 특성 곡선 L0D에서의 영역 D), 전압 출력 신호(Do)가 출력되지 않게 된다. 이 미소한 위상차 영역(X)을 불감대(不感帶)라고 한다. 그래서, 이 불감대 영역(X)을 해소하기 위해서 현실의 차지 펌프 회로(102)에서는 불감대 영역(X)에서 위상차 신호(△Φ)와 전압 출력 신호(Do)와의 특성을 선형 특성으로부터 게인을 감소시키는 방향으로 시프트한 비선형 특성으로써 구성하는 것이 일반적이다(도 13에서, 특성 곡선 L). 이러한 특성 곡선(L)을 지님으로써, 미소한 위상차 영역(X)에서도 위상차 신호(△Φ)에 대한 전압 출력 신호(Do)는 유한한 게인을 지니게 되어, 확실하게 위상 보정 펄스를 출력할 수 있다.

또, 일본국 특허 공개 평10-51299호 공보에서는 부하 회로 전원의 ON/OFF에 의한 주파수 변동의 발생을 방지하여, 부하 회로에 전원 접속후, 곧 데이터 송신또는 수신을 행하는 것을 목적으로 하고 있다. 그러나, 저역 통과 여파기 LPF의 시상수를 작게 억제하여 고속 로크업 특성을 도모하면서, PLL 주파수 신시사이저 회로의 정상 상태에 있어서의 스퓨리어스 발생을 억제하는 기술 사상은 개시되어 있지 않으며, 양자의 트레이드오프 관계를 해소하고, 고속 로크업 특성과 정상시의 낮은 스퓨리어스 특성을 함께 실현할 수 없어 문제이다.

또, 일본국 특허 공개 평5-183432호 공보에서는, 수신기가 정지 상태에서 동작 상태로 이행했을 때에도 항상 올바른 재생 클록을 공급하는 것을 목적으로 하고 있다. 그러나, 제1 저역 통과 필터부의 시상수를 작게 억제하여 고속 로크업 특성을 도모하면서, 정상 상태에 있어서의 스퓨리어스 발생을 억제하는 기술 사상은 개시되어 있지 않아, 양자의 트레이드오프 관계를 해소하고, 고속 로크업 특성과 정상시의 낮은 스퓨리어스 특성을 함께 실현할 수 없어 문제이다.

본 발명은 상기 종래 기술의 문제점을 해소하기 위해서 이루어진 것으로, 고속 로크업 특성을 확보하면서, 로크 상태에 있어서의 스퓨리어스 특성도 개선하여 양호한 통신 품질을 실현할 수 있는 PLL 주파수 신시사이저를 제공하는 것을 목적으로 한다.

도 1은 본 실시예의 제1 실시예의 PLL 주파수 신시사이저를 도시하는 기능 블록도이다.

도 2는 제1 실시예의 PLL 주파수 신시사이저의 동작 파형을 도시하는 파형도이다.

도 3은 제1 실시예의 PLL 주파수 신시사이저의 구체예를 도시하는 기능 블록도이다.

도 4는 본 실시예의 제2 실시예의 PLL 주파수 신시사이저를 도시하는 기능 블록도이다.

도 5는 제2 실시예의 로우패스 필터(LPF) 회로의 구체예를 도시하는 회로도이다.

도 6은 본 실시예의 제3 실시예의 PLL 주파수 신시사이저를 도시하는 기능 블록도이다.

도 7은 제3 실시예의 로우패스 필터(LPF) 회로의 구체예를 도시하는 회로도이다.

도 8은 본 실시예의 제4 실시예의 PLL 주파수 신시사이저를 도시하는 기능 블록도이다.

도 9는 제4 실시예의 차지 펌프 회로의 구체예를 도시하는 회로도이다.

도 10은 로우패스 필터(LPF) 회로의 구체예를 도시하는 회로도이다.

도 11은 종래 기술의 PLL 주파수 신시사이저를 도시하는 기능 블록도이다.

도 12는 종래 기술의 PLL 주파수 신시사이저의 동작 파형을 도시하는 파형도이다.

도 13은 차지 펌프 회로의 입출력 특성을 도시하는 특성도이다.

<도면의 주요부분에 대한 부호의 설명>

1, 1A, 2, 3, 4 : PLL 주파수 신시사이저

10 : 스위치 회로

11 : 트랜스미션 게이트

12 : 루프 필터 회로

13 : 로우패스 필터 회로

20, 21, 22, 30, 31, 51, 52 : 로우패스 필터(LPF) 회로

40, 41, 42, 43, 44, 45 : 차지 펌프 회로

107 : 제어 회로

상기 목적을 달성하기 위해서, 제1항에 따른 PLL 주파수 신시사이저는 제어 전압 신호에 따른 출력 주파수 신호를 출력하는 전압 제어 발진기와, 출력 주파수 신호와 기준 주파수 신호와의 위상 비교 신호를 출력하는 위상 비교기와, 위상 비교 신호에 따라서 제어 전압 신호를 변화시키는 차지 펌프 회로를 구비하여 피드백루프를 구성하고 있어, 피드백 루프의 특성은 위상 비교기에 있어서의 위상 비교 주기로 주기적으로 변화하는 것을 특징으로 한다.

이에 따라, 위상 비교기의 위상 비교 주기마다 차지 펌프 회로에서 의사 보정 펄스가 출력되는 기간에, 피드백 루프의 특성을 변화시킬 수 있기 때문에, 위상 비교 주기마다의 의사 보정 펄스 출력 기간 이외의 정상 동작 상태에 있어서의 피드백 루프의 특성을 유지하면서, 차지 펌프 회로에서 출력되는 의사 보정 펄스에 대한 전압 제어 발진기의 응답 특성을 제어할 수 있어, PLL 주파수 신시사이저의 정상 동작 상태에서 의사 보정 펄스에 의한 스퓨리어스를 억제할 수 있다.

또, 제2항에 따른 PLL 주파수 신시사이저는 제1항에 기재한 PLL 주파수 신시사이저에 있어서, 피드백 루프의 동작을, 위상 비교기에 있어서의 위상 비교 주기로 주기적으로 정지하는 것을 특징으로 한다.

이에 따라, 위상 비교기의 위상 비교 주기마다 차지 펌프 회로에서 의사 보정 펄스가 출력되는 기간에, 피드백 루프의 동작을 정지할 수 있기 때문에, 위상 비교 주기마다의 의사 보정 펄스 출력 기간 이외의 정상 동작 상태에 있어서의 피드백 루프의 동작을 유지하면서, 차지 펌프 회로로부터의 의사 보정 펄스에 대한 피드백 루프의 동작을 정지할 수 있어, PLL 주파수 신시사이저의 정상 동작 상태에 있어 의사 보정 펄스에 의한 스퓨리어스를 억제할 수 있다.

또, 제3항에 따른 PLL 주파수 신시사이저는 제2항에 기재한 PLL 주파수 신시사이저에 있어서, 피드백 루프 내에 루프 개폐용 스위치 회로를 구비하는 것을 특징으로 한다.

제3항의 PLL 주파수 신시사이저에서는, 루프 개폐용 스위치 회로를 제어함으로써, 피드백 루프를 개폐하여 피드백 루프의 동작을 제어한다.

이에 따라, 위상 비교기의 위상 비교 주기마다 차지 펌프 회로에서 의사 보정 펄스가 출력되는 기간에, 루프 개폐용 스위치 회로를 제어하여 피드백 루프를 개방하여 피드백 루프의 동작을 정지할 수 있기 때문에, 위상 비교 주기마다의 의사 보정 펄스 출력 기간 이외의 정상 동작 상태에 있어서의 피드백 루프의 동작을 유지하면서, 차지 펌프 회로로부터의 의사 보정 펄스에 대한 피드백 루프의 동작을 정지할 수 있어, PLL 주파수 신시사이저의 정상 동작 상태에서 의사 보정 펄스에 의한 스퓨리어스를 억제할 수 있다.

또, 제4항에 따른 PLL 주파수 신시사이저는 제3항에 기재한 PLL 주파수 신시사이저에 있어서, 차지 펌프 회로에서 전압 제어 발진기로의 경로에는 피드백 루프의 특성을 결정하는 제1 필터 회로와 제2 필터 회로를 구비하고 있고, 제1 필터 회로와 제2 필터 회로 사이에 루프 개폐용 스위치 회로가 구비되는 것을 특징으로 한다.

제4항의 PLL 주파수 신시사이저에서는, 피드백 루프의 특성을 결정하는 제1 필터 회로와 제2 필터 회로 사이에 구비되는 루프 개폐용 스위치 회로를 제어함으로써, 피드백 루프를 개폐하여 피드백 루프의 동작을 제어한다.

이에 따라, 위상 비교기의 위상 비교 주기마다 차지 펌프 회로에서 의사 보정 펄스가 출력되는 기간에, 루프 개폐용 스위치 회로를 제어하여 피드백 루프를 개방하여 피드백 루프의 동작을 정지할 수 있기 때문에, 위상 비교 주기마다의 의사 보정 펄스 출력 기간 이외의 정상 동작 상태에 있어서의 피드백 루프의 동작을 유지하면서, 차지 펌프 회로로부터의 의사 보정 펄스에 대한 피드백 루프의 동작을 정지할 수 있다. 제1 및 제2 필터 회로의 시상수를 작게 하여 고속 로크업 특성을 유지하면서, 정상 동작 상태에서 의사 보정 펄스에 의한 스퓨리어스를 억제할 수 있다.

또, 루프 개폐용 스위치 회로를 사이에 두고 제1 및 제2 필터 회로를 구비하고 있기 때문에, 양 필터 회로에 의해 피드백 루프의 응답성, 안정성 등의 여러 가지 특성을 결정할 수 있는 동시에, 루프 개폐용 스위치 회로의 스위칭 노이즈의 제거나 루프 개폐용 스위치 회로의 개방시에 있어서의 전압 제어 발진기의 입력 전위를 유지할 수 있다.

또, 루프 개폐용 스위치 회로에는 MOS 트랜지스터, 혹은 JFET 트랜지스터를 구비하는 것이 바람직하다.

또, 제5항에 따른 PLL 주파수 신시사이저는 제2항에 기재한 PLL 주파수 신시사이저에 있어서, 차지 펌프 회로는 출력 신호의 출력 경로에 경로 개폐용 스위치 회로를 구비하는 것을 특징으로 한다.

제5항의 PLL 주파수 신시사이저에서는, 경로 개폐용 스위치 회로를 제어함으로써, 차지 펌프 회로의 출력 신호 경로를 개폐하여, 피드백 루프의 동작을 제어한다.

이에 따라, 위상 비교기의 위상 비교 주기마다 차지 펌프 회로에서 의사 보정 펄스가 출력되는 기간에, 경로 개폐용 스위치 회로를 제어하여 차지 펌프 회로의 출력 신호 경로를 개방하여 피드백 루프의 동작을 정지할 수 있기 때문에, 위상 비교 주기마다의 의사 보정 펄스 출력 기간 이외의 정상 동작 상태에 있어서의 피드백 루프의 동작을 유지하면서, 차지 펌프 회로로부터의 의사 보정 펄스의 출력을 억제할 수 있어, PLL 주파수 신시사이저의 정상 동작 상태에서 의사 보정 펄스에 의한 스퓨리어스를 억제할 수 있다.

또, 경로 개폐용 스위치 회로에는 MOS 트랜지스터, 혹은 JFET 트랜지스터를 구비하는 것이 바람직하다.

또, 제6항에 따른 PLL 주파수 신시사이저는 제1항에 기재한 PLL 주파수 신시사이저에 있어서, 차지 펌프 회로에서 전압 제어 발진기로의 경로에는 피드백 루프의 특성을 결정하는 적어도 하나의 필터 회로를 갖추어, 필터 회로의 필터 특성을, 위상 비교기에 있어서의 위상 비교 주기로 주기적으로 변화시키는 것을 특징으로 한다.

제6항의 PLL 주파수 신시사이저에서는, 차지 펌프 회로에서 의사 보정 펄스가 출력되는 기간에, 차지 펌프 회로에서 전압 제어 발진기로의 경로에 구비되는 적어도 하나의 필터 회로의 필터 특성을 변화시킨다.

이에 따라, 위상 비교기의 위상 비교 주기마다 차지 펌프 회로에서 의사 보정 펄스가 출력되는 기간에, 적어도 하나의 필터 회로를 제어하여 필터 특성을 변화시켜 피드백 루프의 특성을 변화시킬 수 있기 때문에, 위상 비교 주기마다의 의사 보정 펄스 출력 기간 이외의 정상 동작 상태에 있어서의 피드백 루프의 특성을 유지하면서, 차지 펌프 회로에서 출력되는 의사 보정 펄스에 대한 전압 제어 발진기의 응답 특성을 제어할 수 있다. 로크업시에 필터 회로의 시상수를 작게 하여 고속 로크업 특성을 유지하면서, 정상 동작 상태에서 필터 회로의 필터 특성을 변화시켜 시상수를 크게 함으로써 의사 보정 펄스에 의한 스퓨리어스를 억제할 수 있다.

또, 제7항에 따른 PLL 주파수 신시사이저는 제6항에 기재한 PLL 주파수 신시사이저에 있어서, 필터 회로는 필터 특성이 다른 적어도 2개의 바이패스 경로를 갖는 바이패스 경로군과, 바이패스 경로군으로부터 소정 바이패스 경로를 선택하는 전환 스위치 회로를 구비하는 것을 특징으로 한다.

제7항의 PLL 주파수 신시사이저에서는 전환 스위치 회로에 의해, 필터 특성이 다른 적어도 2개의 바이패스 경로를 갖는 바이패스 경로군으로부터 소정 바이패스 경로를 선택한다.

이에 따라, 위상 비교기의 위상 비교 주기마다 차지 펌프 회로에서 의사 보정 펄스가 출력되는 기간에, 필터 회로가 갖는 바이패스 경로군으로부터, 전환 스위치 회로에 의해 소정 바이패스 경로를 선택하여 필터 특성을 변화시켜 피드백 루프의 특성을 변화시킬 수 있기 때문에, 위상 비교 주기마다의 의사 보정 펄스 출력 기간 이외의 정상 동작 상태에 있어서의 피드백 루프의 특성을 유지하면서, 차지 펌프 회로로부터의 의사 보정 펄스에 대한 전압 제어 발진기의 응답 특성을 제어할 수 있다. 로크업시에, 필터 회로에 있어서의 필터 시상수가 작은 소정 바이패스 경로를 선택하여 고속 로크업 특성을 유지하면서, 정상 동작 상태시에, 필터 시상수가 큰 소정 바이패스 경로를 선택함으로써 의사 보정 펄스에 의한 스퓨리어스를 억제할 수 있다.

여기서, 이 바이패스 경로군은 병렬 접속되는 적어도 2개의 필터 구성 소자와, 그 중의 적어도 하나를 소정 바이패스 경로의 구성 부분으로서 선택 전환하는 전환 스위치 회로를 구비하는 것이 바람직하다.

또, 직렬 접속되는 적어도 2개의 필터 구성 소자와, 필터 구성 소자 중의 적어도 하나를 단락 전환하는 전환 스위치 회로를 구비하는 구성으로 하여도 좋다.

또, 전환 스위치 회로에는 MOS 트랜지스터 혹은 JFET 트랜지스터를 구비하는 것이 바람직하다.

또한, 제8항에 따른 PLL 주파수 신시사이저는 제6항에 기재한 PLL 주파수 신시사이저에 있어서, 필터 회로는 필터 특성을 가변으로 하는 가변 필터 구성 소자를 구비하는 것을 특징으로 한다.

제8항의 PLL 주파수 신시사이저에서는 가변 필터 구성 소자를 갖춘 필터 회로에 의해, 필터 특성이 가변이 된다.

이에 따라, 위상 비교기의 위상 비교 주기마다 차지 펌프 회로에서 의사 보정 펄스가 출력되는 기간에, 가변 필터 구성 소자를 제어하여 필터 특성을 변화시켜 피드백 루프의 특성을 변화시킬 수 있기 때문에, 위상 비교 주기마다의 의사 보정 펄스 출력 기간 이외의 정상 동작 상태에 있어서의 피드백 루프의 특성을 유지하면서, 차지 펌프 회로로부터의 의사 보정 펄스에 대한 전압 제어 발진기의 응답 특성을 제어할 수 있다. 로크업시에는 필터 회로의 시상수를 작게 하여 고속 로크업 특성을 유지하면서, 정상 동작 상태에서, 필터 회로의 필터 특성을 변화시켜 시상수를 크게 함으로써, 의사 보정 펄스에 의한 스퓨리어스를 억제할 수 있다.

또, 가변 필터 구성 소자는 능동 저항 소자인 것이 좋아, MOS 트랜지스터 혹은 JFET 트랜지스터가 바람직하다.

또, 제9항에 따른 PLL 주파수 신시사이저는 제1항에 기재한 PLL 주파수 신시사이저에 있어서, 차지 펌프 회로로부터의 출력 신호의 공급 능력을 전환하는 출력 능력 전환 회로를 구비하는 것을 특징으로 한다.

제9항의 PLL 주파수 신시사이저에서는 출력 능력 전환 회로에 의해, 차지 펌프 회로로부터의 출력 신호의 공급 능력을 전환한다.

이에 따라, 위상 비교기의 위상 비교 주기마다 차지 펌프 회로에서 의사 보정 펄스가 출력되는 기간에, 출력 능력 전환 회로에 의해 차지 펌프 회로로부터의 출력 신호의 공급 능력을 전환하여 피드백 루프의 특성을 변화시킬 수 있기 때문에, 위상 비교 주기마다의 의사 보정 펄스 출력 기간 이외의 정상 동작 상태에 있어서의 피드백 루프의 특성을 유지하면서, 차지 펌프 회로에서 출력되는 의사 보정 펄스에 대한 전압 제어 발진기의 응답 특성을 제어할 수 있어, PLL 주파수 신시사이저의 정상 동작 상태에서 의사 보정 펄스에 의한 스퓨리어스를 억제할 수 있다.

여기서, 출력 능력 전환 회로는 차지 펌프 회로의 출력단 회로에 있어서의 구동 전원 전압을 전환하도록 구성하는 것이 바람직하다. 또, 차지 펌프 회로의 출력단 회로에 있어서의 구동 전류를 전환하도록 구성하더라도 좋다. 더욱이, 차지 펌프 회로의 출력단 회로에 있어서의 출력 트랜지스터 사이즈를 전환하도록 구성할 수도 있다.

또, 제10항에 따른 PLL 주파수 신시사이저는 제1항 내지 제9항의 적어도 어느 한 항에 기재한 PLL 주파수 신시사이저에 있어서, 특성 변화 혹은 동작 정지가 행해지는 기간은 위상 비교기에서 비교되는 기준 주파수 신호의 출력 기간을 포함하는 소정 기간인 것을 특징으로 한다.

이에 따라, 위상 비교기의 위상 비교 주기인 기준 주파수 신호의 출력 기간을 포함하여, 피드백 루프의 특성 변화 혹은 동작 정지가 행해지기 때문에, 이 기간에 차지 펌프 회로에서 출력되어야 할 의사 보정 펄스를 억제 혹은 억제할 수 있어, 의사 보정 펄스 출력 기간 이외의 정상 동작 상태에 있어서의 피드백 루프의 특성을 유지하면서, PLL 주파수 신시사이저의 정상 동작 상태에서 의사 보정 펄스에 의한 스퓨리어스를 억제할 수 있다.

또, 기준 주파수 신호를 분주하는 분주기를 갖추어, 위상 비교기에서 비교되는 주파수 신호를 분주기로부터 출력되는 분주 주파수 신호로 하는 것이 바람직하다.

여기서, 상기 필터 회로는 전압 구동형 혹은 전류 구동형의 어느 것이라도 좋다.

이하, 본 발명의 PLL 주파수 신시사이저에 관해서 구체화한 제1 내지 제4 실시예를 도 1 내지 도 10에 기초하여 도면을 참조하면서 상세히 설명한다.

도 1은 본 실시예의 제1 실시예의 PLL 주파수 신시사이저를 도시하는 기능 블록도이다. 도 2는 제1 실시예의 PLL 주파수 신시사이저의 동작 파형을 도시하는 파형도이다. 도 3은 제1 실시예의 PLL 주파수 신시사이저의 구체예를 도시하는 기능 블록도이다. 도 4는 본 실시예의 제2 실시예의 PLL 주파수 신시사이저를 도시하는 기능 블록도이다. 도 5는 제2 실시예의 로우패스 필터(LPF) 회로의 구체예를 도시하는 회로도이다. 도 6은 본 실시예의 제3 실시예의 PLL 주파수 신시사이저를 도시하는 기능 블록도이다. 도 7은 제3 실시예의 로우패스 필터(LPF) 회로의 구체예를 도시하는 회로도이다. 도 8은 본 실시예의 제4 실시예의 PLL 주파수 신시사이저를 도시하는 기능 블록도이다. 도 9는 제4 실시예의 차지 펌프 회로의 구체예를 도시하는 회로도이다. 도 10은 로우패스 필터(LPF) 회로의 구체예를 도시하는 회로도이다.

도 1의 제1 실시예의 PLL 주파수 신시사이저(1)에서는 도 11의 종래 기술에서의 기능 블록도에 더하여, 제어 신호(Scnt)에 의해 제어되는 스위치 회로(10)를, 로우패스 필터(LPF) 회로(103)와 전압 제어 발진기(VCO)(104) 사이에 삽입한 구성이다. 여기서, 위상 비교기(101), 차지 펌프 회로(102), 로우패스 필터(LPF) 회로(103) 및 전압 제어 발진기(VCO)(104)의 각 구성 요소에 관하여는 그 구성, 작용, 효과는 도 11에 도시하는 종래 기술과 마찬가지이다. 더욱이 전압 제어 발진기(VCO)(104)로부터의 출력 주파수 신호(fp)가 위상 비교기(101)로 피드백되어 피드백 루프를 구성하는 PLL 주파수 신시사이저(1)의 구성에 관해서도 도 11에 도시하는 종래 기술과 마찬가지이다.

도 1에 도시하는 제1 실시예에서는 스위치 회로(10)가 제어 신호(Scnt)에 의해 제어되어, 로우패스 필터(LPF) 회로(103)와 전압 제어 발진기(VCO)(104) 사이의 피드백 루프를 개폐 제어한다. 즉, 제어 신호(Scnt)에 의해 피드백 루프의 개방 지시가 이루어지면 스위치 회로(10)를 열어 피드백 루프를 열어 피드백 루프의 동작을 정지할 수 있다. 이 정지 동작을, 위상 비교기(101)의 위상 비교 주기마다 차지 펌프 회로(102)로부터 의사 보정 펄스가 출력되는 기간에 행하도록 제어 신호(Scnt)에 의해 제어하면, 의사 보정 펄스에 의한 스퓨리어스를 억제할 수 있다.

도 2에 도시하는 PLL 주파수 신시사이저(1)의 동작 파형에서는 출력 주파수 신호(fp)가 기준 주파수 신호(fr)로 로크된 정상 상태를 나타낸다. 이 때의 위상 비교 동작은 기준 주파수 신호(fr)의 출력 기간을 위상 비교 기간으로 하여 행해지고, 차지 펌프 회로(102)의 전압 출력 신호(Do)에는 위상 비교 기간에 있어서의 위상 비교 동작에 따라 의사 보정 펄스가 출력된다. 그래서, 제어 신호(Scnt)를, 기준 주파수 신호(fr)의 출력 기간인 위상 비교 기간을 포함하여 출력한다. 제어 신호(Scnt)를 받은 스위치 회로(10)는 피드백 루프를 개방하여 전압 출력 신호(Do)에 있어서의 의사 보정 펄스의 전파를 억제할 수 있다.

제1 실시예의 PLL 주파수 신시사이저(1)에서는 위상 비교기(101)의 위상 비교 주기마다 차지 펌프 회로(102)로부터 의사 보정 펄스가 출력되는 기간에, 루프 개폐용 스위치 회로인 스위치 회로(10)를 제어 신호(Scnt)에 의해 제어하여 피드백 루프를 개방하여 피드백 루프의 동작을 정지할 수 있다. 따라서, 위상 비교 주기마다의 의사 보정 펄스 출력 기간 이외의 정상 동작 상태에 있어서의 피드백 루프의 동작을 유지하면서, 차지 펌프 회로(102)로부터의 의사 보정 펄스에 대한 피드백 루프의 동작을 정지할 수 있어, PLL 주파수 신시사이저(1)의 정상 동작 상태에서의사 보정 펄스에 의한 스퓨리어스를 억제할 수 있다.

도 3에 도시하는 제1 실시예의 구체예에 있어서의 PLL 주파수 신시사이저(1A)는 도 1의 제1 실시예에 더하여, 기준 주파수 신호를 R 분주하는 R 분주기(105)와 출력 주파수 신호를 N 분주하는 N 분주기(106)가 구비되고, R 분주된 주파수 신호(fr)와 N 분주된 주파수 신호(fp)를 위상 비교기(101)에 입력하여 위상 비교하는 구성이다. 더욱이, R 분주기(105)에의 입력 신호인 기준 주파수 신호와 출력 신호를 입력 신호로 하는 제어 회로(107)에 의해 제어 신호(Scnt)가 출력되어, 스위치 회로(10)의 구체적 회로 구성인 MOS 트랜지스터에 의한 트랜스미션 게이트(11)를 제어한다. 또, 본 구체예에서는, 도 1의 제1 실시예에 있어서의 로우패스 필터(LPF) 회로(103) 대신에, 트랜스미션 게이트(11)의 전단에 루프 필터 회로(12)를, 후단에 로우패스 필터 회로(13)를 갖춘 구성으로 되어 있다.

전압 출력 신호(Do)에 있어서의 의사 보정 펄스가 전파하지 않도록 트랜스미션 게이트(11)를 개방으로 하는 구성에 관하여는, 제1 실시예의 PLL 주파수 신시사이저(1)(도 1, 참조)와 마찬가지다. 본 구체예에서는 제어 회로(107)는 R 분주기(105)의 입력 신호인 기준 주파수 신호와 출력 신호에 기초하여 위상 비교 기간의 시작 및 종료 타이밍을 검출하면서 의사 보정 펄스의 출력 기간을 포함하여 제어 신호(Scnt)를 출력한다.

또, 트랜스미션 게이트(11)를 사이에 두고 루프 필터 회로(12)와 로우패스 필터 회로(13)의 2개의 필터 회로를 구비하고 있고, 피드백 루프의 응답성, 안정성 등의 여러 가지 특성을 결정하고 있다. 더욱이, 트랜스미션 게이트(11)의 후단에있는 로우패스 필터 회로(13)는 트랜스미션 게이트(11)의 스위칭 노이즈의 제거나 트랜스미션 게이트(11)의 개방시에 있어서의 전압 제어 발진기(104)의 입력인 제어 전압 신호(Vt)의 전위를 유지하는 기능도 갖고 있다. 실제 사용상에서는 2개의 필터 회로(12, 13) 중, 피드백 루프의 여러 가지 특성을 결정시키는 작용을 주로 루프 필터 회로(12)에 담당하게 하고, 로우패스 필터 회로(13)에는 스위칭 노이즈 제거 및 전위 유지의 기능을 담당하게 하는 구성으로 하는 것도 가능하다. 이 경우, 로우패스 필터 회로(13)의 시상수를 작게 설정할 수 있기 때문에, 저항(R2)에 개별의 저항 소자를 갖추지 않고서 회로 기판 상의 배선 저항으로 대용할 수도 있다.

제1 실시예의 구체예인 PLL 주파수 신시사이저(1A)에서는 위상 비교기(101)의 위상 비교 주기마다 차지 펌프 회로(102)로부터 의사 보정 펄스가 출력되는 기간에, 루프 개폐용 스위치 회로인 트랜스미션 게이트(11)를 제어 회로(107)로부터의 제어 신호(Scnt)에 의해 제어하여 피드백 루프를 개방하여 피드백 루프의 동작을 정지할 수 있다. 따라서, 위상 비교 주기마다의 의사 보정 펄스 출력 기간 이외의 정상 동작 상태에 있어서의 피드백 루프의 동작을 유지하면서, 차지 펌프 회로(102)로부터의 의사 보정 펄스에 대한 피드백 루프의 동작을 정지할 수 있다. 제1 필터 회로인 루프 필터 회로(12)와 제2 필터 회로인 로우패스 필터 회로(13)의 시상수를 작게 하여 고속 로크업 특성을 유지하면서, 정상 동작 상태에서 의사 보정 펄스에 의한 스퓨리어스를 억제할 수 있다.

또, 트랜스미션 게이트(11)를 사이에 두고 루프 필터 회로(12)와 로우패스 필터 회로(13)를 구비하고 있기 때문에, 양 필터 회로(12, 13)에 의해 피드백 루프의 응답성, 안정성 등의 여러 가지 특성을 결정하는 동시에, 트랜스미션 게이트(11)의 스위칭 노이즈의 제거나 트랜스미션 게이트(11)의 개방시에 있어서의 전압 제어 발진기(104)의 입력인 제어 전압 신호(Vt)의 전위를 유지할 수 있다.

도 4에 도시하는 제2 실시예의 PLL 주파수 신시사이저(2)에서는 도 11의 종래 기술의 PLL 주파수 신시사이저(100)에 있어서의 로우패스 필터(LPF) 회로(103) 대신에, 제어 신호(Scnt)에 의해 필터 특성을 전환할 수 있는 로우패스 필터(LPF) 회로(20)를 구비하고 있다. 도 4에서는 제어 신호(Scnt)로 저항 소자(R3)를 접속하거나 분리할 수 있게 함으로써, 로우패스 필터(LPF) 회로(20)의 필터 특성을 가변으로 하는 것이다.

도 5에 로우패스 필터(LPF) 회로(20)의 구체예를 도시한다. 도 5(A)는 로우패스 필터(LPF) 회로(21)에 있어서의 저항 요소의 병렬 패스를 전환하는 타입이다. 제어 신호(Scnt)에 의해 스위치 회로(S1)가 닫혀 있는 경우에는 필터 시상수를 결정하는 저항 요소에 있어서의 저항치는 저항 소자(R4와 R5)가 병렬 접속된 경우의 저항치가 된다. 제어 신호(Scnt)에 의해 스위치 회로(S1)가 개방되어 있는 경우에는 필터 시상수를 결정하는 저항 요소에 있어서의 저항치는 저항 소자(R4) 단독의 저항치가 된다. 필터 시상수를 결정하는 또 한 쪽의 구성 요소인 용량 요소는 용량 소자(C4)로서 고정이기 때문에, 저항 요소에 있어서의 저항치의 대소에 의해 필터 시상수가 결정된다. 여기서, 예컨대, 2개의 저항 소자(R4, R5)의 저항치를 동일하다고 하면, 제어 신호(Scnt)에 의해 스위치 회로(S1)가 닫혀 2개의 저항 소자(R4, R5)가 병렬 접속되어 있을 때의 전체 저항치는 스위치 회로(S1)가 개방되어 저항소자(R4) 단독으로 구성되는 경우의 대략 반이 되고, 시상수도 대략 반이 된다.

도 5(B)에 도시하는 로우패스 필터(LPF) 회로(22)에 있어서의 저항 요소는 직렬 접속된 2개의 저항 소자(R6, R7) 중의 한쪽의 저항 소자(R6)의 양단을 단락·개방하여 직렬 패스를 전환하는 타입이다. 제어 신호(Scnt)에 의해 스위치 회로(S1)가 닫혀 있는 경우에는 필터 시상수를 결정하는 저항 요소 중 저항 소자(R6)의 양단은 단락되어 저항 소자(R7) 단독의 저항치가 된다. 제어 신호(Scnt)에 의해 스위치 회로(S1)가 개방되어 있는 경우에는 필터 시상수를 결정하는 저항 요소에 있어서의 저항치는 저항 소자(R6과 R7)의 직렬 접속의 저항치가 된다. 필터 시상수를 결정하는 또 한 쪽의 구성 요소인 용량 요소는 용량 소자(C4)로서 고정이기 때문에, 저항 소자에 있어서의 저항치의 대소에 의해 필터 시상수가 결정된다. 여기서, 예컨대, 2개의 저항 소자(R6, R7)의 저항치를 동일하다고 하면, 제어 신호(Scnt)에 의해 스위치 회로(S1)가 닫혀 저항 소자(R6)의 양단이 단락되어 있을 때의 저항치는 스위치 회로(S1)가 개방되어 저항 소자(R6과 R7)의 직렬 접속으로 구성되는 경우의 대략 반이 되고, 시상수도 대략 반이 된다.

제2 실시예의 PLL 주파수 신시사이저(2)에서는 위상 비교기(101)의 위상 비교 주기마다 차지 펌프 회로(102)로부터 의사 보정 펄스가 출력되는 기간에, 로우패스 필터(LPF) 회로(20)가 갖는 바이패스 경로군으로부터, 전환 스위치 회로(S1)에 의해 소정 바이패스 경로를 선택하여 필터 특성을 변화시켜 피드백 루프의 특성을 변화시킬 수 있다. 로우패스 필터(LPF) 회로(20)의 구체예로서, 병렬 패스를 전환하여 바이패스 경로군으로부터 소정 바이패스 경로를 선택하는 로우패스필터(LPF) 회로(21)나, 직렬 패스를 전환하여 바이패스 경로군으로부터 소정 바이패스 경로를 선택하는 로우패스 필터(LPF) 회로(22) 등을 생각할 수 있다. 따라서, 위상 비교 주기마다의 의사 보정 펄스 출력 기간 이외의 정상 동작 상태에 있어서의 피드백 루프의 특성을 유지하면서, 차지 펌프 회로(102)로부터의 의사 보정 펄스에 대한 전압 제어 발진기(104)의 응답 특성을 제어할 수 있다. 로크업시에, 로우패스 필터(LPF) 회로(20 내지 22)에 있어서의 필터 시상수가 작은 소정 바이패스 경로를 선택하여 고속 로크업 특성을 유지하면서, 정상 동작 상태시에, 필터 시상수가 큰 소정 바이패스 경로를 선택함으로써 의사 보정 펄스에 의한 스퓨리어스를 억제할 수 있다.

도 6에 도시하는 제3 실시예의 PLL 주파수 신시사이저(3)에서는 도 11의 종래 기술의 PLL 주파수 신시사이저(100)에 있어서의 로우패스 필터(LPF) 회로(103) 대신에, 제어 신호(Scnt)에 의해 필터 특성을 가변으로 할 수 있는 로우패스 필터(LPF) 회로(30)를 구비하고 있다.

도 7에 로우패스 필터(LPF) 회로(30)의 구체예로서 로우패스 필터(LPF) 회로(31)를 도시한다. 로우패스 필터(LPF) 회로(31)에서는 필터 시상수를 결정하는 저항 요소를 능동 저항 소자인 MOS 트랜지스터(M1)로 구성하여, 게이트 단자에는 제어 신호(Scnt)가 입력되고 있다. MOS 트랜지스터(M1)의 게이트 단자에 인가되는 제어 신호(Scnt)는 아날로그 신호이며 전압치에 따라서 MOS 트랜지스터(M1)의 온 저항을 가변하여 필터 시상수를 가변하는 구성이다. 이 경우, 필터 시상수를 결정하는 또 한 쪽의 구성 요소인 용량 요소는 용량 소자(C5)로서 고정이기 때문에, 저항 요소인 MOS 트랜지스터(M1)의 저항치에 따라서 필터 시상수가 가변이 된다.

제3 실시예의 PLL 주파수 신시사이저(3)에서는 위상 비교기(101)의 위상 비교 주기마다 차지 펌프 회로(102)로부터 의사 보정 펄스가 출력되는 기간에, 로우패스 필터(LPF) 회로(30)에 있어서의 가변 필터 구성 소자를 제어하여 필터 특성을 변화시켜 피드백 루프의 특성을 변화시킬 수 있다. 예컨대, 로우패스 필터(LPF) 회로(30)로서 가변 필터 구성 소자인 MOS 트랜지스터(M1)를 사용한 로우패스 필터(LPF) 회로(31)를 사용할 수 있다. 따라서, 위상 비교 주기마다의 의사 보정 펄스 출력 기간 이외의 정상 동작 상태에 있어서의 피드백 루프의 특성을 유지하면서, 차지 펌프 회로(102)로부터의 의사 보정 펄스에 대한 전압 제어 발진기(104)의 응답 특성을 제어할 수 있다. 로크업시에는 로우패스 필터(LPF) 회로(30, 31)의 시상수를 작게 하여 고속 로크업 특성을 유지하면서, 정상 동작 상태에서, 로우패스 필터(LPF) 회로(30, 31)의 필터 특성을 변화시켜 시상수를 크게 함으로써 의사 보정 펄스에 의한 스퓨리어스를 억제할 수 있다.

도 8에 도시하는 제4 실시예의 PLL 주파수 신시사이저(4)에서는 도 11의 종래 기술의 PLL 주파수 신시사이저(100)에 있어서의 차지 펌프 회로(102) 대신에, 제어 신호(Scnt)에 의해 전압 출력 신호(Do)의 공급 능력을 전환할 수 있는 차지 펌프 회로(40)를 구비하고 있다.

도 9에 차지 펌프 회로(40)의 구체예로서 3타입의 차지 펌프 회로(41 내지 45)를 도시한다. 도 9(A)의 차지 펌프 회로(41)는 전압 출력 신호(Do)의 출력 패스를 개폐하는 타입이다. 전압 출력 신호(Do)의 출력단 회로(B1)에의 전원 전압(VDD)및 접지 전위를 공급하는 패스에 스위치 회로(S2, S3)를 삽입하여 제어 신호(Scnt)로 개폐 제어하는 것이다. 전원 전압(VDD) 및 접지 전위의 개방 동작을 위상 비교기(101)의 위상 비교 주기마다 차지 펌프 회로(40)로부터 의사 보정 펄스가 출력되는 기간에 행하도록 제어 신호(Scnt)에 의해 제어하면, 의사 보정 펄스가 차지 펌프 회로(40)로부터 출력되는 기간에 출력단 회로(B1)에 전원 전압(VDD) 및 접지 전위가 공급되지 않게 되어 의사 보정 펄스가 출력되는 일이 없게 된다.

도 9(B)의 차지 펌프 회로(42, 43)는 차지 펌프 회로(42, 43)의 출력단 회로(B2, B3)에의 전원 전압 공급 능력을 전환하여 전압 출력 신호(Do)의 구동 능력을 전환하는 타입이다. 차지 펌프 회로(42)에서는 스위치 회로(S4)를 제어 신호(Scnt)에 의해 제어하여 공급되는 전원 전압을 VDD1과 VDD2 사이에서 전환하여 전원 공급 능력을 전환한다. 또 차지 펌프 회로(43)에서는 전원 전압 공급용 버퍼 회로(B4)에의 출력 전압 설정치를, 스위치 회로(S5)에 의해 분압 저항(R8 내지 R10) 사이에서 전환하여 출력 전압을 전환 변경함으로써 출력단 회로(B3)의 구동 능력을 전환하는 것이다.

도 9(C)의 차지 펌프 회로(44, 45)는 차지 펌프 회로(44, 45)의 출력단 회로(B5, B6 및 B7)의 전류 공급 능력을 전환하여 전압 출력 신호(Do)의 구동 능력을 전환하는 타입이다. 차지 펌프 회로(44)에서는 제어 신호(Scnt)에 의해 전원 전압(VDD)으로부터의 전류 공급 능력을 규정하고 있는 전류원 회로(I1)의 전류 공급 능력을 전환한다. 또 차지 펌프 회로(45)에서는 제어 신호(Scnt)에 의해 스위치 회로(S6)를 개폐 제어함으로써, 전압 출력 신호(Do)의 신호 출력에 사용하는 출력단회로를 출력단 회로(B6)만으로 할지, 출력단 회로(B6)에 출력단 회로(B7)를 추가할지의 선택 전환을 행하는 것이다.

제4 실시예의 PLL 주파수 신시사이저(4)에서는 위상 비교기(101)의 위상 비교 주기마다 차지 펌프 회로(40 내지 45)로부터 의사 보정 펄스가 출력되는 기간에, 출력 능력 전환 회로에 의해 차지 펌프 회로(40 내지 45)로부터의 출력 신호의 공급 능력을 전환하여 피드백 루프의 특성을 변화시킬 수 있다. 출력 능력 전환 회로의 구체예로서는 차지 펌프 회로(41)에 있어서의 출력단 회로(B1)에의 전원 전압(VDD) 및 접지 전위의 패스 개폐를 전환하는 타입(도 9(A), 참조)이나, 차지 펌프 회로(42, 43)에 있어서의 출력단 회로(B2, B3)에 공급하는 전원 전압을 전환하는 타입(도 9(B), 참조), 차지 펌프 회로(44, 45)에 있어서의 출력단 회로(B5, B6 및 B7)의 출력 신호에의 전류 공급 능력을 전환하는 타입(도 9(C), 참조) 등이 있다. 따라서, 위상 비교 주기마다의 의사 보정 펄스 출력 기간 이외의 정상 동작 상태에 있어서의 피드백 루프의 특성을 유지하면서, 차지 펌프 회로(40 내지 45)로부터 출력되는 의사 보정 펄스에 대한 전압 제어 발진기(104)의 응답 특성을 제어할 수 있어, PLL 주파수 신시사이저(4)의 정상 동작 상태에서 의사 보정 펄스에 의한 스퓨리어스를 억제할 수 있다.

여기서, 제1 내지 제4 실시예에 있어서의 로우패스 필터(LPF) 회로(103, 20 내지 22, 30, 31) 및 루프 필터 회로(12), 로우패스 필터 회로(13)는 도 10에 도시한 바와 같이, 전압 구동 타입(51)(도 10(A), 참조)으로 하더라도, 전류 구동 타입(52)(도 10(B), 참조)으로 하더라도 좋다.

또, 본 발명은 상기 제1 내지 제4 실시예에 한정되는 것이 아니라, 본 발명의 취지를 일탈하지 않는 범위 내에서 여러 가지 개량, 변형이 가능한 것은 말할 필요도 없다.

예컨대, 제1 실시예에서는 피드백 루프를 개폐하는 스위치 회로(10)를, 로우패스 필터(LPF) 회로(103)와 전압 제어 발진기(VCO)(104) 사이에 삽입한 구성을 예로 설명했지만, 본 발명에 있어서의 PLL 주파수 신시사이저는 이것에 한정되는 것이 아니라, 스위치 회로는 피드백 루프 내의 다른 곳에 삽입하는 것도 가능하다.

또, 제1 실시예의 구체예에서는 스위치 회로(10)의 구체예로서 MOS 트랜지스터로 구성되는 트랜스미션 게이트(11)로 한 구성을 예로 설명했지만, 본 발명에 있어서의 PLL 주파수 신시사이저는 이것에 한정되는 것이 아니라, 스위치 회로는 MOS 트랜지스터로 구성하는 경우 외에, JFET 트랜지스터나 그 밖의 스위칭 소자 혹은 스위칭 회로로 구성할 수도 있다.

더욱이, R 분주기(105)에 의해 기준 주파수 신호를 R 분주하여 주파수 신호(fr)로 하여, N 분주기(106)에 의해 출력 주파수 신호를 N 분주한 주파수 신호(fp)와 함께 위상 비교기(101)에 입력하여 위상 비교하는 구성을 예로 설명했지만, 본 발명에 있어서의 PLL 주파수 신시사이저는 이것에 한정되는 것이 아니라, 분주기를 사용하지 않는 구성으로 할 수 있다. 또 기준 주파수 신호와 R 분주된 주파수 신호(fr)에 기초하여 제어 회로(107)에 의해 제어 신호(Scnt)를 출력하고 있지만, 이것에 한정되는 것이 아니라, 기준 주파수 신호를 트리거로 하여 소정 시간의 경과까지를 제어 신호(Scnt)의 출력 기간으로 하거나, 출력 주파수 신호 혹은 N분주 주파수 신호(fp)에 기초하여 제어 신호(Scnt)를 생성하도록 하더라도, 전압 출력 신호(Do)가 의사 보정 펄스를 출력하는 기간을 포함하여 제어 신호(Scnt)를 출력하는 것도 가능하다.

또, 제2 실시예에서는 제어 신호(Scnt)에 의해 필터 시상수를 결정하는 저항 요소를 구성하는 저항 소자를 병렬 접속하는 경우와 직렬 접속으로 하는 경우의 각각에 관해서 설명했지만, 이에 한정되는 것이 아니라, 병렬 접속 부분과 직렬 접속 부분의 쌍방이 혼재하는 구성으로 할 수도 있다.

또, 제3 실시예에서는 필터 시상수를 결정하는 저항 요소를 MOS 트랜지스터(M1)로 구성하는 경우를 예로 설명했지만, 이에 한정되는 것이 아니라, MOS 트랜지스터로 구성하는 경우 외에, JFET 트랜지스터 등의 가변 저항 소자 등을 사용할 수도 있다.

(부기 1)

제어 전압 신호에 따른 출력 주파수 신호를 출력하는 전압 제어 발진기와, 상기 출력 주파수 신호와 기준 주파수 신호와의 위상을 비교하여 위상 비교 신호를 출력하는 위상 비교기와, 상기 위상 비교 신호에 따라서 상기 제어 전압 신호를 변화시키는 차지 펌프 회로를 구비하여 피드백 루프를 구성하는 PLL 주파수 신시사이저에 있어서,

상기 피드백 루프의 특성은 상기 위상 비교기에 있어서의 위상 비교 주기로 주기적으로 변화하는 것을 특징으로 하는 PLL 주파수 신시사이저.

(부기 2)

상기 피드백 루프의 동작을, 상기 위상 비교기에 있어서의 위상 비교 주기로 주기적으로 정지하는 것을 특징으로 하는 부기 1에 기재한 PLL 주파수 신시사이저.

(부기 3)

상기 피드백 루프는 상기 피드백 루프 내에 루프 개폐용 스위치 회로를 구비하는 것을 특징으로 하는 부기 2에 기재한 PLL 주파수 신시사이저.

(부기 4)

상기 차지 펌프 회로에서 상기 전압 제어 발진기로의 경로로는 상기 피드백 루프의 특성을 결정하는 제1 필터 회로와 제2 필터 회로를 구비하고,

상기 루프 개폐용 스위치 회로는 상기 제1 필터 회로와 상기 제2 필터 회로 사이에 구비되는 것을 특징으로 하는 부기 3에 기재한 PLL 주파수 신시사이저.

(부기 5)

상기 루프 개폐용 스위치 회로는 MOS 트랜지스터를 구비하는 것을 특징으로 하는 부기 3 또는 4에 기재한 PLL 주파수 신시사이저.

(부기 6)

상기 루프 개폐용 스위치 회로는 JFET 트랜지스터를 구비하는 것을 특징으로 하는 부기 3 또는 4에 기재한 PLL 주파수 신시사이저.

(부기 7)

상기 피드백 루프는 상기 차지 펌프 회로로부터의 출력 신호의 출력을 정지하는 것을 특징으로 하는 부기 2에 기재한 PLL 주파수 신시사이저.

(부기 8)

상기 차지 펌프 회로는 상기 차지 펌프 회로로부터의 출력 신호의 출력 경로에 경로 개폐용 스위치 회로를 구비하는 것을 특징으로 하는 부기 7에 기재한 PLL 주파수 신시사이저.

(부기 9)

상기 경로 개폐용 스위치 회로는 MOS 트랜지스터를 구비하는 것을 특징으로 하는 부기 8에 기재한 PLL 주파수 신시사이저.

(부기 10)

상기 경로 개폐용 스위치 회로는 JFET 트랜지스터를 구비하는 것을 특징으로 하는 부기 8에 기재한 PLL 주파수 신시사이저.

(부기 11)

상기 차지 펌프 회로에서 상기 전압 제어 발진기로의 경로에는 상기 피드백 루프의 특성을 결정하는 적어도 하나의 필터 회로를 구비하고,

상기 필터 회로의 필터 특성을, 상기 위상 비교기에 있어서의 위상 비교 주기로 주기적으로 변화시키는 것을 특징으로 하는 부기 1에 기재한 PLL 주파수 신시사이저.

(부기 12)

상기 필터 회로는 필터 특성이 다른 적어도 2개의 바이패스 경로를 구비하는 바이패스 경로군과,

상기 바이패스 경로군으로부터 소정 바이패스 경로를 선택하는 전환 스위치 회로를 구비하는 것을 특징으로 하는 부기 11에 기재한 PLL 주파수 신시사이저.

(부기 13)

상기 바이패스 경로군은 병렬 접속되는 적어도 2개의 필터 구성 소자와,

상기 필터 구성 소자 중의 적어도 하나를 상기 소정 바이패스 경로의 구성 부분으로서 선택 전환하는 상기 전환 스위치 회로를 구비하는 것을 특징으로 하는 부기 12에 기재한 PLL 주파수 신시사이저.

(부기 14)

상기 바이패스 경로군은 직렬 접속되는 적어도 2개의 필터 구성 소자와,

상기 필터 구성 소자 중의 적어도 하나를 단락 전환하는 상기 전환 스위치 회로를 구비하는 것을 특징으로 하는 부기 12에 기재한 PLL 주파수 신시사이저.

(부기 15)

상기 전환 스위치 회로는 MOS 트랜지스터를 구비하는 것을 특징으로 하는 부기 12 내지 14의 적어도 어느 하나에 기재한 PLL 주파수 신시사이저.

(부기 16)

상기 전환 스위치 회로는 JFET 트랜지스터를 구비하는 것을 특징으로 하는 부기 12 내지 14의 적어도 어느 하나에 기재한 PLL 주파수 신시사이저.

(부기 17)

상기 필터 회로는 필터 특성을 가변으로 하는 가변 필터 구성 소자를 구비하는 것을 특징으로 하는 부기 11에 기재한 PLL 주파수 신시사이저.

(부기 18)

상기 가변 필터 구성 소자는 능동 저항 소자인 것을 특징으로 하는 부기 17에 기재한 PLL 주파수 신시사이저.

(부기 19)

상기 능동 저항 소자는 MOS 트랜지스터인 것을 특징으로 하는 부기 18에 기재한 PLL 주파수 신시사이저.

(부기 20)

상기 능동 저항 소자는 JFET 트랜지스터인 것을 특징으로 하는 부기 18에 기재한 PLL 주파수 신시사이저.

(부기 21)

상기 차지 펌프 회로는 상기 차지 펌프 회로로부터의 출력 신호의 공급 능력을 전환하는 출력 능력 전환 회로를 구비하는 것을 특징으로 하는 부기 1에 기재한 PLL 주파수 신시사이저.

(부기 22)

상기 출력 능력 전환 회로는 상기 차지 펌프 회로의 출력단 회로에 있어서의 구동 전원 전압을 전환하는 것을 특징으로 하는 부기 21에 기재한 PLL 주파수 신시사이저.

(부기 23)

상기 출력 능력 전환 회로는 상기 차지 펌프 회로의 출력단 회로에 있어서의 구동 전류를 전환하는 것을 특징으로 하는 부기 21에 기재한 PLL 주파수 신시사이저.

(부기 24)

상기 출력 능력 전환 회로는 상기 차지 펌프 회로의 출력단 회로에 있어서의 출력 트랜지스터 사이즈를 전환하는 것을 특징으로 하는 부기 21에 기재한 PLL 주파수 신시사이저.

(부기 25)

상기 특성 변화 혹은 상기 동작 정지가 행해지는 기간은 상기 위상 비교기에서 비교되는 상기 기준 주파수 신호의 출력 기간을 포함하는 소정 기간인 것을 특징으로 하는 부기 1 내지 24의 적어도 어느 하나에 기재한 PLL 주파수 신시사이저.

(부기 26)

상기 기준 주파수 신호를 분주하는 분주기를 구비하고,

상기 위상 비교기에서 비교되는 주파수 신호는 상기 분주기로부터 출력되는 분주 주파수 신호인 것을 특징으로 하는 부기 25에 기재한 PLL 주파수 신시사이저.

(부기 27)

상기 필터 회로는 전압 구동형 혹은 전류 구동형 중 어느 것임을 특징으로 하는 부기 4 내지 6, 11 내지 20, 25, 26의 적어도 어느 하나에 기재한 PLL 주파수 신시사이저.

본 발명에 의하면, 차지 펌프 회로에서 출력되는 의사 보정 펄스의 출력 기간에 있어서만 피드백 루프의 특성을 주기적으로 가변으로 하거나, 혹은 피드백 루프의 동작을 주기적으로 정지함으로써, 고속 로크업 특성을 확보하면서, 의사 보정 펄스에 의한 응답을 억제하여 로크 상태에 있어서의 스퓨리어스 특성도 개선하여양호한 통신 품질을 실현할 수 있는 PLL 주파수 신시사이저를 제공하는 것이 가능해진다.

Claims

제어 전압 신호에 따른 출력 주파수 신호를 출력하는 전압 제어 발진기와, 상기 출력 주파수 신호의 위상과 기준 주파수 신호의 위상을 비교하여 위상 비교 신호를 출력하는 위상 비교기와, 상기 위상 비교 신호에 따라서 상기 제어 전압 신호를 변화시키는 차지 펌프 회로를 구비하여 피드백 루프를 구성하는 PLL 주파수 신시사이저에 있어서,

상기 피드백 루프의 특성은 상기 위상 비교기에서의 위상 비교 주기로 주기적으로 변화하는 것을 특징으로 하는 PLL 주파수 신시사이저.
제1항에 있어서, 상기 피드백 루프의 동작을, 상기 위상 비교기에서의 위상 비교 주기로 주기적으로 정지하는 것을 특징으로 하는 PLL 주파수 신시사이저.
제2항에 있어서, 상기 피드백 루프는 상기 피드백 루프 내에 루프 개폐용 스위치 회로를 구비하는 것을 특징으로 하는 PLL 주파수 신시사이저.
제3항에 있어서, 상기 차지 펌프 회로에서 상기 전압 제어 발진기로의 경로에는 상기 피드백 루프의 특성을 결정하는 제1 필터 회로와 제2 필터 회로를 구비하고,

상기 루프 개폐용 스위치 회로는 상기 제1 필터 회로와 상기 제2 필터 회로사이에 구비되는 것을 특징으로 하는 PLL 주파수 신시사이저.
제2항에 있어서, 상기 차지 펌프 회로는 상기 차지 펌프 회로로부터의 출력 신호의 출력 경로에 경로 개폐용 스위치 회로를 구비하는 것을 특징으로 하는 PLL 주파수 신시사이저.
제1항에 있어서, 상기 차지 펌프 회로에서 상기 전압 제어 발진기로의 경로에는 상기 피드백 루프의 특성을 결정하는 적어도 하나의 필터 회로를 구비하고,

상기 필터 회로의 필터 특성을, 상기 위상 비교기에서의 위상 비교 주기로 주기적으로 변화시키는 것을 특징으로 하는 PLL 주파수 신시사이저.
제6항에 있어서, 상기 필터 회로는

필터 특성이 다른 적어도 2개의 바이패스 경로를 구비하는 바이패스 경로군과,

상기 바이패스 경로군으로부터 소정 바이패스 경로를 선택하는 전환 스위치 회로를 구비하는 것을 특징으로 하는 PLL 주파수 신시사이저.
제6항에 있어서, 상기 필터 회로는 필터 특성을 가변으로 하는 가변 필터 구성 소자를 구비하는 것을 특징으로 하는 PLL 주파수 신시사이저.
제1항에 있어서, 상기 차지 펌프 회로는 상기 차지 펌프 회로로부터의 출력 신호의 공급 능력을 전환하는 출력 능력 전환 회로를 구비하는 것을 특징으로 하는 PLL 주파수 신시사이저.
제1항 내지 제9항 중의 어느 한 항에 있어서, 상기 특성 변화 또는 상기 동작 정지가 행해지는 기간은 상기 위상 비교기에서 비교되는 상기 기준 주파수 신호의 출력 기간을 포함하는 소정 기간인 것을 특징으로 하는 PLL 주파수 신시사이저.