KR20020070100A - 패턴형성방법 및 액정표시장치 제조방법 - Google Patents
패턴형성방법 및 액정표시장치 제조방법 Download PDFInfo
- Publication number
- KR20020070100A KR20020070100A KR1020020007734A KR20020007734A KR20020070100A KR 20020070100 A KR20020070100 A KR 20020070100A KR 1020020007734 A KR1020020007734 A KR 1020020007734A KR 20020007734 A KR20020007734 A KR 20020007734A KR 20020070100 A KR20020070100 A KR 20020070100A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- mask
- alloys
- pattern
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 96
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 24
- 239000010703 silicon Substances 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 23
- 239000010408 film Substances 0.000 claims description 131
- 229910045601 alloy Inorganic materials 0.000 claims description 54
- 239000000956 alloy Substances 0.000 claims description 54
- 239000000758 substrate Substances 0.000 claims description 50
- 239000007789 gas Substances 0.000 claims description 49
- 239000004065 semiconductor Substances 0.000 claims description 34
- 229920002120 photoresistant polymer Polymers 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 26
- 229910052782 aluminium Inorganic materials 0.000 claims description 20
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 20
- 238000010438 heat treatment Methods 0.000 claims description 13
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 12
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 12
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 12
- 229910052804 chromium Inorganic materials 0.000 claims description 12
- 239000011651 chromium Substances 0.000 claims description 12
- 239000011737 fluorine Substances 0.000 claims description 12
- 229910052731 fluorine Inorganic materials 0.000 claims description 12
- 229910052750 molybdenum Inorganic materials 0.000 claims description 12
- 239000011733 molybdenum Substances 0.000 claims description 12
- 238000009832 plasma treatment Methods 0.000 claims description 11
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- 239000010409 thin film Substances 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 4
- 230000006866 deterioration Effects 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 2
- 239000011261 inert gas Substances 0.000 claims description 2
- 238000001459 lithography Methods 0.000 claims description 2
- 230000001681 protective effect Effects 0.000 claims 5
- 239000011368 organic material Substances 0.000 claims 1
- 238000007781 pre-processing Methods 0.000 claims 1
- 230000007261 regionalization Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 37
- 239000011521 glass Substances 0.000 description 17
- 238000000206 photolithography Methods 0.000 description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 238000002161 passivation Methods 0.000 description 8
- 229920005989 resin Polymers 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 238000001035 drying Methods 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 229920003986 novolac Polymers 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229960002089 ferrous chloride Drugs 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- NMCUIPGRVMDVDB-UHFFFAOYSA-L iron dichloride Chemical compound Cl[Fe]Cl NMCUIPGRVMDVDB-UHFFFAOYSA-L 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
패턴형성방법은, 기판 위의 식각하려는 막 위에 제1마스크패턴을 형성하는 단계; 제1마스크패턴을 마스크로서 사용하여 식각하려는 막의 제1패턴을 형성하는 단계; 제1마스크패턴을 변형하여 제1마스크패턴의 형상과는 다른 평평한 형상을 갖는 제2마스크패턴을 형성하는 단계; 및 제2마스크패턴을 사용하여 제1패턴과는 다른 식각하려는 막의 제2패턴을 형성하는 단계를 포함한다. 예를 들어, 이 패턴형성방법을, 액정표시장치의 TFT기판의 반도체층과 소스 및 드레인전극들의 형성에 적용함으로써, 액정표시장치의 종래의 제조방법에서 두 개의 포토레지스트공정단계들을 필요로 하는 상기 형성방법은 하나의 공정단계만으로 행해질 수 있어, 그 제조비용이 절감된다.
Description
본 발명은 액정표시장치에 사용되는 반도체장치의 패턴을 형성하기 위한 방법 및 이 패턴형성방법을 사용한 액정표시장치 제조방법에 관한 것으로, 특히, 복잡한 패턴, 이를테면 배선들을 형성하기 위한 방법 및 이 패턴형성방법을 사용하여 액정표시장치를 제조하는 방법에 관한 것이다.
액정표시장치를 제조하는 방법은 집적회로를 제조하는데 사용되는 포토리소그래피기법과 건식식각기법을 사용한다. 그러므로, 집적회로를 제조하기 위한 공정단계들을 줄이기 위한 활동에서 알 수 있듯이, 액정표시장치를 제조하는 공정에서는, 배선들과 같은 패턴들을 형성하기 위한 전체 공정단계들의 수를 줄이는 노력이 행해졌고 또 그 제조비용을 줄이는 노력도 행해졌다.
종래의 기법에서 배선들을 형성하는데 채용된 패턴들을 형성하기 위한 공정단계들을 줄이기 위한 방법이 설명될 것이다.
종래의 배선형성공정에서는, 도 1a에 보인 것처럼, 게이트전극(802)이 알려진 포토리소그래피기법 및 알려진 식각기법에 의해 유리기판(801) 위에 형성된다. 그 후, 게이트절연막(803), 비정질실리콘막(804), n+형 비정질실리콘막(805) 및 금속막(806)이 연속 증착되어 적층구조를 형성한다.
도 1b에 보인 것처럼, 포토레지스트로 만든 마스크패턴들(821 및 851)이 금속막(806) 위에 공지의 포토리소그래피기법에 의해 형성되고, 금속막(806)과 n+형 비정질실리콘막(805)은 마스크패턴들(821 및 851)을 마스크로 사용하여 연속으로건식식각된다. 그 결과, 옴(ohmic)접촉층들(805 및 835), 소스전극(806) 및 드레인전극(836)이 비정질실리콘막(804) 위에 도 1c에 보인 것처럼 형성된다.
그 후, 마스크패턴들(821 및 851)은 도 1d에 보인 바와 같이 제거된 다음, 도 2a에 보인 것처럼 마스크패턴(822)이 옴접촉층(805), 소스전극(806), 옴접촉층(835), 드레인전극(836), 및 비정질실리콘막(804)의 표면의 일부를 덮도록 형성된다.
도 2b에 보인 것처럼, 마스크패턴(822)을 마스크로 사용하여, 기초가 되는 비정질실리콘막(804)은 식각에 의해 선택적으로 제거되어, 채널이 나중에 형성될 반도체섬(834)을 형성한다.
그 후, 마스크패턴(822)은 도 2c에 보인 것처럼 제거되어, 역스태거형 TFT가 유리기판(801) 위에 형성된 상태가 얻어진다. 그 후, 액정표시장치의 능동매트릭스 TFT기판을 구성하도록, 예를 들면, 화소전극과 패시베이션막이 형성된다.
그러나, 전술한 능동매트릭스 TFT를 제조하는 종래의 방법에서, 채널이 형성될 반도체층은, TFT를 형성하기 위해, 유리 등으로 이루어진 절연층 위에 섬(island)의 형태로 형성될 필요가 있다. 그러므로, 능동매트릭스 TFT를 제조하는 종래의 방법이 일반적인 MOSFET의 제조공정에 비해 포토리소그래피단계를 추가로 요구하여, 그 제조비영을 증가시킨다고 결론지어 진다.
본 발명은 종래 기법에 관련한 문제들을 해결하기 위해 의도된 것으로, 본 발명의 목적은 공정단계들의 수를 줄여 제조비용을 줄일 수 있게 하는 것이다.
도 1a 내지 도 1d는 패턴을 형성하기 위한 종래의 공정단계들을 보여주는 단면도들,
도 2a 내지 도 2c는 도 1d의 종래 공정단계에 뒤따르는 공정단계들을 보여주는 단면도들,
도 3a 내지 도 3c는 본 발명의 실시예에 따라 패턴을 형성하는 공정단계들을 보여주는 단면도들,
도 3d는 도 3a 내지 3c를 언급할 때 참조되는 평면도,
도 4a는 본 발명의 실시예에 따라 패턴을 형성하는 공정단계를 보여주는 단면도,
도 4b 및 도 4c는 도 3c의 공정단계에 뒤따르는 공정단계들을 보여주는 단면도들,
도 5a 및 도 5c는 본 발명의 실시예에 따라 도 4c의 공정단계를 뒤따르는 공정단계들을 보여주는 단면도들,
도 5b는 도 5c를 언급할 때 참조되는 평면도,
도 6a는 발명의 다른 실시예에 따라 패턴을 형성하는 공정단계를 보여주는단면도,
도 6b 및 도 6c는 도 6a를 언급할 때 참조되는 평면도들,
도 7a는 발명의 다른 실시예에 따라 도 6a의 공정단계를 뒤따르는 공정단계를 보여주는 단면도,
도 7b 및 도 7c는 도 7a를 언급할 때 참조되는 평면도들,
도 8a 및 도 8b는 발명의 다른 실시예에 따라 패턴을 형성하는 공정단계들을 보여주는 단면도들,
도 8c는 도 8a 및 8b를 언급할 때 참조되는 평면도,
도 9a 및 도 9c는 발명의 다른 실시예에 따라 도 8c의 공정단계를 뒤따르는 공정단계들을 보여주는 평면도들,
도 9b는 도 9a를 언급할 때 참조되는 평면도.
*도면의 주요부분에 대한 부호의 설명
101 : 유리기판102 : 게이트전극
103 : 게이트절연막104 : 실리콘막
105, 135 : 옴접촉층106 : 소스전극
107 : 패시베이션막108 : 화소전극
109, 110 : 단자전극134 : 반도체섬
136 : 드레인전극221 : 리플로우마스크패턴
본 발명의 일 양태에 따른 패턴형성방법은, 기판 위의 식각하려는 막 위에 제1마스크패턴을 형성하는 단계; 제1마스크패턴을 마스크로서 사용하여 식각하려는 막을 식각하여 제1패턴을 식각하려는 막에 형성하는 단계; 제1마스크패턴을 변형하여 제1마스크패턴의 형상과는 다른 평평한 형상을 갖는 제2마스크패턴을 형성하는 단계; 및 제2마스크패턴을 마스크로서 사용하여 식각하려는 막을 식각하여 제1패턴과는 다른 제2패턴을 식각하려는 막에 형성하는 단계를 포함한다.
본 발명의 일 양태에 따른 패턴형성방법에서, 식각하려는 막에 제2패턴을 형성하는 단계에 사용되는 제2마스크패턴을 형성하는 공정은 포토리소그래피기법을 필요로 하지 않는다.
또한 본 발명의 일 양태에 따른 방법에서는, 포토레지스트의 노광량이 포토레지스트의 노출되는 영역들에 따라 적절히 변경되어, 다른 막두께들, 즉 얇은 막두께 및 두꺼운 막두께를 갖는 영역들이 제1마스크패턴에 형성된다. 이 경우, 다음의 전처리공정이 채용될 수 있다. 즉, 식각하려는 막에 제1패턴을 형성한 후, 제1마스크패턴을 형성하기 전에, 포토레지스트로 이루어진 제1마스크패턴은 식각되어 두꺼운 막두께를 갖는 영역을 남기면서 얇은 막두께를 갖는 영역을 제거한다.
발명의 다른 양태에 따른 액정표시장치 제조방법은,
게이트선 및 게이트전극을 제1기판 위에 형성하고 또 제1기판 위의 게이트선 및 게이트전극위로 게이트절연막을 형성하는 단계, 반도체막, 반도체옴접촉막(이후 "반도체/옴접촉막"이라 함), 및 소스 및 드레인용 금속막을 그 순서로 게이트절연막 위에 형성하는 단계, 소스전극 및 드레인전극용 레지스트마스크들을 게이트전극 위쪽의 소스 및 드레인용 금속막 위에 각각 형성하는 단계, 반도체/옴접촉막 및 소스 및 드레인용 금속막으로 구성된 적층막패턴을 형성하도록, 소스 및 드레인용 금속막 및 반도체/옴접촉막을, 소스전극 및 드레인전극용 레지스트마스크들을 마스크들로서 사용하여 식각 제거하는 단계, 소스전극 및 드레인전극용 레지스트마스크들을 측방향으로 리플로우시켜 "연결된 레지스트마스크"를 형성하도록 소스전극 및 드레인전극용 레지스트마스크들을 연결하여, 연결된 레지스트마스크에 의해 적층막패턴이 완전히 덮이게 하는 단계, 및 반도체막을 연결된 레지스트마스크를 마스크로서 사용하여 식각하여, 반도체섬을 형성하는 단계를 포함하는 제작방법으로 TFT기판을 형성하는 단계;
제1기판에 대하여 제1기판의 반도체섬을 마주하게 제2기판을 배치하여, 대향기판을 형성하는 단계; 및
TFT기판 및 대향기판 사이의 틈(gap)에 액정조성물을 채우는 단계를 포함하며,
소스전극 및 드레인전극용 레지스트마스크들을 연결하는 단계는 소스전극 및 드레인전극용 레지스트마스크들을 가열함으로써 수행된다.
발명에 따른 실시예들을 첨부 도면들을 참조하여 상세히 설명할 것이다.
실시예 1
발명의 제1실시예를 설명한다. 도 3a 내지 도 5c는 발명에 따라 패턴을 형성하는 공정단계들을 채용한 액정표시장치를 제조하기 위한 공정흐름을 도시한다. 도3a 내지 도 6a는 유리기판(101) 위에 TFT를 형성하는 공정흐름으로서, 본 발명에 따라 패턴을 형성하는 공정단계들을 채용하는 공정흐름을 도시한다.
도 3a에 보인 것처럼, 게이트전극(102)이 유리기판(101) 위에 공지의 포토리소그래피기법 및 공지의 식각기법에 의해 형성된다. 게이트전극(102)은 예를 들어 높은 불순물농도를 갖는 폴리실리콘으로 구성되어도 좋다.
실리콘산화막과 같은 절연막이 유리기판(101) 위에 약 350㎚의 두께로 증착되면서 게이트전극(102)을 덮어 게이트절연막(103)을 형성한다. 이어서, 약 200㎚의 두께를 갖는 비정질실리콘으로 이루어진 실리콘막(104), 약 50㎚의 두께를 갖는 n+형 비정질실리콘으로 이루어진 n+형 실리콘막(105) 및 약 50㎚의 두께를 갖는 금속막(106)이 게이트절연막(103) 위에 증착되어 적층막을 형성한다.
도 3b에 보인 것처럼, 포토레지스트로 된 마스크패턴들(121 및 151)이 금속막(106) 위에 공지의 포토리소그래피기법에 의해 형성된다. 이 단계에서, 예를 들면, 노보락(novolak)수지로 된 양화형 포토레지스트가 금속막(106) 위에 도포되고, 약 80 내지 100℃의 온도로 가열되어 도포된 포토레지스트막에 포함된 용매성분이 제거된다. 소정의 패턴을 갖는 광학적 상이 광을 조사(노광)함에 의해 미리구워진(pre-baked) 포토레지스트막으로 전사되어 포토레지스트막 위에 잠상(latent image)이 형성된다.
잠상을 갖는 포토레지스트막은 알칼리용액과 같은 현상액으로 현상되어, 포토레지스트막의 노출되지 않은 영역만 남기고 그 포토레지스트막의 노출된 영역이용해된다. 그 후, 예를 들어, 물 세척에 의해 현상이 종료된 다음, 헹굼 및 건조가 행해진다. 그 결과, 도 3b에 보인 마스크패턴들(121 및 151)이 형성된다. 이후의 설명에서, 포토레지스트를 도포하며, 현상하며, 물로 세척하고, 건조하는 일련의 공정단계들은 "포토리소그래피공정"이라 한다.
금속막(106)과 n+형 실리콘막(105)은 포토리소그래피공정에 의해 형성된 마스크패턴들(121 및 151)을 마스크들로서 사용하여 순차적으로 건식식각된다. 그 결과, 도 3c와 도 3d의 평면도에 보인 것처럼, 옴접촉층들(105 및 135), 소스전극(106) 및 드레인전극(136)이 실리콘막(104) 위에 형성된다. 도 3d에 보인 평면도에서 유리기판(101), 게이트절연막9103) 및 실리콘막(104)은 생략되었다.
마스크패턴들(121 및 151)은 유리기판(101)과 함께 가열되어 120 내지 300℃ 온도의 열이 5 내지 60분 동안 마스크패턴들(121 및 151)에 가해진다. 이 열처리는, 예를 들면, 열판(hot plate) 위에 유리기판(101)을 위치시킴으로써 행해질 수 있다. 열판에 의해 수행된 열처리 대신, 오븐 또는 적외선을 사용한 램프어닐링에 의해 열처리가 수행되어도 좋다. 더욱이, 유리기판(101)을 40 내지 300℃의 온도와 2 내지 40 atoms의 압력을 갖는 물에 담가 마스크패턴들(121 및 151)을 가열하는 열처리가 채용되어도 좋다.
유기수지로 이루어진 마스크패턴들(121 및 151)은 가열된 후, 점차 연화되어 실리콘막(104)의 표면을 리플로우시키며 팽창시킨다. 이 변형의 결과로, 마스크패턴들(121 및 151)은 실리콘막(104) 위의 옴접촉층들(105 및 135) 사이에서 서로 접촉하게 된다.
결과적으로, 도 4a의 평면도 및 도 4b의 단면도에 보인 것처럼, 소스전극(106), 드레인전극(136) 및 옴접촉층들(105 및 135)을 덮으면서 옴접촉층들(105 및 135) 사이에 개재된 실리콘막(104)의 부분을 덮는 리플로우마스크패턴(221)이 형성된다. 리플로우마스크패턴(221)의 형성은, 도 3b 및 3c의 마스크패턴들(121 및 151)을 사용한 건식식각을 통해 형성된 마스크패턴 표면의 변질층을 제거함으로써 촉진될 수 있다.
변질층의 제거는 300sccm의 O2유속, 100㎩의 압력 및 1000W의 RF파워의 플라즈마에 마스크패턴들을 120초 동안 노출시킴으로써 행해질 수 있다. 플라즈마처리를 위해 O2기체 대신, 불소계기체 또는 O2기체 및 불소계기체의 혼합기체를 사용할 수도 있다. 불소계기체의 경우, SF6, CF4및 CHF3중 하나가 100sccm의 유속에서 사용될 수 있고, O2기체 및 불소계기체의 혼합기체를 사용하는 경우, SF6/O2, CF4/O2및 CHF3/O2중 하나가 50/300sccm의 유속에서 사용될 수 있다.
게다가, 변질층의 제거는, 약 100 내지 200℃의 온도로 기판을 가열함으로써 마스크패턴들을 가열한 상태에서 이 마스크패턴들을 오존기체분위기에 둔 다음, 자외선으로 조사하여 변질층을 제거하는 방식으로 행해질 수도 있다. 변질층의 제거는 마스크패턴들의 내부 및 외부 간에 보여지는 마스크패턴들의 리플로우 정도의 차이가 줄어들게 하여 균일한 리플로우가 일어나게 한다.
다음에, 실리콘층(104)은 리플로우마스크패턴(221)을 마스크로서 사용하여 선택적으로 식각 및 제거되어 게이트절연막(103) 위에 도 4c에 보인 것 같은 반도체섬(134)을 형성한다.
그 후, 도 5a에 보인 것처럼, 패시베이션막((107)이 게이트절연막(103), 소스전극(106) 및 드레인전극(136)을 덮도록 형성되고, 그 속에 접촉홀(137)이 형성된다. 도 5b에 보인 것처럼, 접촉홀(167)이 드레인전극(136)의 연장된 부분에 형성된다. 접촉홀(197)도 게이트전극(102)으로부터 연장된 게이트선(132)의 끝부분에 형성된다.
접촉홀들(137 및 167)은 주지의 리소그래피기법 및 식각기법에 의해 형성될 수 있다. 식각은 SF6+ He 기체를 식각기체로 하여 50/150sccm의 유속, 10㎩의 압력 및 1,000W의 출력파워로 250초 동안 인가함으로써, 행해질 수 있다.
이어서, 도 5b 및 5c에 보인 것처럼, 접촉홀(137)을 통해 소스전극(106)에 연결된 화소전극(108)과 접촉홀(167)을 통해 드레인전극(136)의 연장된 부분에 연결된 단자전극(109)이 형성된다. 게이트선(132)의 끝부분에는, 접촉홀(197)을 통해 연결되는 단자전극(110)이 형성된다.
소스전극(106), 드레인전극(136) 및 화소전극(108)은, 예를 들면, ITO로 이루어지고, 금속막을 패시베이션막(107) 위에 증착한 후 공지의 포토리소그래피기법에 의해 염화제1철계의 식각액을 사용하여 소정의 패턴들을 가지도록 금속막을 식각하는 방식으로 형성될 수 있다.
전술한 공정단계들을 뒤따르는 공정단계들의 상세한 설명은 생략되었지만, 뒤따르는 공정단계들의 예가 되는 단계들은 다음과 같이 수행된다: 정렬층이 형성되어 TFT기판이 완성되며; 그 후, 절연기판(21)에 마주하는 제2절연기판이 준비되고, 색필터, 흑매트릭스, 투명전극, 패시베이션막 및 정렬층이 그 위에 형성되어 대향기판이 완성되며; 그 후, TFT기판 및 대향기판은 이격기(spacer)를 통해 그것들 사이에 소정의 틈을 가지도록 서로 부착되고; 최종적으로, 액정조성물이 TFT기판 및 대향기판 사이의 틈에 채워져 액정표시장치가 완성된다.
이후 설명될 모든 실시예들에서, 액정표시장치를 제조하기 위한 전술한 공정단계들은 앞서 도면들로 설명한 공정단계들에 뒤따라 수행된다.
도 5b는 평면도이고 도 5c는 도 5b의 선 C-C를 따라 취해진 단면도임에 유의해야 한다. 도 5b에서, 유리기판(101), 게이트절연막(103), 옴접촉층들(105 및 135) 및 패시베이션막(107)은 편이를 위해 생략되었다.
전술한 바와 같이, 이 실시예에 따르면, 도 3b에 보인 마스크패턴들(121 및 151)의 형성이 포토리소그래피기법을 사용하여 행해졌지만, 도 4a 및 4b에 보인 리플로우마스크패턴(221)의 형성은 그러한 포토리소그래피기법을 필요로 하지 않는다. 그 결과, 액정표시장치용 박막트랜지스터(TFT)어레이의 형성은 감소된 공정단계수로 행해질 수 있다.
이 실시예에서 마스크패턴들(121 및 151)은 노보락수지로 만들어진 양화형 포토레지스트를 사용하여 형성되었지만, 마스크패턴들의 형성은 전술한 구성으로 한정되지 않으며, 그러므로, 다른 수지계로 만들어진 양화형 포토레지스트들이 양화형 포토레지스트로서 채용될 수 있거나 음화형 포토레지스트도 양화형 포토레지스트 대신 채용될 수 있다. 더욱이, 포토레지스트 대신, 다른 유기수지들이 채용될 수 있다.
그 밖에도, 게이트전극, 소스전극 및 드레인전극은 다음의 구조들 중 하나를 채용할 수 있다: 알루미늄 또는 그 합금의 1층구조; 크롬 또는 그 합금의 1층구조; 알루미늄 또는 그 합금 및 크롬 또는 그 합금의 2층구조; 알루미늄 또는 그 합금 및 티타늄 또는 그 합금의 2층구조; 알루미늄 또는 그 합금 및 질화티탄 또는 그 합금의 2층구조; 알루미늄 또는 그 합금 및 몰리브덴 또는 그 합금의 2층구조; 크롬 또는 그 합금 및 몰리브덴 또는 그 합금의 2층구조; 크롬 또는 그 합금, 알루미늄 또는 그 합금 및 크롬 또는 그 합금의 3층구조; 몰리브덴 또는 그 합금, 알루미늄 또는 그 합금 및 몰리브덴 또는 그 합금의 3층구조; 알루미늄 또는 그 합금, 몰리브덴 또는 그 합금 및 크롬 또는 그 합금의 3층구조; 알루미늄 또는 그 합금, 몰리브덴 또는 그 합금 및 티타늄 또는 그 합금의 3층구조; 및 알루미늄 또는 그 합금, 질화티탄 또는 그 합금 및 티타늄 또는 그 합금의 3층구조.
실시예 2
본 발명의 다른 실시예를 설명한다. 도 6a 내지 도 7c는 이 실시예에 따라 주요 공정단계들을 보여주는 도면들이다.
이 실시예에서도, 전술한 실시예의 것들과 유사한 공정단계들이 수행된다. 즉, 도 3a에 보인 것처럼, 게이트전극(102)이 유리기판(101) 위에 형성되며, 게이트절연막(103)이 유리기판(101) 위에 게이트전극(102)을 덮도록 형성되고, 실리콘막(104), n+형 실리콘막(105) 및 금속막(106)이 게이트절연막(103) 위에 순차로 증착된다.
그 후, 도 6a에 보인 것처럼, 양화형 포토레지스트로 만들어진 두꺼운 마스크패턴들(421 및 451)과 그것들에 대응하게 연결된 얇은 마스크패턴들(422 및 452)이 형성된다. 두꺼운 마스크패턴들(421 및 451)은 약 3㎛의 두께를 가지도록 형성되고, 얇은 마스크패턴들(422 및 452)은 약 0.2 내지 0.7㎛의 두께를 가지도록 형성된다.
전술한 마스크패턴들(422 및 452)은, 포토레지스트막을 금속막(106) 위에 도포한 후 얇은 마스크패턴들(422 및 452)이 형성될 포토레지스트막 영역이 상을 새긴(image-patterned) 마스크를 통해 다른 영역을 위한 것보다 낮은 광량으로 노광되어 형성된다.
노광 중에 두꺼운 마스크패턴들(421 및 451)이 형성될 포토레지스트막 영역이 노광되지 않음에 유의해야 한다. 예를 들어, 전술한 포토레지스트막 노광상태는, 포토마스크 내에서 얇은 마스크패턴에 대응하는 포토마스크패턴이 광을 어느 정도 투과하고, 두꺼운 마스크패턴에 대응하는 포토마스크패턴이 광을 차광하는 마스크를 사용하여 실현될 수 있다.
얇은 마스크패턴들 및 두꺼운 마스크패턴들을 형성하는데 사용된 전술한 포토마스크 대신, 두 번의 노광을 사용하여 얇은 및 두꺼운 마스크패턴들을 형성하는 다음의 작업이 채용될 수 있다: 포토레지스트막에서의 두꺼운 마스크패턴들(421 및451)이 형성될 영역이 노광되지 않고 다른 영역이 감소된 광량으로 노광되도록 제1노광단계가 수행되며; 그 후, 마스크패턴들(421, 451, 422, 452)에 대응하는 포토레지스트막의 영역들이 노광되지 않게 유지되는 동안 다른 영역이 다시 노광되는 제2노광단계가 수행된다.
전술한 노광단계 후, 양화형 포토레지스트는 현상되고, 따라서, 양화형 포토레지스트에서, 두꺼운 마스크패턴들(421 및 451)에 대응하는 부분은 용해되지 않고 남아있으며, 얇은 마스크패턴들(422, 452)에 대응하는 부분은 어느 정도 용해되고, 마스크패턴들(421, 451, 422, 452)을 제외한 영역에 대응하는 부분은 완전히 용해되어 제거된다. 그 결과, 도 6a에 보인 것처럼, 두꺼운 막두께를 갖는 두꺼운 마스크패턴들(421 및 451)과 얇은 막두께를 갖는 얇은 마스크패턴들(422, 452)은 동시에 형성될 수 있다.
두꺼운 마스크패턴들(421 및 451)과 얇은 마스크패턴들(422, 452)을 위와 같이 형성한 후, 이러한 마스크패턴들을 마스크로서 사용하여 건식식각이 행해지고, 그러면, 옴접촉층들(105) 및 소스/드레인전극들(106, 136)이 실리콘막(104) 위에 도 6a 및 6b에 보인 것처럼 형성된다. 도 6b의 평면도에서, 유리기판(101), 게이트절연막(103) 및 실리콘막(104)이 생략되었고, 옴접촉층들(105, 135) 및 소스/드레인전극들(106, 136)은 이러한 부분들을 평면도에서 보여지게 하는 작업을 방지하는 마스크패턴들 아래에 존재한다.
옴접촉층들(105 및 135)을 형성한 후, 앞서의 실시예의 그것과 유사한 리플로우단계가, 두꺼운 마스크패턴들(421, 451) 및 얇은 마스크패턴들(422, 452)을 가열함으로써 행해진다. 리플로우단계의 결과로서, 유기수지로 이루어진 마스크패턴들은 실리콘막(104)의 표면 위로 연장하여 실리콘막(104) 위이면서 옴접촉층들(105, 135) 사이에 있는 두꺼운 마스크패턴들(421 및 451)을 서로 연결시킨다. 전체로서, 두꺼운 마스크패턴(421)과 얇은 마스크패턴(422)은 함께 녹여지고, 두꺼운 마스크패턴(451)과 얇은 마스크패턴(452)도 함께 녹여져 측방향으로 연장하여, 리플로우마스크패턴(423)이 도 6c에 보인 것처럼 형성된다.
리플로우마스크패턴(423) 내에서, 두꺼운 마스크패턴들(421, 451)에 대응하는 영역은 다른 영역보다 큰 면적을 가진다. 게다가, 두꺼운 마스크패턴들(421, 451)에 대응하는 영역은 도 7a에 보인 것처럼 다른 영역보다 두꺼운 두께를 가진다. 도 7a의 단면도는 도 6c의 선 x-x를 따라 취해진 도면이다.
그 후 실리콘층(104)은 리플로우마스크패턴(423)을 마스크로 사용하여 식각 제거된 다음, 리플로우마스크패턴(423)이 제거되어, 옴접촉층들(105 및 135), 소스전극(106) 및 드레인전극(136)이 반도체섬(134) 위에 형성되는 도 7b에 보인 상태가 얻어진다. 도 7b에서, 옴접촉층들(105, 135)은 소스/드레인전극들(106, 136) 아래에 배치되고 따라서 보여지지 않을 것이다.
그 후, 패시베이션막이 형성된 다음 접촉홀들이 그 속의 소스/드레인전극들(106, 136) 위에 형성되고, 접촉홀들의 바닥에서 각각 소스전극(106)에 연결된 화소전극(108)과 드레인전극(136)에 연결된 단자전극(미도시)이 도 7c에 보인 것처럼 형성된다.
이 실시예의 전술의 공정단계들에 따르면, 옴접촉층들(105 및 135) 사이에나중에 형성되는 채널영역 주위의 반도체섬(134) 부분이 반도체섬(134)의 다른 부분의 폭보다 더 큰 폭을 가지도록 형성된다.
실시예 3
발명의 또 다른 실시예를 설명한다. 이 실시예에서도, 도 8a에 보인 바와 같이, 제2실시예의 공정단계들과 완전히 동일한 공정단계들이 수행된다. 즉, 두꺼운 마스크패턴들(421, 451)과 그것들에 각각 연결된 얇은 마스크패턴들(422, 452)이 형성되며 이것들 모두는 양화형 포토레지스트로 이루어진다. 게다가, 옴접촉층들(105, 135), 소스/드레인전극들(106, 136)이 그 후에 마스크패턴들을 마스크로서 사용하는 건식식각을 통해 실리콘막(104) 위에 형성된다.
이 실시예에서, 옴접촉층들(105, 135)과 소스/드레인전극들(106, 136)을 형성한 후, 마스크패턴들은 플라즈마분위기에 노출됨으로써 플라즈마처리를 받아, 얇은 마스크패턴들(422, 452)이 제거된다.
이 경우, 마스크패턴들의 처리에 채용된 플라즈마로는, 산소만으로 또는 산소함유 혼합기체로 구성된 플라즈마가 있다. 플라즈마처리를 위해 사용될 수 있는 혼합기체의 구체적인 예들은, O2기체 및 불활성기체의 혼합기체(이를테면 O2/He 또는 O2/Ar)와 O2기체 및 불소계기체의 혼합기체(O2/SF6, O2/CF4또는 O2/CHF3)가 있다. 구체적으로는, O2플라즈마처리는 O2기체를 300sccm의 유속, 10㎩의 압력 및 1,000W의 RF파워로 100초 동안 마스크패턴들에 인가함으로써 행해진다. O2기체 대신,SF6/O2, CF4/O2및 CHF3/O2중의 하나를 10/300sccm의 유속으로 사용할 수도 있다. 이 경우, 마스크패턴의 식각속도를 고려하여, 플라즈마처리시간은 필요 충분한 방식으로 얇은 마스크패턴들을 제거하기 위해 플라즈마기체에 필요한 것보다 더 길지 않도록 정하는 것이 중요하다.
마스크패턴들의 플라즈마처리는 도 8b 및 8c에 보인 것처럼 두꺼운 마스크패턴들(421, 451)을 남겨두도록 수행되어야 함에 유의해야 한다. 도 8b는 도 8c의 평면도에서 선 b-b를 따라 취해진 단면도이다.
두꺼운 마스크패턴들(421, 451)이 남겨진 상태에서, 전술한 실시예의 리플로우단계와 유사한 리플로우단계가 두꺼운 마스크패턴들을 가열함으로써 행해진다. 리플로우단계의 결과로서, 유기수지로 이루어진 마스크패턴들은 실리콘막(104)의 표면 위로 연장되고, 두꺼운 마스크패턴들(421, 451)은 실리콘막(104) 위의 옴접촉층들(105, 135) 사이에서 서로 연결된다.
결과적으로, 도 9a의 평면도 및 도 9b의 단면도에서 보인 바와 같이, 리플로우마스크패턴(721)이 옴접촉층들(105, 135) 사이의 부분 근처에 있는 채널이 형성될 영역 위에 형성된다. 리플로우마스크패턴(721)은, 도 9a의 지면 좌우방향에서는, 채널폭방향으로 소스전극(106) 및 드레인전극(136)의 폭보다 큰 폭을 가지도록 형성된다.
그 후, 실리콘층(104)은 리플로우마스크패턴(721)과 리플로우마스크패턴(721)에 의해 덮이지 않은 소스전극(106) 부분 및드레인전극(136) 부분을 마스크로서 사용하여 건식식각되어, 도 9c에 보인 바와 같은 반도체섬(164)을 형성한다. 반도체섬(164)은 소스전극(106) 및 드레인전극(136) 아래에도 존재하도록 형성된다.
전술한 이 실시예에 따르면, 반도체섬(164)을 형성하기 위한 리플로우레지스트마스크패턴(721)은 소스/드레인전극들(106, 136)과 어느 정도 겹치면서 소스/드레인전극들(106, 136) 사이의 나중에 형성되는 채널영역에 중심을 둔 실질적으로 직사각형의 평탄한 형상을 가지도록 형성된다. 그 결과, 반도체섬(164)은, 리플로우레지스트마스크패턴(721)과는 다른 영역 위에, 필요한 것보다 더 많이 연장된 영역을 가지지 않도록 자가정렬되게 형성된다.
그 후, 전술한 실시예와 유사한 단계들에 뒤따라, 소스/드레인전극들(106, 136) 위에는 접촉홀을 갖는 패시베이션막이 형성되고, 소스/드레인전극들(106 및 136)에 각각 연결된 화소전극(108) 및 단자전극(109)이 관련된 접촉홀들의 바닥들에 형성된다.
전술한 실시예들은 유리기판을 절연기판으로서 채용하였으나, 채용된 절연기판은 유리기판으로 한정되지 않으므로, 다른 절연기판이 전술한 실시예들과 유사한 이점들을 얻기 위해 채용될 수 있다.
게다가, 스태거형 TFT의 완성에 관한 공정단계들이 전술의 실시예들에서 설명되었으나, 본 발명에 따라 패턴을 형성하는 공정의 적용은, 전술한 스태거형 TFT로 한정되지는 않으며, 본 발명에 따라 패턴을 형성하는 공정은, 화소전극의 아래에 색필터 또는 색필터/평탄화층이 형성된 색필터를 갖는 TFT를 구비한 능동매트릭스기판을 형성하기 위한 공정에 적용될 수도 있다. 더욱이, 종전계구동 액정표시장치가 전술한 실시예들에서 액정표시장치로서 예시되었지만, 본 발명에 따라 패턴을 형성하는 공정은 IPS와 같이 횡전계구동 액정표시장치에도 적용될 수 있다.
전술한 실시예들에서 보인 패턴형성공정은, 예를 들면, 전계발광(EL)표시장치, 전계방출디스플레이(FED), 형광표시장치, 플라즈마표시패널(PDP)의 능동소자와 평판디스플레이용 액정디스플레이(LCD)장치와는 다른 집적회로들을 갖는 기판의 생산에 적용될 수 있다.
이상 설명한 바와 같이, 본 발명에 따르면, 하나의 포토리소그래피공정단계만을 통해 형성된 마스크패턴이 제1식각단계에 사용되고 이 마스크패턴을 변형하여 얻어진 변형된 마스크패턴이 제2식각단계에 사용되도록 두 개의 식각공정들에서 사용할 수 있고, 그러므로, 공정단계들의 수를 줄여 제조비용을 낮추는 우수한 이점을 획득할 수 있다. 게다가, 이 기술분야의 당업자에 의해 이해될 것처럼, 한 번의 포토리소그래피공정단계만으로 형성된 마스크패턴은 이 마스크패턴을 적어도 두 번 변형함으로써 두 번 이상의 식각공정단계들에서 사용될 수 있다.
Claims (20)
- 기판 위에 형성된 유기재료로 이루어진 식각하려는 막 위에 소정의 형상을 갖는 마스크패턴을 형성하는 리소그래피단계;상기 마스크패턴을 마스크로서 사용하여 식각하려는 상기 막을 그 표면으로부터 일부 깊이까지 제거하여, 식각하려는 상기 막의 노출영역 및 식각하려는 상기 막의 상기 마스크패턴에 의해 덮인 영역을 형성하는 제1식각단계;상기 마스크패턴을 가열하여 변형된 마스크패턴을 형성하는 리플로우단계; 및식각하려는 상기 막의 상기 노출영역을 상기 변형된 마스크패턴을 마스크로서 사용하여 식각 제거하는 제2식각단계를 포함하는 패턴형성방법.
- 제1항에 있어서, 상기 마스크패턴은 다른 막두께들을 갖는 영역들을 가지는 패턴형성방법.
- 제1항에 있어서, 상기 마스크패턴은 식각하려는 상기 막 위에 포토레지스트를 도포하고 상기 포토레지스트에 다른 막두께들을 갖는 영역들을 형성하도록 상기 포토레지스트에 대한 노광량을 변경하여 형성되고,패턴형성방법은, 상기 영역들 중 하나의 막두께 보다 두꺼운 다른 막두께를 갖는 다른 영역보다 얇은 상기 하나의 막두께를 갖는 하나의 영역을 제거하도록 상기 마스크패턴을 식각하여, 상기 제1식각단계 후이면서 상기 리플로우단계 전에 상기 다른 영역을 남겨두는 마스크패턴 전처리단계를 더 구비하는 패턴형성방법.
- 제3항에 있어서, 상기 마스크패턴 전처리단계에서, 상기 마스크패턴을 식각하는 작업은, 산소만의 기체 및 산소함유혼합기체 중의 하나를 사용하여 수행되는 플라즈마처리이고, 상기 산소함유혼합기체는 O2기체 및 불활성기체의 혼합기체와 O2기체 및 불소계기체의 혼합기체로부터 선택된 하나인 패턴형성방법.
- 제3항에 있어서, 상기 마스크패턴 전처리단계에서, 상기 마스크패턴을 식각하는 작업은 산소함유혼합기체를 사용하여 수행되는 플라즈마처리이고, 상기 산소함유혼합기체는 O2/He, O2/Ar, O2/SF6, O2/CF4및 O2/CHF3으로부터 선택된 하나인 패턴형성방법.
- 제1항에 있어서, 패턴형성방법은, 상기 리플로우단계 직전에 상기 마스크패턴을 그 표면에서부터 어떤 깊이까지 제거하는 변질층제거단계를 더 구비하는 패턴형성방법.
- 제6항에 있어서, 상기 변질층제거단계는 마스크패턴을 플라즈마처리하여 행해지며, 상기 플라즈마처리는 O2기체, 불소계기체, 및 O2기체 및 불소계기체의 혼합기체로부터 선택된 플라즈마처리기체를 사용하여 행해지고, 상기 불소계기체가 상기 플라즈마처리기체로서 사용되는 경우, 상기 불소계기체는 SF6, CF4및 CHF3로부터 선택된 하나를 함유한 기체이고, O2기체 및 불소계기체의 상기 혼합기체가 상기 플라즈마처리기체로서 사용되는 경우, O2기체 및 불소계기체의 상기 혼합기체는 SF6/O2, CF4/O2및 CHF3/O2로부터 선택된 하나를 함유한 기체인 패턴형성방법.
- 제6항에 있어서, 상기 변질층제거단계는 상기 마스크패턴 위로 자외선을 조사하면서 상기 마스크패턴을 플라즈마처리에 노출시켜 행해지는 패턴형성방법.
- 제1항에 있어서, 식각하려는 상기 막은, 제1막 및 상기 제1막 위에 형성된 제2막으로 구성되며, 상기 제2막은 상기 제1막의 일부를 노출시켜 상기 제1막의 노출영역을 형성하도록 제1식각단계를 통해 선택적으로 제거되고, 상기 노출영역은 상기 제2식각단계에서 상기 변형된 마스크패턴을 마스크로서 사용하여 선택적으로 제거되는 패턴형성방법.
- 제9항에 있어서, 상기 제1막은 실리콘으로 이루어진 반도체층을 포함하며, 상기 제2막은 불순물첨가된 실리콘층 및 그 위에 형성된 금속층으로 구성된 전도층을 포함하는 패턴형성방법.
- 제10항에 있어서, 상기 실리콘은 박막트랜지스터의 반도체층을 구성하며,상기 전도층은 상기 반도체층 위에서 서로 마주하도록 배치된 상기 박막트랜지스터의 소스전극 및 드레인전극인 구성하고,상기 마스크패턴은, 상기 소스전극 및 상기 드레인전극의 영역들로서 상기 소스전극 및 상기 드레인전극 사이의 상기 반도체층 위의 나중에 형성되는 채널영역 근처에 있는 영역들 위에는 어떤 막두께를 가지도록, 그리고 상기 영역들 이외의 다른 영역들 위에는 상기 어떤 막두께보다 더 얇은 두께를 가지도록 형성되는 패턴형성방법.
- 제11항에 있어서, 상기 제1식각단계 후, 상기 마스크패턴은, 상기 마스크패턴들 중 상기 어떤 막두께를 갖는 하나의 마스크패턴만을 남아있는 마스크패턴으로서 남기도록 식각되고, 상기 리플로우단계에서, 상기 남아있는 마스크패턴은 상기 남아있는 마스크패턴의 면적보다 큰 면적을 갖는 변형된 마스크패턴을 형성하도록 가열되는 패턴형성방법.
- 제11항에 있어서, 박막트랜지스터를 구성하는 게이트전극, 상기 소스전극 및 상기 드레인전극은,알루미늄 및 그 합금으로부터 선택된 1층구조;크롬 및 그 합금으로부터 선택된 1층구조;알루미늄 및 그 합금 중 하나와 크롬 및 그 합금 중 하나로 된 2층구조;알루미늄 및 그 합금 중 하나와 티타늄 및 그 합금 중 하나로 된 2층구조;알루미늄 및 그 합금 중 하나와 질화티탄 및 그 합금 중 하나로 된 2층구조;알루미늄 및 그 합금 중 하나와 몰리브덴 및 그 합금 중 하나로 된 2층구조;크롬 및 그 합금 중 하나와 몰리브덴 및 그 합금 중 하나로 된 2층구조;크롬 및 그 합금 중 하나, 알루미늄 및 그 합금 중 하나, 및 크롬 및 그 합금 중 하나로 된 3층구조;몰리브덴 및 그 합금 중 하나, 알루미늄 및 그 합금 중 하나, 및 몰리브덴 및 그 합금 중 하나로 된 3층구조;알루미늄 및 그 합금 중 하나, 몰리브덴 및 그 합금 중 하나, 및 크롬 및 그 합금 중 하나로 된 3층구조;알루미늄 및 그 합금 중 하나, 몰리브덴 및 그 합금 중 하나, 및 티타늄 및 그 합금 중 하나로 된 3층구조; 및알루미늄 및 그 합금 중 하나, 질화티탄 및 그 합금 중 하나, 및 티타늄 및 그 합금 중 하나로 된 3층구조 중의 하나로 구성되는 패턴형성방법.
- 제1항에 있어서, 상기 리플로우단계의 열처리는 120 내지 300℃의 온도에서 행해지는 패턴형성방법.
- 액정표시장치 제조방법에 있어서,게이트선 및 게이트전극을 제1기판 위에 형성하고 상기 제1기판 위에 게이트선 및 게이트전극을 덮는 게이트절연막을 형성하는 단계,반도체막, 반도체옴접촉막, 및 소스/드레인전극용 금속막을 그 순서로 상기 게이트절연막 위에 형성하는 단계,소스전극용 레지스트마스크 및 드레인전극용 레지스트마스크를 상기 게이트전극 위쪽의 상기 소스/드레인전극용 금속막 위에 형성하는 단계,상기 소스/드레인전극용 금속막 및 상기 반도체옴접촉막을 상기 소스전극용 레지스트마스크 및 상기 드레인전극용 레지스트마스크를 마스크들로서 사용하여 식각하여, 상기 반도체옴접촉막 및 상기 소스/드레인전극용 금속막으로 구성된 적층막패턴을 형성하는 단계,상기 소스전극용 레지스트마스크 및 상기 드레인전극용 레지스트마스크를 연결하도록 상기 소스전극용 레지스트마스크 및 상기 드레인전극용 레지스트마스크를 측방향으로 리플로우시켜, 상기 적층막패턴을 완전히 덮는 연결된 레지스트마스크를 형성하는 단계, 및상기 반도체막을 상기 연결된 레지스트마스크를 마스크로서 사용하여 식각하여, 반도체섬을 형성하는 단계를 포함하는 제작방법으로 TFT기판을 형성하는 단계;상기 제1기판의 상기 반도체섬의 한 쪽에 제2기판을 상기 제1기판과 마주하게 배치하여, 대향기판을 형성하는 단계; 및상기 TFT기판 및 상기 대향기판 사이의 틈에 액정조성물을 채우는 단계를 포함하며,상기 연결된 레지스트마스크를 형성하는 상기 단계는, 상기 소스전극용 레지스트마스크 및 상기 드레인전극용 레지스트마스크를 가열함으로써 행해지는 액정표시장치 제조방법.
- 제15항에 있어서, 상기 소스전극용 레지스트마스크 및 상기 드레인전극용 레지스트마스크를 상기 소스/드레인전극용 금속막 위에 형성하는 상기 단계는, 어떤 막두께를 갖는 두꺼운 레지스트마스크를 상기 소스/드레인전극용 금속막 위의 서로 마주하는 상기 소스전극용 레지스트마스크의 한 쪽 및 상기 드레인전극용 레지스트마스크의 한 쪽에 형성하고, 상기 어떤 막두께보다 얇은 막두께를 갖는 얇은 레지스트마스크를 상기 소스/드레인전극용 금속막 위의 상기 소스전극용 레지스트마스크의 다른 쪽 및 상기 드레인전극용 레지스트마스크의 다른 쪽에 형성함으로써 행해지는 액정표시장치 제조방법.
- 제16항에 있어서, 상기 연결된 레지스트마스크를 형성하는 상기 단계는 상기 두꺼운 레지스트마스크 및 상기 얇은 레지스트마스크를 가열하여 그것들을 리플로우시킴으로써 행해지고, 상기 연결된 레지스트마스크는, 상기 소스전극용 레지스트마스크 및 상기 드레인전극용 레지스트마스크 사이의 채널영역 부근에서 측방향으로 어떤 거리로 연장되고 상기 연결된 레지스트마스크의 부분이 상기 채널영역에서부터 측방항으로 떨어져 있는 정도에 따라 상기 어떤 거리보다 차츰 짧아지는 거리로 연장된 평평한 형상을 가지는 액정표시장치 제조방법.
- 제17항에 있어서, 액정표시장치 제조방법은, 상기 얇은 레지스트마스크만을 제거하며 적어도, 상기 두꺼운 레지스트마스크를, 남아있는 레지스트마스크로서 상기 적층막패턴을 형성하는 상기 단계 및 상기 연결된 레지스트마스크를 형성하는 상기 단계 사이에 남겨지도록, 상기 소스전극용 레지스트마스크 및 상기 드레인전극용 레지스트마스크를 식각하는 단계를 더 구비하는 액정표시장치 제조방법.
- 제18항에 있어서, 상기 연결된 레지스트마스크는 적어도 상기 채널영역을 덮도록 형성되는 액정표시장치 제조방법.
- 제15항에 있어서, 상기 반도체섬을 형성하는 상기 단계 후, 상기 액정표시장치 제조방법은,보호절연막을 상기 게이트절연막 위에 형성하여 상기 적층막패턴 및 상기 반도체섬을 덮는 단계;상기 소스전극 및 상기 드레인전극 위의 상기 보호절연막을 개구하여 소스/드레인전극용 접촉홀들을 형성하고, 상기 게이트선 위의 상기 게이트절연막 및 상기 보호절연막을 개구하여 상기 게이트선용 접촉홀들을 형성하는 단계; 및상기 보호절연막 위에 게이트단자전극들을 형성하여, 상기 게이트선을 게이트단자전극들에 연결하고, 소스/드레인전극용 상부전극들을 형성하여, 상기 적층막패턴을 관련된 접촉홀들을 통해 상기 보호절연막 위의 소스/드레인전극용 상부전극들에 연결하는 단계를 더 구비하는 액정표시장치 제조방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2001-00052308 | 2001-02-27 | ||
| JP2001052308A JP4410951B2 (ja) | 2001-02-27 | 2001-02-27 | パターン形成方法および液晶表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020070100A true KR20020070100A (ko) | 2002-09-05 |
| KR100482735B1 KR100482735B1 (ko) | 2005-04-14 |
Family
ID=18912960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0007734A KR100482735B1 (ko) | 2001-02-27 | 2002-02-09 | 패턴형성방법 및 액정표시장치 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7033951B2 (ko) |
| JP (1) | JP4410951B2 (ko) |
| KR (1) | KR100482735B1 (ko) |
| TW (1) | TW531772B (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7638373B2 (en) | 2007-03-08 | 2009-12-29 | Samsung Electronics Co., Ltd. | Method of manufacturing a thin-film transistor substrate |
| KR20170020053A (ko) * | 2015-08-13 | 2017-02-22 | 주식회사 엘지화학 | 전도성 구조체 및 이의 제조방법 |
| KR20170019706A (ko) * | 2015-08-12 | 2017-02-22 | 주식회사 엘지화학 | 전도성 구조체, 이의 제조방법 및 이를 포함하는 디스플레이 패널 |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4615197B2 (ja) * | 2002-08-30 | 2011-01-19 | シャープ株式会社 | Ｔｆｔアレイ基板の製造方法および液晶表示装置の製造方法 |
| JP2004212933A (ja) | 2002-12-31 | 2004-07-29 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びアレイ基板の製造方法 |
| AU2003902187A0 (en) * | 2003-05-08 | 2003-05-22 | Aimedics Pty Ltd | Patient monitor |
| KR100966420B1 (ko) * | 2003-06-30 | 2010-06-28 | 엘지디스플레이 주식회사 | 폴리실리콘 액정표시소자 및 그 제조방법 |
| JP2005159293A (ja) | 2003-09-18 | 2005-06-16 | Nec Kagoshima Ltd | 基板処理装置及び処理方法 |
| TWI366701B (en) * | 2004-01-26 | 2012-06-21 | Semiconductor Energy Lab | Method of manufacturing display and television |
| US7371625B2 (en) * | 2004-02-13 | 2008-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof, liquid crystal television system, and EL television system |
| TWI382452B (zh) * | 2004-03-19 | 2013-01-11 | Samsung Display Co Ltd | 薄膜電晶體陣列面板及其製造方法 |
| JP2006030320A (ja) | 2004-07-12 | 2006-02-02 | Hoya Corp | グレートーンマスク及びグレートーンマスクの製造方法 |
| JP2006030319A (ja) * | 2004-07-12 | 2006-02-02 | Hoya Corp | グレートーンマスク及びグレートーンマスクの製造方法 |
| JP4309331B2 (ja) * | 2004-11-26 | 2009-08-05 | Ｎｅｃ液晶テクノロジー株式会社 | 表示装置の製造方法及びパターン形成方法 |
| JP4693451B2 (ja) * | 2005-03-22 | 2011-06-01 | Ｈｏｙａ株式会社 | グレートーンマスクの製造方法及び薄膜トランジスタ基板の製造方法 |
| KR100710200B1 (ko) * | 2005-06-27 | 2007-04-20 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
| US7408190B2 (en) * | 2005-07-05 | 2008-08-05 | Chunghwa Picture Tubes, Ltd. | Thin film transistor and method of forming the same |
| JP5148086B2 (ja) * | 2005-08-18 | 2013-02-20 | 三星電子株式会社 | 有機薄膜トランジスタ表示板 |
| JP4544532B2 (ja) * | 2006-03-03 | 2010-09-15 | 東京エレクトロン株式会社 | 基板処理方法 |
| JP4674904B2 (ja) * | 2006-03-03 | 2011-04-20 | 東京エレクトロン株式会社 | 基板処理装置及び基板処理方法 |
| KR101184640B1 (ko) | 2006-03-15 | 2012-09-20 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP2007273827A (ja) * | 2006-03-31 | 2007-10-18 | Tokyo Electron Ltd | リフロー方法、パターン形成方法および液晶表示装置用ｔｆｔ素子の製造方法 |
| JP5145654B2 (ja) * | 2006-05-29 | 2013-02-20 | 日本電気株式会社 | 基板処理装置及び基板処理方法 |
| JP5101059B2 (ja) * | 2006-07-28 | 2012-12-19 | 東京エレクトロン株式会社 | 半導体装置の製造方法、半導体装置の製造装置、コンピュータ記憶媒体及び処理レシピが記憶された記憶媒体 |
| US7696096B2 (en) * | 2006-10-10 | 2010-04-13 | Palo Alto Research Center Incorporated | Self-aligned masks using multi-temperature phase-change materials |
| JP2008117964A (ja) * | 2006-11-06 | 2008-05-22 | Tokyo Electron Ltd | リフロー方法、パターン形成方法およびｔｆｔの製造方法 |
| JP5081444B2 (ja) * | 2006-12-21 | 2012-11-28 | 株式会社ジャパンディスプレイイースト | 表示装置 |
| KR101418527B1 (ko) | 2007-02-05 | 2014-07-14 | 삼성디스플레이 주식회사 | 표시기판 제조방법, 무기막 패턴방법 및 이를 이용한표시장치 제조방법 |
| JP4551913B2 (ja) * | 2007-06-01 | 2010-09-29 | 株式会社東芝 | 半導体装置の製造方法 |
| TWI330407B (en) * | 2007-08-13 | 2010-09-11 | Au Optronics Corp | Method of manufacturing thin film transistor and display device applied with the same |
| KR101392276B1 (ko) * | 2007-10-31 | 2014-05-07 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| WO2009130746A1 (ja) * | 2008-04-22 | 2009-10-29 | シャープ株式会社 | 薄膜トランジスタ基板の製造方法 |
| JP5113609B2 (ja) * | 2008-04-24 | 2013-01-09 | パナソニック液晶ディスプレイ株式会社 | 表示装置及びその製造方法 |
| KR20180128990A (ko) | 2009-09-16 | 2018-12-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR101650878B1 (ko) * | 2010-03-22 | 2016-08-25 | 삼성디스플레이 주식회사 | 박막 트랜지스터의 제조 방법 및 이를 이용한 표시 기판의 제조 방법 |
| CN101805929B (zh) * | 2010-04-02 | 2012-12-19 | 日强光伏科技有限公司 | 一种多晶硅表面制绒方法 |
| TWI535032B (zh) * | 2011-01-12 | 2016-05-21 | 半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
| CN103513508B (zh) * | 2012-06-20 | 2016-08-10 | 欣兴电子股份有限公司 | 灰阶光掩膜与制作方法以及以灰阶光掩膜形成沟渠方法 |
| JP2015521804A (ja) * | 2012-07-03 | 2015-07-30 | アイメック・ヴェーゼットウェーＩｍｅｃ Ｖｚｗ | 薄膜トランジスタの製造方法 |
| CN104617040A (zh) | 2015-02-05 | 2015-05-13 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法、显示基板及显示装置 |
| TWI637504B (zh) * | 2017-01-25 | 2018-10-01 | 友達光電股份有限公司 | 畫素結構 |
| DE102018123596A1 (de) * | 2017-10-27 | 2019-05-02 | Infineon Technologies Ag | Halbleitervorrichtung mit Abschlussstruktur, die Feldzonen enthält, und Herstellungsverfahren |
| CN108319105A (zh) * | 2018-02-06 | 2018-07-24 | 京东方科技集团股份有限公司 | 一种掩膜板以及阵列基板的制备方法 |
| KR20200023573A (ko) * | 2018-08-23 | 2020-03-05 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| CN109524357A (zh) * | 2018-09-11 | 2019-03-26 | 惠科股份有限公司 | 一种阵列基板的制程方法和显示面板 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2519819B2 (ja) * | 1990-05-09 | 1996-07-31 | 株式会社東芝 | コンタクトホ―ルの形成方法 |
| JP2789168B2 (ja) * | 1994-06-10 | 1998-08-20 | 株式会社 半導体エネルギー研究所 | 液晶表示パネル用絶縁ゲート型電界効果半導体装置の作製方法 |
| JPH08236540A (ja) * | 1995-03-01 | 1996-09-13 | Mitsubishi Electric Corp | 半導体装置の製造方法、及び半導体装置 |
| DE69635239T2 (de) * | 1995-11-21 | 2006-07-06 | Samsung Electronics Co., Ltd., Suwon | Verfahren zur Herstellung einer Flüssigkristall-Anzeige |
| US5618384A (en) * | 1995-12-27 | 1997-04-08 | Chartered Semiconductor Manufacturing Pte, Ltd. | Method for forming residue free patterned conductor layers upon high step height integrated circuit substrates using reflow of photoresist |
| JP4246298B2 (ja) * | 1998-09-30 | 2009-04-02 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 液晶ディスプレイパネルの製造方法 |
| US6493048B1 (en) * | 1998-10-21 | 2002-12-10 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same |
| US6255130B1 (en) * | 1998-11-19 | 2001-07-03 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and a method for manufacturing the same |
| KR100720086B1 (ko) * | 2000-02-24 | 2007-05-18 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
| JP2001324725A (ja) * | 2000-05-12 | 2001-11-22 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
-
2001
- 2001-02-27 JP JP2001052308A patent/JP4410951B2/ja not_active Expired - Fee Related
-
2002
- 2002-02-07 TW TW091102258A patent/TW531772B/zh not_active IP Right Cessation
- 2002-02-09 KR KR10-2002-0007734A patent/KR100482735B1/ko not_active IP Right Cessation
- 2002-02-15 US US10/077,226 patent/US7033951B2/en not_active Expired - Lifetime
-
2005
- 2005-11-07 US US11/268,811 patent/US7226865B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7638373B2 (en) | 2007-03-08 | 2009-12-29 | Samsung Electronics Co., Ltd. | Method of manufacturing a thin-film transistor substrate |
| KR20170019706A (ko) * | 2015-08-12 | 2017-02-22 | 주식회사 엘지화학 | 전도성 구조체, 이의 제조방법 및 이를 포함하는 디스플레이 패널 |
| KR20170020053A (ko) * | 2015-08-13 | 2017-02-22 | 주식회사 엘지화학 | 전도성 구조체 및 이의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002261078A (ja) | 2002-09-13 |
| TW531772B (en) | 2003-05-11 |
| KR100482735B1 (ko) | 2005-04-14 |
| JP4410951B2 (ja) | 2010-02-10 |
| US20020119586A1 (en) | 2002-08-29 |
| US7226865B2 (en) | 2007-06-05 |
| US7033951B2 (en) | 2006-04-25 |
| US20060060560A1 (en) | 2006-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100482735B1 (ko) | 패턴형성방법 및 액정표시장치 제조방법 | |
| KR100699208B1 (ko) | 박막 트랜지스터 어레이 및 그 제조방법 그리고 이를이용한 액정표시장치 | |
| USRE41632E1 (en) | Liquid crystal display device and method of manufacturing the same | |
| US8563980B2 (en) | Array substrate and manufacturing method | |
| KR100403935B1 (ko) | 패턴형성방법 및 박막트랜지스터의 제조방법 | |
| US20040089900A1 (en) | Method of pattering thin film and tft array substrate using it and production method therefor | |
| JP2001319876A (ja) | 写真エッチング用装置及び方法、そしてこれを利用した液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| US6767694B2 (en) | Process for forming pattern and method for producing liquid crystal apparatus employing process for forming pattern | |
| JP4309331B2 (ja) | 表示装置の製造方法及びパターン形成方法 | |
| JP2002250934A (ja) | 液晶用マトリクス基板の製造方法 | |
| KR100623982B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| JP4339232B2 (ja) | アクテイブマトリクス型表示装置用フォトマスク及びその製造方法 | |
| JP3706033B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| JP3071964B2 (ja) | 液晶表示装置の製造方法 | |
| US7015508B2 (en) | Thin film transistor structure | |
| KR20060059579A (ko) | 박막 트랜지스터 기판의 제조방법 | |
| KR100776753B1 (ko) | 액정표시장치용 다결정실리콘 박막 트랜지스터의 제조방법 | |
| KR20040000803A (ko) | 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판과 그의 제조 방법 | |
| KR20060064810A (ko) | 박막 트랜지스터 기판의 제조방법 | |
| JPH0519297A (ja) | 液晶表示パネル，液晶表示装置及びそれらの製造方法 | |
| JPH06342171A (ja) | アクティブマトリクス基板とその製造方法 | |
| KR19990018395A (ko) | 다결정 실리콘 박막 트랜지스터 액정 표시 소자의 제조 방법 | |
| KR20050079134A (ko) | 감소된 접촉 저항을 갖는 어레이 기판 제조방법 | |
| JPS62298118A (ja) | 薄膜トランジスタの製造方法 | |
| KR20060059580A (ko) | 감광물질 및 이를 이용한 박막 트랜지스터 기판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120329 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |