JPH0519297A - 液晶表示パネル，液晶表示装置及びそれらの製造方法 - Google Patents
液晶表示パネル，液晶表示装置及びそれらの製造方法Info
- Publication number
- JPH0519297A JPH0519297A JP3172856A JP17285691A JPH0519297A JP H0519297 A JPH0519297 A JP H0519297A JP 3172856 A JP3172856 A JP 3172856A JP 17285691 A JP17285691 A JP 17285691A JP H0519297 A JPH0519297 A JP H0519297A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- photoresist
- crystal display
- semiconductor active
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】遮光膜と半導体活性層とのパターニングを自己
整合で行うことにより、パターンずれが無く、実効表示
面積が最大限に大きい液晶表示パネルを得る。 【構成】遮光膜２上に絶縁膜３，ゲート電極４，ゲート
絶縁膜５，半導体活性層６，７が設けられている。フォ
トレジスト８により半導体活性層６，７をパターニング
する際、ガラス基板１側より全面露光し、遮光膜２によ
り自己整合的に半導体活性層６，７をパターン化するこ
とができる。 【効果】工程数削減，低コスト，高歩留。
整合で行うことにより、パターンずれが無く、実効表示
面積が最大限に大きい液晶表示パネルを得る。 【構成】遮光膜２上に絶縁膜３，ゲート電極４，ゲート
絶縁膜５，半導体活性層６，７が設けられている。フォ
トレジスト８により半導体活性層６，７をパターニング
する際、ガラス基板１側より全面露光し、遮光膜２によ
り自己整合的に半導体活性層６，７をパターン化するこ
とができる。 【効果】工程数削減，低コスト，高歩留。
Description
【０００１】
【産業上の利用分野】本発明は液晶表示パネル，液晶表
示装置及びそれらの製造方法に関し、特に薄膜トランジ
スタの半導体活性層と遮光部を位置的に整合させた液晶
表示パネル，液晶表示装置及びそれらの製造方法に関す
る。
示装置及びそれらの製造方法に関し、特に薄膜トランジ
スタの半導体活性層と遮光部を位置的に整合させた液晶
表示パネル，液晶表示装置及びそれらの製造方法に関す
る。
【０００２】
【従来の技術】図３は逆スタガー型薄膜トランジスタ
（ＴＦＴ）を用いた従来のアクティブマトリクス液晶表
示装置（ＬＣＤ）の模式図である。ＴＦＴはゲート電極
４上に半導体Ｓｉの活性層６を有し、同じ半導体Ｓｉの
コンタクト層７を介してソース・ドレイン金属９が接続
されて形成されている。このＴＦＴ部は表示に対しては
無効部である。しかもＴＦＴを構成する半導体Ｓｉ活性
層６及びコンタクト層７に光照射されると光励起による
電子−正孔対を発生し、その結果ＴＦＴのオフ電流（漏
洩電流）を高めコントラストを低める等の欠点が生じ
る。上記の欠点を無くすため遮光膜（通常金属層）２
１，２２，２３をもうけ、外部からの光を遮蔽する方法
がとられる。ここで遮光膜２１又は２２の設置はガラス
基板１側からのバックライト照射に有効であり、遮光膜
２３の設置はガラス基板１５側からのバックライトの照
射に有効である。
（ＴＦＴ）を用いた従来のアクティブマトリクス液晶表
示装置（ＬＣＤ）の模式図である。ＴＦＴはゲート電極
４上に半導体Ｓｉの活性層６を有し、同じ半導体Ｓｉの
コンタクト層７を介してソース・ドレイン金属９が接続
されて形成されている。このＴＦＴ部は表示に対しては
無効部である。しかもＴＦＴを構成する半導体Ｓｉ活性
層６及びコンタクト層７に光照射されると光励起による
電子−正孔対を発生し、その結果ＴＦＴのオフ電流（漏
洩電流）を高めコントラストを低める等の欠点が生じ
る。上記の欠点を無くすため遮光膜（通常金属層）２
１，２２，２３をもうけ、外部からの光を遮蔽する方法
がとられる。ここで遮光膜２１又は２２の設置はガラス
基板１側からのバックライト照射に有効であり、遮光膜
２３の設置はガラス基板１５側からのバックライトの照
射に有効である。
【０００３】
【発明が解決しようとする課題】この従来の遮光膜は少
なくとも半導体Ｓｉ層を包む形で外側に設ける必要があ
る。しかし、このパターンレイアウト上の余裕度をとり
すぎると表示部の実効面積が小さくなり輝度特性が悪く
なる。一方、余裕度が厳しすぎるとパターンずれにより
半導体Ｓｉ層に光照射されオフ電流が増大するという問
題があった。
なくとも半導体Ｓｉ層を包む形で外側に設ける必要があ
る。しかし、このパターンレイアウト上の余裕度をとり
すぎると表示部の実効面積が小さくなり輝度特性が悪く
なる。一方、余裕度が厳しすぎるとパターンずれにより
半導体Ｓｉ層に光照射されオフ電流が増大するという問
題があった。
【０００４】さらに、遮光膜のパターニングと半導体活
性層のパターニングを、別々のマスクを用いたフォトリ
ソグラフィ工程を経ることは、マスク枚数増加によるコ
スト高，工程増加による作製時間の増加，歩留りの低下
を招くという問題があった。
性層のパターニングを、別々のマスクを用いたフォトリ
ソグラフィ工程を経ることは、マスク枚数増加によるコ
スト高，工程増加による作製時間の増加，歩留りの低下
を招くという問題があった。
【０００５】
【課題を解決するための手段】本発明によれば、透明基
板上にピクセルを駆動する薄膜トランジスタを有する液
晶表示パネルで、薄膜トランジスタにおける半導体活性
層と遮光膜が位置的に重なって一致している液晶表示パ
ネル及び液晶表示装置が得られる。
板上にピクセルを駆動する薄膜トランジスタを有する液
晶表示パネルで、薄膜トランジスタにおける半導体活性
層と遮光膜が位置的に重なって一致している液晶表示パ
ネル及び液晶表示装置が得られる。
【０００６】液晶表示装置を使用する際、遮光膜によっ
て十分に遮光されず、半導体活性層に光が照射される
と、オフ電流が増大することがある。これらを防止する
には、半導体活性層を遮光する必要がある。また、遮光
膜の面積は出来る限り小さくして、液晶表示装置の実効
表示面積がなるべく大きい方が望ましい。
て十分に遮光されず、半導体活性層に光が照射される
と、オフ電流が増大することがある。これらを防止する
には、半導体活性層を遮光する必要がある。また、遮光
膜の面積は出来る限り小さくして、液晶表示装置の実効
表示面積がなるべく大きい方が望ましい。
【０００７】更に、本発明の製造方法によれば、透明基
板の一主面上に選択的に遮光膜を形成する工程と、遮光
膜上で遮光膜に含まれる部分にゲート電極を形成する工
程と、ゲート電極上に透明絶縁膜を形成する工程と、透
明絶縁膜上に半導体活性層を形成する工程と、半導体活
性層上にフォトレジストを形成する工程と、透明基板の
他の主面から照射し、遮光膜をマスクとしてフォトレジ
ストを感光させる工程と、フォトレジストの感光した部
分のフォトレジスト及び前記半導体活性層を除去する工
程と、感光した部分以外のフォトレジストを除去する工
程と、その後選択的にソース，ドレイン及び表示電極を
形成する工程とを含む液晶表示パネル又は液晶表示装置
が得られる。
板の一主面上に選択的に遮光膜を形成する工程と、遮光
膜上で遮光膜に含まれる部分にゲート電極を形成する工
程と、ゲート電極上に透明絶縁膜を形成する工程と、透
明絶縁膜上に半導体活性層を形成する工程と、半導体活
性層上にフォトレジストを形成する工程と、透明基板の
他の主面から照射し、遮光膜をマスクとしてフォトレジ
ストを感光させる工程と、フォトレジストの感光した部
分のフォトレジスト及び前記半導体活性層を除去する工
程と、感光した部分以外のフォトレジストを除去する工
程と、その後選択的にソース，ドレイン及び表示電極を
形成する工程とを含む液晶表示パネル又は液晶表示装置
が得られる。
【０００８】遮光膜とゲート電極の間には絶縁膜を形成
するのが好ましい。また、半導体活性層は、ソース，ド
レイン電極取り出し部に不純物濃度の高い層を更に設け
るのが好ましい。
するのが好ましい。また、半導体活性層は、ソース，ド
レイン電極取り出し部に不純物濃度の高い層を更に設け
るのが好ましい。
【０００９】更にまた、本発明の製造方法によれば、透
明基板の一主面上にゲート電極を選択的に形成する工程
と、ゲート電極上に透明絶縁膜を形成する工程と、透明
絶縁膜上に半導体活性層を形成する工程と、透明基板の
他の主面上に遮光膜を形成する工程と、半導体活性層上
及び遮光膜上にフォトレジストを形成する工程と、一方
のフォトレジスト上にマスクを介して照射し双方のフォ
トレジストを感光させる工程と、フォトレジストの感光
した部分のフォトレジスト，半導体活性層及び遮光膜を
除去する工程と、感光した部分以外のフォトレジストを
除去する工程と、その後選択的にソース，ドレイン及び
表示電極を形成する工程とを含む液晶表示パネル又は液
晶表示装置が得られる。
明基板の一主面上にゲート電極を選択的に形成する工程
と、ゲート電極上に透明絶縁膜を形成する工程と、透明
絶縁膜上に半導体活性層を形成する工程と、透明基板の
他の主面上に遮光膜を形成する工程と、半導体活性層上
及び遮光膜上にフォトレジストを形成する工程と、一方
のフォトレジスト上にマスクを介して照射し双方のフォ
トレジストを感光させる工程と、フォトレジストの感光
した部分のフォトレジスト，半導体活性層及び遮光膜を
除去する工程と、感光した部分以外のフォトレジストを
除去する工程と、その後選択的にソース，ドレイン及び
表示電極を形成する工程とを含む液晶表示パネル又は液
晶表示装置が得られる。
【００１０】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明による液晶表示装置の製造方法の第１
の実施例を示す工程概略図である。
る。図１は本発明による液晶表示装置の製造方法の第１
の実施例を示す工程概略図である。
【００１１】まず、ガラス基板１上Ｃｒによる遮光膜２
を設けさらにその上に全面シリコン窒化膜，シリコン酸
化膜等の絶縁膜３を形成する（図１Ａ）。
を設けさらにその上に全面シリコン窒化膜，シリコン酸
化膜等の絶縁膜３を形成する（図１Ａ）。
【００１２】次にゲート金属の形成パターニング４を行
い、さらにゲート絶縁膜５，非晶質Ｓｉ膜６，高濃度ｎ
型不純物添加（ｎ+ ）非晶質Ｓｉ膜７を順次形成する。
次にポジタイプの感光性樹脂（フォトレジスト）８を塗
布し感光するが、この際マスクを用いず、裏面より光照
射し、遮光膜２２による自己整合で感光する。かくして
遮光膜２に整合する部分以外のフォトレジスト８は除去
される（図１Ｂ）。
い、さらにゲート絶縁膜５，非晶質Ｓｉ膜６，高濃度ｎ
型不純物添加（ｎ+ ）非晶質Ｓｉ膜７を順次形成する。
次にポジタイプの感光性樹脂（フォトレジスト）８を塗
布し感光するが、この際マスクを用いず、裏面より光照
射し、遮光膜２２による自己整合で感光する。かくして
遮光膜２に整合する部分以外のフォトレジスト８は除去
される（図１Ｂ）。
【００１３】次にＳｉ膜６，７のエッチングを行い、フ
ォトレジスト８を除去して、図１Ｃの構造を得る。その
結果、半導体活性層６，７と遮光膜２は整合される。
ォトレジスト８を除去して、図１Ｃの構造を得る。その
結果、半導体活性層６，７と遮光膜２は整合される。
【００１４】図２は本発明にたよ製造方法の第２の実施
例を示す工程概略図である。
例を示す工程概略図である。
【００１５】ガラス基板１上にゲート膜の形成・パター
ニング４を行い次にゲート絶縁膜５，非晶質Ｓｉ膜６，
ｎ+ 非晶質Ｓｉ膜７を順次形成する（図２Ａ）。
ニング４を行い次にゲート絶縁膜５，非晶質Ｓｉ膜６，
ｎ+ 非晶質Ｓｉ膜７を順次形成する（図２Ａ）。
【００１６】次に光遮光部となる金属膜２１を裏面に形
成し、表面と裏面にフォトレジスト膜８を塗布し（図２
Ｂ），マスク（図に記載せず）を介して露光する。露光
は表面あるいは裏面どちらから行ってもよい。
成し、表面と裏面にフォトレジスト膜８を塗布し（図２
Ｂ），マスク（図に記載せず）を介して露光する。露光
は表面あるいは裏面どちらから行ってもよい。
【００１７】その後、マスクの部のみが感光されたフォ
トレジスト膜８をマスクとして半導体活性層６，７をエ
ッチングして図２Ｃに示す構造となる。このパターニン
グされた遮光膜２２と半導体活性層６，７は同一パター
ンとなり、位置合わせのための余裕度は本質的に零とな
る。
トレジスト膜８をマスクとして半導体活性層６，７をエ
ッチングして図２Ｃに示す構造となる。このパターニン
グされた遮光膜２２と半導体活性層６，７は同一パター
ンとなり、位置合わせのための余裕度は本質的に零とな
る。
【００１８】この実施例では、遮光膜２とゲート金属４
との間はガラス基板１を挟んでいるため、図１Ａに示さ
れる絶縁膜３の成長工程が不要であるという利点を有す
る。
との間はガラス基板１を挟んでいるため、図１Ａに示さ
れる絶縁膜３の成長工程が不要であるという利点を有す
る。
【００１９】
【発明の効果】以上説明したように本発明は、液晶表示
パネルにおける薄膜トランジスタの半導体活性層と遮光
膜を整合することにより、半導体活性層に光照射されて
オフ電流が増大することなく、最大限の実効表示面積を
得ることができる、という効果を有する。
パネルにおける薄膜トランジスタの半導体活性層と遮光
膜を整合することにより、半導体活性層に光照射されて
オフ電流が増大することなく、最大限の実効表示面積を
得ることができる、という効果を有する。
【００２０】更に、半導体活性部のパターニングを遮光
膜による自己整合を利用した全面露光で行うことによ
り、マスクによる位置合わせが必要なく、歩留りを向上
させ、コストを低減させる、という効果を有する。
膜による自己整合を利用した全面露光で行うことによ
り、マスクによる位置合わせが必要なく、歩留りを向上
させ、コストを低減させる、という効果を有する。
【図１】本発明による液晶表示装置の製造方法の第１の
実施例を示す工程概略図である。
実施例を示す工程概略図である。
【図２】本発明による液晶表示装置の製造方法の第２の
実施例を示す工程概略図である。
実施例を示す工程概略図である。
【図３】従来の液晶表示装置を示す断面図である。
１ ガラス基板
２，２１，２２，２３ 遮光膜
３ 絶縁膜
４ ゲート電極
５ ゲート絶縁膜
６ 非晶質Ｓｉ膜
７ ｎ+ 非晶質Ｓｉ
８ 感光性樹脂（フォトレジスト）
９ ソース・ドレイン電極
１０ 表示電極
１１ 液晶
１２ 配向膜（ポリイミド膜）
１３ 対向電極
１４ カラーフィルタ
１５ ガラス基板
Claims (4)
- 【請求項１】 透明基板上にピクセルを駆動する薄膜ト
ランジスタを有する液晶表示パネルにおいて、前記薄膜
トランジスタにおける半導体活性層に位置が一致する遮
光膜が形成されていることを特徴とする液晶表示パネ
ル。 - 【請求項２】 請求項１記載の液晶表示パネルを有する
ことを特徴とする液晶表示装置。 - 【請求項３】 透明基板の一主面上に選択的に遮光膜を
形成する工程と、ゲート電極を前記遮光膜とは重なって
形成する工程と、前記ゲート電極上に透明絶縁膜を形成
する工程と、前記透明絶縁膜上に半導体活性層を形成す
る工程と、前記半導体活性層上にフォトレジストを形成
する工程と、前記透明基板の他の主面から照射し、前記
遮光膜をマスクとして前記フォトレジストを感光させる
工程と、前記フォトレジストの感光した部分の前記フォ
トレジスト及び前記半導体活性層を除去する工程と、前
記感光した部分以外のフォトレジストを除去する工程
と、その後選択的にソース，ドレイン及び表示電極を形
成する工程とを含むことを特徴とする請求項１記載の液
晶表示パネルの製造方法又は請求項２記載の液晶表示装
置の製造方法。 - 【請求項４】 透明基板の一主面上にゲート電極を選択
的に形成する工程と、前記ゲート電極上に透明絶縁膜を
形成する工程と、前記透明絶縁膜上に半導体活性層を形
成する工程と、前記透明基板の他の主面上に遮光膜を形
成する工程と、前記半導体活性層上及び前記遮光膜上に
フォトレジストを形成する工程と、一方の前記フォトレ
ジスト上にマスクを介して照射し双方の前記フォトレジ
ストを感光させる工程と、前記フォトレジストの感光し
た部分の前記フォトレジスト，前記半導体活性層及び前
記遮光膜を除去する工程と、前記感光した部分以外のフ
ォトレジストを除去する工程と、その後選択的にソー
ス，ドレイン及び表示電極を形成する工程とを含むこと
を特徴とする請求項１記載の液晶表示パネルの製造方法
又は請求項２記載の液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3172856A JPH0519297A (ja) | 1991-07-15 | 1991-07-15 | 液晶表示パネル，液晶表示装置及びそれらの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3172856A JPH0519297A (ja) | 1991-07-15 | 1991-07-15 | 液晶表示パネル，液晶表示装置及びそれらの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0519297A true JPH0519297A (ja) | 1993-01-29 |
Family
ID=15949565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3172856A Pending JPH0519297A (ja) | 1991-07-15 | 1991-07-15 | 液晶表示パネル，液晶表示装置及びそれらの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0519297A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009246348A (ja) * | 2008-03-10 | 2009-10-22 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ及びその作製方法、並びに表示装置及びその作製方法 |
| WO2012046421A1 (ja) * | 2010-10-06 | 2012-04-12 | シャープ株式会社 | 薄膜トランジスタ基板及びその製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01267616A (ja) * | 1988-04-20 | 1989-10-25 | Hitachi Ltd | 液晶デイスプレイ |
| JPH02234128A (ja) * | 1989-03-08 | 1990-09-17 | Hitachi Ltd | 液晶表示装置の製造方法 |
| JPH03148636A (ja) * | 1989-11-06 | 1991-06-25 | Toshiba Corp | アクティブマトリクス型液晶表示素子の製造方法 |
-
1991
- 1991-07-15 JP JP3172856A patent/JPH0519297A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01267616A (ja) * | 1988-04-20 | 1989-10-25 | Hitachi Ltd | 液晶デイスプレイ |
| JPH02234128A (ja) * | 1989-03-08 | 1990-09-17 | Hitachi Ltd | 液晶表示装置の製造方法 |
| JPH03148636A (ja) * | 1989-11-06 | 1991-06-25 | Toshiba Corp | アクティブマトリクス型液晶表示素子の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009246348A (ja) * | 2008-03-10 | 2009-10-22 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ及びその作製方法、並びに表示装置及びその作製方法 |
| TWI509700B (zh) * | 2008-03-10 | 2015-11-21 | Semiconductor Energy Lab | 薄膜電晶體，其製造方法，顯示裝置，和顯示裝置的製造方法 |
| WO2012046421A1 (ja) * | 2010-10-06 | 2012-04-12 | シャープ株式会社 | 薄膜トランジスタ基板及びその製造方法 |
| US8956930B2 (en) | 2010-10-06 | 2015-02-17 | Sharp Kabushiki Kaisha | Process for production of thin film transistor substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100482735B1 (ko) | 패턴형성방법 및 액정표시장치 제조방법 | |
| US7907226B2 (en) | Method of fabricating an array substrate for liquid crystal display device | |
| USRE41632E1 (en) | Liquid crystal display device and method of manufacturing the same | |
| JP4593094B2 (ja) | 液晶表示装置及びその製造方法 | |
| US6300174B1 (en) | Liquid crystal panel having a thin film transistor for driver circuit and a method for fabricating thereof | |
| US20010049064A1 (en) | Photo mask for fabricating a thin film transistor liquid crystal display | |
| KR20020036023A (ko) | 액정 표시 장치용 어레이 기판의 제조 방법 | |
| KR100890745B1 (ko) | 박막 트랜지스터를 제작하는 방법, 및 액정 디스플레이 | |
| US6929888B2 (en) | Photomask and exposure method for large scaled LCD device | |
| KR100679516B1 (ko) | 액정 표시 장치 및 그의 제조 방법 | |
| JP3706033B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| US8435722B2 (en) | Method for fabricating liquid crystal display device | |
| JPH0519297A (ja) | 液晶表示パネル，液晶表示装置及びそれらの製造方法 | |
| US20040126941A1 (en) | Thin film transistor self-aligned to a light-shield layer | |
| JP3071964B2 (ja) | 液晶表示装置の製造方法 | |
| KR100961948B1 (ko) | 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치 | |
| JP3105606B2 (ja) | 液晶装置の製造方法 | |
| JPH03271720A (ja) | アクティブマトリクス型表示装置の薄膜トランジスタアレイの製造方法 | |
| JP2782829B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2943331B2 (ja) | 露光方法及び露光装置 | |
| JPH03157624A (ja) | 薄膜トランジスタの製造方法 | |
| JP2687479B2 (ja) | 液晶表示装置の製造方法 | |
| JPH0262050A (ja) | 薄膜トランジスタの製造方法 | |
| JP3006994B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPS60257171A (ja) | 薄半素子の製造方法およびその素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980217 |