KR20020043780A - 디램 셀의 누설전류 억제 회로 - Google Patents

디램 셀의 누설전류 억제 회로 Download PDF

Info

Publication number
KR20020043780A
KR20020043780A KR1020000072898A KR20000072898A KR20020043780A KR 20020043780 A KR20020043780 A KR 20020043780A KR 1020000072898 A KR1020000072898 A KR 1020000072898A KR 20000072898 A KR20000072898 A KR 20000072898A KR 20020043780 A KR20020043780 A KR 20020043780A
Authority
KR
South Korea
Prior art keywords
memory cell
cell array
block
selection signal
block selection
Prior art date
Application number
KR1020000072898A
Other languages
English (en)
Inventor
김상철
최강식
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000072898A priority Critical patent/KR20020043780A/ko
Publication of KR20020043780A publication Critical patent/KR20020043780A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 디램 셀의 누설전류 억제 회로에 관한 것으로, 셀 캐패시터의 접합 누설전류 억제 방안으로 선택되어 라이트 및 리드 동작이 일어나는 셀 블럭에만 VBB레벨을 인가시키고, 대기하는 셀 블럭은 간단한 회로를 이용하여 VBB레벨을 인가하는 대신 그라운드 처리하게 된다. 따라서, 본 발명은 반도체 디램 장치의 설계 및 제조에 이용되어 대기중의 누설전류를 억제시킴으로써 셀 리프레시 특성을 개선시키도록 하는 효과를 제공한다.

Description

디램 셀의 누설전류 억제 회로{Leakage current suppression circuit of DRAM cell}
본 발명은 디램 셀의 누설전류 억제 회로에 관한 것으로서, 특히, 리드/라이트 동작이 일어나는 셀 블럭에만 백바이어스 전압(Back-Bias voltage, 이하, 'VBB'라 함)을 인가시키고 대기하는 셀 블럭은 간단한 회로를 이용하여 VBB대신 그라운드 처리하여 셀 리프레시 특성을 개선하도록 하는 디램 셀의 누설전류 억제 회로에 관한 것이다.
디램 장치의 집적도가 증가함에 따라 캐패시터의 형성시 셀 캐패시터와 엑티브 영역 사이의 접촉 면적이 감소하는데, 이에 따른 접촉저항 감소를 위하여 접촉부위의 웰 불순물의 농도를 증가시켜야 한다.
또한, 메모리 셀의 워드라인 길이의 감소에 따라 셀 트랜지스터의 채널 누설전류를 억제하기 위해 웰의 불순물 농도를 증가시키고 있다.
그런데, 종래의 디램 메모리 셀은 이러한 캐패시터와 엑티브 영역과의 접촉부위의 농도 증가에 따라 pn접합의 폭 감소에 따른 전기장이 증가하기 때문에 셀 캐패시터의 누설전류가 증가하여 셀의 리프레시 특성을 열화시키게 되는 문제점이 있다.
또한, 셀 트랜지스터의 경우 트랜지스터 특성확보를 위해 백-바이어스 전압, 즉, VBB를 인가하게 되는데 이러한 VBB의 인가는 셀 캐패시터의 누설전류를 더욱 증가시키는 원인이 된다.
따라서, 종래의 디램 메모리 셀은 선택적으로 리드/라이트 동작이 일어나는 셀 블럭 뿐만 아니라 대기중인 셀 블럭에도 VBB를 인가하고 있기 때문에, VBB에 의해 셀 캐패시터의 pn 접합의 누설전류가 증가되어 대기중인 셀 리프레시 특성을 감소시키게 되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 리드/라이트 동작이 일어나는 셀 블럭에만 VBB를 인가시키고 대기하는 셀 블럭은 VBB를 인가하는 대신 그라운드 처리하여 대기중의 누설전류를 억제시킴으로써 셀 리프레시 특성을 개선하도록 하는 디램 셀의 누설전류 억제 회로를 제공함에 그 목적이 있다.
도 1은 본 발명에 따른 디램 셀의 누설전류 억제 회로에 관한 회로도.
〈 도면의 주요 부분에 대한 부호의 설명 〉
10 : 메모리 셀 어레이 블럭 11 : 제 1 VBB전환부
20 : 메모리 셀 어레이 블럭 21 : 제 2 VBB전환부
30 : 메모리 셀 어레이 블럭 31 : 제 3 VBB전환부
40 : VBB발생기 50 : 블럭선택신호 발생기
60 : 딜레이 체인부
상기 목적을 달성하기 위한 본 발명의 디램 셀의 누설전류 억제 회로는, 셀 캐패시터 및 셀 트랜지스터를 구비한 복수개의 메모리 셀 어레이 블럭과, 복수개의 메모리 셀 어레이 블럭 중 리드 또는 라이트 동작이 이루어지는 메모리 셀 어레이 블럭을 선택하여 블럭선택 신호를 출력하는 블럭 선택신호 발생기와, 복수개의 메모리 셀 어레이 블럭마다 각각 구비되고, 블럭 선택 신호 발생기로부터 인가되는 블럭선택 신호에 따라 선택된 셀 어레이 블럭에만 백바이어스 전압을 인가시키는 복수개의 백바이어스 전압 전환수단 및 블럭 선택신호 발생기로부터 출력된 블럭선택 신호를 일정 시간 딜레이 시켜 선택된 메모리 셀 어레이 블럭에 인가하는 딜레이 체인부를 구비함을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 1은 본 발명에 따른 디램 셀의 누설전류 억제 회로의 회로도이다.
도 1을 보면, 본 발명의 실시예는 셀 트랜지스터 및 셀 캐패시터를 각각 구비한 복수개의 메모리 셀 어레이 블럭(10,20,30) 및 Vcc전압을 인가받아 백바이어스 전압, VBB를 출력하는 VBB발생기(40)를 구비한다. 그리고, 실시예는 리드/라이트 동작 입력 신호에 따라 메모리 셀 어레이 블럭(10,20,30) 중 어느 하나의 블럭을 선택하는 블럭선택 신호(BS1,BS2,BS3)를 발생하는 블럭선택 신호 발생기(50)를 구비한다. 이 블럭 선택 신호 발생기(50)와 메모리 셀 어레이 블럭(10,20,30) 사이에는 블럭선택 신호 발생기(50)로부터 인가되는 블럭선택 신호에 의해 스위칭 동작하여 백바이어스 전압 VBB를 메모리 셀 어레이 블럭(10,20,30)에 선택적으로 인가하는 제 1 내지 제 3 VBB전환부(11,21,31)를 구비하고 있다.
여기서, 제 1 내지 제 3 VBB전환부(11,21,31)는 VBB발생기(40)의 출력단과 Vss전압단 사이에 직렬 연결되어, 그 공통 게이트 단자를 통하여 블럭 선택 신호 발생기(50)로부터 인가되는 블럭 선택 신호를 인가받고, 그 공통 드레인 단자는 메모리 셀 어레이 블럭(10,20,30)과 각각 연결된 PMOS트랜지스터(12,22,32) 및 NMOS트랜지스터(13,23,33)로 이루어진다.
또한, 블럭선택 신호 발생기(50)로부터 출력된 블럭 선택 신호는 N개의 인버터 딜레이 체인으로 구성된 딜레이 체인부(60)를 통하여 일정 시간 지연된 후 블럭 선택신호(BS1_D, BS2_D, BS3_D)를 선택된 메모리 셀 어레이 블럭(10~30)에 인가시킨다. 이러한 딜레이 체인부(60)는 선택된 메모리 셀 어레이 블럭(10~30)이 인에이블 되기 전에 메모리 셀 어레이 블럭을 미리 VBB레벨로 만들어 놓기 위하여 사용된다.
이러한 구성을 갖는 본 발명의 디램 셀의 누설전류 억제 회로의 동작 과정을 살펴보면 다음과 같다.
먼저, 메모리 셀 어레이 블럭(10)에 리드 또는 라이트 동작 입력신호가 입력된다고 가정하면, 블럭 선택 신호 발생기(50)는 메모리 셀 어레이 블럭(10) 동작 신호를 입력받아 메모리 셀 어레이 블럭(10)을 선택하는 블럭선택신호(BS1)만 로우가 되도록 하고 나머지 블럭선택신호(BS2, BS3)는 모두 하이가 되도록 한다.
블럭 선택 신호 발생기(50)로부터 출력된 블럭선택신호(BS1)는 제 1 VBB전환부(11)로 입력되어 PMOS트랜지스터(12)를 턴온시키게 된다. 이때, VBB발생기(40)로부터 인가되는 백바이어스 전압 VBB가 메모리 셀 어레이 블럭(10)에 인가되어 메모리 셀의 웰을 VBB레벨로 변환시키게 된다.
이때, 제 2 VBB변환부(21) 및 제 3 VBB변환부(31)는 블럭선택신호 발생기(50)로부터 인가되는 "하이" 로직신호에 의해 NMOS트랜지스터(23,33)가 각각 턴온되어 Vss전압과 연결된다. 따라서, 선택되지 않고 대기중인 메모리 셀 어레이 블럭(20)및 메모리 셀 어레이 블럭(30)은 그라운드(Vss) 전압과 연결된다.
다음에, 블럭선택 신호 발생기(50)로부터 출력된 블럭 선택신호(BS1)는 딜레이 체인부(60)의 N개의 인버터 딜레이 체인을 거쳐 일정시간 지연된 블럭 선택 신호(BS1_D)를 만들어 내고, 이 지연된 블럭선택신호(BS1_D)에 의해 메모리 셀 어레이 블럭(10)이 최종적으로 인에이블 된다.
즉, 메모리 셀 어레이 블럭(10)은 딜레이 체인부(60)를 거쳐 발생한 지연된 블럭선택신호(BS1_D)에 의해 메모리 셀 어레이 블럭(10)이 엑티브 되기 전에 블럭 선택신호 BS1에 의해 미리 백바이어스 전압 VBB가 인가된 상태이다.
따라서, 라이트/리드 동작이 일어나는 메모리 셀 어레이 블럭(10)의 웰은 백바이어스 전압 VBB레벨이 되고, 라이트/리드 동작이 일어나지 않는 메모리 셀 어레이 블럭(20) 및 메모리 셀 어레이 블럭(30)의 웰은 그라운드가 된다. 결국, 대기중인 메모리 셀 어레이 블럭에서 전류가 누설되는 것이 방지된다.
이상에서 설명한 바와 같이, 본 발명의 디램 셀의 누설전류 억제 회로는, 캐패시터의 저장노드와 웰에 형성되는 pn접합의 전기장을 감소시켜 캐패시터의 대기중의 누설전류를 억제시킴으로써 디램 셀의 리프레시 특성을 개선시키도록 하는 효과를 제공한다.

Claims (2)

  1. 셀 캐패시터 및 셀 트랜지스터를 구비한 복수개의 메모리 셀 어레이 블럭;
    상기 복수개의 메모리 셀 어레이 블럭 중 리드 또는 라이트 동작이 이루어지는 메모리 셀 어레이 블럭을 선택하여 블럭선택 신호를 출력하는 블럭 선택신호 발생기;
    상기 복수개의 메모리 셀 어레이 블럭마다 각각 구비되고, 상기 블럭 선택 신호 발생기로부터 인가되는 블럭선택 신호에 따라 선택된 셀 어레이 블럭에만 백바이어스 전압을 인가시키는 복수개의 백바이어스 전압 전환수단; 및
    상기 블럭 선택신호 발생기로부터 출력된 블럭선택 신호를 일정 시간 딜레이 시켜 상기 선택된 메모리 셀 어레이 블럭에 인가하는 딜레이 체인부를 구비함을 특징으로 하는 디램 셀의 누설전류 억제 회로.
  2. 제 1 항에 있어서,
    상기 백바이어스 전압 전환수단은 공통 게이트 단자를 통하여 상기 블럭 선택 신호 발생기로부터 인가되는 블럭 선택 신호를 인가받고, 그 공통 드레인 단자는 각각의 메모리 셀 어레이 블럭과 연결되며, VBB전압단과 접지단 사이에 직렬 연결된 PMOS트랜지스터 및 NMOS트랜지스터로 구성됨을 특징으로 하는 디램 셀의 누설전류 억제 회로.
KR1020000072898A 2000-12-04 2000-12-04 디램 셀의 누설전류 억제 회로 KR20020043780A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000072898A KR20020043780A (ko) 2000-12-04 2000-12-04 디램 셀의 누설전류 억제 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000072898A KR20020043780A (ko) 2000-12-04 2000-12-04 디램 셀의 누설전류 억제 회로

Publications (1)

Publication Number Publication Date
KR20020043780A true KR20020043780A (ko) 2002-06-12

Family

ID=27679313

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000072898A KR20020043780A (ko) 2000-12-04 2000-12-04 디램 셀의 누설전류 억제 회로

Country Status (1)

Country Link
KR (1) KR20020043780A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100612944B1 (ko) * 2005-04-29 2006-08-14 주식회사 하이닉스반도체 반도체 소자
KR100649973B1 (ko) * 2005-09-14 2006-11-27 주식회사 하이닉스반도체 내부 전압 발생 장치
KR100833587B1 (ko) * 2001-12-22 2008-05-30 주식회사 하이닉스반도체 리프레시 특성 향상을 위한 반도체 메모리 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100833587B1 (ko) * 2001-12-22 2008-05-30 주식회사 하이닉스반도체 리프레시 특성 향상을 위한 반도체 메모리 장치
KR100612944B1 (ko) * 2005-04-29 2006-08-14 주식회사 하이닉스반도체 반도체 소자
KR100649973B1 (ko) * 2005-09-14 2006-11-27 주식회사 하이닉스반도체 내부 전압 발생 장치
US7292483B2 (en) 2005-09-14 2007-11-06 Hynix Semiconductor Inc. Back-bias voltage generator for decreasing a current consumption of a self-refresh operation

Similar Documents

Publication Publication Date Title
US5164621A (en) Delay device including generator compensating for power supply fluctuations
KR0155078B1 (ko) 강전계용의 mos 회로를 갖춘 반도체 회로
KR0166505B1 (ko) 분리된 다수의 내부 전원전압을 사용하는 디램 및 감지증폭기 어레이
KR950030360A (ko) 반도체 기억장치
US6087891A (en) Integrated power supply voltage generators having reduced susceptibility to parasitic latch-up during set-up mode operation
US5073731A (en) Bootstrapping level control circuit for word line signal producing circuit in a dram
KR960038997A (ko) 반도체 메모리장치의 전류센스앰프회로
KR950001766A (ko) 반도체 기억회로
KR950024349A (ko) 외부 파워 서플라이의 전위에 의거하여 내부 파워 서플라이의 전위를 발생시키는 내부 파워 서플라이 회로
KR20020043780A (ko) 디램 셀의 누설전류 억제 회로
US5786716A (en) Signal generator for generating test mode signals
KR930003150A (ko) 데이터 보유 모드에서의 리프레시 단축회로를 갖춘 반도체 메모리 장치
JPH10199288A (ja) メモリ装置用ヒューズオプション回路
KR970063246A (ko) 기판 전압의 크기를 모드에 따라서 설정할 수 있는 반도체 기억 장치
KR970060212A (ko) 반도체 메모리 장치
KR0142961B1 (ko) 병합 내부전원전압 발생회로
US6008688A (en) Apparatus, and associated method, for preventing occurrence of latch-up in an electronic circuit
KR100224792B1 (ko) 더미 워드라인과 셀을 이용한 비트라인 센싱 회로를 가지는 반도체 장치
JPH0773669A (ja) 半導体装置
KR970051332A (ko) 이.이.피.롬(eeprom) 장치
KR970023409A (ko) 분할비트라인을 구비하여 프리센싱동작이 수행되는 반도체 메모리장치
US6717883B2 (en) Semiconductor memory for logic-hybrid memory
DE3583075D1 (de) Integrierte schaltung eines in komplementaerer schaltungstechnik aufgebauten dynamischen halbleiterspeichers.
KR0120561B1 (ko) 다이나믹 램(dram)의 워드선 구동회로
KR970029817A (ko) 반도체 메모리 장치의 워드라인 드라이버

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination