KR20020034284A - 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents

박막 트랜지스터 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20020034284A
KR20020034284A KR1020000064397A KR20000064397A KR20020034284A KR 20020034284 A KR20020034284 A KR 20020034284A KR 1020000064397 A KR1020000064397 A KR 1020000064397A KR 20000064397 A KR20000064397 A KR 20000064397A KR 20020034284 A KR20020034284 A KR 20020034284A
Authority
KR
South Korea
Prior art keywords
gate
data line
insulating film
layer
thin film
Prior art date
Application number
KR1020000064397A
Other languages
English (en)
Other versions
KR100720091B1 (ko
Inventor
이정호
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000064397A priority Critical patent/KR100720091B1/ko
Publication of KR20020034284A publication Critical patent/KR20020034284A/ko
Application granted granted Critical
Publication of KR100720091B1 publication Critical patent/KR100720091B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 박막 트랜지스터 기판 및 그 제조 방법에 관한 것으로, 높은 광투과율을 가지고, 고휘도를 성취하기 위하여, 네거티브형 감광제를 함유하는 수지로 이루어진 절연막을 박막 트랜지스터 기판에 채용한다. 본 발명에 따른 박막 트랜지스터 기판에서는, 기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선이 형성되어 있고, 게이트 절연막이 게이트 배선을 덮고 있다. 게이트선에 절연되게 교차하는 데이터선이 형성되어 있고, 게이트 전극을 포함하는 박막 트랜지스터가 게이트선과 데이터선에 전기적으로 연결되어 있다. 박막 트랜지스터에는 화소 전극이 전기적으로 연결되어 있고, 화소 전극과 데이터선의 사이에는 네거티브형 감광제를 함유하는 수지로 이루어지는 유기 절연막이 형성되어 있다. 이 때, 화소 전극은 데이터선과 중첩되게 형성되는 것이 바람직하다.

Description

박막 트랜지스터 기판 및 그 제조 방법{THIN FILM TRANSISTOR AND FABRICATING METHOD THEREOF}
본 발명은 박막 트랜지스터 기판 및 그 제조 방법에 관한 것으로 특히, 액정 표시 장치에 사용되는 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 기판과 대향 전극과 컬러 필터(color filter) 등이 형성되어 있는 상부 기판 사이에 액정 물질을 주입해 놓고 화소 전극과 대향 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.
박막 트랜지스터 기판의 제작 공정에 이용되는 일반적인 제조 프로세서는 게이트 배선 위에 게이트 절연막, 반도체층, 저항성 접촉층의 3층막으로 액티브층을 형성하고, 그 위에 데이터 배선을 형성한 다음, 화소 전극을 형성하기 위한 전단계로 화소 전극과 데이터 배선의 쇼트(short)를 방지하기 위하여 보호막을 질화 규소로 형성한다.
그런데, 고개구율을 추구하는 액정 표시 장치의 제조에서는 보호막을 질화 규소막 대신에 두꺼운 유기 절연막으로 형성하는데, 이를 위하여 아크릴 레진(Acrylic Resin)이나 BCB(BenzoCycloButene) 등의 유기 절연 물질을 SOG(Spin On Glass) 방법으로 코팅하여 사용한다. 그리고, 이러한 유기 절연막은 감광성 물질(Photo Definable Material)의 형태로 제조하여 형성하는데, 주로 포지티브형(positive type) 감광제를 첨가하여 포지티브 감광성 수지로 형성한다.
그런테, 이러한 포지티브형 감광성 유기 절연막은 투과율이 매우 낮아 박막 트랜지스터 기판의 휘도를 감소시킨다는 문제점을 야기 시킨다. 포지티브형 감광성 유기 절연막의 투과율을 높이기 위하여 전면 노광을 실시하는데, 전면 노광이라는 추가 공정을 진행해야 하는 단점이 있으며, 더더구나, 이러한 방법으로도 투과율을 높이는데 한계가 있다.
본 발명이 이루고자 하는 기술적 과제는 높은 광투과율을 가지고 고휘도를 성취할 수 있는 박막 트랜지스터 기판 및 그 제조 방법을 제공하고자 한다.
도 1은 포지티브형 감광제와 네거티브형 감광제의 파장별 흡광도를 나타낸 그래프이고,
도 2는 네거티브형 아크릴의 투과율을 보여주는 그래프이고,
도 3a부터 도 3g는 일반적으로 적용되고 있는 박막 트랜지스터 제조 공정에서, KOH base 또는 NaOH base 현상액을 사용하여 포토레지스트를 제거하거나, 세정한 후의 박막 트랜지스터의 전기적 특성을 나타내는 전압-전류 그래프이고,
도 4는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 배치 구조를 나타낸 도면이고,
도 5와 도 6은 도 4에 보인 기판에서 절단선 Ⅴ-Ⅴ' 및 Ⅵ-Ⅵ'을 따른 단면 구조를 나타낸 도면이고,
도 7a부터 도 13c는 본 발0명의 제1 실시예에 따른 박막 트랜지스터 기판의 제조 공정도를 나타낸 도면이고,
도 14는 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 배치 구조를 나타낸 도면이고,
도 15는 도 14에 보인 기판에서 절단선 ⅩⅤ-ⅩⅤ'을 따른 단면 구조를 나타낸 도면이고,
도 16a부터 도 19b는 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 제조 공정도를 나타낸 도면이고,
도 20은 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 배치 구조를 나타낸 도면이고,
도 21은 도 20에 보인 기판에서 절단선 ⅩⅩⅠ-ⅩⅩⅠ'을 따른 단면 구조를 나타낸 도면이고,
도 22는 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판에서 데이터선과 유색 유기막의 패턴에 변경한 경우의 기판의 배치 구조를 나타낸 도면이고,
도 23a부터 도 28b는 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 제조 공정도를 나타낸 도면이고,
도 29는 본 발명의 제4 실시예에 따른 박막 트랜지스터 기판의 배치 구조를 나타낸 도면이고,
도 30은 도 29에 보인 기판에서 절단선 ⅩⅩⅩ-ⅩⅩⅩ'을 따른 단면 구조를 나타낸 도면이고,
도 31a부터 도 33b는 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 제조 공정도를 나타낸 도면이다.
이러한 과제를 해결하기 위하여 본 발명에서는 네거티브형 감광제를 함유하는 수지로 이루어진 절연막을 박막 트랜지스터 기판에 채용한다.
상세하게, 본 발명에 따른 박막 트랜지스터 기판에서는, 기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선이 형성되어 있고, 게이트 절연막이 게이트 배선을 덮고 있다. 게이트선에 절연되게 교차하는 데이터선이 형성되어 있고, 게이트 전극을 포함하는 박막 트랜지스터가 게이트선과 데이터선에 전기적으로 연결되어 있다. 박막 트랜지스터에는 화소 전극이 전기적으로 연결되어 있고, 화소 전극과 데이터선의 사이에는 네거티브형 감광제를 함유하는 수지로 이루어지는 유기 절연막이 형성되어 있다. 이 때, 화소 전극은 데이터선과 중첩되게 형성되는 것이 바람직하다.
여기서, 게이트 배선은 상기 기판 상에 형성되고, 박막 트랜지스터는 게이트 절연막 위에 형성되는 반도체 패턴, 데이터선에서 돌출되어 반도체 패턴에 전기적으로 연결되는 소스 전극, 소스 전극에 대응되어 반도체 패턴에 전기적으로 연결되는 드레인 전극을 포함하고, 유기 절연막이 데이터선 및 박막 트랜지스터를 덮고 있으며, 유기 절연막에 드레인 전극을 노출시키는 접촉 구멍이 형성되고, 화소 전극이 접촉 구멍을 통하여 드레인 전극에 연결될 수 있다.
이 때, 반도체 패턴은 데이터선, 소스 전극 및 드레인 전극을 따라 위치하되, 소스 전극과 드레인 전극 사이에 위치하는 영역을 더 포함할 수 있으며, 반도체 패턴은 섬모양으로 형성될 수 있다.
또한, 기판 상에 데이터선이 형성되고, 기판 상에 데이터선과 중첩되도록 형성되는 컬러 필터를 더 포함하고, 유기 절연막이 데이터선과 컬러 필터를 덮고, 게이트선이 유기 절연막 위에 형성되고, 게이트 절연막이 유기 절연막 위에서 게이트선을 덮고 있으며, 유기 절연막과 게이트 절연막에 데이터선을 드러내는 접촉 구멍이 형성되어 있고, 박막 트랜지스터는 게이트 절연막 위에 형성되는 반도체 패턴, 접촉 구멍을 통하여 데이터선에 연결되어 반도체 패턴에 접촉되는 소스 전극, 소스 전극에 대응하여 반도체 패턴에 접촉되는 드레인 전극을 포함하고, 화소 전극은 드레인 전극과 일체로 형성될 수 있다.
이 때, 소스 전극과 드레인 전극은 ITO 또는, IZO로 형성될 수 있으며, 박막 트랜지스터를 덮는 보호막, 보호막 위에 형성되는 유색 유기막을 더 포함할 수 있다. 데이터선은 게이트선을 따라 연장되어 게이트선과 화소 전극 사이의 틈을 덮도록 형성되고, 유색 유기막은 데이터선과 이웃하는 데이터선 사이의 틈을 덮도록 형성될 수 있다. 기판 상에 반도체 패턴에 중첩되도록 형성되는 광차단부를 더 포함할 수 있으며, 광차단부는 데이터선에서 연장될 수 있다.
또한, 게이트 배선은 기판 상에 형성되고, 박막 트랜지스터는 게이트 절연막 위에 형성되는 반도체 패턴, 데이터선에서 돌출되어 반도체 패턴에 전기적으로 연결되는 소스 전극, 소스 전극에 대응되어 반도체 패턴에 전기적으로 연결되는 드레인 전극을 포함하고, 박막 트랜지스터와 게이트 절연막을 덮는 절연막 및 절연막위에 형성되는 컬러 필터를 더 포함하고, 유기 절연막이 컬러 필터를 덮고 있으며, 유기 절연막, 컬러 필터 및 절연막에 드레인 전극을 드러내는 접촉 구멍이 형성되고, 화소 전극이 접촉 구멍을 통하여 드레인 전극에 연결될 수 있다.
본 발명에 따른 박막 트랜지스터 기판을 제조하기 위하여, 기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하고, 게이트 배선을 덮는 게이트 절연막을 형성한다. 이어, 게이트 절연막 위에 반도체 패턴을 형성하고, 게이트선에 교차하는 데이터선, 반도체 패턴에 접촉되는 소스 전극, 소스 전극에 대응되고 반도체 패턴에 접촉되는 드레인 전극을 포함하는 데이터 배선을 형성한다. 이어, 데이터 배선 및 반도체 패턴을 덮도록 네거티브형 감광성 수지로 이루어지는 유기 절연막을 형성하고, 유기 절연막에 드레인 전극을 드러내는 접촉 구멍을 형성한다. 이어, 유기 절연막 위에 접촉 구멍을 통하여 드레인 전극에 연결되는 화소 전극을 형성한다.
또한, 유기 절연막을 형성하기 전에, 데이터 배선 및 기판을 덮는 절연막을 형성하고, 절연막 상에 데이터선에 중첩되는 컬러 필터를 형성하고, 드레인 전극을 드러내는 접촉 구멍은 유기 절연막, 컬러 필터 및 절연막에 형성할 수 있다.
여기서, 반도체 패턴 및 데이터 배선은 부분적으로 두께가 다른 감광막 패턴을 이용한 사진 식각 공정으로 함께 형성할 수 있는데, 감광막 패턴은 데이터 배선의 상부에서 제1 두께를 가지는 제1 부분 및 소스 전극과 드레인 전극 사이의 상부에서 제1 두께보다 얇은 제2 두께를 가지는 제2 부분으로 형성될 수 있다.
반도체 패턴 및 데이터 배선의 형성은, 게이트 절연막 위에 반도체층 및 도전층을 증착한 후, 감광막 패턴을 형성하는 단계, 감광막 패턴을 마스크로 도전층을 식각하여 반도체층의 일부를 드러내는 단계, 반도체층의 드러난 부분 및 감광막 패턴의 제2 부분을 제거하여 제거하여 반도체 패턴을 완성하고, 소스 전극과 드레인 전극 사이에 도전층의 일부를 드러내는 단계, 도전층의 드러난 부분을 제거하여 데이터 배선을 완성하는 단계, 감광막 패턴의 제1 부분을 제거하는 단계를 통하여 이루어질 수 있다. 이 때, 감광막 패턴은 제1 영역, 제1 영역보다 낮은 투과율을 가지는 제2 영역 및 상기 제1 영역보다 높은 투과율을 가지는 제3 영역을 포함하는 광 마스크를 이용하여 형성할 수 있다.
또한, 본 발명에 따른 박막 트랜지스터 기판을 제조하기 위하여, 절연 기판 위에 데이터선을 포함하는 데이터 배선을 형성하고, 기판 상부에 적, 녹, 청의 컬러 필터를 형성한 후, 네거티브형 감광성 수지로 이루어지는 유기 절연막으로 데이터 배선과 컬러 필터를 덮는다. 이어, 유기 절연막 상부에 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하고, 게이트 배선을 덮는 게이트 절연막을 형성한다. 이어, 게이트 절연막 위에 반도체 패턴을 형성하는 동시에 게이트 절연막과 절연막에 데이터선 일부를 드러내는 접촉 구멍을 형성한 후, 반도체 패턴에 각각 접촉되는 소스용 전극 및 드레인용 전극과, 드레인용 전극과 연결된 화소 전극을포함하는 화소 배선을 형성한다.
여기서, 게이트 절연막, 접촉 구멍 및 반도체 패턴의 형성은, 게이트 배선을 덮는 게이트 절연막 및 반도체층을 순차적으로 증착하는 단계, 반도체층 위에 게이트 전극에 대응되는 부분에 위치하는 제1 부분 및 제1 부분과 접촉 구멍이 형성될 부분을 제외한 부분에 제1 부분보다 얇게 형성되는 제 2 부분으로 이루어지는 감광막 패턴을 형성하는 단계, 감광막의 제1 부분 및 제2 부분을 마스크로 하여 반도체층, 게이트 절연막 및 유기 절연막을 식각하여 접촉 구멍을 형성하는 단계, 감광막 패턴의 제2 부분을 제거하는 단계, 감광막 패턴의 제1 부분을 마스크로 하여 반도체층을 식각하여 반도체 패턴을 형성하는 단계, 감광막 패턴의 제 1 부분을 제거하는 단계를 통하여 이루어질 수 있다.
이 때, 데이터선에 연장되어 반도체층 패턴에 대응하는 부분에 위치하는 광 차단부를 형성하도록 데이터 배선을 형성할 수 있는데, 광차단부를 게이트선과 화소 전극 사이에 빛 새는 영역까지 가려줄 수 있도록 연장시킬 수 있다.
그러면, 도면을 참고로 하여 본 발명에 대하여 설명한다.
언급한 바와 같이, 기존의 박막 트랜지스터 기판에서의 유기 절연막은 포지티브형 감광제를 함유하는 포지티브형 감광성 수지로 형성한다. 그러나, 이러한 포지티브형 감광성 수지는 높은 흡광 특성을 가지는 포지티브형 감광제(Photo Active Compound)를 함유하고 있기 때문에 투과율이 낮다.
도 1은 포지티브형 감광제와 네거티브형 감광제의 파장별 흡광도를 그래프로 나타낸 것이다.
포지티브형 감광제의 경우, 500㎚이상의 장파장에서는 흡광도가 매우 낮으나 단파장(450㎚이하)에서는 흡광도가 높다. 이러한 포지티브형 감광제를 함유하는 포지티브형 감광성 수지는 단파장광의 투과율을 낮추기 때문에, 색 구현시, 기판의 광투과율을 낮추는 요인으로 작용한다.
반면에, 네거티브형(negative type) 감광제의 경우, 가시광 전범위(400∼800 ㎚)에서 흡광도가 매우 낮다. 이러한 네거티브형 감광제를 함유하는 네거티브형 감광성 수지는 색 구현시, 기판의 광투과율을 높혀줌으로써, 고휘도를 성취할 수 있게 한다. 이와 같이, 네거티브형 감광성 수지의 높은 투과율은 네거티브형 감광제의 흡광도와 연관이 있다.
네거티브형 감광성 수지는 통상의 수지에 네거티브형 감광제를 혼입시켜 마련한다. 즉, 통상의 유기 절연 물질인 아크릴 레진이나 BCB에 네가티브형 감광제를 혼입시켜 제조한다.
도 2는 네거티브형 아크릴을 도포하고 베이크(bake)한 후의 네거티브형 아크릴의 투과율을 보여주는 그래프이다.
네거티브형 아크릴은 단파장을 포함하는 광파장 전 범위에서 95%이상의 높은 투과율을 보여주고 있다.
이러한 네거티브형 감광성 수지를 패터닝하기 위한 현상 과정에서는 KOH base 또는 NaOH base의 현상액이 사용된다. 일반적으로, 박막 트랜지스터 제조 공정 중의 K+, Na+와 같은 금속 이온은 박막 트랜지스터의 전기적인 특성을 열화시킨다고 하나, 실험 결과, 그렇지 않음을 확인할 수 있었다. 이는 실제 박막 트랜지스터의 채널부에 K+, Na+와 같은 금속 이온이 존재하는데 열화 특성이 없다는 것은 아니고, 위의 KOH base 또는 NaOH base 현상액으로 현상한 후 세정 공정에서 금속이온이 씻겨 나가기 때문인 것으로 추정된다.
도 3a 내지 도 3g는 일반적으로 적용되고 있는 박막 트랜지스터 제조 공정에서, KOH base의 무기 알칼리게 현상액을 사용하여 포토레지스트를 제거하거나, 세정한 후의 박막 트랜지스터의 전기적 특성을 나타내는 전압-전류 그래프를 각각 나타낸 것이다.
도 3a은 SiNX/a-Si/n+ a-Si 삼중막 증착 전에 위 현상액으로 세정한 경우, 도 3b는 반도체 패턴을 형성하는데 사용된 포토레지스트를 위 현상액으로 제거한 경우, 도 3c는 소스 전극 및 드레인 전극을 형성하는데 사용된 포토레지스트를 위 현상액으로 제거한 경우, 도 3d는 채널부 상부의 n+ a-Si 즉, 저항성 접촉층을 식각한 후에 위 현상액으로 세정한 경우, 도 3e는 보호막에 접촉 구멍을 형성한 후 위 현상액으로 세정한 경우, 도 3f는 보호막의 접촉 구멍을 통하여 드러난 알루미늄층을 식각한 후에 위 현상액으로 세정한 경우, 도 3g는 화소 전극을 현상한 후에 위 현상액으로 세정한 경우의 박막 트랜지스터의 전압-전류 특성을 각각 나타낸 것이다,
각각의 그래프에서 보인 바와 같이, 박막 트랜지스터의 온/오프 전류가 정상적으로 형성되는 것을 확인할 수 있다. 즉, 박막 트랜지스터 제조 공정에서 NaOH base 나 KOH base 현상액을 사용하여도 박막 트랜지스터의 전기적 특성에 영향을주지 않음을 확인할 수 있다. 즉, KOH base 또는 NaOH base 현상액을 박막 트랜지스터 제조 공정에 적용하여도 온/오프 전류 특성 변화가 없음을 알 수 있다.
본 발명에서는 고투과율을 확보할 수 있는 네거티브형 감광성 수지로 형성되는 유기 절연막을 박막 트랜지스터 기판에 채용하고자 한다.
도 4는 본 발명의 제 1 실시예에 따른 박막 트랜지스터 기판의 배치도를 나타낸 것이고, 도 5 및 도 6은 도 4에 보인 절단선 Ⅴ-Ⅴ'와 Ⅵ-Ⅵ'을 따라 각각 나타낸 단면도이다.
절연 기판(10) 위에 크롬 또는 크롬 합금과 같은 크롬 계열, 몰리브덴 또는 몰리브덴 합금과 같은 몰리브덴 계열, 질화 크롬 또는 질화 몰리브덴 따위의 도전 물질로 이루어진 500∼1000Å 두께의 하부 금속층(201) 위에 저저항 특성이 있는 알루미늄 또는 알루미늄-네오디뮴과 같은 알루미늄 합금 따위의 알루미늄 계열로 이루어진 1500∼2500Å 두께의 상부 금속층(202)으로 구성된 이중층 구조의 게이트 배선(22, 24, 26, 28)이 형성되어 있다. 게이트 배선(22, 24, 26, 28)은 이중층 구조 이외에 단일막 또는 삼중층 이상의 구조로도 형성될 수 있다.
게이트 배선(22, 24, 26, 28)은 게이트선(22), 게이트 패드(24) 및 게이트 전극(26)으로 이루어지는 게이트선부(22, 24, 26)와 게이트선(22)과 평행하며 상판의 공통 전극에 입력되는 공통 전극 전압 따위의 전압을 외부로부터 인가받는 유지 축전기용 유지 전극(28)을 포함하고 있다.
유지 전극(28)은 후술할 화소 전극(82)과 연결된 유지 축전기용 도전체 패턴(68)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며,후술할 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다.
게이트 배선(22, 24, 26, 28) 위에는 질화 규소 따위로 이루어진 2500∼4000Å 두께의 게이트 절연막(30)이 게이트 배선(22, 24, 26, 28)을 덮고 있다.
게이트 절연막(30) 위에는 비정질 규소와 같은 반도체 물질로 이루어진 800∼1500Å 두께의 반도체 패턴(42, 48)이 형성되어 있고, 반도체 패턴(42, 48) 위에는 n형 불순물이 고농도로 도핑되어 있는 비정질 규소와 같은 불순물이 도핑된 반도체 물질로 이루어진 500∼800Å 두께의 저항성 접촉층 패턴(55, 56, 58)이 형성되어 있다.
반도체 패턴(42, 48)은 박막 트랜지스터용 반도체 패턴(42)과 유지 축전기용 반도체 패턴(48)을 포함하는데, 소스 전극(65)과 드레인 전극(66) 사이의 영역 즉, 박막 트랜지스터의 채널 영역을 제외하면, 데이터 배선(62, 64, 65, 66, 68) 및 저항성 접촉층 패턴(55, 56, 58)과 동일한 모양을 하고 있다. 즉, 유지 축전기용 반도체 패턴(48)은 유지 축전기용 도전체 패턴(68) 및 유지 축전기용 접촉층 패턴(58)과 동일한 반면에, 박막 트랜지스터용 반도체 패턴(42)은 후술되는 데이터선(62), 데이터 패드(64), 소스 전극(65) 및 드레인 전극(66)이 이루는 데이터선부(62, 64, 65, 66)와는 동일하되, 소스 전극(65)과 드레인 전극(66)의 사이에 위치하는 박막 트랜지스터의 채널로 정의되는 영역을 더 포함하고 있다.
저항성 접촉층 패턴(55, 56, 58) 위에는 크롬 또는 크롬 합금과 같은 크롬 계열, 몰리브덴 또는 몰리브덴 합금과 같은 몰리브덴 계열, 질화 크롬 또는 질화몰리브덴 따위의 도전 물질로 이루어진 500∼1000Å 두께의 하부 금속층(601) 위에 저저항 특성이 있는 알루미늄 또는 알루미늄-네오디뮴과 같은 알루미늄 합금 따위의 알루미늄 계열로 이루어진 1500∼2500Å 두께의 상부 금속층(602)으로 구성된 이중층 구조의 데이터 배선(62, 64, 65, 66, 68)이 형성되어 있다. 데이터 배선(62, 64, 65, 66, 68) 역시, 게이트 배선(22, 24, 26, 28)과 같이 단일막으로도 형성될 수 있다.
데이터 배선(62, 64, 65, 66, 68)은 세로 방향으로 형성되어 있는 데이터선(62), 데이터 패드(64), 박막 트랜지스터의 소스 전극(65) 및 드레인 전극(66)으로 이루어지는 데이터선부(62, 64, 65, 66)와 유지 전극(28) 위에 위치하고 있는 유지 축전기용 도전체 패턴(68)을 포함하고 있다.
저항성 접촉층 패턴(55, 56, 58)은 그 하부의 반도체 패턴(42, 48)과 그 상부의 데이터 배선(62, 64, 65, 66, 68)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 64, 65, 66, 68)과 동일한 형태를 가진다. 이 때, 하나의 저항성 접촉층 패턴(55)은 일체를 이루는 데이터선(62), 데이터 패드(64) 및 소소 전극(65)에 접촉되어 있고, 다른 저항성 접촉층 패턴는 기판의 (56)은 드레인 전극(66)에 접촉되어 있고, 또 다른 접촉층 패턴(58)은 유지 축전기용 도전체 패턴(68)에 접촉되어 있다.
데이터 배선(62, 64, 65, 66, 68)을 포함하노출된 전면에는 네거티브형 감광성 수지로 이루어진 2.5∼3.0㎛ 두께의 보호막(70)이 형성되어 있다. 네거티브형 감광성 수지는 아크릴 계열, BCC(BenzoCycloButane) 및 polyimide와 같은 수지에네거티브형 감광제를 혼입시켜 제조한다.
이와 같이, 보호막(70)을 네거티브형 감광성 수지로 형성할 경우, 흡광 특성이 작은 포지티브형 감광성 수지로 형성하는 경우에 비하여, 광투과율을 높일 수 있고, 고휘도를 달성할 수 있다. 또한, 보호막의 투과율을 높이기 위한 전면 노광 작업을 생략할 수 있다.
보호막(70)에는 드레인 전극(66)의 상부 도전층(602)을 드러내는 접촉 구멍(72), 데이터 패드(64)의 상부 도전층(602)을 드러내는 접촉 구멍(76) 및 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(74)이 형성되어 있다. 또한, 보호막(70)에는 유지 축전기용 도전체 패턴(68)의 상부 도전층(602)을 드러내는 접촉 구멍(78)이 형성되어 있다.
보호막(70) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 500∼1500Å 두께의 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 IZO 계열로 형성될 수 있으며, 접촉 구멍(72)을 통하여 드레인 전극(66)에 연결되어 화상 신호를 전달받는다. 또한, 화소 전극(82)은 접촉 구멍(78)을 통하여 유지 축전기용 도전체 패턴(68)에 연결되어 유지 축전기용 도전체 패턴(68)으로 화상 신호를 전달한다.
화소 전극(82)과 데이터선(62)의 사이에는 네거티브형 감광성 수지와 같이, 유전율이 낮은 유기 절연 물질로 이루어진 보호막(70)이 두껍게 형성되어 있다. 그래서, 화소 전극(82)과 데이터선(62)이 중첩함으로 야기되는 기생 용량이 충분히 작다. 따라서, 화소 전극(82)이 데이터선(62)에 중첩하는 것이 가능하며, 그에 따라 화소 전극(82)과 데이터선(62)의 사이의 빛새는 영역을 가려주는 블랙 매트릭스의 폭을 줄일 수 있어서, 개구율을 높일 수 있는 장점이 있다.
또한, 보호막(70) 위에는 접촉 구멍(74, 76)을 통하여 게이트 패드(24) 및 데이터 패드(64)에 연결되는 IZO 계열로 이루어진 보조 게이트 패드(84) 및 보조 데이터 패드(86)가 형성되어 있다.
여기서, 화소 전극(82), 보조 게이트 패드(84) 및 보조 데이터 패드(86)는 ITO 계열로도 형성될 수 있는데, 이 경우에는 ITO 계열이 ITO 계열과 접촉 특성이 불량한 금속층과 접촉되지 않도록 하는 것이 바람직하다. 즉, 드레인 전극(66), 게이트 패드(24) 및 데이터 패드(64)를 드러내는 접촉 구멍(72, 74, 76)을 통하여 드러난 알루미늄으로 이루어진 상부 금속층(202, 602)을 제거하거나, 알루미늄으로 이루어진 금속층(202, 602)을 이중층 배선 구조에서 하부에 위치하도록 형성한다.
그러면, 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 앞서의 도 4 내지 도 6과 도 7a 내지 도 13c를 참조하여 설명한다.
먼저, 도 7a, 도 7b 및 도 7c에 도시한 바와 같이, 하부 금속층(201)을 증착하고, 그 위에 알루미늄 계열로 이루어진 상부 금속층(202)을 증착한다.
이어, 마스크를 이용한 사진 식각 공정으로 두 금속층(201, 202)을 식각하여 기판(10) 위에 이중층 구조의 게이트 배선(22, 24, 26, 28)을 형성한다. 이 때, 게이트 배선(22. 24. 26. 28)은 게이트선(22), 게이트 패드(24), 게이트 전극(26)으로 이루어지는 게이트선부(22, 24, 26) 및 유지 축전기용 유지 전극(28)을 포함한다.
다음, 도 8a, 도 8b 및 도 8c에 도시한 바와 같이, 게이트 절연막(30)을 형성하고, 게이트 절연막(30) 위에 반도체 패턴(42, 48), 저항성 접촉층 패턴(55, 56, 58) 및 하부 금속층(601)과 알루미늄 계열로 이루어진 상부 금속층(602)으로 이루어진 이중층 구조의 데이터 배선(62, 64, 65, 66, 68)을 형성한다.
이 때, 데이터 배선(62, 64, 65, 66, 68)은 데이터선(62), 데이터 패드(64), 소스 전극(65) 및 드레인 전극(66)으로 이루어지는 데이터선부(62, 64, 65, 66) 및 유지 축전기용 도전체 패턴(68)을 포함한다.
데이터 배선(62, 64, 65, 66, 68) 하단에는 그와 동일한 패턴을 가지는 저항성 접촉층 패턴(55, 56, 58)이 접촉되어 있고, 저항성 접촉층 패턴(55, 56, 58) 하단에는 박막 트랜지스터용 반도체 패턴(42)과 유지 축전기용 반도체 패턴(48)을 포함하는 반도체 패턴(42, 48)이 접촉되어 있다. 박막 트랜지스터용 반도체 패턴(42)은 데이터선부(62, 64, 65, 66)와는 동일하되, 소스 전극(65)과 드레인 전극(66)의 사이에 위치하는 박막 트랜지스터의 채널로 정의되는 영역을 더 포함한다.
이러한 데이터 배선(62, 64, 65, 66, 68), 저항성 접촉층(55, 56, 58) 및 반도체 패턴(42, 48)은 하나의 마스크만을 사용하여 형성할 수 있다. 이를 도 9a 내지 도 12b를 참조하여 자세히 설명한다.
우선, 도 9a 및 도 9b에 도시한 바와 같이, 게이트 배선(22, 24, 26, 28)을 포함하는 노출된 전면에 질화 규소로 이루어진 게이트 절연막(30), 반도체층(40), 불순물이 도핑된 반도체층(50)을 화학 기상 증착법을 이용하여 연속 증착한다. 그리고, 계속해서, 하부 금속층(601)과 그 위에 상부 금속층(602)을 증착하고, 그 위에 감광막을 도포한다.
이어, 마스크를 통하여 감광막에 빛을 조사한 후, 현상하여 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114)은 데이터 배선 부분(A)에 위치한 감광막의 제1 부분(112)이 박막 트랜지스터의 채널부(C), 즉 소스 전극(65)과 드레인 전극(66) 사이에 위치한 감광막의 제2 부분(114)보다 두껍게 되도록 형성하며, 기타 부분(B)은 잔류하지 않도록 형성된다. 감광막의 제2 부분(114)의 감광막의 제1 부분(112)의 두께의 비는 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제2 부분(114)의 두께를 제 1 부분(112) 두께의 1/2 이하로 하는 것이 바람직하다.
이와 같이, 부분적으로 다른 두께를 가지는 감광막 패턴은 부분적으로 다른 투과율을 가지는 하나의 마스크를 사용하여 형성한다. 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴, 혹은 반투명막이 있는 마스크를 사용한다. 이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분(C)에서는 고분자들이 완전히 분해되며, 슬릿 패턴이나 반투명막에 대응되는 부분(B)에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차광막으로 가려진 부분(A)에서는 고분자가 거의 분해되지 않는다. 이때, 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한다.
이와 같이 선택 노광된 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막이 남는다.
다음, 도 10a 및 도 10b에 도시한 바와 같이, 감광막 패턴(112, 114)을 마스크로하여 기타 부분(B)의 노출되어 있는 알루미늄 계열의 상부 도전층(602)과 하부 도전층(601)을 제거하여 그 하부의 불순물이 도핑된 반도체층(50)을 노출시킨다.
이렇게 하면, 채널부(C) 및 데이터 배선부(A)에 있는 도전체 패턴(67, 68)만이 남고, 기타 부분(B)의 도전층은 제거되어 그 하부에 위치하는 불순물이 도핑된 반도체층(50)이 드러난다. 도전체 패턴(68)은 유지 축전기용 도전체 패턴이고, 도전체 패턴(67)은 소스 전극(65)과 드레인 전극(66)이 아직 분리되지 않아 일체인 상태로 존재하는 데이터 배선 금속층이다.
다음, 도 11a 및 도 11b에 도시한 바와 같이, 기타 부분(B)의 노출된 불순물이 도핑된 반도체층(50) 및 그 하부의 반도체층(40)을 감광막의 제 2 부분(114)과 함께 건식 식각 방법으로 동시에 제거한다. 이 때의 식각은 감광막 패턴(112, 114)과 불순물이 도핑된 반도체층(50) 및 반도체층(40)이 동시에 식각되며 게이트 절연막(30)은 식각되지 않는 조건하에서 행하여야 하며, 특히 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF6과 HCl의 혼합 기체나, SF6과 O2의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다.
감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 동일한 경우, 감광막의 제 2 부분(114)의 두께는 반도체층(40)과 불순물이 도핑된 반도체층(50)의 두께를 합한 것과 같거나 그보다 작아야 한다.
이렇게 하면, 채널부(C)에 위치한 감광막의 제 2 부분(114)이 제거되어 채널부(C)의 도전체 패턴(67)이 드러나고, 기타 부분(B)의 불순물이 도핑된 반도체층(50) 및 반도체층(40)은 제거되어 그 하부의 게이트 절연막(30)이 드러난다. 한편, 데이터 배선부(A)의 감광막의 제 1 부분(112) 역시 식각되므로 두께가 얇아진다.
이 단계에서 박막 트랜지스터용 반도체 패턴(42)과 유지 축전기용 반도체 패턴(48)을 포함하는 반도체 패턴(42, 48)이 완성된다.
그리고, 박막 트랜지스터용 반도체 패턴(42) 위에는 저항성 접촉층(57)이 반도체 패턴(42)과 동일한 패턴으로 형성되어 있고, 유지 축전기용 반도체 패턴(48) 위에도 저항성 접촉층(58)이 반도체 패턴(48)과 동일한 패턴으로 형성되어 있다.
이어, 애싱(ashing)을 통하여 채널부(C)의 도전체 패턴(67) 표면에 남아 있는 감광막의 제 2 부분의 잔류물을 제거하여 한다.
다음, 도 12a 및 12b에 도시한 바와 같이, 남아 있는 감광막 패턴의 제 1 부분(112)을 마스크로하여 채널부(C)에 위치하는 이중층의 도전체 패턴(67) 및 그 하부의 저항성 접촉층 패턴(57) 부분을 식각하여 제거한다.
이때, 반도체 패턴(42)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제1 부분(112)도 어느 정도의 두께로 식각된다. 이때의 식각은 게이트 절연막(30)이 식각되지 않는 조건으로 행하여야 하며, 감광막 패턴의 제1 부분(112)이 식각되어 그 하부의 데이터 배선(62, 64, 65, 66, 68)이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다.
이렇게 하면, 도전체 패턴(67)에서 소스 전극(65)과 드레인 전극(66)이 분리되어 데이터선(62), 소스 전극(65) 및 드레인 전극(66)이 완성되고, 그 하부의 접촉층 패턴(55, 56, 58)이 완성된다.
마지막으로 데이터 배선부(A)에 남아 있는 감광막 패턴의 제1 부분(112)을 에싱 작업에 의하여 제거하면, 도 8b 및 도 8c에 보인 바와 같은 단면 구조를 얻을 수 있다.
다음, 도 13a, 도 13b 및 도 13c에 도시한 바와 같이, 데이터 배선(62, 64, 65, 66, 68) 위에 네거티브형 감광성 수지를 두껍게 도포하여 보호막(70)을 형성한다. 이 때, 보호막(70)은 네거티브형 감광제가 함유되어 있는 아크릴 계열을 SOG 법으로 도포하여 형성할 수 있다.
이어, 보호막(70)에 드레인 전극(66), 데이터 패드(64) 및 유지 축전기용 도전체 패턴(68)의 상부 배선층(602)을 드러내는 접촉 구멍(72, 76, 78)을 형성하고 동시에, 보호막(70)과 게이트 절연막(30)에 게이트 패드(24)를 드러내는 접촉 구멍(74)을 형성한다.
본 발명에서의 보호막(70)은 감광제가 함유되어 있기 때문에 별도의 감광막 패턴을 형성하지 않고, 보호막(70)에 직접 노광 및 현상 작업을 진행하여 패턴을 형성할 수 있다. 보호막(70)을 선택적으로 노광하고 현상한 후에는, 접촉 구멍(72, 74, 78)을 통하여 드레인 전극(66), 데이터 패드(64) 및 유지 축전기용 도전체 패턴(68)이 드러난다. 보호막(70)을 현상하는 과정에서, NaOH base 현상액이나 KOH base 현상액을 사용할 수 있는데, 이와 같은 금속 이온을 함유하는 현상액을 사용하여 보호막(70)을 패터닝하여도 박막 트랜지스터의 전기적 특성은 변함이 없다.
이어, 접촉 구멍(76)을 통하여 드러난 게이트 절연막(30) 부분을 식각하면, 게이트 패드(24)가 드러난다.
화소 전극(82)을 ITO로 형성하는 경우에는 접촉 구멍(72, 74, 76, 78)을 통하여 드러난 알루미늄층(202, 602) 부분을 식각하여 제거하고 하부 금속층(201, 601)을 드러내는 것이 바람직하다.
이어, 다시, 도 4, 도 5 및 도 6에 도시한 바와 같이, ITO 또는 IZO 따위로 이루어진 투명 물질층을 증착하고 마스크를 이용하는 사진 식각 공정을 통하여 드레인 전극(66) 및 유지 축전기용 도전체 패턴(68)과 연결되는 화소 전극(82), 게이트 패드(24) 및 데이터 패드(64)에 각각 연결되는 보조 게이트 패드(84) 및 보조 데이터 패드(86)를 형성한다.
상술한 바와 같이, 4개의 마스크를 사용하여 제조되는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판은 네거티브형 감광성 수지와 같은 유기 절연 물질을사용하여 보호막(70)을 형성함으로써, 기판의 광투과율을 높일 수 있고, 고휘도를 확보할 수 있다.
도 14는 본 발명의 제 2 실시예에 따른 박막 트랜지스터 기판의 배치도를 나타낸 것이고, 도 15는 도 14에 보인 절단선 ⅩⅤ-ⅩⅤ'을 따라 나타낸 박막 트랜지스터 기판의 단면도를 나타낸 것이다.
절연 기판(10) 위에 크롬 또는 크롬 합금과 같은 크롬 계열, 몰리브덴 또는 몰리브덴 합금과 같은 몰리브덴 계열, 질화 크롬 또는 질화 몰리브덴 따위의 도전 물질로 이루어진 500∼1500Å 두께의 하부 금속층(201) 위에 저저항 특성이 있는 알루미늄 또는 알루미늄 합금과 같은 알루미늄 계열로 이루어진 1500∼2500Å 두께의 상부 금속층(202)으로 구성된 이중층 구조의 게이트 배선(22, 24, 26)이 형성되어 있다. 이 때, 게이트 배선(22, 24, 26)은 이중층 구조 이외에 단일막 또는 삼중층 이상의 구조로도 형성될 수 있다.
게이트 배선(22, 24, 26)은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22), 게이트 패드(24) 및 게이트 전극(26)을 포함한다.
절연 기판(10) 위에는 질화 규소 또는 산화 규소와 같은 절연 물질로 이루어진 1500∼4000Å 두께의 게이트 절연막(30)이 게이트 배선(22, 24, 26)을 덮고 있다.
게이트 절연막(30) 위에는 게이트 전극(26)에 중첩되는 비정질 규소와 같은 반도체 물질로 이루어진 800∼1500Å 두께의 반도체 패턴(42)이 형성되어 있으며, 반도체 패턴(42) 위에는 n형 불순물이 고농도로 도핑되어 있는 비정질 규소와 같은불순물이 도핑된 반도체 물질로 이루어진 500∼800Å 두께의 저항성 접촉층(ohmic contact layer)(55, 56)이 형성되어 있다.
저항성 접촉층(55, 56)과 게이트 절연막(30) 위에는 크롬 또는 크롬 합금과 같은 크롬 계열, 몰리브덴 또는 몰리브덴 합금과 같은 몰리브덴 계열, 질화 크롬 또는 질화 몰리브덴 따위의 도전 물질로 이루어진 500∼1500Å 두께의 하부 금속층(601) 위에 저저항 특성이 있는 알루미늄 또는 알루미늄 합금과 같은 알루미늄 계열로 이루어진 1500∼2500Å 두께의 상부 금속층(602)으로 구성된 이중층 구조의 데이터 배선(62, 64, 65, 66)이 형성되어 있다. 데이터 배선(62, 64, 65, 66) 역시, 게이트 배선(22, 24, 26)과 같이 단일막 또는 삼중층으로 형성될 수 있다.
데이터 배선(62, 64, 65, 66)은 세로 방향으로 형성되어 있는 데이터선(62), 데이터 패드(64), 데이터선(62)에서 돌출되어 하나의 저항성 접촉층(55)에 접촉되어 박막 트랜지스터의 일부를 구성하는 소스 전극(65)과 소스 전극(65)에 대응되어 다른 하나의 저항성 접촉층(56)에 접촉되어 박막 트랜지스터의 일부를 구성하는 드레인 전극(66)을 포함한다.
데이터 배선(62, 64, 65, 66)을 포함하는 기판의 노출된 전면에는 네거티브형 감광성 수지로 이루어진 2.5∼3.0㎛ 두께의 보호막(70)이 형성되어 있다. 네거티브형 감광성 수지는 아크릴 계열, BCC(BenzoCycloButane) 및 polyimide와 같은 수지에 네거티브형 감광제를 혼입시켜 제조한다.
이와 같이, 보호막(70)을 네거티브형 감광성 수지로 형성할 경우, 포지티브형 감광성 수지로 형성하는 경우보다 광투과율을 높일 수 있어서, 고휘도를 달성할 수 있다. 또한, 보호막의 투과율을 높이기 위한 전면 노광 작업을 생략할 수 있다.
보호막(70)에는 드레인 전극(66)의 상부 도전층(602)을 드러내는 접촉 구멍(72), 데이터 패드(64)의 상부 도전층(602)을 드러내는 접촉 구멍(76) 및 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(74)이 형성되어 있다.
보호막(70) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 IZO 계열로 형성될 수 있으며, 접촉 구멍(72)을 통하여 드레인 전극(66)과 전기적으로 연결되어 화상 신호를 전달받는다.
화소 전극(82)과 데이터선(62)의 사이에는 네거티브형 감광성 수지와 같이 유전율이 낮은 유기 절연 물질로 이루어진 보호막(70)이 두껍게 형성되어 있다. 그래서, 화소 전극(82)과 데이터선(62)이 중첩함으로 야기되는 기생 용량이 충분히 작다. 따라서, 화소 전극(82)이 데이터선(62)에 중첩하는 것이 가능하며, 그에 따라 화소 전극(82)과 데이터선(62)의 사이의 빛새는 영역을 가려주는 블랙 매트릭스의 폭을 줄일 수 있어서, 개구율을 높일 수 있는 장점이 있다.
게이트 패드(24) 및 데이터 패드(64) 위에는 접촉 구멍(74, 76)을 통하여 이들과 각각 연결되는 IZO 계열로 이루어진 보조 게이트 패드(84) 및 보조 데이터 패드(86)가 형성되어 있다.
여기서, 화소 전극(82), 보조 게이트 패드(84) 및 보조 데이터 패드(86)는 ITO 계열로도 형성될 수 있는데, 이 경우에는 ITO 계열이 ITO 계열과 접촉 특성이 불량한 금속층과 접촉되지 않도록 하는 것이 바람직하다. 즉, 드레인 전극(66), 게이트 패드(24) 및 데이터 패드(64)를 드러내는 접촉 구멍(72, 74, 76)을 통하여 드러난 알루미늄으로 이루어진 상부 금속층(202, 602)을 제거하거나, 알루미늄으로 이루어진 금속층(202, 602)을 이중층 배선 구조에서 하부에 위치하도록 형성한다.
그러면, 본 발명의 제 2 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 앞서의 도 14 및 도 15와 도 16a 내지 도 22b를 참고로 하여 상세히 설명한다.
우선, 도 16a 및 도 16b에 보인 바와 같이, 기판(10) 위에 하부 금속층(201)을 증착하고, 그 위에 알루미늄 계열로 이루어진 상부 금속층(202)을 적층한다. 이어, 마스크를 이용한 사진 식각 공정으로 이 두 금속층(201, 202)을 식각하여, 기판(10) 위에 이중층 구조의 게이트 배선(22, 24, 26)을 형성한다. 게이트 배선(22, 24, 26)은 게이트선(22), 게이트 패드(24) 및 게이트 전극(26)을 포함한다.
다음, 도 17a 및 도 17b에 보인 바와 같이, 게이트 절연막(30), 반도체층, 불순물이 도핑된 반도체층을 순차적으로 적층한다. 이어, 마스크를 이용한 사진 식각 공정으로 불순물이 도핑된 반도체층과 반도체층을 식각하여 섬 모양의 반도체 패턴(42)과 저항성 접촉층(52)을 형성한다.
다음, 도 18a 및 도 18b에 보인 바와 같이, 하부 금속층(601)을 증착하고,그 위에 알루미늄 계열로 이루어진 상부 금속층(602)을 적층한다. 이어, 마스크를 이용한 사진 식각 공정으로 두 금속층(601, 602)을 식각하여 데이터 배선(62, 64, 65, 66)을 형성한다. 데이터 배선(62, 64, 65, 66)은 데이터선(62), 데이터 패드(64), 소스 전극(65) 및 드레인 전극(66)을 포함한다.
이어, 소스 전극(65)과 드레인 전극(66)을 마스크로 하여 일체형으로 있는 섬 모양의 저항성 접촉층(52)을 식각하여 소스 전극(65)에 접촉되는 저항성 접촉층(55) 및 드레인 전극(66)에 접촉되는 저항성 접촉층(56)으로 분리한다.
다음, 도 19a 및 도 19b에 도시한 바와 같이, 데이터 배선(62, 64, 65, 66) 위에 네거티브형 감광성 수지를 두껍게 도포하여 보호막(70)을 형성한다. 이 때, 보호막(70)은 네거티브형 감광제가 함유되어 있는 아크릴 계열을 SOG 법으로 도포하여 형성할 수 있다.
이어, 보호막(70)에 드레인 전극(66) 및 데이터 패드(64)의 상부 배선층(602)인 알루미늄 계열의 배선층을 드러내는 접촉 구멍(72, 76)을 형성하고 동시에, 보호막(70)과 게이트 절연막(30)에 게이트 패드(24)를 드러내는 접촉 구멍(74)을 형성한다.
보호막(70)은 감광제가 함유되어 있기 때문에 별도의 감광막 패턴을 형성하지 않고, 보호막(70)에 직접 노광 및 현상 작업을 진행하여 패턴을 형성할 수 있다. 이와 같이 보호막(70)을 선택적으로 노광하고 현상한 후, 접촉 구멍(72, 76)을 통하여 드레인 전극(66) 및 데이터 패드(64)가 드러난다. 보호막(70)을 현상하는 과정에서, NaOH base 현상액이나 KOH base 현상액을 사용할 수 있는데, 이와 같은 금속 이온을 함유하는 현상액을 사용하여 보호막(70)을 패터닝하여도 박막 트랜지스터의 전기적 특성은 변함이 없다.
이어, 접촉 구멍(74)을 통하여 드러난 게이트 절연막(30) 부분을 식각하면, 게이트 패드(24)가 드러난다.
화소 전극(82)을 ITO로 형성하는 경우에는 접촉 구멍(72, 74, 76)을 통하여 드러난 알루미늄층(202, 602) 부분을 식각하고 제거하여 하부 금속층(201, 601)을 드러내는 작업을 계속해서 진행할 수 있다.
다음, 다시, 도 14 및 도 15에 도시한 바와 같이, ITO 또는 ITO로 이루어진 투명 물질층을 증착하고 마스크를 사용하는 사진 식각 공정을 통하여 드레인 전극(66)에 연결되는 화소 전극(82), 게이트 패드(24) 및 데이터 패드(64)에 각각 연결되는 보조 게이트 패드(84) 및 보조 데이터 패드(86)를 형성한다.
상술한 바와 같이, 5개의 마스크를 사용하여 제조되는 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판에서는, 네거티브형 감광성 수지와 같은 유기 절연 물질을 사용하여 보호막(70)을 형성함으로써, 기판의 광투과율을 높일 수 있고, 고휘도를 확보할 수 있다.
도 20은 본 발명의 제 3 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 21은 도 20에 도시한 박막 트랜지스터 기판을 절단선 ⅩⅩⅠ-ⅩⅩⅠ'을 따라 나타낸 단면도이다. 도면은 박막 트랜지스터 등이 형성되어 있는 하부 기판과 공통 전극 등이 형성되어 있는 상부 기판을 함께 보여 주고 있다.
하부 기판을 설명하면 다음과 같다.
절연 기판(100) 위에 알루미늄 또는 알루미늄 합금과 같은 알루미늄 계열로 이루어진 하부 금속층과 크롬 또는 몰리브덴 또는 몰리브덴 합금 또는 질화 크롬 또는 질화 몰리브덴 등으로 이루어진 상부 금속층의 이중층 구조를 가지는 데이터 배선(21, 23, 25)이 형성되어 있다.
데이터 배선(21, 23, 25)은 세로 방향으로 뻗어 있는 데이터선(21), 데이터선(21)의 끝에 연결되어 있어 외부로부터 화상 신호를 전달받아 데이터선(21)으로 전달하는 데이터 패드(25) 및 데이터선(21)에서 돌출되어 기판(100)의 하부로부터 후술되는 박막 트랜지스터의 반도체 패턴(71)으로 입사하는 빛을 차단하는 광차단부(23)를 포함한다. 여기서, 광차단부(23)는 누설되는 빛을 차단하는 블랙 매트릭스의 기능도 함께 가지며, 데이터선(21)과 분리하여 단절된 배선으로 형성할 수 있다.
여기서는, 이후에 형성되는 화소 배선(110, 111, 112, 113, 115)이 ITO(indium tin oxide)인 것을 고려하여 하부 금속층을 저항이 작은 물질 알루미늄 또는 알루미늄 합금 또는 구리(Cu)로 형성하고, 상부 금속층을 다른 물질과의 접촉 특성이 좋은 물질인 크롬 등으로 형성하였지만, 화소 배선(110, 111, 112, 113, 115)이 IZO(indium zinc oxide)인 경우에는 알루미늄 또는 알루미늄 합금의 단일막으로 만드는 것이 바람직하며, 구리가 IZO 및 ITO와의 접촉 특성이 우수한 경우에는 구리의 단일막으로 형성하는 것이 바람직하다.
절연 기판(100)의 상부의 화소 영역에는 가장자리 부분이 데이터선(21)을 덮는 적(R), 녹(G), 청(B)의 컬러 필터(31, 32, 33)가 각각 형성되어 있다. 여기서,컬러 필터(31, 32, 33)는 가장자리 부분이 데이터선(21)에 중첩되어 있다.
데이터 배선(21, 23, 25) 및 컬러 필터(31, 32, 33)를 포함하는 기판의 노출된 전면에는 네거티브형 감광성 수지로 이루어진 2.5∼3.0㎛ 두께의 유기 절연막(41)이 형성되어 있다. 네거티브형 감광성 수지는 아크릴 계열, BCC(BenzoCycloButane) 및 polyimide와 같은 수지에 네거티브형 감광제를 혼입시켜 제조한다.
이와 같이, 유기 절연막(41)을 네거티브형 감광성 수지로 형성할 경우, 포지티브형 감광성 수지로 형성하는 경우보다 광투과율을 높일 수 있어서, 고휘도를 달성할 수 있다. 또한, 유기 절연막의 투과율을 높이기 위한 전면 노광 작업을 생략할 수 있다.
유기 절연막(41) 상부에는 알루미늄 또는 알루미늄 합금과 같은 알루미늄 계열로 이루어진 하부 금속층과 크롬 또는 몰리브덴 또는 몰리브덴 합금 또는 질화 크롬 또는 질화 몰리브덴 등으로 이루어진 상부 금속층의 이중층 구조를 가지는 게이트 배선(50, 52, 54)이 형성되어 있다.
게이트 배선(50, 52, 54)은 가로 방향으로 뻗어 데이터선(21)과 교차하여 단위 화소를 정의하는 게이트선(50), 게이트선(50)의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받아 게이트선(50)으로 전달하는 게이트 패드(52) 및 게이트선(50)의 일부인 박막 트랜지스터의 게이트 전극(54)을 포함한다.
여기서, 게이트선(50)은 후술할 화소 전극(110)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(110)과게이트선(50)의 중첩으로 발생하는 유지 용량이 충분하지 않을 경우 유지 용량용 공통 전극을 형성할 수도 있다.
게이트 배선(50, 52, 54) 및 유기 절연막(41) 위에는 질화 규소 따위로 이루어진 게이트 절연막(60)이 형성되어 있다. 이 때, 게이트 절연막(60)은 기판 하부에 형성된 컬러 필터(31, 32, 33)의 고온에 의한 손상을 방지하기 위하여 저온으로 증착되는 것이 유리하다. 게이트 절연막(60)을 통상의 방법인 고온 증착으로 형성하는 경우에는 컬러 필터(31, 32, 33)를 고온에서도 색특성이 변하지 않는 내열성이 강한 물질로 형성되게 하는 것이 유리하다.
그리고, 게이트 절연막(60)에는 게이트 패드(52)를 드러내는 접촉 구멍(62), 유기 절연막(41)과 함께 데이터선(21) 및 데이터 패드(25)를 각각 드러내는 접촉 구멍(61, 63)이 각각 형성되어 있다.
게이트 전극(54) 상부의 게이트 절연막(60) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)와 같은 반도체 물질로 이루어진 반도체 패턴(71)이 섬 모양으로 형성되어 있다. 반도체 패턴(71) 위에는 n형 불순물이 고농도로 도핑되어 있는 비정질 규소와 같이 불순물이 도핑된 반도체 물질로 이루어진 저항성 접촉층(ohmic contact layer)(81, 83)이 형성되어 있다.
접촉층(81, 83) 위에는 ITO 또는 IZO로 이루어진 소스 및 드레인 전극(112, 111)이 각각 형성되어 있다. 소스 전극(112)은 게이트 절연막(60) 및 유기 절연막(41)에 형성되어 있는 접촉 구멍(61)을 통하여 데이터선(21)에 연결되어 있다. 드레인 전극(111)에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(110)이 연결되어 있다. 화소 전극(110)은 ITO 또는 IZO와 같은 투명한 도전 물질로 만들어지며, 드레인 전극(111)과 일체로 형성되어있다.
화소 전극(110)과 데이터선(21)의 사이에는 네거티브형 감광성 수지와 같이 유전율이 낮은 유기 절연 물질로 이루어진 유기 절연막(41)이 두껍게 형성되어 있다. 그래서, 화소 전극(110)과 데이터선(21)이 중첩함으로 야기되는 기생 용량이 충분히 작다. 따라서, 화소 전극(110)이 데이터선(21)에 중첩하는 것이 가능하며, 그에 따라 화소 전극(110)과 데이터선(21)의 사이의 빛새는 영역을 가려주는 블랙 매트릭스의 폭을 줄일 수 있어서, 개구율을 높일 수 있는 장점이 있다.
또한, 화소 전극(110)과 동일한 층에는 접촉 구멍(62, 63)을 통하여 게이트 패드(52) 및 데이터 패드(25)에 각각 연결되어 있는 보조 게이트 패드(113) 및 보조 데이터 패드(115)가 형성되어 있다.
소스 전극(112) 및 드레인 전극(111)의 상부에는 반도체 패턴(71)을 보호하는 보호막 패턴(120)이 형성되어 있으며, 그 상부에는 광 흡수가 우수한 짙은 색을 가지는 유색 유기막(130)이 형성되어 있다. 이때, 유색 유기막(130)은 박막 트랜지스터의 반도체 패턴(71)으로 입사하는 빛을 차단하는 역할을 하고, 유색 유기막(130)의 높이를 조절하여 하부 절연 기판(100)과 이와 마주하는 상부 절연 기판(200) 사이의 간격을 유지하는 기능을 가지는 간격 유지재로 사용된다. 여기서, 보호막 패턴(120)과 유색 유기막(130)은 게이트선(50)과 데이터선(21)을 따라 형성될 수있는데, 이 경우에는 게이트선(50)과 데이터선(21) 주위에서 누설되는 빛을 차단하는 역할을 하는 블랙 매트릭스의 기능도 가진다.
이 때, 유색 유기막(130)이 화소 전극(110) 및 게이트선(50) 사이의 틈을 가려줄 수 있도록 패터닝되는 경우에는 상부 기판에 광차단을 위한 별도의 블랙 매트릭스를 설계할 필요가 없는 장점이 있다.
이를 도 22를 참조하여 설명한다.
도 22에 보인 바와 같이, 게이트선(50)과 화소 전극(110)이 소정의 간격을 두고 형성되는 경우에는, 화소 전극(110)과 게이트선(50) 사이의 빛이 새는 부분을 가려줄 필요가 있다. 이를 위하여, 컬러 필터(31, 32, 33)의 하부에 형성된 데이터선(21)의 일부를 게이트선(50) 방향으로 돌출되도록 연장하되, 게이트선(50)과 화소 전극(110) 사이의 틈을 가려줄 수 있도록 형성한다. 이 때, 데이타선(21)으로 가려줄 수 없는 부분 즉, 서로 이웃하는 두 데이타선(21)의 틈은 유색 유기막(130)이 가려준다.
한 편, 도면에는 표시하지 않았지만, 게이트 배선(50, 52, 54)과 동일한 층에는 게이트 배선(50, 52, 54)형성용 물질로 화면 표시부의 가장자리 둘레에서 누설되는 빛을 차단하기 위한 블랙 매트릭스의 세로부가 형성되고, 데이터 배선(21, 23, 25)과 동일한 층에는 데이터 배선(21, 23, 25) 형성용 금속 물질로 화면 표시부의 가장자리 둘레에서 누설되는 빛을 차단하기 위한 블랙 매트릭스의 가로부가 형성될 수 있다.
이와 같이, 게이트 배선(50, 52, 54) 및 데이터 배선(21, 23, 25)을 형성하는 물질로 화면 표시부의 가장자리 둘레에서 누설되는 빛을 차단하기 위한 블랙 매트릭스의 가로부 및 세로부를 형성하고, 데이터 배선(21, 23, 25)으로 게이트선(50)과 화소 전극(110) 사이의 빛 새는 영역을 가리고, 유색 유기막(130)으로 이웃하는 두 데이타 배선(50) 사이의 빛 새는 영역을 가리도록 하는 경우에, 데이타 배선, 게이트 배선 및 간격 유지재가 박막 트랜지스터 기판에서 빛이 누설되는 모든 영역을 가려줄 수 있어서, 상부 기판에 별도의 블랙 매트릭스가 형성될 필요가 없다. 따라서, 상부 기판과 하부 기판의 정렬 오차를 고려하지 않아도 되므로 개구율을 향상시킬 수 있다. 또한, 데이터선(21)과 화소 전극(110) 사이에는 게이트 절연막(60) 및 낮은 유전율을 가지는 유기 절연막(40)이 형성되어 있어, 이들 사이에서 발생하는 커플링 용량을 최소화할 수 있어 표시 장치의 특성을 향상시킬 수 있는 동시에 이들 사이에 간격을 둘 필요가 없으므로 개구율을 최대한 확보할 수 있다.
그러면, 이러한 본 발명의 제 3 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 도 23a 내지 도 28b를 참조하여 상세히 설명한다.
먼저, 도 23a 및 도 23b에 도시한 바와 같이, 알루미늄 계열로 이루어진 하부 금속층을 증착하고, 그 위에 ITO와 접촉 특성이 우수한 도전 물질로 이루어진 상부 금속층을 증착한다.
이어, 마스크를 이용한 사진 식각 공정으로 두 금속층을 식각하여 절연 기판(100) 위에 하부 금속층과 상부 금속층의 이중층 구조로 이루어지는 데이터선(21), 데이터 패드(25) 및 광차단부(23)를 포함하는 데이터 배선(21, 23, 25)을 형성한다.
다음, 적(R), 녹(G), 청(B)의 안료를 포함하는 감광성 물질을 차례로 도포하고 마스크를 이용한 사진 공정으로 노광하고 현상하여 적(R), 녹(G), 청(B)의 컬러 필터(31, 32, 33)를 차례로 형성한다. 이 때, 적(R), 녹(G), 청(B)의 컬러 필터(31, 32, 33)는 세 장의 마스크를 사용하여 형성하지만, 제조 비용을 줄이기 위하여 하나의 마스크를 이동하면서 이용하여 형성할 수도 있다. 또한, 레이저(laser) 전사법이나 프린트(print)법을 이용하면 마스크를 사용하지 않고 형성할 수도 있어, 제조 비용을 최소화할 수도 있다. 이때, 적(R), 녹(G), 청(B)의 컬러 필터(31, 32, 33)의 가장자리는 데이터선(21)과 중첩되도록 형성하는 것이 바람직하다.
다음, 도 24a 및 도 24b에 도시한 바와 같이, 데이터 배선(21, 23, 25) 및 컬러 필터(31, 32, 33) 위에 네거티브형 감광성 수지를 두껍게 도포하여 유기 절연막(41)을 형성한다. 이 때, 유기 절연막(41)은 네거티브형 감광제가 함유되어 있는 아크릴 계열을 SOG 법으로 도포하여 형성할 수 있다.
본 발명에서의 유기 절연막(41)은 네거티브형 감광제가 함유되어 있기 때문에 포지티브형 감광제를 함유하는 포지티브형 감광성 수지보다 낮은 흡광도를 가지게 되어 기판 하부로부터 들어오는 빛의 투과율을 높일 수 있다.
이어, 상부 금속층을 증착하고, 그 위에 알루미늄 계열로 이루어진 상부 금속층을 증착한 후, 마스크를 이용한 사진 식각 공정으로 식각하여 이중층 구조의 게이트선(50), 게이트 패드(52) 및 게이트 전극(51)을 포함하는 게이트 배선(50, 52, 54)을 형성한다.
다음, 도 25에 도시한 바와 같이, 게이트 배선(50, 52, 54) 및 유기 절연막(41) 위에 질화 규소 따위로 이루어진 게이트 절연막(60), 반도체층(70) 및 불순물이 도핑된 반도체층(80)을 연속적으로 증착한다.
다음, 도 26a 및 26b에 도시한 바와 같이, 게이트 절연막(60), 반도체층(70), 불순물이 도핑된 반도체층(80)을 마스크를 이용한 사진 공정으로 식각하여 섬 모양의 반도체층(71) 및 저항성 접촉층(81)을 형성하고 동시에, 게이트 절연막(60)과 유기 절연막(41)에 데이터선(21), 게이트 패드(52) 및 데이터 패드(25)를 드러내는 접촉 구멍(61, 62, 63)을 각각 형성한다.
이를 하나의 마스크를 이용한 사진 식각 공정으로 형성하기 위해서는 부분적으로 다른 두께를 가지는 감광막 패턴을 식각 마스크로 사용해야 한다. 이에 대하여 도 27을 통하여 상세하게 설명하기로 한다.
도 27에 도시한 바와 같이, 불순물이 도핑된 반도체층(80)의 상부에 감광막을 1 μm 내지 2 μm의 두께로 도포한 후, 마스크를 이용한 사진 공정을 통하여 감광막에 빛을 조사한 후, 현상하여 감광막 패턴(312, 314)을 형성한다.
이때, 감광막 패턴(312, 314) 중에서 게이트 전극(54)의 상부에 위치한 감광막의 제1 부분(312)은 나머지 제2 부분(314)보다 얇게 형성하며, 데이터선(21), 데이터 패드(25) 및 게이트 패드(52)의 일부 즉, 접촉 구멍이 형성될 부분 위에는 감광막이 존재하지 않도록 한다. 이 때, 제 2 부분(314)의 두께를 제 1 부분(312)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다.
이와 같이, 부분적으로 다른 두께를 가지는 감광막 패턴(312, 314)은 부분적으로 다른 투과율을 가지는 하나의 마스크를 사용하여 형성한다. 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴, 혹은 반투명막이 있는 마스크를 사용한다. 이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이러한 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분(C)에서는 고분자들이 완전히 분해되며, 슬릿 패턴이나 반투명막에 대응되는 부분(B)에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차광막으로 가려진 부분(A)에서는 고분자가 거의 분해되지 않는다. 이어 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분(A)만이 남고, 빛이 적게 조사된 부분(B)에는 빛에 전혀 조사되지 않은 부분(A)보다 얇은 두께의 감광막이 남길 수 있다. 이때, 노광 시간을 길게 하면 모든 분자들이 분해되므로, 그렇게 되지 않도록 주의한다.
다음, 이러한 감광막 패턴(312, 314)을 식각 마스크로 사용하여 불순물이 도핑된 반도체층(80), 반도체층(70) 및 게이트 절연막(60)을 식각하여 게이트 패드(52)를 드러내는 접촉 구멍(62)을 완성하고, C 영역에 대응하는 부분의 유기 절연막(41)을 드러낸다. 계속해서, 감광막 패턴(312, 314)을 식각 마스크로 사용하여 C 영역에 대응하는 부분에서 드러난 유기 절연막(41)을 제거하여 데이터선(21) 및 데이터 패드(25)를 드러내는 접촉 구멍(61, 63)을 완성한다.
이어, 감광막을 소정의 두께 즉, 감광막의 제 2 부분(314)이 완전히 제거할 수 있을 정도의 두께로 제거한다. 이 과정에서, 감광막의 제 1 부분(312)만이 불순물이 도핑된 반도체층(80) 위에 얇게 남겨진다. 여기서, 제 2 부분(314)의 감광막 찌꺼기를 완전히 제거하기 위하여 산소를 이용한 애싱 공정을 추가할 수도 있다.
이어, 남아 있는 감광막 패턴의 제 1 부분(312)을 식각 마스크로 사용하여 불순물이 도핑된 반도체층(80) 및 그 하부의 반도체층(70)을 식각하여 제거하면, 게이트 절연막(60) 위에 섬 모양으로 이루어지는 반도체층(71) 및 불순물이 도핑된 반도체층(81) 즉, 반도체 패턴(71)과 저항성 접촉층(81)을 형성할 수 있다.
마지막으로 남아 있는 감광막의 제 1 부분(312)을 제거하면, 도 26b에 보인 바와 같은 단면 구조를 얻을 수 있다.
다음, 도 28a 및 도 28b에 도시한 바와 같이, ITO층을 증착하고 사진 식각 하여 접촉 구멍 (61)을 통하여 데이터선(21)에 연결되는 소스 전극(112), 드레인 전극(111), 드레인 전극(111)에 연결되는 화소 전극(110), 접촉 구멍(62)을 통하여 게이트 패드(52)에 연결되는 보조 게이트 패드(113) 및 접촉 구멍(63)을 통하여 데이터 패드(25)에 연결되는 보조 데이터 패드(115)를 형성한다. 이때, ITO 대신 IZO를 사용할 수도 있다.
이어, 소스 전극(112)과 드레인 전극(111)을 마스크로 사용하여, 섬모양의 저항성 접촉층(81)을 식각하여 소스 전극(112)에 접촉되는 저항성 접촉층(81) 및 드레인 전극(113)에 접촉되는 저항성 접촉층(83)으로 분리한다.
다음, 다시, 도 20 및 도 21에 보인 바와 같이, 질화 규소나 산화 규소 등의 절연 물질과 검은색 안료를 포함하는 감광성 유기 물질 등의 절연 물질을 차례로 적층하고 마스크를 이용한 사진 공정으로 노광 및 현상하여 유색 유기막(130)을 형성하고, 이를 식각 마스크로 사용하여 그 하부의 절연 물질을 식각하여 보호막(120)을 형성한다. 이때, 유색 유기막(130)은 박막 트랜지스터로 입사하는 빛을 차단하며, 게이트 배선 또는 데이터 배선의 상부에 형성하여 배선의 주위에서 누설되는 빛을 차단하는 기능을 부여할 수도 있다. 또한, 유기막(130)의 높이를 조절하여 간격 유지재로 사용할 수도 있다.
한편, 상부 기판(201)은, 상부 절연 기판(200)의 상부에 ITO 또는 IZO의 투명한 도전 물질을 적층하여 공통 전극(210)을 형성한다.
상술한 바와 같이, 컬러 필터 위에 박막 트랜지스터가 형성되는 본 발명의 제 3 실시예에 따른 박막 트랜지스터 기판에서는, 네거티브형 감광성 수지로 유기 절연막을 형성함으로써, 기판의 광투과율을 높일 수 있고, 고휘도를 확보할 수 있다.
도 29는 본 발명의 제4 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 30은 도 29에 도시한 박막 트랜지스터 기판을 절단선 ⅩⅩⅩ-ⅩⅩⅩ'을 따라 도시한 단면도이다.
절연 기판(100) 위에 하부 금속층(201)과 상부 금속층(202)의 이중층 구조로 이루어진 게이트 배선(22, 24, 26, 28)이 형성되어 있다. 게이트 배선(22, 24, 26, 28)은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어있어 외부로부터의 주사 신호를 인가 받아 게이트선(22)으로 전달하는 게이트 패드(24) 및 게이트선(22)의 일부인 박막 트랜지스터의 게이트 전극(26)을 포함하는 게이트선부(22, 24, 26)와 게이트선(22)과 평행하며 상판의 공통 전극에 입력되는 공통 전극 전압 따위의 전압을 외부로부터 인가 받는 유지 전극(28)을 포함한다. 유지 전극(28)은 후술할 화소 전극(119)과 연결된 유지 축전기용 도전체 패턴(68)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이룬다.
게이트 배선(22, 24, 26, 28)은 단일층 또는 삼중층으로도 형성될 수 있다.
이중층으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 형성하는 것이 바람직하며, Cr/Al(또는 Al 합금)의 이중층 또는 Al/Mo의 이중층이 그 예이다.
그리고, 기판(100) 위에는 질화 규소 따위로 이루어진 게이트 절연막(30)이 게이트 배선(22, 24, 26, 28)을 덮고 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소와 같은 반도체 물질로 이루어진 반도체 패턴(42)이 형성되어 있으며, 반도체 패턴(42) 위에는 n형 불순물이 고농도로 도핑되어 있는 비정질 규소와 같은 불순물이 도핑되어 있는 반도체 물질로 이루어진 저항성 접촉층(ohmic contact layer)(55, 56)이 형성되어 있다.
게이트 절연막(30)과 저항성 접촉층(55, 56) 위에는 Mo 또는 MoW 합금, Cr, Al 또는 Al 합금, Ta 따위의 도전 물질로 이루어진 데이터 배선(62, 64, 65, 66, 68)이 형성되어 있다. 데이터 배선(62, 64, 65, 66, 68)은 세로 방향으로 형성되어 있는 데이터선(62), 데이터 패드(64), 소스 전극(65) 및 드레인 전극(66)으로이루어지는 데이터선부(62, 64, 65, 66) 및 유지 전극(28) 위에 위치하고 있는 유지 축전기용 도전체 패턴(68)도 포함한다.
데이터 배선(62, 64, 65, 66, 68)도 게이트 배선(22, 24, 26, 28)과 마찬가지로 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 물론, 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 형성하는 것이 바람직하다.
소스 전극(65)과 드레인 전극(66)은 저항성 접촉층(55, 56)에 접촉되어 있다. 저항성 접촉층(55, 56)은 반도체 패턴(40)과 소스 전극(65) 및 드레인 전극(66)의 접촉 저항을 낮추어 주는 역할을 한다.
데이터 배선(62, 64, 65, 66, 68)을 포함하는 기판의 노출된 전면에는 산화 규소 또는 질화 규소 등의 절연 물질로 이루어진 층간 절연막(70)이 형성되어 있다.
층간 절연막(70)의 상부에는 적(R), 녹(G), 청(B)의 컬러 필터(81, 82, 83)가 형성되어 있다. 여기서, 적(R), 녹(G), 청(B)의 컬러 필터(81, 82, 83)의 가장자리 부분은 데이터선(62)에 중첩되도록 형성될 수 있다.
청(R), 녹(G), 청(B)의 컬러 필터(81, 82, 83) 및 층간 절연막(70)의 상부에는 네거티브형 감광성 수지로 이루어진 2.5∼3.0㎛ 두께의 보호막(90)이 형성되어 있다. 네거티브형 감광성 수지는 아크릴 계열, BCC(BenzoCycloButane) 및 polyimide와 같은 수지에 네거티브형 감광제를 혼입시켜 제조한다.
이와 같이, 보호막(90)을 네거티브형 감광성 수지로 형성할 경우, 포지티브형 감광성 수지로 형성하는 경우보다 광투과율을 높일 수 있어서, 고휘도를 달성할 수 있다. 또한, 보호막의 투과율을 높이기 위한 전면 노광 작업을 생략할 수 있다.
보호막(90)에는 컬러 필터(81) 및 층간 절연막(70)과 함께 드레인 전극(66) 및 유지 축전기용 도전체 패턴(68)을 드러내는 접촉 구멍(92, 98), 층간절연막(70) 및 게이트 절연막(30)과 함께 게이트 패드(24)을 드러내는 접촉 구멍(94), 층간 절연막(70)과 함께 데이터 패드(64)를 드러내는 접촉 구멍(96)이 각각 형성되어 있다.
그리고, 보호막(90) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(119)이 형성되어 있다. 화소 전극(119)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 따위의 투명한 도전 물질로 만들어지며, 접촉 구멍(92)을 통하여 드레인 전극(66)과 전기적으로 연결되어 화상 신호를 전달받는다. 또한, 화소 전극(112)은 접촉 구멍(98)을 통하여 유지 축전기용 도전체 패턴(68)과도 연결되어 도전체 패턴(68)으로 화상 신호를 전달한다.
또한, 보호막(90) 위에는 게이트 패드(24) 및 데이터 패드(64) 위에는 접촉 구멍(94, 96)을 통하여 각각 이들과 연결되는 보조 게이트 패드(113) 및 보조 데이터 패드(115)가 형성되어 있다.
한 편, 화소 전극(119)과 데이터선(62)의 사이에는 네거티브형 감광성 수지와 같이, 유전율이 낮은 유기 절연 물질로 이루어진 보호막(90)이 두껍게 형성되어있다. 그래서, 화소 전극(119)과 데이터선(62)이 중첩되어 있어도, 이로 인하여 야기되는 기생 용량은 작다. 따라서, 화소 전극(119)은 데이터선(62)에 중첩되게 형성되는 것이 가능하며, 이 경우, 화소 전극(119)과 데이터선(62)의 사이의 빛새는 영역을 가려주는 블랙 매트릭스의 폭을 줄일 수 있어서, 개구율을 높일 수 있는 장점이 있다.
그러면, 본 발명의 제4 실시예에 따른 액정 표시 장치용 기판의 제조 방법에 대하여 앞서의 도 29 및 도 30과 도 31a 부터 도 34b를 참조하여 상세히 설명한다.
먼저, 도 31a 및 도 31b에 도시한 바와 같이, 금속 따위의 도전체층을 스퍼터링 따위의 방법으로 하부막(201)과 상부막(202)을 차례로 적층하고 마스크를 이용한 사진 식각 공정으로 기판(100) 위에 이중층 구조의 게이트선(22), 게이트 패드(24), 게이트 전극(26) 및 유지 전극(28)을 포함하는 게이트 배선(22, 24, 26, 28)을 형성한다.
다음, 게이트 절연막(30), 반도체층 및 불순물이 도핑되어 있는 반도체층을 연속 증착하고, 마스크를 이용한 사진 식각 공정으로 식각하여 반도체층과 불순물이 도핑된 반도체층을 차례로 식각하여 섬모양의 반도체층(42) 및 저항성 접촉층(52)을 형성한다.
다음, 도 32a 및 도 32b에 도시한 바와 같이, 금속 도전층을 증착한 다음, 마스크를 이용한 사진 식각 공정으로 식각하여 데이터선(62), 데이터 패드(64), 소스 전극(65), 드레인 전극(66) 및 유지 축전기용 도전체 패턴(68)을 포함하는 데이터 배선(62, 64, 65, 66, 68)을 형성한다.
이어, 소스 전극(65)과 드레인 전극(66)을 마스크로 하여 섬모양의 저항성 접촉층(52)을 식각하여 소스 전극(65)에 접촉되는 저항성 접촉층(55) 및 드레인 전극(66)에 접촉되는 저항성 접촉층(56)으로 분리한다.
그리고, 질화 규소 또는 산화 규소를 적층하여 층간 절연막(70)을 형성한다.
다음, 도 33a 및 도 33b에 도시한 바와 같이, 적, 녹, 청의 안료를 포함하는 컬러 필터용 물질을 도포하여 적, 녹, 청의 컬러 필터(81, 82, 83)를 차례로 형성한다. 이때, 적, 녹, 청의 컬러 필터(81, 82, 83)는 인쇄법이나 레이저 전사법을 이용하여 제조 비용을 최소화한다.
이어, 컬러 필터(81, 82, 83) 및 층간 절연막(70) 위에 네거티브형 감광성 수지를 두껍게 도포하여 보호막(90)을 형성한다. 이 때, 보호막(90)은 네거티브형 감광제가 함유되어 있는 아크릴 계열을 SOG 법으로 도포하여 형성할 수 있다. 이와 같은 보호막(90)은 네거티브형 감광제가 함유되어 있기 때문에 포지티브형 감광제를 함유하는 포지티브형 감광성 수지보다 낮은 흡광도를 가지게 되어 기판 하부로부터 들어오는 빛의 투과율을 높일 수 있다. 또한, 기판의 투과율을 높이기 위한 전면 노광 작업을 생략할 수 있다.
보호막(90)은 감광제가 함유되어 있기 때문에 별도의 감광막 패턴을 필요로 하지 않는다. 그래서, 보호막(90)에 접촉 구멍(92, 94,96, 98)을 형성하기 위해서는 직접 노광 및 현상 작업을 진행한다. 보호막(90)을 선택적으로 노광하고 현상한 후에는, 접촉 구멍(92, 98)을 통하여 컬러 필터(81)가 드러나고, 접촉 구멍(94, 96)을 통하여 층간 절연막(70)이 드러난다.
보호막(90)을 현상하는 과정에서, NaOH base 현상액이나 KOH base 현상액을 사용할 수 있는데, 이와 같은 금속 이온을 함유하는 현상액을 사용하여 보호막(70)을 패터닝하여도 박막 트랜지스터의 전기적 특성은 변함이 없다.
이어, 금속층이 드러날 때까지 접촉 구멍(92, 94, 96, 98)을 통하여 드러난 칼라 필터(81), 층간 절연막(70) 및 게이트 절연막(30) 부분을 식각하여, 드레인 전극(66)을 드러내는 접촉 구멍(92), 게이트 패드(24)를 드러내는 접촉 구멍(94), 데이터 패드(64)를 드러내는 접촉 구멍(96) 및 유지 축전기용 도전체 패턴(68)을 드러내는 접촉 구멍(98)을 완성한다.
이어, 다시, 도 29 및 도 30에 도시한 바와 같이, ITO 또는, IZO 따위로 이루어진 투명 물질층을 증착하고 마스크를 사용하는 사진 식각 공정으로 식각하여, 접촉 구멍(92, 98)을 통하여 드레인 전극(66) 및 유지 축전기용 도전체 패턴(68)과 연결되는 화소 전극(119), 접촉 구멍(94, 96)을 통하여 게이트 패드(24) 및 데이터 패드(64)에 각각 연결되는 보조 게이트 패드(113) 및 보조 데이터 패드(115)를 형성한다.
상술한 바와 같이, 박막 트랜지스터 위에 컬러 필터가 형성되는 본 발명의 제4 실시예에 따른 박막 트랜지스터 기판에서는, 네거티브형 감광성 수지와 같은 유기 절연 물질을 사용하여 보호막을 형성함으로써, 기판의 광투과율을 높이고, 고휘도를 확보할 수 있다.
상술한 바와 같이, 본 발명은 네거티브형 감광성 수지로 형성되는 유기 절연막을 채용함으로써, 기판의 광투과율을 높일 수 있고, 고휘도를 확보할 수 있다. 또한, 투과율을 높이기 위한 전면 노광 작업을 생략할 수 있어서, 공정을 단순화할 수 있다.

Claims (22)

  1. 기판,
    상기 기판 위에 형성되는 게이트선 및 게이트 전극을 포함하는 게이트 배선,
    상기 게이트 배선을 덮는 게이트 절연막,
    상기 게이트선에 절연되게 교차하는 데이터선,
    상기 게이트 전극을 포함하되, 상기 게이트선과 상기 데이터선에 전기적으로 연결되는 박막 트랜지스터,
    상기 박막 트랜지스터에 전기적으로 연결되는 화소 전극,
    상기 화소 전극과 상기 데이터선의 사이에 위치하고, 네거티브형 감광제를 함유하는 수지로 형성되는 유기 절연막을 포함하는 박막 트랜지스터 기판.
  2. 제1항에서,
    상기 화소 전극은 상기 데이터선과 중첩되게 형성되는 박막 트랜지스터 기판.
  3. 제1항에서,
    상기 게이트 배선은 상기 기판 상에 형성되고,
    상기 박막 트랜지스터는 상기 게이트 절연막 위에 형성되는 반도체 패턴, 상기 데이터선에서 돌출되어 상기 반도체 패턴에 전기적으로 연결되는 소스 전극, 상기 소스 전극에 대응되어 상기 반도체 패턴에 전기적으로 연결되는 드레인 전극을 포함하고,
    상기 유기 절연막이 상기 데이터선 및 상기 박막 트랜지스터를 덮고 있으며,
    상기 유기 절연막에 상기 드레인 전극을 노출시키는 접촉 구멍이 형성되고,
    상기 화소 전극이 상기 접촉 구멍을 통하여 상기 드레인 전극에 연결되는 박막 트랜지스터 기판.
  4. 제3항에서,
    상기 반도체 패턴은 상기 데이터선, 상기 소스 전극 및 상기 드레인 전극을 따라 위치하되, 상기 소스 전극과 상기 드레인 전극 사이에 위치하는 영역을 더 포함하는 형상으로 형성되는 박막 트랜지스터 기판.
  5. 제3항에서,
    상기 반도체 패턴은 섬모양으로 형성되는 박막 트랜지스터 기판.
  6. 제1항에서,
    상기 기판 상에 상기 데이터선이 형성되고,
    상기 기판 상에 상기 데이터선과 중첩되도록 형성되는 컬러 필터를 더 포함하고,
    상기 유기 절연막이 상기 데이터선과 상기 컬러 필터를 덮고,
    상기 게이트선이 상기 유기 절연막 위에 형성되고,
    상기 게이트 절연막이 상기 유기 절연막 위에서 상기 게이트선을 덮고 있으며,
    상기 유기 절연막과 상기 게이트 절연막에 상기 데이터선을 드러내는 접촉 구멍이 형성되어 있고,
    상기 박막 트랜지스터는 상기 게이트 절연막 위에 형성되는 반도체 패턴, 상기 접촉 구멍을 통하여 상기 데이터선에 연결되어 상기 반도체 패턴에 접촉되는 소스 전극, 상기 소스 전극에 대응하여 상기 반도체 패턴에 접촉되는 드레인 전극을 포함하고,
    상기 화소 전극은 상기 드레인 전극과 일체로 형성되는 박막 트랜지스터 기판.
  7. 제6항에서,
    상기 소스 전극과 상기 드레인 전극은 ITO 또는, IZO로 형성되는 박막 트랜지스터 기판.
  8. 제7항에서,
    상기 박막 트랜지스터를 덮는 보호막,
    상기 보호막 위에 형성되는 유색 유기막을 더 포함하는 박막 트랜지스터 기판.
  9. 제8항에서,
    상기 데이터선은 상기 게이트선을 따라 연장되어 상기 게이트선과 상기 화소 전극 사이의 틈을 덮도록 형성되고,
    상기 유색 유기막은 상기 데이터선과 이웃하는 데이터선 사이의 틈을 덮도록 형성되는 박막 트랜지스터 기판.
  10. 제6항에서,
    상기 기판 상에 반도체 패턴에 중첩되도록 형성되는 광차단부를 더 포함하는 박막 트랜지스터 기판.
  11. 제10항에서,
    상기 광차단부는 상기 데이터선에서 연장되는 박막 트랜지스터 기판.
  12. 제1항에서,
    상기 게이트 배선은 상기 기판 상에 형성되고,
    상기 박막 트랜지스터는 상기 게이트 절연막 위에 형성되는 반도체 패턴, 상기 데이터선에서 돌출되어 상기 반도체 패턴에 전기적으로 연결되는 소스 전극, 상기 소스 전극에 대응되어 상기 반도체 패턴에 전기적으로 연결되는 드레인 전극을 포함하고,
    상기 박막 트랜지스터과 상기 게이트 절연막을 덮는 절연막 및 상기 절연막위에 형성되는 컬러 필터를 더 포함하고,
    상기 유기 절연막이 상기 컬러 필터를 덮고 있으며,
    상기 유기 절연막, 상기 컬러 필터 및 상기 절연막에 상기 드레인 전극을 드러내는 접촉 구멍이 형성되고,
    상기 화소 전극이 상기 접촉 구멍을 통하여 상기 드레인 전극에 연결되는 박막 트랜지스터 기판.
  13. 기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,
    상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체 패턴을 형성하는 단계,
    상기 게이트선에 교차하는 데이터선, 상기 반도체 패턴에 접촉되는 소스 전극, 상기 소스 전극에 대응되고 상기 반도체 패턴에 접촉되는 드레인 전극을 포함하는 데이터 배선을 형성하는 단계,
    상기 데이터 배선 및 상기 반도체 패턴을 덮도록 네거티브형 감광성 수지로 이루어지는 유기 절연막을 형성하는 단계,
    상기 유기 절연막에 상기 드레인 전극을 드러내는 접촉 구멍을 형성하는 단계,
    상기 유기 절연막 위에 상기 접촉 구멍을 통하여 상기 드레인 전극에 연결되는 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
  14. 제13항에서,
    상기 반도체 패턴 및 상기 데이터 배선은 부분적으로 두께가 다른 감광막 패턴을 이용한 사진 식각 공정으로 함께 형성하는 박막 트랜지스터 기판의 제조 방법.
  15. 제14항에서,
    상기 감광막 패턴은 상기 데이터 배선의 상부에서 제1 두께를 가지는 제1 부분 및 상기 소스 전극과 상기 드레인 전극 사이의 상부에서 제1 두께보다 얇은 제2 두께를 가지는 제2 부분으로 형성되는 박막 트랜지스터 기판의 제조 방법.
  16. 제15항에서,
    상기 반도체 패턴 및 상기 데이터 배선의 형성은,
    상기 게이트 절연막 위에 반도체층 및 도전층을 증착한 후, 상기 감광막 패턴을 형성하는 단계,
    상기 감광막 패턴을 마스크로 상기 도전층을 식각하여 상기 반도체층의 일부를 드러내는 단계,
    상기 반도체층의 드러난 부분 및 상기 감광막 패턴의 제2 부분을 제거하여 제거하여 상기 반도체 패턴을 완성하고, 상기 소스 전극과 상기 드레인 전극 사이에 상기 도전층의 일부를 드러내는 단계,
    상기 도전층의 드러난 부분을 제거하여 상기 데이터 배선을 완성하는 단계,
    상기 감광막 패턴의 제1 부분을 제거하는 단계
    를 포함하는 박막 트랜지스터 기판의 제조 방법.
  17. 제14항에서,
    상기 감광막 패턴은 제1 영역, 상기 제1 영역보다 낮은 투과율을 가지는 제2 영역 및 상기 제1 영역보다 높은 투과율을 가지는 제3 영역을 포함하는 광 마스크를 이용하여 형성하는 박막 트랜지스터 기판의 제조 방법.
  18. 절연 기판 위에 데이터선을 포함하는 데이터 배선을 형성하는 단계,
    상기 기판 상부에 적, 녹, 청의 컬러 필터를 형성하는 단계,
    상기 데이터 배선 및 상기 컬러 필터를 덮도록 네거티브형 감광성 수지로 이루어지는 유기 절연막을 형성하는 단계,
    상기 절연막 상부에 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,
    상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체 패턴을 형성하는 동시에 상기 게이트 절연막과 상기 절연막에 상기 데이터선 일부를 드러내는 접촉 구멍을 형성하는 단계,
    상기 반도체 패턴에 각각 접촉되는 소스용 전극 및 드레인용 전극과, 상기드레인용 전극과 연결된 화소 전극을 포함하는 화소 배선을 형성하는 단계
    를 포함하는 박막 트랜지스터 기판의 제조 방법.
  19. 제18항에서,
    상기 게이트 절연막, 접촉 구멍 및 상기 반도체 패턴의 형성 단계는,
    상기 게이트 배선을 덮는 게이트 절연막 및 반도체층을 순차적으로 증착하는 단계,
    상기 반도체층 위에 상기 게이트 전극에 대응되는 부분에 위치하는 제1 부분 및 상기 제1 부분과 상기 접촉 구멍이 형성될 부분을 제외한 부분에 상기 제1 부분보다 얇게 형성되는 제 2 부분으로 이루어지는 감광막 패턴을 형성하는 단계,
    상기 감광막의 제1 부분 및 제2 부분을 마스크로 하여 상기 반도체층, 상기 게이트 절연막 및 상기 유기 절연막을 식각하여 상기 접촉 구멍을 형성하는 단계,
    상기 감광막 패턴의 제2 부분을 제거하는 단계.
    상기 감광막 패턴의 제1 부분을 마스크로 하여 상기 반도체층을 식각하여 상기 반도체 패턴을 형성하는 단계,
    상기 감광막 패턴의 제 1 부분을 제거하는 단계
    를 포함하는 박막 트랜지스터 기판의 제조 방법.
  20. 제18항에서,
    상기 데이터선에 연장되어 상기 반도체층 패턴에 대응하는 부분에 위치하는광 차단부를 형성하도록 상기 데이터 배선을 형성하는 박막 트랜지스터 기판의 제조 방법.
  21. 제18항에서,
    상기 광차단부는 상기 게이트선과 상기 화소 전극 사이에 빛 새는 영역 까지 가려줄 수 있도록 연장되도록 형성하는 박막 트랜지스터 기판의 제조 방법.
  22. 제13항에서,
    상기 유기 절연막을 형성하기 전에, 상기 데이터 배선 및 기판을 덮는 절연막을 형성하고, 상기 절연막 상에 상기 데이터선에 중첩되는 컬러 필터를 형성하고,
    상기 드레인 전극을 드러내느 접촉 구멍은 상기 유기 절연막, 상기 컬러 필터 및 상기 절연막에 형성하는 박막 트랜지스터 기판의 제조 방법.
KR1020000064397A 2000-10-31 2000-10-31 박막 트랜지스터 기판 및 그 제조 방법 KR100720091B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000064397A KR100720091B1 (ko) 2000-10-31 2000-10-31 박막 트랜지스터 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000064397A KR100720091B1 (ko) 2000-10-31 2000-10-31 박막 트랜지스터 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20020034284A true KR20020034284A (ko) 2002-05-09
KR100720091B1 KR100720091B1 (ko) 2007-05-18

Family

ID=19696470

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000064397A KR100720091B1 (ko) 2000-10-31 2000-10-31 박막 트랜지스터 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100720091B1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040001689A (ko) * 2002-06-28 2004-01-07 삼성전자주식회사 배선, 이를 포함하는 박막 트랜지스터 어레이 기판 및 그제조 방법
US7688417B2 (en) 2004-12-17 2010-03-30 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for manufacturing the same
US7758760B2 (en) 2006-01-27 2010-07-20 Samsung Electronics Co., Ltd. Thin film transistor array panel and method of manufacturing the same
KR100980010B1 (ko) * 2003-07-14 2010-09-03 삼성전자주식회사 박막 트랜지스터 표시판
KR101133766B1 (ko) * 2005-03-29 2012-04-09 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
KR101146490B1 (ko) * 2005-01-31 2012-05-21 엘지디스플레이 주식회사 횡전계 방식 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR101157386B1 (ko) * 2005-02-02 2012-06-20 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101479140B1 (ko) * 2008-03-13 2015-01-08 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3267844B2 (ja) * 1994-11-09 2002-03-25 シャープ株式会社 液晶素子およびその製造方法
JPH10221712A (ja) * 1997-02-04 1998-08-21 Sharp Corp 液晶表示装置の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040001689A (ko) * 2002-06-28 2004-01-07 삼성전자주식회사 배선, 이를 포함하는 박막 트랜지스터 어레이 기판 및 그제조 방법
KR100980010B1 (ko) * 2003-07-14 2010-09-03 삼성전자주식회사 박막 트랜지스터 표시판
US7688417B2 (en) 2004-12-17 2010-03-30 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for manufacturing the same
US7876412B2 (en) 2004-12-17 2011-01-25 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for manufacturing the same
KR101146490B1 (ko) * 2005-01-31 2012-05-21 엘지디스플레이 주식회사 횡전계 방식 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR101157386B1 (ko) * 2005-02-02 2012-06-20 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101133766B1 (ko) * 2005-03-29 2012-04-09 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
US7758760B2 (en) 2006-01-27 2010-07-20 Samsung Electronics Co., Ltd. Thin film transistor array panel and method of manufacturing the same
KR101479140B1 (ko) * 2008-03-13 2015-01-08 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US8994888B2 (en) 2008-03-13 2015-03-31 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same

Also Published As

Publication number Publication date
KR100720091B1 (ko) 2007-05-18

Similar Documents

Publication Publication Date Title
US7180559B2 (en) Array substrate having color filter on thin film transistor structure for LCD device and method of fabricating the same
JP5355531B2 (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
US6493048B1 (en) Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
US8233120B2 (en) Liquid crystal display device with light-shielding color filter pattern and method for fabricating the same
US6873382B2 (en) Liquid crystal display device having array substrate of color filter on thin film transistor structure and manufacturing method thereof
US8035766B2 (en) Method of forming array substrate for LCD
US7517620B2 (en) Method for fabricating array substrate having color filter on thin film transistor structure for liquid crystal display device
KR20080001181A (ko) 액정표시장치용 어레이 기판과 그 제조방법
JP2001005038A (ja) 表示装置用薄膜トランジスタ基板及びその製造方法
JP2000111958A (ja) ４枚のマスクを利用した液晶表示装置用薄膜トランジスタ基板の製造方法及び液晶表示装置用薄膜トランジスタ基板
KR20010046652A (ko) 컬러필터를 포함한 액정표시장치와 제조방법
JP2001324727A (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
KR20110061773A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101333266B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100720091B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20050028531A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20040107674A (ko) 표시 장치용 표시판 및 그 표시판을 포함하는 액정 표시장치
KR20070106260A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100333978B1 (ko) 액정표시장치용박막트랜지스터기판의제조방법
KR20010060519A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100315921B1 (ko) 액정표시장치용박막트랜지스터기판의제조방법
KR100864490B1 (ko) 배선의 접촉부 및 이를 포함하는 박막 트랜지스터 기판
KR101408687B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101190044B1 (ko) 액정표시장치와 그 제조방법
KR20020072648A (ko) 박막 트랜지스터 기판 및 그의 제조 방법과 액정 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee