KR20010060519A - 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 - Google Patents

액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 Download PDF

Info

Publication number
KR20010060519A
KR20010060519A KR1019990062915A KR19990062915A KR20010060519A KR 20010060519 A KR20010060519 A KR 20010060519A KR 1019990062915 A KR1019990062915 A KR 1019990062915A KR 19990062915 A KR19990062915 A KR 19990062915A KR 20010060519 A KR20010060519 A KR 20010060519A
Authority
KR
South Korea
Prior art keywords
gate
layer
data
thin film
wiring
Prior art date
Application number
KR1019990062915A
Other languages
English (en)
Inventor
홍문표
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990062915A priority Critical patent/KR20010060519A/ko
Priority to TW89118097A priority patent/TW533325B/zh
Priority to CNB001324004A priority patent/CN1195243C/zh
Priority to JP2000302953A priority patent/JP2001166338A/ja
Priority to US09/676,813 priority patent/US6674495B1/en
Publication of KR20010060519A publication Critical patent/KR20010060519A/ko
Priority to US10/660,779 priority patent/US7220991B2/en
Priority to US10/660,749 priority patent/US7190421B2/en
Priority to US11/455,367 priority patent/US7675062B2/en
Priority to JP2011090187A priority patent/JP5466665B2/ja

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

절연 기판 위에는 화면 표시부에 화소에 개구부를 가지는 그물 모양의 블랙 매트릭스와 주변부에 공통 전극과 공통 신호선을 포함하는 공통 배선 및 게이트 패드와 외곽부에 제조 공정시에 층간의 정렬을 맞추기 위한 정렬 키가 각각 형성되어 있다. 또한, 기판 상부에는 가장자리 부분이 데이터 배선을 덮는 적, 녹, 청의 컬러 필터가 각각의 화소에 형성되어 있으며, 그 상부에는 게이트 패드를 드러내는 접촉 구멍을 가지는 유기 절연막이 형성되어 있다. 유기 절연막 상부에는 접촉 구멍을 통하여 게이트 패드와 연결되어 있는 게이트선, 게이트선에 연결되어 있는 게이트 전극을 포함하는 게이트 배선이 형성되어 있으며, 유기 절연막 상부에는 게이트 배선을 덮는 게이트 절연막이 형성되어 있으며, 그 상부에는 반도체층 및 저항성 접촉층이 차례로 형성되어 있다. 게이트 절연막 위에는 게이트선과 교차하여 화소를 정의하는 데이터선, 데이터선과 연결되어 있는 소스 전극 및 소스 전극과 분리되어 게이트 전극을 중심으로 소스 전극과 마주하는 드레인 전극을 포함하는 데이터 배선이 형성되어 있다. 데이터 배선 상부에는 드레인 전극, 게이트 패드 및 데이터 패드를 드러내는 접촉 구멍을 가지는 보호막이 형성되어 있으며, 보호막 상부에는 접촉 구멍을 통하여 드레인 전극, 게이트 패드 및 데이터 패드와 각각 연결되어 있는 화소 전극, 보조 게이트 패드 및 보조 데이터 패드가 형성되어 있다.

Description

액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법{THIN FILM TRANSISTOR PANELS FOR LIQUID CRYSTAL DISPLAY AND METHODS FOR MANUFACTURING THE SAME}
본 발명은 액정 표시 장치용 박막 트랜지스터 기판의 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하여 화상을 표시하는 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 기판에 전극이 각각 형성되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 액정 표시 장치이며, 두 기판 중 하나에는 박막 트랜지스터와 화소 전극이 형성되어 있으며, 나머지 다른 기판에는 컬러 필터와 블랙 매트릭스(black matrix)와 전면의 공통 전극이 형성되어 있는 것이 일반적이다.
이러한 액정 표시 장치의 제조 방법에서 박막 트랜지스터가 형성되어 있는 기판은 감광막 패턴을 이용한 사진 식각 공정을 통하여 제조하는 것이 일반적이다. 이때, 박막 트랜지스터는 다층의 박막으로 이루어져 있는 데, 사진 식각 공정으로다층의 박막을 형성할 때 층간에 오정렬(misalign)이 발생하는 경우에는 표시 특성이 저하되는 문제점이 발생한다. 이러한 문제점을 해결하기 위해서는 가장 하부에 불투명한 박막으로 이루어진 정렬키를 형성해햐 한다.
한편, 액정 표시 장치의 휘도를 향상시키기 위해서는 패널의 높은 개구율을 확보하는 것이 중요한 과제이다. 이때, 개구율을 감소시키는 가장 중요한 요인으로는 데이터선과 화소 전극 사이에서 발생하는 커플링 효과에 의한 기생 용량으로 인한 데이터선과 화소 전극 사이의 거리 확보와 두 기판의 오정렬로 인한 블랙 매트릭스의 선폭이다. 이러한 문제점을 해결하기 위해서 데이터선과 화소 전극 사이에 저 유전율을 가지는 유기 절연 물질을 두거나, 컬러 필터를 박막 트랜지스터와 동일한 기판에 형성하는 방법 등이 제시되었다.
그러나, 액정 표시 장치의 제조 방법에서 있어서, 고가의 박막 트랜지스터 제조 공정이후에 저가인 컬러 필터 제조 공정을 진행하게 되는데 컬러 필터 공정에서의 불량 발생이 최종적인 수율에 악영향을 주게 되므로 제조 비용을 증가시킬 수 있다.
본 발명이 이루고자 하는 기술적 과제는 오정렬을 최소화할 수 있는 동시에 개구율을 확보할 수 있는 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 공정 수율을 향상시킬 수 있는 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법을 제공하는 것이다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 액정 표시 장치용 박막 트랜지스터 기판의 제조 공정을 단순화하는 것이다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하기 위한 기판을 영역을 구분하여 도시한 도면이고,
도 2는 본 발명의 실시예에 따라 하나의 액정 표시 장치용 박막 트랜지스터 기판에 형성된 소자 및 배선을 개략적으로 도시한 배치도이고,
도 3은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도로서 단위 화소와 패드부를 도시한 도면이고,
도 4는 3에 도시한 박막 트랜지스터 기판을 IV-IV' 선을 따라 잘라 도시한 단면도이고,
도 5a는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조 공정을 도시한 배치도이고,
도 5b는 도 5a에서 Vb-Vb' 선을 따라 잘라 도시한 단면도이며,
도 5c는 박막 트랜지스터 기판의 화면 표시부와 주변부를 도시한 도면이고,
도 6a는 본 발명의 실시예에 따라 제조하는 박막 트랜지스터 기판의 배치도로서, 도 5a의 다음 단계를 도시한 도면이고,
도 6b는 도 6a에서 VIb-VIb' 선을 따라 잘라 도시한 단면도이며,
도 6c는 도 5c의 다음 단계에서 박막 트랜지스터 기판의 화면 표시부와 주변부를 도시한 도면이고,
도 7a는 본 발명의 실시예에 따라 제조하는 박막 트랜지스터 기판의 배치도로서, 도 6a의 다음 단계를 도시한 도면이고,
도 7b는 도 7a에서 VIIb-VIIb' 선을 따라 잘라 도시한 단면도이며,
도 8a는 본 발명의 실시예에 따라 제조하는 박막 트랜지스터 기판의 배치도로서, 도 7a의 다음 단계를 도시한 도면이고,
도 8b는 도 8a에서 ⅥIIb-ⅥIIb' 선을 따라 잘라 도시한 단면도이며,
도 9a는 본 발명의 실시예에 따라 제조하는 박막 트랜지스터 기판의 배치도로서, 도 8a의 다음 단계를 도시한 도면이고,
도 9b는 도 9a에서 IX-IX' 선을 따라 절단한 단면도이고,
도 10a는 본 발명의 실시예에 따라 제조하는 박막 트랜지스터 기판의 배치도로서, 도 9a의 다음 단계를 도시한 도면이고,
도 10b는 도 10a에서 X-X' 선을 따라 절단한 단면도이고,
도 11a는 본 발명의 실시예에 따라 제조하는 박막 트랜지스터 기판의 배치도로서, 도 10a의 다음 단계를 도시한 도면이고,
도 11b는 도 11a에서 XI-XI' 선을 따라 절단한 단면도이고,
도 12는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조를 개략적으로 도시한 배치도이고,
도 13 및 도 14는 도 12에서 XⅢ-XⅢ' 및 XIV-XIV' 선을 따라 잘라 도시한 단면도이고,
도 15a는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 과정을 도시한 배치도이고,
도 15b 및 도 15c는 도 15a에서 XVb-XVb' 및 XVc-XVc 선을 따라 잘라 도시한 단면도이고,
도 16a는 본 발명의 제2 실시예에 따라 제조하는 박막 트랜지스터 기판의 배치도이고,
도 16b 및 16c는 각각 도 16a에서 XVIb-XVIb' 선 및 XVIc-XVIc' 선을 따라 잘라 도시한 단면도이며,
도 17a 및 17b는 각각 도 16a에서 XVIb-XVIb' 선 및 XVIc-XVIc' 선을 따라 잘라 도시한 단면도로서, 도 16b 및 도 16c 다음 단계에서의 단면도이고,
도 18a는 도 17a 및 17b 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 18b 및 18c는 각각 도 18a에서 XVIIIb-XVIIIb' 선 및 XVIIIc-XVIIIc' 선을 따라 잘라 도시한 단면도이며,
도 19a, 20a, 21a와 도 19b, 20b, 21b는 각각 도 18a에서 XVIIIb-XVIIIb' 선 및 XVIIIc-XVIIIc' 선을 따라 잘라 도시한 단면도로서 도 18b 및 18c 다음 단계들을 공정 순서에 따라 도시한 것이고,
도 22a는 도 21a 및 21b 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 22b 및 22c는 각각 도 22a에서 XXIIb-XXIIb' 선 및 XXIIc-XXIIc' 선을 따라 잘라 도시한 단면도이다.
이러한 과제를 달성하기 위하여 본 발명에서는 박막 트랜지스터보다 컬러 필터를 먼저 형성하고, 컬러 필터의 하부에 화소에 개구부를 가지는 블랙 매트릭스(black matrix)를 형성한다. 또한, 컬러 필터 또는 백 매트릭스를 형성하는 공정에서 제조 공정시 층간의 정렬을 위한 정렬 키(align key)를 형성한다.
여기서, 블랙 매트릭스와 함께 외부로부터 배선에 신호를 전달하기 위한 패드 또는 공통 전극에 공통 신호를 전달하기 위한 공통 배선을 형성할 수 있다.
더욱 상세하게, 본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판에는, 화면 표시부, 화면 표시부 둘레의 주변부 및 화면 표시부와 주변부를 제외한 외곽부를 포함하는 절연 기판 상부의 화면 표시부 위에 매트릭스 모양의 화소에 개구부를 가지고 블랙 매트릭스가 그물 모양으로 형성되어 있다. 또한, 기판의 상부 화소에는 적, 녹, 청의 컬러 필터가 형성되어 있으며, 블랙 매트릭스 및 컬러 필터를 덮는 절연막이 차례로 형성되어 있다. 절연막 상부에는 가로 방향으로 뻗어 있는 게이트선 및 게이트선에 연결되어 있는 게이트 전극을 포함하는 게이트 배선이 형성되어 있으며, 그 상부에 형성된 게이트 절연막이 게이트 배선을 덮고 있다. 게이트 절연막 상부에는 반도체층 패턴과 저항성 접촉층 패턴이 형성되어 있으며, 접촉층 패턴의 상부에서 서로 분리되어 있는 소스 및 드레인 전극과 소스 전극과 연결되어 있고 게이트선과 교차하여 화소를 정의하는 데이터선을 포함하는 데이터배선이 형성되어 있다. 데이터 배선 상부에는 드레인 전극을 드러내는 제1 접촉 구멍을 가지는 보호막이 형성되어 있으며, 그 상부의 화소에는 제1 접촉 구멍을 통하여 드레인 전극과 연결되어 있는 화소 전극을 포함하는 화소 배선이 형성되어 있다.
여기서, 본 발명에 따른 박막 트랜지스터 기판은 블랙 매트릭스 또는 컬러 필터와 동일한 층으로 외곽부에 형성되어 있는 정렬 키를 더 포함할 수 있다.
또한, 주변부에 블랙 매트릭스와 동일한 층으로 형성되어 있으며, 화소 전극과 마주하는 공통 전극에 외부로부터 전달되는 공통 신호를 전달하는 공통 신호선 및 공통 신호를 외부로부터 직접 전달받는 공통 패드를 포함하는 공통 배선을 더 포함할 수 있다.
게이트 배선은 게이트선에 전달되는 주사 신호를 외부로부터 전달받는 게이트 패드를 더 포함하며, 데이터 배선은 데이터선에 전달되는 화상 신호를 외부로부터 전달받는 데이터 패드를 더 포함하며, 게이트 패드 및 데이터 패드는 주변부에 블랙 매트릭스 또는 게이트 배선 및 데이터 배선과 동일한 층으로 각각 형성될 수 있다.
화소 배선은 게이트 절연막 및 보호막에 형성되어 있는 제2 및 제3 접촉 구멍을 통하여 게이트 패드 및 데이터 패드와 각각 연결되어 있는 보조 게이트 패드 및 보조 데이터 패드를 더 포함한다. 여기서, 게이트 패드 및 데이터 패드가 블랙 매트릭스와 동일한 층으로 형성되어 있는 경우에, 보호막 및 게이트 절연막에는 게이트 및 데이터 패드와 게이트선 및 데이터선과 각각 연결하기 위한 제4 및 제5 접촉 구멍을 가질 수 있다.
여기서, 적, 녹, 청 컬러 필터의 가장자리는 블랙 매트릭스의 가장자리를 덮는 것이 바람직하며, 절연막은 유기 절연 물질로 이루어진 것이 바람직하다.
데이터 배선 및 게이트 배선은 알루미늄 또는 알루미늄 합금 또는 구리 또는 구리 합금의 단일막을 포함하는 것이 바람직하며, 블랙 매트릭스는 알루미늄 또는 알루미늄 합금 또는 구리 또는 구리 합금의 단일막 또는 크롬 또는 몰리브덴 또는 몰리브덴 합금 또는 질화 크롬 또는 질화 몰리브덴으로 이루어진 도전막을 포함하는 다층막으로 형성되어 있는 것이 바람직하다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
앞서 설명한 것처럼 본 발명에서는 박막 트랜지스터보다 컬러 필터를 먼저 형성하고, 컬러 필터의 하부에 화소에 개구부를 가지는 백 매트릭스(back matrix)를 형성한다. 또한, 컬러 필터 또는 백 매트릭스를 형성하는 공정에서 제조 공정시 층간의 정렬을 위한 정렬 키를 형성한다.
먼저, 도 1 내지 도 4를 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 1에 도시한 바와 같이, 하나의 절연 기판에 동시에 여러 개의 액정 표시 장치용 패널 영역이 만들어진다. 예를 들면, 도 1에서와 같이, 유리 기판(1) 하나에 6 개의 액정 표시 장치용 패널 영역(110, 120, 130, 140)이 만들어지며, 만들어지는 패널이 박막 트랜지스터 패널인 경우, 패널 영역(110, 120, 130, 140)은 다수의 화소로 이루어진 화면 표시부(111, 121, 131, 141)와 주변부(112, 122, 132, 142)를 포함한다. 화면 표시부(111, 121, 131, 141)에는 주로 박막 트랜지스터, 배선 및 화소 전극 등이 행렬의 형태로 반복적으로 배치되어 있고, 주변부(112, 122, 132, 142)에는 구동 소자들과 연결되는 요소 즉, 패드와 기타 화소 전극과 마주하는 공통 전극에 전달되는 공통 신호를 외부로부터 전달받기 위한 패드와 공통 신호의 지연을 최소화하기 위한 공통 신호선을 포함하는 공통 배선 등이 배치된다.
그런데, 이러한 액정 표시 장치용 박막 트랜지스터 기판은 다층의 박막 패턴을 형성하기 위해 마스크를 이용한 여러 번의 사진 식각 공정으로 이루어진다. 이때, 다층의 박막 패턴은 층간에 정확한 정렬이 이루어져야 하며, 층간의 정렬을 정확하게 하기 위해서는 불투명막으로 이루어진 정렬 키(align key)가 필요하며, 이러한 정렬 키는 기판(1)의 외곽부(100)에 배치된다.
도 2는 도 1에서 하나의 패널 영역에 형성된 액정 표시 장치용 박막 트랜지스터 기판의 배치를 개략적으로 나타낸 배치도이다.
도 2에서와 같이 선(1)으로 둘러싸인 화면 표시부에는 다수의 박막 트랜지스터(3)와 각각의 박막 트랜지스터(3)에 전기적으로 연결되어 있는 화소 전극(82)과 게이트선(52) 및 데이터선(92)을 포함하는 배선 등이 형성되어 있으며, 게이트선(52)과 데이터선(92)으로 둘러싸인 화소에 개구부를 가지는 블랙 매트릭스(22)가 형성되어 있다. 도면에서 블랙 매트릭스(22)는 빛 금친 부분이다. 화면 표시부 바깥의 주변부에는 게이트선(52) 끝에 전기적으로 연결된 게이트패드(24)와 데이터선(92) 끝에 연결된 데이터 패드(98)가 배치되어 있다. 또한, 화면 표시부 안의 가장자리 둘레에는 공통 신호선(25)이 형성되어 있고, 공통 신호선(25)에는 외부로부터 공통 신호를 전달받아 공통 신호선(25)으로 전달하는 공통 패드(27)가 연결되어 있으며, 공통 패드(27)는 화면 표시부 바깥은 주변부에 형성되어 있다. 한편, 선(2)으로 둘러싸인 주변부의 바깥인 외곽부에는 정렬 키(29)가 형성되어 있다.
여기서, 정렬 키(29)는 도 1의 외곽부(100) 모서리에 각각 형성되는 것이 바람직하며, 공통 신호선(25)은 게이트 패드(26)가 형성된 한 변을 제외한 주변부(112, 122, 132, 142, 152, 162)의 둘레에 형성되는 것이 바람직하며, 이에 대해서는 이후에 상세하게 설명하기로 한다.
도 3 및 도 4는 도 3에서 화면 표시부의 박막 트랜지스터와 화소 전극 및 배선과 주변부의 패드들을 확대하여 도시한 것으로서, 도 3은 배치도이고, 도 4는 도 3에서 Ⅳ-Ⅳ' 선을 따라 잘라 도시한 단면도이다.
먼저, 하부 절연 기판(10)의 상부에 구리 계열, 알루미늄 계열 또는 크롬 또는 몰리브덴 계열 또는 질화 크롬 또는 질화 몰리브덴 등을 포함하는 단일막 또는 다층막으로 이루어진 블랙 매트릭스(22)가 형성되어 있다. 블랙 매트릭스(22)는 매트릭스 모양의 화소에 개구부를 가지고 있어 그물 모양으로 형성되어 있으며, 화소의 사이에서 누설되는 빛을 차단하며, 이후에 형성되는 박막 트랜지스터의 반도체층(70)으로 입사하는 빛을 차단하기 위해 변형된 형태를 가질 수 있다. 한편, 블랙 매트릭스(22)와 동일한 층에는 이후에 형성되는 화소 전극(112)과 마주하여액정 분자를 구동하기 위한 전기장을 형성하는 공통 전극에 공통 신호를 전달하기 위한 공통 배선(25, 27, 도 2 참조)이 형성되어 있다. 또한, 블랙 매트릭스(22)와 동일한 층에는 제조 공정시 층간의 정렬을 정확하게 조정하기 위한 정렬 키(29, 도 2 참조)가 형성되어 있으며, 이후에 형성되는 게이트 배선(52, 52)에 주사 신호 또는 게이트 신호를 외부로부터 전달하기 위한 게이트 패드(26)가 형성되어 있다. 물론, 본 발명의 실시예에서는 나타나지 않았지만 게이트 패드(26)와 동일하게 블랙 매트릭스(22)와 동일한 층에는 외부로부터 이후에 형성되는 데이터선(92)으로 화상 신호를 전달하기 위한 데이터 패드를 형성될 수 있다.
여기서, 공통 배선(25, 27)은 기판(10)의 둘레 주변부(112, 122, 132, 142. 152. 162, 도 1 참조)의 둘레에 형성하여 화면 표시부(111, 121, 131, 141, 151, 161)의 둘레 밖에서 누설되는 빛을 차단하도록 하며, 저저항을 가지는 구리 계열 또는 알루미늄 계열 또는 은 계열의 도전 물질로 형성하여 공통 신호의 지연을 방지할 수 있다. 또한, 이후에 형성되는 화소 배선(112, 116,118)이 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)인 것을 고려하여 이들과의 접촉 특성이 좋은 물질로 형성하는 것이 바람직하다.
하부 절연 기판(10)의 상부 화소에는 가장자리 부분이 블랙 매트릭스(22)를 덮는 적(R), 녹(G), 청(B)의 컬러 필터(31, 32, 33)가 각각 형성되어 있다. 여기서, 컬러 필터(31, 32, 33)는 블랙 매트릭스(22) 상부에서 서로 겹치도록 형성될 수 있으며, 350℃ 이상의 박막 트랜지스터 제조 온도에 의해서 색 특성이 변하지 않는 물질을 사용하는 것이 바람직하다.
블랙 매트릭스(22), 공통 배선(25, 27, 도 2 참조) 및 게이트 패드(26)와 컬러 필터(31, 32, 33) 위에는 BCB(bisbenzocyclobutene) 또는 PFCB(perfluorocyclobutene) 등과 같이 3.0 이하의 낮은 유전율을 가지며 300℃ 이상의 내열성이 우수한 물질로 이루어져 있으며, 평탄화되어 있는 유기 절연막(40)이 형성되어 있다. 유기 절연막(40)에는 게이트 패드(26)를 드러내는 접촉 구멍(42, 46)이 각각 형성되어 있다.
유기 절연막(40) 상부에는 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta), 구리(Cu) 또는 구리 합금(Cu alloy) 등의 금속 또는 도전체로 만들어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있으며, 접촉 구멍(42)을 통하여 게이트 패드(26)와 연결되어 있는 주사 신호선 또는 게이트선(52) 및 게이트선(52)의 일부인 박막 트랜지스터의 게이트 전극(56)을 포함한다. 여기서, 게이트선(52)은 후술할 화소 전극(112)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(112)과 게이트선(52)의 중첩으로 발생하는 유지 용량이 충분하지 않을 경우 유지 용량용 배선을 추가로 형성할 수도 있다.
게이트 배선(52, 56)은 저저항을 가지는 구리 계열 또는 알루미늄 계열 또는 은 계열 등의 단일막으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 특히, 외부로부터 주사 신호를 전달받기 위한 게이트 패드(26)가 게이트 배선(52, 56)과 다른 층에 형성되어 있어 저항이 작은 물질의 단일막으로 형성하기가 용이하다.
유기 절연막(40) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(60)이 게이트 배선(52, 56)을 덮고 있으며, 게이트 전극(56)의 게이트 절연막(60) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체층(70)이 섬 모양으로 형성되어 있다. 반도체층(70) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 또는 미세 결정화된 규소 또는 금속 실리사이드 따위를 포함하는 저항성 접촉층(ohmic contact layer)(85, 86)이 게이트 전극(56)을 중심으로 분리되어 형성되어 있다.
게이트 절연막(60) 및 저항성 접촉층(85, 86) 위에는 저저항을 가지는 알루미늄 계열 또는 구리 계열 또는 은 계열의 도전 물질로 이루어진 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있는 데이터선(92), 데이터선(92)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터 패드(98), 그리고 데이터선(92)과 연결되어 있으며 저항성 접촉층(85) 위에 위치하는 소스 전극(95) 및 데이터선부(92, 95, 98)와 분리되어 있으며 게이트 전극(56)에 대하여 소스 전극(95)의 반대쪽의 저항성 접촉층(86)의 상부에 위치하는 박막 트랜지스터의 드레인 전극(96)을 포함한다.
데이터 배선(92, 95, 96, 98)도 게이트 배선(52, 56)과 마찬가지로 저저항을 가지는 도전 물질의 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 물론, 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하며, 데이터 패드(98)를 게이트 패드(26)와 동일한 층으로 형성하는 경우에는 다른 물질과의 접촉 특성을 고려하지 않고 저항이 작은 도전 물질의 단일막으로 형성하는 것이 바람직하다.
데이터 배선(92, 95, 96, 98) 위에는 보호막(100)이 형성되어 있으며, 보호막(100)은 드레인 전극(96) 및 데이터 패드(98)를 드러내는 접촉구멍(102, 108)을 가지고 있으며, 또한 게이트 절연막(60)과 함께 게이트 패드(26)를 드러내는 접촉 구멍(106)을 가지고 있다. 보호막(100)은 질화규소나 아크릴계 따위의 유기 절연 물질로 이루어질 수 있다.
보호막(100) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(112)이 형성되어 있다. 화소 전극(112)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 따위의 투명한 도전 물질로 만들어지며, 접촉 구멍(102)을 통하여 드레인 전극(96)과 물리적·전기적으로 연결되어 화상 신호를 전달받는다. 화소 전극(112)은 또한 이웃하는 게이트선(52) 및 데이터선(92)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다. 한편, 게이트 패드(26) 및 데이터 패드(98) 위에는 접촉 구멍(106, 108)을 통하여 각각 이들과 연결되는 보조 게이트 패드(116) 및 보조 데이터 패드(118)가 형성되어 있으며, 이들은 패드(26, 98)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
여기에서는 화소 전극(82)의 재료의 예로 투명한 ITO 또는 IZO를 들었으나,반사형 액정 표시 장치의 경우 불투명한 도전 물질을 사용하여도 무방하다.
이러한 본 발명의 실시예에 따른 액정 표시 장치에서는 데이터선(92)과 화소 전극(112) 사이에는 게이트 절연막(60)과 낮은 유전율을 가지는 보호막(100)이 형성되어 있어, 이들 사이에서 발생하는 커플링 용량을 최소화할 수 있어 표시 장치의 특성을 향상시킬 수 있는 동시에 이들 사이에 간격을 둘 필요가 없으므로 개구율을 최대한 확보할 수 있다.
그러면, 본 발명의 실시예에 따른 액정 표시 장치용 기판의 제조 방법에 대하여 도 5a 내지 11b와 앞서의 도 1 내지 도 4를 참고로 하여 상세히 설명한다.
먼저, 도 5a 내지 5b에 도시한 바와 같이, 도전 물질을 스퍼터링 따위의 방법으로 증착하고 마스크를 이용한 사진 식각 공정으로 건식 또는 습식 식각하여, 하부 절연 기판(10) 위에 블랙 매트릭스(22)를 형성한다.
이때, 도 5c에서 보는 바와 같이, 기판(10)의 주변부(112, 122, 132, 142, 152, 162, 도 1 참조) 둘레에 공통 신호선(25)과 공통 패드(27)를 포함하는 공통 배선과 게이트 패드(26)를 형성할 수 있으며, 외곽부(100, 도 1 참조)에 정렬 키(29)를 형성한다.
이렇게, 블랙 매트릭스(22)를 형성하는 동시에 정렬 키(29)를 형성하면, 이후에 형성하는 게이트 배선(52, 56) 또는 데이터 배선92, 95, 96) 등과 같은 박막을 오정렬 없이 정확하게 형성할 수 있다.
여기서, 도전 물질은 알루미늄 또는 알루미늄 합금 또는 구리 또는 구리 합금 또는 은 계열 등과 같이 저저항을 가지는 도전 물질 또는 ITO와 접촉 특성이 우수한 크롬 또는 몰리브덴 또는 티타늄 또는 반사도가 낮은 질화 크롬 등을 포함하는 다층막으로 형성하는 것이 바람직하다.
물론, 여기서 데이터 패드를 추가로 형성할 수 있으며, 이후에 형성하는 컬러 필터(31, 32, 33)를 정렬하기 위한 정렬 키, 기판(10)을 완성한 후 절단하기 위한 절단용 정렬 키 또는 액정 표시 장치의 두 기판 사이에 주입되어 있는 액정 물질을 봉인하기 위한 봉인재를 정렬하기 위한 정렬 키 등을 추가로 형성할 수도 있다.
이어, 도 6a 및 6b에 도시한 바와 같이 적, 녹, 청의 안료를 포함하는 감광성 물질을 차례로 도포하고 마스크를 이용한 사진 공정으로 패터닝하여 적, 녹, 청의 컬러 필터(31, 32, 33)를 차례로 형성한다. 이때, 감광성 물질은 350℃ 이상의 온도에서도 색특성이 변하지 않는 내열성 물질을 사용하는 것이 바람직하며, 적, 녹, 청의 컬러 필터(31, 32, 33)는 세 장의 마스크를 사용하여 형성하지만, 제조 비용을 줄이기 위하여 하나의 마스크를 이동하면서 이용하여 형성할 수도 있다. 또한, 레이저(laser) 전사법이나 프린트(print)법을 이용하면 마스크를 사용하지 않고 형성할 수도 있어, 제조 비용을 최소화할 수도 있다. 이때, 도면에서 보는 바와 같이. 적, 녹, 청의 컬러 필터(31, 32, 33)의 가장자리는 블랙 매트릭스(22)와 중첩되도록 형성하는 것이 바람직하다.
이때, 도 6c에서 보는 바와 같이, 컬러 필터(31, 32, 33)를 형성할 때, 정렬 키(29)가 컬러 필터용 감광성 물질에 의해 덮이지 않도록 셰도우 마스크(500)를 사용한다.
한편, 블랙 매트릭스(22)를 형성하는 공정에서 정렬 키(29)를 형성하지 않은 경우에는 도6c에서 보는 바와 같이 컬러 필터용 감광성 물질을 이용하여 다수의 정렬키(39)를 형성할 수 있다.
이어, 도 7a 및 도 7b에서 보는 바와 같이, 하부 절연 기판(10) 상부에 350℃ 이상의 내열 특성과 평탄화 특성이 우수한 유기 물질을 이용하여 유기 절연막(40)을 형성한다. 이러한 유기 물질로는 BCB 또는 PFCB 등이 있다. 다음, 마스크를 이용한 사진 식각 공정으로 게이트 패드(26)를 드러내는 접촉 구멍(42, 46)을 형성하며, 건식 식각을 이용한다. 이때, 공통 배선(25, 27)을 드러내는 접촉 구멍도 함께 형성하며, 유기 절연막(40)을 감광성 물질로 형성하는 경우에는 사진 공정만으로도 접촉 구멍들을 형성할 수 있다. 물론, 게이트 패드(26)와 공통 배선(25, 27)을 형성하지 않는 경우에는 유기 절연막(40)을 패터닝하지 않아도 되며, 데이터 패드도 블랙 매트릭스(22)와 동일한 층으로 형성하는 경우에는 데이터 패드를 드러내는 접촉 구멍도 함께 형성한다.
이어, 도 8a 및 도 8b에서 보는 바와 같이, 알루미늄 또는 알루미늄 합금 또는 구리 또는 구리 합금 또는 은 계열 등과 같이 저저항을 가지는 게이트 배선용 도전 물질을 차례로 스퍼터링 따위의 방법으로 증착하고 마스크를 이용한 사진 식각 공정으로 건식 또는 습식 식각하여, 기판(100) 위에 접촉 구멍(42)을 통하여 게이트 패드(26)와 연결되는 게이트선(52) 및 게이트 전극(56)을 포함하는 게이트 배선을 형성한다. 이때, 게이트 배선(52, 56)을 형성하기 위한 사진 식각 공정에서 마스크는 앞에서 형성한 정렬 키(29 또는 39)를 이용하기 위해서는 게이트 배선용도전 물질이 정렬 키(29 또는 39)가 형성되어 있는 부분에는 적층되지 않도록 해야한다. 이를 위해서는 셰도우 마스크(500)를 이용하여 정렬 키(29 또는 39)가 형성되어 있는 부분을 도 6c에서 보는 바와 같이 가려준 다음, 게이트 배선용 도전 물질을 적층한다. 그래야 사진 공정에서 게이트 배선을 형성하기 위한 마스크를 정확하게 정렬 키(29 또는 39)를 이용하여 정렬할 수 있다. 이때, 게이트 배선(52, 56)은 도 8a 및 8b에서 보는 바와 같이 블랙 매트릭스(22)의 가로부 안쪽으로 형성하는 것이 바람직하다.
한편, 셰도우 마스크(500)를 사용하지 않는 경우에는 게이트 배선용 도전 물질을 적층하고 외곽부(100, 도 1 참조)에 형성되어 있는 정렬 키(29 또는 39)가 드러나도록 게이트 배선용 도전 물질을 선택적으로 식각하여 제거한 다음, 정렬 키(29, 39)를 이용하여 마스크를 정렬한 다음 게이트 배선용 도전 물질을 패터닝하여 게이트 배선(52, 56)을 형성할 수도 있다. 또한, 외곽부(100, 도 1 참조)에 평탄화되어 있는 유기 절연막(40)을 제거하여 정렬 키(29 또는 39)를 드러내어 게이트 배선용 도전 물질을 적층했을 때 정렬 키(29 또는 39)로 인한 단차가 형성되도록 한 다음, 레이져를 조사하여 단차에 의한 위치 정보를 얻어 마스크를 정렬하여 게이트 배선(52, 56)을 형성할 수 있다. 또한, 게이트 배선용 도전 물질을 적층한 다음 기판(10)의 하부에서 레이져를 조사하여 정렬 키의 위치 정보를 정확하게 얻어 이를 토대로 마스크를 정렬하여 게이트 배선을 형성할 수도 있다.
여기서는, 앞에서 설명한 바와 같이, 이후에 화소 배선(112, 116, 118)을 ITO(indium tin oxide)로 형성하더라도 게이트 패드(26)가 게이트 배선(52, 56)을서로 다른 층에 형성함으로써 게이트 배선(52, 56)을 알루미늄 또는 알루미늄 합금과 같이 저저항 도전 물질만의 단일막으로 형성할 수 있다. 따라서, 다층막으로 형성하는 경우에 여러 가지 식각 조건을 적용하여 게이트 배선(52, 56)을 형성하는 경우보다 제조 공정을 단순화할 수 있다. 물론, 게이트 패드(26)와 게이트 배선(52, 56)을 동일한 층으로 형성하는 경우에는 저저항을 가지는 도전 물질과 ITO 또는 IZO와 접촉 특성이 좋은 도전 물질로 이루어진 이중막으로 형성하는 것이 바람직하다.
다음, 도 9a 및 9b에 도시한 바와 같이, 게이트 절연막(60), 반도체층(70), 저항성 접촉층(80)을 화학 기상 증착법을 이용하여 각각 증착하고, 마스크를 이용한 사진 공정으로 패터닝하여 게이트 전극(26)과 마주하는 게이트 절연막(60) 상부에 섬 모양의 반도체층(70) 및 저항성 접촉층(80)을 형성한다.
다음, 도 10a 내지 도 10b에 도시한 바와 같이, 몰리브덴 또는 몰리브덴 합금 또는 크롬을 적층한 후, 마스크를 이용한 사진 공정으로 패터닝하여 게이트선(52)과 교차하여 매트릭스 형태의 화소를 정의하는 데이터선(92), 데이터선(92)과 연결되어 게이트 전극(56) 상부까지 연장되어 있는 소스 전극(95), 데이터선(92)의 한쪽 끝에 연결되어 있는 데이터 패드(98) 및 소스 전극(95)과 분리되어 있으며 게이트 전극(56)을 중심으로 소스 전극(95)과 마주하는 드레인 전극(96)을 포함하는 데이터 배선을 형성한다.
이어, 데이터 배선(92, 95, 96, 98)으로 가리지 않는 도핑된 비정질 규소층 패턴(80)을 식각하여 게이트 전극(56)을 중심으로 양쪽으로 분리시키는 한편, 양쪽의 도핑된 비정질 규소층(85, 86) 사이의 반도체층 패턴(70)을 노출시킨다.
다음으로, 도 11a 및 도 11b에 도시한 바와 같이, 질화 규소 또는 유기 절연막으로 이루어진 보호막(100)을 적층한 후 마스크를 이용한 사진 식각 공정으로 게이트 절연막(60)과 함께 건식 식각으로 패터닝하여, 게이트 패드(26), 드레인 전극(96) 및 데이터 패드(98)를 노출시키는 접촉 구멍(106, 102, 108)을 형성한다. 이때, 공통 배선(25, 27)을 드러내는 접촉 구멍을 형성할 수 있다.
다음, 도 3 및 4에 도시한 바와 같이, ITO막을 적층하고 마스크를 이용한 패터닝을 실시하여 접촉 구멍(102)을 통하여 드레인 전극(96)과 연결되는 화소 전극(112)과 접촉 구멍(106, 108)을 통하여 게이트 패드(26) 및 데이터 패드(98)와 각각 연결되는 보조 게이트 패드(116) 및 보조 데이터 패드(118)를 각각 형성한다.
한편, 하부 절연 기판(10)과 마주하는 상부 절연 기판(도시하지 않음)에는 상부에 ITO 또는 IZO 또는 은 합금의 도전 물질을 적층하여 공통 전극을 형성한다.
이러한 본 발명의 실시예에 따른 액정 표시 장치의 제조 방법에서는 앞에서 설명한 바와 같이, 블랙 매트릭스(22) 또는 컬러 필터(31, 32, 33)를 형성할 때 정렬 키(29, 39)를 형성함으로써 이후에 형성되는 게이트 배선 또는 데이터 배선 등의 박막을 정확하게 정렬하여 형성할 수 있다. 또한, 하부 기판(10)의 상부에 컬러 필터(31, 32, 33) 및 블랙 매트릭스(22)를 박막 트랜지스터와 함께 형성함으로써 하부 기판과 상부 기판의 정렬 오차를 고려하지 않아도 되므로 개구율을 향상시킬 수 있다.
또한, 본 발명에 따른 제조 방법에서는 저단가 공정인 컬러 필터(31, 32,33)를 박막 트랜지스터보다 먼저 형성함으로써 컬러 필터 공정에서의 불량 발생이 최종적인 수율에 영향을 주지 않으므로 제조 비용을 최소화할 수 있다. 또한, 컬러 필터 제조 공정과 박막 트랜지스터의 제조 공정을 별도의 제조 라인에서 진행할 수 있어 제조 효율성을 극대화할 수 있다. 즉, 유기 절연막((50)으로 코팅된 컬러 필터를 가지는 기판을 외부에 주문하거나 완성한 다음, 별도의 공정으로 5매 마스크를 이용한 박막 트랜지스터 어레이 기판 제조 공정을 진행할 수 있다.
또한 게이트선(52) 및 데이터선(92)을 구리 또는 구리 합금 또는 알루미늄 또는 알루미늄 합금 등의 저저항 도전 물질로 형성함으로써 고정세 대화면의 액정 표시 장치 제조 방법에 용이하게 적용할 수 있다.
또한, 상부 절연 기판에는 공통 전극만을 형성함으로써 기판의 두께를 최소화할 수 있으며, 재질의 제한이 없어 제조 비용을 줄일 수 있고, 공통 전극에 개구부를 형성하는 PVA(patterned vertical align) 방식의 액정 표시 장치에도 용이하게 적용할 수 있다.
이러한 방법은 앞에서 설명한 바와 같이, 유기 절연막(40)을 형성한 이후의 공정을 5매 마스크를 이용하는 제조 방법에 적용하였지만, 4매 마스크를 이용하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서도 동일하게 적용할 수 있다. 이에 대하여 하나의 실시예를 도면을 참조하여 상세하게 설명하기로 한다. 여기서는, 게이트 패드를 게이트 배선과 동일한 층으로 형성하기로 한다.
먼저, 도 12 내지 도 14를 참고로 하여 본 발명의 실시예에 따른 4매 마스크를 이용하여 완성된 액정 표시 장치용 박막 트랜지스터 기판의 단위 화소 구조에대하여 상세히 설명한다.
도 12는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 13 및 도 14는 각각 도 13에 도시한 박막 트랜지스터 기판을 XIII-XIII' 선 및 XIV-XIV' 선을 따라 잘라 도시한 단면도이다.
먼저, 절연 기판(10) 위에 제1 실시예와 유사하게 블랙 매트릭스(22) 및 컬러 필터(31, 32, 33)와 이들을 덮는 유기 절연막(40)이 형성되어 있다.
유기 절연막(40) 위에는 게이트선(52), 게이트 패드(54) 및 게이트 전극(56)을 포함하는 게이트 배선이 형성되어 있다. 그리고, 게이트 배선은 기판(10) 상부에 게이트선(52)과 평행하며 상판의 공통 전극에 입력되는 공통 전극 전압 따위의 전압을 외부로부터 인가 받는 유지 전극(58)을 포함한다. 유지 전극(58)은 후술할 화소 전극(112)과 연결된 유지 축전기용 도전체 패턴(98)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(112)과 게이트선(52)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다.
게이트 배선(52, 54, 56, 58) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(60)이 형성되어 게이트 배선(52, 54, 56, 58)을 덮고 있다.
게이트 절연막(60) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체 패턴(72, 78)이 형성되어 있으며, 반도체 패턴(72, 78) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(85, 86, 88)이 형성되어 있다.
저항성 접촉층 패턴(85, 86, 88) 위에는 Mo 또는 MoW 합금, Cr, Al 또는 Al 합금, Ta 따위의 도전 물질로 이루어진 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있는 데이터선(92), 데이터선(92)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터 패드(94), 그리고 데이터선(92)의 분지인 박막 트랜지스터의 소스 전극(95)으로 이루어진 데이터선부를 포함하며, 또한 데이터선부(92, 94, 95)와 분리되어 있으며 게이트 전극(56) 또는 박막 트랜지스터의 채널부(C)에 대하여 소스 전극(95)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(96)과 유지 전극(58) 위에 위치하고 있는 유지 축전기용 도전체 패턴(98)도 포함한다. 유지 전극(58)을 형성하지 않을 경우 유지 축전기용 도전체 패턴(98) 또한 형성하지 않는다.
데이터 배선(92, 94, 95, 96, 98)도 게이트 배선(52, 54, 56, 58)과 마찬가지로 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 물론, 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하다.
접촉층 패턴(85, 86, 88)은 그 하부의 반도체 패턴(72, 78)과 그 상부의 데이터 배선(92, 94, 95, 96, 98)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(92, 94, 95, 96, 98)과 완전히 동일한 형태를 가진다. 즉, 데이터선부 중간층 패턴(85)은 데이터선부(92, 94, 95)와 동일하고, 드레인 전극용 중간층패턴(86)은 드레인 전극(96)과 동일하며, 유지 축전기용 중간층 패턴(88)은 유지 축전기용 도전체 패턴(98)과 동일하다.
한편, 반도체 패턴(72, 78)은 박막 트랜지스터의 채널부(C)를 제외하면 데이터 배선(92, 94, 95, 96, 98) 및 저항성 접촉층 패턴(85, 86, 87)과 동일한 모양을 하고 있다. 구체적으로는, 유지 축전기용 반도체 패턴(48)과 유지 축전기용 도전체 패턴(98) 및 유지 축전기용 접촉층 패턴(88)은 동일한 모양이지만, 박막 트랜지스터용 반도체 패턴(72)은 데이터 배선 및 접촉층 패턴의 나머지 부분과 약간 다르다. 즉, 박막 트랜지스터의 채널부(C)에서 데이터선부(92, 94, 95), 특히 소스 전극(95)과 드레인 전극(96)이 분리되어 있고 데이터선부 중간층(85)과 드레인 전극용 접촉층 패턴(86)도 분리되어 있으나, 박막 트랜지스터용 반도체 패턴(72)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다.
데이터 배선(92, 94, 95, 96, 98) 위에는 보호막(100)이 형성되어 있으며, 보호막(100)은 드레인 전극(96), 데이터 패드(94) 및 유지 축전기용 도전체 패턴(98)을 드러내는 접촉구멍(101, 103, 104)을 가지고 있으며, 또한 게이트 절연막(60)과 함께 게이트 패드(54)를 드러내는 접촉 구멍(102)을 가지고 있다. 보호막(100)은 질화규소나 아크릴계 따위의 유기 절연 물질로 이루어질 수 있다.
보호막(100) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(112)이 형성되어 있다. 화소 전극(112)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 따위의 투명한 도전 물질로 만들어지며, 접촉 구멍(101)을 통하여 드레인 전극(96)과 물리적·전기적으로 연결되어 화상 신호를 전달받는다. 화소 전극(112)은 또한 이웃하는 게이트선(52) 및 데이터선(92)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다. 또한 화소 전극(112)은 접촉 구멍(104)을 통하여 유지 축전기용 도전체 패턴(98)과도 연결되어 도전체 패턴(98)으로 화상 신호를 전달한다. 한편, 게이트 패드(54) 및 데이터 패드(94) 위에는 접촉 구멍(102, 103)을 통하여 각각 이들과 연결되는 보조 게이트 패드(114) 및 보조 데이터 패드(116)가 형성되어 있으며, 이들은 패드(54, 94)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
여기에서는 화소 전극(112)의 재료의 예로 투명한 ITO를 들었으나, 반사형 액정 표시 장치의 경우 불투명한 도전 물질을 사용하여도 무방하다.
그러면, 도 12 내지 도 14의 구조를 가지는 액정 표시 장치용 박막 트랜지스터 기판을 4매 마스크를 이용하여 제조하는 방법에 대하여 상세하게 도 12 내지 도 14와 도 15a 내지 도 22c를 참조하여 설명하기로 한다.
먼저, 도 15a 내지 도 15c에 도시한 바와 같이, 제1 실시예와 유사하게 기판(10) 상부에 블랙 매트릭스(22), 컬러 필터(31, 32, 33) 및 유기 절연막(40)을 차례로 형성한다. 이때에도, 제1 실시예와 동일하게 정렬 키(29 또는 39, 도 5c 또는 도 6c 참조)를 형성한다.
이어, 도 16a 내지 16c에 도시한 바와 같이, 제1 마스크를 이용한 사진 식각 공정으로 유기 절연막(40) 위에 게이트선(52), 게이트 패드(54), 게이트 전극(56) 및 유지 전극(58)을 포함하는 게이트 배선을 형성한다. 이때에도, 제1 실시예와동일하게 여러 가지 방법으로 정렬 키를 가리지 않도록 하거나, 정렬 키의 위치 정보를 얻어 제1 마스크를 정렬한 다음, 통상적인 패터닝 공정으로 게이트 배선(52, 54, 56)을 형성한다.
다음, 도 17a 및 17b에 도시한 바와 같이, 게이트 절연막(60), 반도체층(70), 중간층(80)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 이어 금속 따위의 도전체층(90)을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한 다음 그 위에 감광막(130)을 1 μm 내지 2 μm의 두께로 도포한다.
그 후, 제2 마스크를 통하여 감광막(130)에 빛을 조사한 후 현상하여 도 18b 및 18c에 도시한 바와 같이, 감광막 패턴(132, 134)을 형성한다. 이때, 감광막 패턴(132, 134) 중에서 박막 트랜지스터의 채널부(C), 즉 소스 전극(95)과 드레인 전극(96) 사이에 위치한 제1 부분(134)은 데이터 배선부(A), 즉 데이터 배선(92, 94, 95, 96, 98)이 형성될 부분에 위치한 제2 부분(132)보다 두께가 작게 되도록 하며, 기타 부분(B)의 감광막은 모두 제거한다. 이 때, 채널부(C)에 남아 있는 감광막(134)의 두께와 데이터 배선부(A)에 남아 있는 감광막(132)의 두께의 비는 후에 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제1 부분(134)의 두께를 제2 부분(132)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, A 영역의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자형태의 패턴을 형성하거나 반투명막을 사용한다.
이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분에서는 고분자들이 완전히 분해되며, 슬릿 패턴이나 반투명막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차광막으로 가려진 부분에서는 고분자가 거의 분해되지 않는다. 이어 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막이 남길 수 있다. 이때, 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한다.
이러한 얇은 두께의 감광막(134)은 리플로우가 가능한 물질로 이루어진 감광막을 이용하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고 리플로우시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다.
이어, 감광막 패턴(134) 및 그 하부의 막들, 즉 도전체층(90), 중간층(80) 및 반도체층(70)에 대한 식각을 진행한다. 이때, 데이터 배선부(A)에는 데이터 배선 및 그 하부의 막들이 그대로 남아 있고, 채널부(C)에는 반도체층만 남아 있어야 하며, 나머지 부분(B)에는 위의 3개 층(90, 80, 70)이 모두 제거되어 게이트 절연막(30)이 드러나야 한다.
먼저, 도 19a 및 19b에 도시한 것처럼, 기타 부분(B)의 노출되어 있는 도전체층(90)을 제거하여 그 하부의 중간층(80)을 노출시킨다. 이 과정에서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있으며, 이때 도전체층(90)은 식각되고 감광막 패턴(132, 134)은 거의 식각되지 않는 조건하에서 행하는 것이 좋다. 그러나, 건식 식각의 경우 도전체층(90)만을 식각하고 감광막 패턴(132, 134)은 식각되지 않는 조건을 찾기가 어려우므로 감광막 패턴(132, 134)도 함께 식각되는 조건하에서 행할 수 있다. 이 경우에는 습식 식각의 경우보다 제1 부분(134)의 두께를 두껍게 하여 이 과정에서 제1 부분(134)이 제거되어 하부의 도전체층(90)이 드러나는 일이 생기지 않도록 한다.
도전체층(90)이 Mo 또는 MoW 합금, Al 또는 Al 합금, Ta 중 어느 하나인 경우에는 건식 식각이나 습식 식각 중 어느 것이라도 가능하다. 그러나 Cr은 건식 식각 방법으로는 잘 제거되지 않기 때문에 도전체층(90)이 Cr이라면 습식 식각만을 이용하는 것이 좋다. 도전체층(90)이 Cr인 습식 식각의 경우에는 식각액으로 CeNHO3을 사용할 수 있고, 도전체층(90)이 Mo나 MoW인 건식 식각의 경우의 식각 기체로는 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 사용할 수 있으며 후자의 경우 감광막에 대한 식각비도 거의 비슷하다.
이렇게 하면, 도 19a 및 도 19b에 나타낸 것처럼, 채널부(C) 및 데이터 배선부(B)의 도전체층, 즉 소스/드레인용 도전체 패턴(97)과 유지 축전기용 도전체 패턴(98)만이 남고 기타 부분(B)의 도전체층(90)은 모두 제거되어 그 하부의 중간층(80)이 드러난다. 이때 남은 도전체 패턴(97, 98)은 소스 및 드레인 전극(95, 96)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터 배선(92, 94, 95, 96, 98)의 형태와 동일하다. 또한 건식 식각을 사용한 경우 감광막 패턴(132, 134)도 어느 정도의 두께로 식각된다.
이어, 도 20a 및 20b에 도시한 바와 같이, 기타 부분(B)의 노출된 중간층(80) 및 그 하부의 반도체층(70)을 감광막의 제1 부분(134)과 함께 건식 식각 방법으로 동시에 제거한다. 이 때의 식각은 감광막 패턴(132, 134)과 중간층(80) 및 반도체층(70)(반도체층과 중간층은 식각 선택성이 거의 없음)이 동시에 식각되며 게이트 절연막(60)은 식각되지 않는 조건하에서 행하여야 하며, 특히 감광막 패턴(132, 134)과 반도체층(70)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF6과 HCl의 혼합 기체나, SF6과 O2의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다. 감광막 패턴(132, 134)과 반도체층(70)에 대한 식각비가 동일한 경우 제1 부분(134)의 두께는 반도체층(70)과 중간층(70)의 두께를 합한 것과 같거나 그보다 작아야 한다.
이렇게 하면, 도 20a 및 20b에 나타낸 바와 같이, 채널부(C)의 제1 부분(134)이 제거되어 소스/드레인용 도전체 패턴(97)이 드러나고, 기타 부분(B)의중간층(80) 및 반도체층(70)이 제거되어 그 하부의 게이트 절연막(60)이 드러난다. 한편, 데이터 배선부(A)의 제2 부분(132) 역시 식각되므로 두께가 얇아진다. 또한, 이 단계에서 반도체 패턴(72, 78)이 완성된다. 도면 부호 87과 88은 각각 소스/드레인용 도전체 패턴(97) 하부의 중간층 패턴과 유지 축전기용 도전체 패턴(98) 하부의 중간층 패턴을 가리킨다.
이어 애싱(ashing)을 통하여 채널부(C)의 소스/드레인용 도전체 패턴(97) 표면에 남아 있는 감광막 찌꺼기를 제거한다.
다음, 도 21a 및 21b에 도시한 바와 같이 채널부(C)의 소스/드레인용 도전체 패턴(97) 및 그 하부의 소스/드레인용 중간층 패턴(87)을 식각하여 제거한다. 이 때, 식각은 소스/드레인용 도전체 패턴(97)과 중간층 패턴(87) 모두에 대하여 건식 식각만으로 진행할 수도 있으며, 소스/드레인용 도전체 패턴(97)에 대해서는 습식 식각으로, 중간층 패턴(87)에 대해서는 건식 식각으로 행할 수도 있다. 전자의 경우 소스/드레인용 도전체 패턴(97)과 중간층 패턴(87)의 식각 선택비가 큰 조건하에서 식각을 행하는 것이 바람직하며, 이는 식각 선택비가 크지 않을 경우 식각 종점을 찾기가 어려워 채널부(C)에 남는 반도체 패턴(72)의 두께를 조절하기가 쉽지 않기 때문이다. 예를 들면, SF6과 O2의 혼합 기체를 사용하여 소스/드레인용 도전체 패턴(97)을 식각하는 것을 들 수 있다. 습식 식각과 건식 식각을 번갈아 하는 후자의 경우에는 습식 식각되는 소스/드레인용 도전체 패턴(97)의 측면은 식각되지만, 건식 식각되는 중간층 패턴(87)은 거의 식각되지 않으므로 계단 모양으로 만들어진다. 중간층 패턴(87) 및 반도체 패턴(72)을 식각할 때 사용하는 식각 기체의 예로는 앞에서 언급한 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 들 수 있으며, CF4와 O2를 사용하면 균일한 두께로 반도체 패턴(72)을 남길 수 있다. 이때, 도 21b에 도시한 것처럼 반도체 패턴(72)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제2 부분(132)도 이때 어느 정도의 두께로 식각된다. 이때의 식각은 게이트 절연막(60)이 식각되지 않는 조건으로 행하여야 하며, 제2 부분(132)이 식각되어 그 하부의 데이터 배선(92, 94, 95, 96, 98)이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다.
이렇게 하면, 소스 전극(95)과 드레인 전극(96)이 분리되면서 데이터 배선(92, 94, 95, 96, 98)과 그 하부의 접촉층 패턴(85, 86, 88)이 완성된다.
마지막으로 데이터 배선부(A)에 남아 있는 감광막 제2 부분(132)을 제거한다. 그러나, 제2 부분(132)의 제거는 채널부(C) 소스/드레인용 도전체 패턴(97)을 제거한 후 그 밑의 중간층 패턴(87)을 제거하기 전에 이루어질 수도 있다.
앞에서 설명한 것처럼, 습식 식각과 건식 식각을 교대로 하거나 건식 식각만을 사용할 수 있다. 후자의 경우에는 한 종류의 식각만을 사용하므로 공정이 비교적 간편하지만, 알맞은 식각 조건을 찾기가 어렵다. 반면, 전자의 경우에는 식각 조건을 찾기가 비교적 쉬우나 공정이 후자에 비하여 번거로운 점이 있다.
이와 같이 하여 데이터 배선(92, 94, 95, 96, 98)을 형성한 후, 도 22a 내지 22c에 도시한 바와 같이 질화규소를 CVD 방법으로 증착하거나 유기 절연 물질을 스핀 코팅하여 3,000 Å 이상의 두께를 가지는 보호막(100)을 형성한다. 이어 제3 마스크를 이용하여 보호막(100)을 게이트 절연막(60)과 함께 식각하여 드레인 전극(96), 게이트 패드(54), 데이터 패드(94) 및 유지 축전기용 도전체 패턴(98)을 각각 드러내는 접촉 구멍(101, 102, 103, 104)을 형성한다.
마지막으로, 도 12 내지 도 14에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 ITO층을 증착하고 제4 마스크를 사용하여 식각하여 화소 전극(112), 보조 게이트 패드(114) 및 보조 데이터 패드(116)를 형성한다.
이러한 본 발명의 제2 실시예에서는 제1 실시예에 따른 효과뿐만 아니라 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58) 및 반도체 패턴(42, 48)을 하나의 마스크를 이용하여 형성하고 이 과정에서 소스 전극(65)과 드레인 전극(66)이 분리하여 제조 공정을 단순화할 수 있다.
이와 같이, 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에서는 블랙 매트릭스 또는 컬러 필터를 형성할 때 정렬 키를 형성함으로써 이후에 형성되는 박막의 정렬를 정확하게 할 수 있다. 또한, 박막 트랜지스터보다 컬러 필터 및 블랙 매트릭스를 먼저 형성하고 데이터선과 화소 전극 사이에 유기 절연막을 둠으로써 개구율을 확보할 수 있다. 또한, 블랙 매트릭스와 동일한 층으로 공통 배선과 패드를 형성함으로써 공통 신호의 지연을 최소화할 수 있고, 저저항의 배선을 가질 수 있어 대면적에서도 화질 균일도를 확보하여 화질을 특성을 향상시킬 수 있다. 또한, 컬러 필터와 박막 트랜지스터 어레이의제조 공정을 각각 별도의 제조 라인에서 진행할 수 있어 제조 효율성을 극대화할 수 있다.

Claims (26)

  1. 화면 표시부, 상기 화면 표시부 둘레의 주변부 및 상기 화면 표시부와 상기 주변부를 제외한 외곽부를 포함하는 절연 기판 위의 상기 화면 표시부에 블랙 매트릭스를 형성하는 단계,
    상기 기판 상부에 적, 녹, 청의 컬러 필터를 형성하는 단계,
    상기 블랙 매트릭스 및 상기 컬러 필터를 덮는 절연막을 형성하는 단계,
    상기 외곽부에 정렬 키를 형성하는 단계,
    상기 절연막 상부에 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,
    상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 전극의 게이트 절연막 상부에 반도체 패턴을 형성하는 단계,
    상기 반도체 패턴 또는 상기 게이트 절연막 패턴 상부에 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선을 형성하는 단계 및
    상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계
    를 포함하며,
    상기 정렬 키는 상기 블랙 매트릭스 또는 상기 컬러 필터와 함께 형성하며,
    상기 게이트 배선 형성 단계는 상기 정렬 기를 이용하여 마스크를 정렬하는 사진 식각 공정으로 이루어지는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  2. 제1항에서,
    상기 정렬 키를 이용하여 상기 마스크를 정렬하기 위해 상기 컬러 필터 또는 상기 게이트 배선 형성 단계에서는 상기 정렬 키가 덮이지 않도록 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  3. 제1항에서,
    상기 정렬 키를 이용하여 상기 마스크를 정렬하기 위해 상기 게이트 배선 형성 단계 전에 상기 정렬 키를 덮는 상기 절연막 일부를 제거하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  4. 제1항에서,
    상기 정렬 키를 이용하여 상기 마스크를 정렬하기 위해, 상기 게이트 배선을 형성하기 위한 게이트 배선용 도전 물질을 적층한 다음 상기 정렬 키를 덮는 상기 게이트 배선용 도전 물질 일부를 제거하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  5. 제1항에서,
    상기 정렬 키를 이용하여 상기 마스크를 정렬하기 위해, 상기 게이트 배선 형성 단계 전에 레이져를 조사하여 상기 정렬 키의 위치 정보를 얻는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  6. 제1항에서,
    상기 절연막은 유기 절연 물질로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  7. 제1항에서,
    상기 데이터 배선 형성 단계 이후, 상기 드레인 전극을 드러내는 보호막을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  8. 제1항에서,
    상기 블랙 매트릭스 형성 단계에서 상기 주변부에 상기 블랙 매트릭스와 동일한 층으로 상기 화소 전극과 마주하는 공통 전극에 외부로부터 전달되는 공통 신호를 전달하기 위한 공통 신호선 및 상기 공통 신호를 외부로부터 직접 전달받는 공통 패드를 포함하는 공통 배선을 형성하는 액정 표시 장치용 박막 트랜지스터 기판용 박막 트랜지스터 기판의 제조 방법.
  9. 제1항에서,
    상기 게이트 배선은 상기 게이트선에 전달되는 주사 신호를 외부로부터 전달받는 게이트 패드를 더 포함하며, 상기 데이터 배선은 상기 데이터선에 전달되는 화상 신호를 외부로부터 전달받는 데이터 패드를 더 포함하며,
    상기 블랙 매트릭스 형성 단계에서 상기 주변부에 상기 게이트 패드 및 상기 데이터 패드를 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  10. 제7항 또는 제9항에서,
    상기 화소 전극 형성 단계에서 게이트 절연막 및 상기 보호막에 형성되어 있는 접촉 구멍을 통하여 상기 게이트 패드 및 상기 데이터 패드와 각각 연결되어 있는 보조 게이트 패드 및 보조 데이터 패드를 더 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  11. 제1항에서,
    상기 반도체 패턴과 상기 데이터 배선은 하나의 마스크를 이용하는 사진 식각 공정으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  12. 제11항에서,
    상기 반도체 패턴 및 상기 반도체 패턴 형성 단계는,
    반도체층 및 데이터 배선용 도전층을 차례로 증착하는 단계,
    상기 데이터 배선용 도전층 위에 감광막을 도포하는 단계,
    상기 감광막을 마스크를 통하여 노광하는 단계,
    상기 감광막을 현상하여 상기 데이터 배선에 대응하는 제1 부분, 상기 제1 부분보다 얇은 두께를 가지며 상기 소스 및 드레인 전극 사이에 대응하는 제2 부분 및 상기 감광막이 제거되어 있으며 상기 제1 및 제2 부분을 제외한 나머지 부분에 위치하는 제3 부분을 포함하는 감광막 패턴을 형성하는 단계,
    상기 제3 부분 아래의 상기 데이터 배선용 도전층, 그 하부의 반도체층을 식각하여 상기 반도체 패턴을 완성하는 단계,
    애싱 공정으로 상기 제2 부분의 감광막 패턴을 제거하는 단계,
    상기 제1 부분의 감광막 패턴을 마스크로 상기 데이터 배선용 도전층을 식각하여 상기 데이터 배선을 완성하는 단계,
    나머지 상기 감광막 패턴을 제거하는 단계
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  13. 제12항에서,
    채널부를 제외한 상기 반도체 패턴은 상기 데이터 배선과 동일한 모양으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  14. 화면 표시부, 상기 화면 표시부 둘레의 주변부 및 상기 화면 표시부와 상기 주변부를 제외한 외곽부를 포함하는 절연 기판,
    상기 절연 기판의 화면 표시부 위에 매트릭스 모양의 화소에 개구부를 가지고 그물 모양으로 형성되어 있는 블랙 매트릭스,
    상기 기판 상부의 화소에 형성되어 있는 적, 녹, 청의 컬러 필터,
    상기 블랙 매트릭스 및 상기 컬러 필터를 덮는 절연막,
    상기 절연막 상부에 형성되어 있으며, 가로 방향으로 뻗어 있는 게이트선 및 상기 게이트선에 연결되어 있는 게이트 전극을 포함하는 게이트 배선,
    상기 절연막 상부에 형성되어 상기 게이트 배선을 덮고 있는 게이트 절연막,
    상기 게이트 절연막 상부에 형성되어 있는 반도체층 패턴,
    상기 반도체층 패턴 상부에 형성되어 있는 저항성 접촉층 패턴,
    서로 분리되어 상기 저항성 접촉층 상부에 형성되어 있는 소스 및 드레인 전극과 상기 소스 전극과 연결되어 있고 상기 게이트선과 교차하여 상기 화소를 정의하는 데이터선을 포함하는 데이터 배선,
    상기 데이터 배선을 덮고 있으며, 상기 드레인 전극을 드러내는 제1 접촉 구멍을 가지는 보호막,
    상기 보호막 상부의 상기 화소에 형성되어 있으며, 상기 제1 접촉 구멍을 통하여 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하는 화소 배선
    을 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  15. 제14항에서,
    상기 블랙 매트릭스 또는 상기 컬러 필터와 동일한 층으로 상기 외곽부에 형성되어 있는 정렬 키를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  16. 제14항에서,
    상기 주변부에 상기 블랙 매트릭스와 동일한 층으로 형성되어 있으며, 상기 화소 전극과 마주하는 공통 전극에 외부로부터 전달되는 공통 신호를 전달하는 공통 신호선 및 상기 공통 신호를 외부로부터 직접 전달받는 공통 패드를 포함하는 공통 배선을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  17. 제14항에서,
    상기 게이트 배선은 상기 게이트선에 전달되는 주사 신호를 외부로부터 전달받는 게이트 패드를 더 포함하며, 상기 데이터 배선은 상기 데이터선에 전달되는 화상 신호를 외부로부터 전달받는 데이터 패드를 더 포함하며,
    상기 게이트 패드 및 상기 데이터 패드는 상기 주변부에 상기 블랙 매트릭스 또는 상기 게이트 배선 및 데이터 배선과 동일한 층으로 각각 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  18. 제17항에서,
    상기 화소 배선은 상기 게이트 절연막 및 상기 보호막에 형성되어 있는 제2 및 제3 접촉 구멍을 통하여 상기 게이트 패드 및 상기 데이터 패드와 각각 연결되어 있는 보조 게이트 패드 및 보조 데이터 패드를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  19. 제18항에서,
    상기 게이트 패드 및 상기 데이터 패드가 상기 블랙 매트릭스와 동일한 층으로 형성되어 있는 경우에, 상기 보호막 및 상기 게이트 절연막에는 상기 게이트 및 데이터 패드와 상기 게이트선 및 데이터선과 각각 연결하기 위한 제4 및 제5 접촉 구멍을 가지는 액정 표시 장치용 박막 트랜지스터 기판.
  20. 제19항에서,
    상기 적, 녹, 청 컬러 필터의 가장자리는 상기 블랙 매트릭스의 가장자리를 덮고 있는 액정 표시 장치용 박막 트랜지스터 기판.
  21. 제14항에서,
    상기 절연막은 평틴화되어 있으며, 유기 절연 물질로 이루어진 액정 표시 장치용 박막 트랜지스터 기판.
  22. 제14항에서,
    상기 데이터 배선 및 상기 게이트 배선은 알루미늄 또는 알루미늄 합금 또는 구리 또는 구리 합금의 단일막을 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  23. 제14항에서,
    상기 블랙 매트릭스는 알루미늄 또는 알루미늄 합금 또는 구리 또는 구리 합금의 단일막 또는 크롬 또는 몰리브덴 또는 몰리브덴 합금 또는 질화 크롬 또는 질화 몰리브덴으로 이루어진 도전막을 포함하는 다층막으로 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  24. 제14항에서,
    상기 데이터 배선은 상기 반도체층 패턴의 상부에만 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  25. 제14항에서,
    상기 접촉층 패턴은 상기 데이터 배선과 동일한 형태를 가지는 액정 표시 장치용 박막 트랜지스터 기판.
  26. 제14항에서,
    상기 반도체 패턴은 상기 채널부를 제외하면 상기 데이터 배선과 동일한 모양인 액정 표시 장치용 박막 트랜지스터 기판.
KR1019990062915A 1999-09-30 1999-12-27 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 KR20010060519A (ko)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR1019990062915A KR20010060519A (ko) 1999-12-27 1999-12-27 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
TW89118097A TW533325B (en) 1999-09-30 2000-09-04 Thin film transistor array panels for liquid crystal display and manufacturing methods of the same
CNB001324004A CN1195243C (zh) 1999-09-30 2000-09-29 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
JP2000302953A JP2001166338A (ja) 1999-09-30 2000-10-02 液晶表示装置用薄膜トランジスタ基板及びその製造方法
US09/676,813 US6674495B1 (en) 1999-09-30 2000-10-02 Thin film transistor array panel for a liquid crystal display and methods for manufacturing the same
US10/660,779 US7220991B2 (en) 1999-09-30 2003-09-12 Thin film transistor array panel for liquid crystal display
US10/660,749 US7190421B2 (en) 1999-09-30 2003-09-12 Thin film transistor array panel for a liquid crystal display and methods for manufacturing the same
US11/455,367 US7675062B2 (en) 1999-09-30 2006-06-19 Thin film transistor array panel for liquid crystal display
JP2011090187A JP5466665B2 (ja) 1999-09-30 2011-04-14 液晶表示装置用薄膜トランジスタ基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990062915A KR20010060519A (ko) 1999-12-27 1999-12-27 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20010060519A true KR20010060519A (ko) 2001-07-07

Family

ID=19630301

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990062915A KR20010060519A (ko) 1999-09-30 1999-12-27 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR20010060519A (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030020514A (ko) * 2001-08-29 2003-03-10 삼성전자주식회사 표시 장치의 제조 방법 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판의 제조 방법
KR101023285B1 (ko) * 2004-03-24 2011-03-18 엘지디스플레이 주식회사 엘시디 모듈 및 그 제조방법
KR101201313B1 (ko) * 2005-10-07 2012-11-14 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101244387B1 (ko) * 2005-09-20 2013-03-25 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
KR101262091B1 (ko) * 2005-09-28 2013-05-14 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
KR101402047B1 (ko) * 2007-06-20 2014-06-02 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
KR101405367B1 (ko) * 2005-10-07 2014-06-12 엘지디스플레이 주식회사 액정표시장치와 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0764068A (ja) * 1993-08-30 1995-03-10 Sharp Corp 液晶表示用対向基板
JPH086005A (ja) * 1994-06-15 1996-01-12 Casio Comput Co Ltd 液晶表示装置およびその製造方法
JPH08146400A (ja) * 1994-11-16 1996-06-07 Seiko Epson Corp 液晶表示装置及び液晶表示装置の製造方法
JPH1184121A (ja) * 1997-09-05 1999-03-26 Canon Inc カラーフィルタ基板とその製造方法、該基板を用いた液晶素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0764068A (ja) * 1993-08-30 1995-03-10 Sharp Corp 液晶表示用対向基板
JPH086005A (ja) * 1994-06-15 1996-01-12 Casio Comput Co Ltd 液晶表示装置およびその製造方法
JPH08146400A (ja) * 1994-11-16 1996-06-07 Seiko Epson Corp 液晶表示装置及び液晶表示装置の製造方法
JPH1184121A (ja) * 1997-09-05 1999-03-26 Canon Inc カラーフィルタ基板とその製造方法、該基板を用いた液晶素子

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030020514A (ko) * 2001-08-29 2003-03-10 삼성전자주식회사 표시 장치의 제조 방법 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판의 제조 방법
KR101023285B1 (ko) * 2004-03-24 2011-03-18 엘지디스플레이 주식회사 엘시디 모듈 및 그 제조방법
KR101244387B1 (ko) * 2005-09-20 2013-03-25 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
KR101262091B1 (ko) * 2005-09-28 2013-05-14 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
KR101201313B1 (ko) * 2005-10-07 2012-11-14 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101405367B1 (ko) * 2005-10-07 2014-06-12 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
KR101402047B1 (ko) * 2007-06-20 2014-06-02 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치

Similar Documents

Publication Publication Date Title
KR100980008B1 (ko) 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법
KR100870013B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100905470B1 (ko) 박막 트랜지스터 어레이 기판
KR20010104070A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
JP2001005038A (ja) 表示装置用薄膜トランジスタ基板及びその製造方法
KR20040066282A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20030027302A (ko) 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법
KR101333266B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20050001710A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20050028531A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20010060519A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100740927B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR20030055125A (ko) 표시 장치용 박막 트랜지스터 표시판 및 그의 제조 방법
KR100623983B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판, 그를 포함하는 액정 표시 장치 및 그의 제조 방법
KR100864486B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20000067259A (ko) 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100910566B1 (ko) 박막 트랜지스터 표시판의 제조 방법 및 이를 위한 마스크
KR100853207B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20030020514A (ko) 표시 장치의 제조 방법 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판의 제조 방법
KR20110018577A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20030094606A (ko) 배선의 접촉부 및 이를 포함하는 박막 트랜지스터 기판
KR100910563B1 (ko) 박막 트랜지스터 표시판
KR100831224B1 (ko) 박막 트랜지스터 기판 및 그 제조방법
KR100915237B1 (ko) 박막 트랜지스터 표시판의 제조 방법 및 이를 위한 마스크
KR100905471B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application