KR20010066391A - 반도체장치의 콘택전극 정렬을 분석하기 위한 시편 제조방법 - Google Patents
반도체장치의 콘택전극 정렬을 분석하기 위한 시편 제조방법 Download PDFInfo
- Publication number
- KR20010066391A KR20010066391A KR1019990068100A KR19990068100A KR20010066391A KR 20010066391 A KR20010066391 A KR 20010066391A KR 1019990068100 A KR1019990068100 A KR 1019990068100A KR 19990068100 A KR19990068100 A KR 19990068100A KR 20010066391 A KR20010066391 A KR 20010066391A
- Authority
- KR
- South Korea
- Prior art keywords
- contact electrode
- specimen
- semiconductor device
- wiring
- layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 title claims description 33
- 239000010410 layer Substances 0.000 claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 claims abstract description 16
- 239000011229 interlayer Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims description 12
- 238000004458 analytical method Methods 0.000 claims description 11
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 claims description 10
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 claims description 8
- 238000002360 preparation method Methods 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 abstract description 3
- 229920000642 polymer Polymers 0.000 abstract description 3
- 238000002161 passivation Methods 0.000 abstract 3
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 238000005530 etching Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000004141 dimensional analysis Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N1/00—Sampling; Preparing specimens for investigation
- G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Biochemistry (AREA)
- Pathology (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Immunology (AREA)
- General Health & Medical Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Analytical Chemistry (AREA)
- Life Sciences & Earth Sciences (AREA)
- Health & Medical Sciences (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체장치의 콘택전극 정렬을 분석하기 위한 시편 제조방법에 관한 것으로서, 특히 그 제조 방법은 다층 배선 구조를 갖는 완성된 반도체장치에서 최종 배선의 콘택전극부터 하부 기판에 연결된 콘택전극까지 차례로 역공정(deprocess)을 실시하여 각 층마다 콘택전극의 전체 구조가 드러나도록 상부층을 제거하여 콘택전극 정렬 분석을 위한 시편을 형성한다. 그러므로, 본 발명은 그 분석 영역을 3차원으로 확장해서 다층 배선구조의 콘택전극 배열 및 콘택 상태를 관찰할 수 있기 때문에 정확하면서도 신속하게 분석 결과를 얻을 수 있다.
Description
본 발명은 반도체장치의 불량 분석을 위한 시편 제조방법에 관한 것으로서, 특히, 다층 배선 구조의 반도체장치에서 다층 배선을 수직으로 상호 연결하거나 기판의 정션과 상부 배선을 연결하는 콘택전극의 정렬 상태 및 그 콘택 상태의 불량 유/무를 분석하기 위한 시편 제조방법에 관한 것이다.
통상적으로 고집적 및 다층 배선 구조의 반도체장치에서 상부 배선과 하부 배선을 수직으로 연결하는 콘택전극의 오정렬(misalignment) 및 콘택 상태의 불량 유/무를 분석하고자 할 경우 FIB(Focused Ion Beam)로 밀링(milling)하거나 연마 처리(polishing)를 실시하여 단면상에서 2차원적으로 콘택전극 상태를 관찰하였다. 그러나, 이 경우 2차원적으로 불량 위치를 노출시키는 것은 매우 어려웠다.
또한, 반도체장치의 콘택전극의 정렬 및 콘택 불량을 분석하기 위한 다른 방법은 반도체장치의 각 층마다 역공정(deprocess)을 실시하여 식각처리시에 상부 배선의 금속 하부에 정의된 콘택 자국의 크기를 기준으로 다른 하부 배선과의 단락 유/무를 추론하거나 배선 사이의 오정렬을 분석하였다. 즉, 식각처리로 상부 금속층을 제거한 상태에서 하부 금속층의 표면에 정의되어 있는 콘택 자국으로 콘택전극 패턴 공간을 평가하였다. 그러나, 이 경우, 상부 배선인 금속에 가려져 지역적 상호 연결라인과 하부 배선 사이를 관찰하는 것이 어렵고, 화학적 식각 영향으로 콘택의 크기가 실제 공정에서의 크기보다 크게 영향을 받기 때문에 정확하게 임계 면적 공간(critical demensional space)을 측정하는데 부적합하였다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 반도체장치에 역공정을 실시하여 평탄화된 기판 구조물에 콘택전극의 형태를 그대로 노출시킴으로써 상부 배선과 하부 배선의 비아 또는 로컬 상호 연결을 위한 콘택전극의 오정렬 및 콘택 상태 불량 유/무를 3차원적으로 분석할 수 있어 정확한 분석 결과를 얻을 수 있는 반도체장치의 콘택전극 정렬을 분석하기 위한 시편 제조방법을 제공하는데 있다.
도 1a 내지 도 1e는 본 발명의 일 실시예에 따른 반도체장치의 콘택전극 정렬을 분석하기 위한 시편을 형성하는 공정 순서도,
도 2는 본 발명에 적용된 스켈렉톤 리버스 디라인에이션(skelecton reverse delineation) 기술에 의해 드러난 콘택전극의 배열 상태를 나타낸 도면,
도 3a 및 도 3b는 본 발명에 따라 상부 배선과 콘택전극간의 오정렬 상태와 하부 배선과 콘택전극간의 오정렬 상태를 나타낸 도면,
도 4는 본 발명에 따른 콘택전극의 시임(seam) 분석 결과를 나타낸 도면.
상기 목적을 달성하기 위하여 본 발명은 다층 배선을 수직으로 상호 연결하는 콘택전극과 기판에 연결된 콘택전극의 배열 상태 및 그 단락 상태를 분석하기 위한 시편 제조 방법에 있어서, 다층 배선 구조를 갖는 완성된 반도체장치에서 최종 배선의 콘택전극부터 하부 기판에 연결된 콘택전극까지 차례로 역공정을 실시하여 각 층의 콘택전극의 전체 구조가 드러나도록 상부층을 제거하여 시편을 형성하는 것을 특징으로 한다.
본 발명의 시편 제조 방법에 있어서, 상부층을 제거하는 방법은 스켈렉톤 리버스 디라인에이션(skelecton reverse delineation) 기술을 이용하며 하부 배선과 연결되는 콘택전극만이 남도록 상부 배선 및 그 콘택전극 주위의 층간절연막을 제거한다. 여기서, 상부층의 배선 라인을 제거하는 방법은, HF 용액을 이용하거나 순수 암모늄 플루오르화물(pure ammonium fluoride)을 이용하거나 또는 물리적인 압력에 의해 분사되는 아세톤을 이용하는 것이 바람직하다. 상부층의 층간절연막을 제거하는 방법은, 순수 암모늄 플루오르화물을 이용하는 것이 바람직하다.
본 발명에 따른 시편 제조방법은, 고집적 반도체장치에서 면적의 공간 마진이 적은 다층 구조의 금속 콘택전극 주위에서 층간 오정렬 상태를 실제 사이즈의 3차원적으로 분석할 수 있는 기술이다.
이하, 첨부한 도면을 참조하여 본 발명에 바람직한 일실시예에 대하여 상세하게 설명하고자 한다.
도 1a 내지 도 1e는 본 발명의 일 실시예에 따른 반도체장치의 콘택전극 정렬을 분석하기 위한 시편을 형성하는 공정 순서도이다. 여기서, 본 발명의 실시예는 4층 배선을 갖는 반도체장치인 CMOS 1M SRAM 로직회로이다. 이 반도체장치는 배선 사이를 수직으로 연결하거나 기판과 상부 배선을 연결하는 4층의 콘택전극이 마련되어 있다.
우선, 본 발명의 콘택전극 불량 분석을 위한 시편 제조 방법은 도 1a에 도시된 바와 같이, 일련의 반도체 소자 제조 공정을 실시하여 4층 배선 구조의 반도체장치를 완성한다. 즉, 활성 영역과 비활성 영역을 구부하는 필드 산화막(12)이 형성된 반도체기판(10)의 활성 영역에 MOS 트랜지스터(20) 제조 공정을 진행한다. 예컨대, 기판의 활성 영역 상부에 게이트 산화막(22)을 형성하고, 그 위에 도전체로서 도프트 폴리실리콘으로 이루어진 게이트전극(24)을 형성한 후에 게이트전극 측벽에 절연성의 스페이서(26)을 형성한다. 그리고, 도면에 도시하지 않았지만, 게이트전극(24) 에지와 필드 산화막(12) 사이의 기판 내에 소스/드레인 정션을 형성한다.
상기 트랜지스터가 형성된 기판 전면에 얇게 산화 물질(32)을 증착하고, 그위에 갭필용 산화막(34)을 형성한 후에, 플라즈마 인헨스드 화학기상증착법(plasma enhanced chemical vapor deposition)으로 TEOS(Tetra-Ethly-Ortho-Silicate)(36)를 증착하고 평탄화 공정을 실시하여 제 1층간절연막(30)을 형성한다. 그리고, 콘택 마스크를 이용한 사진 및 식각 공정을 진행하여 상기 층간절연막(30)내에 기판 및 게이트전극 표면이 개방되는 콘택홀을 형성하고, 상기 홀내에 도전체로서 텅스텐을 매립하여 제 1콘택전극(40)을 형성한다.
그 다음, 상기 제 1콘택전극(40)과 연결되는 제 1배선(42)을 형성하고, 그 결과물 전면을 층간 절연하도록 갭필 산화막(44) 및 TEOS막(46)을 적층하여 제 2층간절연막을 형성하고, 계속해서 일련의 다층 배선 공정을 실시하여 제 2배선(50), 제 3배선(56) 및 제 4배선(64)을 형성하고, 그 배선 사이를 수직으로 연결하는 제 2 내지 제 4콘택전극(48,54,62)을 형성한다. 그리고, 배선 사이를 층간절연하도록 층간절연막(52,55)(58,60)을 형성한다. 그 다음, 상기 다층 배선의 구조물 상부에 플라즈마 인헨스드 산화막(66)과, 플라즈마 인헨스드 질화막(68)과, 폴리머(70)로 이루어진 보호막을 형성한다.
이후, 상기와 같은 4층 배선구조의 반도체장치에서 콘택전극의 불량을 분석하기 위하여 본 발명에서 제안된 방법에 따라 시편을 제조한다.
우선, 도 1b에 도시된 바와 같이, CF4+O2가스를 사용한 반응성 이온식각(reactive ion etch) 공정을 실시하여 반도체장치에서 플라즈마 인헨스드 산화막(66)과, 플라즈마 인헨스드 질화막(68)과, 폴리머(70)로 이루어진 보호막을 제거하여 최상의 제 4콘택전극(62)을 노출시켜 1차의 시편을 제작한다. 즉, 제 4콘택전극(62)이 전부 드러난 시편을 측정 장비로서 주사 전자 현미경(scanning election microscope)에 로딩해서 틸트와 로테이션 기능을 이용하여 콘택전극(62)의 정렬 상태를 3차원적으로 분석한다.
그 다음, 제 3콘택전극의 정렬 상태를 분석하기 위하여 제 4콘택전극(62)을 제거하고, 제 2콘택전극(54)의 상부층을 제거하도록 한다. 도 1c에 도시된 바와 같이, 상부층을 제거하는 방법은 스켈렉톤 리버스 디라인에이션(skelecton reverse delineation) 기술을 이용하며 하부 배선과 연결되는 제 3콘택전극(54)만이 남도록 상부 제 4배선(64)과 상기 배선(64) 및 그 콘택전극(54)사이의 층간절연막(60,58)을 제거한다.
여기서, 상부층의 배선 라인을 제거하는 방법은, 부식성이 강한 HF 용액(49%)을 이용하거나 순수 암모늄 플루오르화물(pure ammonium fluoride)을 이용하거나 또는 물리적인 압력에 의해 분사되는 아세톤을 이용한다. 그리고, 상부층의 층간절연막의 제거는 순수 암모늄 플루오르화물을 이용한다. 이때, 배선 물질중에서 실리콘산화막에 비하여 식각율이 느린 알루미늄의 경우에는 측면에 실리콘이 제거되었기 때문에 아세톤을 이용하여 N2총을 강하게 블로우-오프(blow-off) 시키면, 물리적인 압력에 의해 분사되는 아세톤에 의해 상부 배선의 금속이 떨어져 나간다. 이러한 상태에서 광학 현미경의 포커스 깊이를 조절하여 콘택전극의 노출을 확인한다.
상기 순수 암모늄 플루오르화물을 이용하는 이유는 금속의 부식력에 비하여 실리콘산화막의 식각력이 매우 뛰어나므로 텅스텐의 콘택전극에 손상을 주지 않고습식 식각의 등방성 식각율을 이용하여 금속 라인의 언더-컷(undercut)을 유도할 수 있으며 층간 절연물질의 제거에 우수한 특성을 가지고 있기 때문이다.
이렇게 시편 제작과정을 거쳐 제 3콘택전극(54)의 전체 구조가 노출된 시편은 주사 전자 현미경(scanning election microscope)에 로딩해서 콘택전극의 정렬 상태 및 콘택 상태 불량/유무를 3차원적으로 분석한다.
계속해서, 도 1d 및 도 1e에 도시된 바와 같이, 상술한 역공정과 동일하게 제 2콘택전극(48) 및 제 1콘택전극(40)과 그 아래의 하부층만 남겨놓고 상기 콘택전극(48,40)을 가리고 있는 제 2배선(50) 및 제 1배선(42)과 층간절연막들(44,42)(30)을 차례로 제거하여 시편을 완성한 후에, 분석 현미경을 통해서 콘택전극의 정렬 상태 및 그 콘택 상태 불량 유/무를 분석한다.
도 2는 본 발명에 적용된 스켈렉톤 리버스 디라인에이션(skelecton reverse delineation) 기술에 의해 드러난 콘택전극의 배열 상태를 나타낸 도면으로서, 습식 식각의 화공약품과 재료간의 선택비를 적절하게 이용하여 하부층을 가리고 있는 상부 금속라인을 콘택(40,48,54,62)(100)부위만 남겨 놓고 제거한 후에 식각 공정으로 하부 금속 라인을 노출시켜 콘택전극(100)의 배열 상태를 분석할 수 있다.
도 3a 및 도 3b는 본 발명에 따라 상부 배선과 콘택전극간의 오정렬 상태와 하부 배선과 콘택전극간의 오정렬 상태를 나타낸 도면으로서, a는 상부 배선(300)에 대해 콘택전극(100)이 중심 영역에서 벗어난 것을 나타내고, b는 콘택전극(100) 아래에 연결된 하부 배선(300')이 소정 부위 드러난 부분을 나타낸다.
도 4는 본 발명에 따른 콘택전극의 시임(seam) 분석 결과를 나타낸 도면으로서, 본 발명의 시편 제조 방법을 이용하게 되면, 3차원의 분석 영역을 확보할 수 있어 콘택전극의 시임 및 보이드 관찰이 가능하며 파티클에 의한 쇼트 분석도 가능하다. 또한, 측정 장비를 이용하여 전압 비교(voltage contrast) 효과에 의한 콘택전극의 오픈 여부를 분석할 수도 있다.
종래의 콘택전극 불량 분석 방법에 의하면, 2차원적인 단면관찰에 의해 임계면적의 공간 측정은 정확하지만, 그 분석 영역이 한정되었기 때문에 다량의 시편이 필요하였다.
그러나, 본 발명에 따른 반도체장치의 콘택전극 정렬을 분석하기 위한 시편 제조방법을 이용하게 되면, 분석 영역을 3차원으로 확장해서 다층 배선구조의 콘택전극 배열 및 콘택 상태를 관찰할 수 있기 때문에 신속하면서도 정확하게 시편을 분석할 수 있다. 이에 따라, 본 발명은 양질의 제품 개발에 큰 기여를 할 수 있는 효과가 있다.
Claims (4)
- 다층 배선을 수직으로 상호 연결하는 콘택전극과 기판에 연결된 콘택전극의 배열 상태 및 그 단락 상태를 분석하기 위한 시편 제조 방법에 있어서,다층 배선 구조를 갖는 완성된 반도체장치에서 최종 배선의 콘택전극부터 하부 기판에 연결된 콘택전극까지 차례로 역공정을 실시하여 각 층의 콘택전극의 전체 구조가 드러나도록 상부층을 제거하여 시편을 형성하는 것을 특징으로 하는 반도체장치의 콘택전극 정렬을 분석하기 위한 시편 제조방법.
- 제 1항에 있어서, 상기 상부층을 제거하는 방법은 스켈렉톤 리버스 디라인에이션 기술을 이용하며 하부 배선과 연결되는 콘택전극만이 남도록 상부 배선 및 그 콘택전극 주위의 층간절연막을 제거하는 것을 특징으로 하는 반도체장치의 콘택전극 정렬을 분석하기 위한 시편 제조방법
- 제 2항에 있어서, 상기 상부층 중에서도 배선 라인을 제거하는 방법은, HF 용액을 이용하거나 순수 암모늄 플루오르화물을 이용하거나 또는 물리적인 압력에 의해 분사되는 아세톤을 이용하는 것을 특징으로 하는 반도체장치의 콘택전극 정렬을 분석하기 위한 시편 제조방법.
- 제 2항에 있어서, 상기 상부층 중에서도 층간절연막을 제거하는 방법은, 순수 암모늄 플루오르화물을 이용하는 것을 특징으로 하는 반도체장치의 콘택전극 정렬을 분석하기 위한 시편 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990068100A KR20010066391A (ko) | 1999-12-31 | 1999-12-31 | 반도체장치의 콘택전극 정렬을 분석하기 위한 시편 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990068100A KR20010066391A (ko) | 1999-12-31 | 1999-12-31 | 반도체장치의 콘택전극 정렬을 분석하기 위한 시편 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010066391A true KR20010066391A (ko) | 2001-07-11 |
Family
ID=19635187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990068100A KR20010066391A (ko) | 1999-12-31 | 1999-12-31 | 반도체장치의 콘택전극 정렬을 분석하기 위한 시편 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010066391A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100698735B1 (ko) * | 2005-11-15 | 2007-03-23 | 동부일렉트로닉스 주식회사 | 알루미늄 배선이 형성된 반도체 소자의 층별 제거 방법 |
| CN105097596A (zh) * | 2015-07-30 | 2015-11-25 | 宁波时代全芯科技有限公司 | 半导体装置的接触孔的检测方法 |
-
1999
- 1999-12-31 KR KR1019990068100A patent/KR20010066391A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100698735B1 (ko) * | 2005-11-15 | 2007-03-23 | 동부일렉트로닉스 주식회사 | 알루미늄 배선이 형성된 반도체 소자의 층별 제거 방법 |
| CN105097596A (zh) * | 2015-07-30 | 2015-11-25 | 宁波时代全芯科技有限公司 | 半导体装置的接触孔的检测方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100197114B1 (ko) | 메모리 소자 집적 다이의 층결함의 3차원 검사 방법 | |
| US8093074B2 (en) | Analysis method for semiconductor device | |
| EP1039528A2 (en) | In-situ method for preparing and highlighting of defects for failure analysis of semiconductor chips | |
| US6168977B1 (en) | Method of manufacturing a semiconductor device having conductive patterns | |
| KR100216674B1 (ko) | 폴리실리콘 콘택의 불량분석을 위한 개선된 디프로세싱 방법 | |
| US7329550B2 (en) | Method for analyzing the structure of deep trench capacitors and a preparation method thereof | |
| US6645781B1 (en) | Method to determine a complete etch in integrated devices | |
| KR100474579B1 (ko) | 표면 분석 장치에 사용되는 표준 기판 제작 방법 | |
| US20120322170A1 (en) | Pinhole inspection method of insulator layer | |
| KR20010066391A (ko) | 반도체장치의 콘택전극 정렬을 분석하기 위한 시편 제조방법 | |
| US20050186753A1 (en) | FIB exposure of alignment marks in MIM technology | |
| US20090212794A1 (en) | Test key for semiconductor structure | |
| US7132354B2 (en) | Inspection methods for a semiconductor device | |
| KR100664797B1 (ko) | 반도체 소자의 게이트 산화막 결함 검사 방법 | |
| JP2007194422A (ja) | 欠陥検査装置用テストパターンウエハ、その製造方法及びそれを用いた欠陥検査装置の評価方法 | |
| CN105575880A (zh) | 一种半导体器件的制作方法 | |
| KR100233561B1 (ko) | 반도체 소자의 폴리실리콘막 패턴의 정렬 상태 분석방법 | |
| KR100702127B1 (ko) | 반도체소자의 결함검사방법 | |
| KR101175276B1 (ko) | 반도체소자의 콘택홀 형성 방법 | |
| JP3470376B2 (ja) | 半導体装置及び半導体装置の検査方法 | |
| KR19990075166A (ko) | 반도체소자의 콘택 검사 방법 | |
| KR100989879B1 (ko) | 단면결합소자의 제조방법 및 이를 이용한 단면결합소자의 제조장치 | |
| JP2005353676A (ja) | 半導体装置、半導体装置の製造方法及び半導体装置の検査方法。 | |
| Donnet et al. | FIB applications for semiconductor device failure analysis | |
| KR20020056292A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |