JP2007194422A - 欠陥検査装置用テストパターンウエハ、その製造方法及びそれを用いた欠陥検査装置の評価方法 - Google Patents
欠陥検査装置用テストパターンウエハ、その製造方法及びそれを用いた欠陥検査装置の評価方法 Download PDFInfo
- Publication number
- JP2007194422A JP2007194422A JP2006011429A JP2006011429A JP2007194422A JP 2007194422 A JP2007194422 A JP 2007194422A JP 2006011429 A JP2006011429 A JP 2006011429A JP 2006011429 A JP2006011429 A JP 2006011429A JP 2007194422 A JP2007194422 A JP 2007194422A
- Authority
- JP
- Japan
- Prior art keywords
- condition
- film
- wafer
- test pattern
- inspection apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Analysing Materials By The Use Of Radiation (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】電子線式半導体ウエハ検査装置の検査条件を適正化する。
【解決手段】ウエハ上における非導通コンタクト孔2や突抜け欠陥位置と大きさ及び欠陥層の厚さが明確なサンプルを作成し、これを評価することによって、検査装置の検査条件を適正化する。
【選択図】図1
【解決手段】ウエハ上における非導通コンタクト孔2や突抜け欠陥位置と大きさ及び欠陥層の厚さが明確なサンプルを作成し、これを評価することによって、検査装置の検査条件を適正化する。
【選択図】図1
Description
本発明は、半導体製造プロセスにおいて、電子ビームを所定の位置に照射した結果得られた情報を用いてシリコン基板上の欠陥等を検査する方法及びそれに用いるテストパターンウエハに関する。
従来、半導体用の欠陥検査装置の能力を検証する適切な評価ツールがなかった。とりわけ、コンタクト形成工程での不良や欠陥を検査する技術においては、製造ラインで作成した製品ウエハに対する電気的な導通検査結果あるいはSEMによる断面観察結果から、非導通等の欠陥あるいは不良箇所を含むことがわかっている製品ウエハを用いて当該検査装置で検出可能かどうかを確認する方法によっていた。また、特開2000-164715号公報には標準サンプル作成方法が提案されている
製品ウエハを用いて検査装置の能力を検証する方法は、製造ラインの能力等によって、非導通等の欠陥はウエハ内で特定分布を持ち発生頻度もランダムに近く、ウエハ内の任意の発生箇所を特定するのは不可能である。さらに欠陥の大きさ、膜厚や材質等もばらつきを有しており、そのばらつきの程度は不明であることも多く、それらの上下限値は不明である。
現状の方法では、製品ウエハに形成された欠陥部を探して、それを手がかりに検査装置の検査条件等を最適化していたため、実際の上下限での検査条件が適正かどうか不明である。すなわち、ばらつき上下限の欠陥については、検査条件が十分でない可能性が大であった。このように従来技術では、検査装置の検査感度や検出条件の適正化について配慮がされておらず、必要十分検出可能な条件か不明であるという問題があった。特開2000-164715号公報の方法では、微細な非開口孔を形成することができない。また、特異な材料を使用しなければならない。
本発明は、半導体用の欠陥検査装置の能力を検証するのに適切な評価ツールを提供することを目的とする。
本発明では、電子線を用いて異物、非導通、パターン欠陥等の欠陥を検査する半導体用検査装置において、検査条件や検査感度を調整するために用いるテストパターンウエハを用意する。テストパターンウエハには、基板上に2種類以上の絶縁膜等を堆積し、1層以上のホトレジストマスクを用いて、絶縁膜内部に非導通欠陥や突抜け欠陥を予め決められた個数だけ、予め決められた位置と膜厚で形成する。
このようにウエハ上における非導通や突抜け欠陥位置と大きさ及び欠陥層の厚さが明確なテストパターンサンプルを電子線式検査装置に装填し、種々の検査条件で評価することによって、電子線式検査装置の検査条件の適正化、検出感度の限界を明らかにする。
本発明によれば、コンタクト形成工程での非導通や突抜け欠陥の大きさ、数、厚さ、材質が既知のサンプルを用いることによって、欠陥検査装置の検査条件を適正化することができ、各検査装置におけるこれらの欠陥の検出率等を向上できる。また、検査装置固有の機差を明確にでき、機差に応じた検査条件を適正化できる。
以下、図面を参照して本発明の実施の形態を説明する。
(実施例1)
図1は、コンタクト形成工程において非導通不良を有意に形成したTEG(Test Element Group)の断面構造図である。シリコン基板5上に、低圧CVD法やプラズマCVD法等でSi3N4膜4を数nmから数100nm程度堆積してある。一部のコンタクト孔1はシリコン基板5まで開口してあり、一部のコンタクト孔2はSi3N4膜4中で止まっている(以下、これをコンタクト孔非導通部と呼ぶ)。Si3N4膜4上の酸化膜3は、おおむね数100nmから数1000nmの膜厚である。コンタクト孔径は、数100nmから数10nmまで任意に選ぶことができる。このコンタクト孔径と酸化膜3の膜厚を任意に設定することによって、目標とする高アスペクト孔を形成できる。またSi3N4膜4の膜厚を任意に設定することによって、目標とする非導通膜厚を形成できる。
図1は、コンタクト形成工程において非導通不良を有意に形成したTEG(Test Element Group)の断面構造図である。シリコン基板5上に、低圧CVD法やプラズマCVD法等でSi3N4膜4を数nmから数100nm程度堆積してある。一部のコンタクト孔1はシリコン基板5まで開口してあり、一部のコンタクト孔2はSi3N4膜4中で止まっている(以下、これをコンタクト孔非導通部と呼ぶ)。Si3N4膜4上の酸化膜3は、おおむね数100nmから数1000nmの膜厚である。コンタクト孔径は、数100nmから数10nmまで任意に選ぶことができる。このコンタクト孔径と酸化膜3の膜厚を任意に設定することによって、目標とする高アスペクト孔を形成できる。またSi3N4膜4の膜厚を任意に設定することによって、目標とする非導通膜厚を形成できる。
図2に、チップ6内でのレイアウト例を示す。多数の導通コンタクト孔8を有するチップ6の一部に、位置を指定して、決められた個数、決められた膜厚のコンタクト孔非導通部等7の欠陥を形成してある。従って、このテストウエハにおいては、チップ内における欠陥の位置座標は予め分かっている。
図3に、シリコン基板ウエハ9内レイアウト例を示す。シリコンウエハ内にコンタクト孔非導通部等の欠陥7を含むチップ10と含まないチップ11を指定されたように並べてある。このとき、欠陥を含む複数のチップ10内では、欠陥を有するコンタクト孔を同じ位置関係で配置するようにしてもよい。
図4に、コンタクト形成工程において非導通不良を有意に形成したTEGの代表的なプロセスフローを示す。図4(a)に示すように、シリコン基板5を、RCA洗浄等で洗浄し、必要に応じて酸化して、膜厚数nmの酸化膜を形成する。さらに低圧CVD法等で、膜厚がおおむね数nmから数10nm膜厚のSi3N4膜4を基板上に堆積させる。さらに図4(b)のように、Si3N4膜4上に、ホトレジスト12を塗布、感光、現像する。感光パターンは、一部のコンタクト孔にかかる島状のパターンである。次に、図4(c)に示すように、Si3N4膜4をプラズマエッチング後、レジスト除去、洗浄する。次に、図4(d)のように、この一部シリコン露出領域とSi3N4膜領域を有するシリコン基板上に所定の膜厚の酸化膜3をプラズマCVD法等を用いて堆積させる。必要に応じてCMP法で平坦化する。
平坦化後、図4(e)に示すように、酸化膜3上にホトレジスト12を塗布、感光、現像する。この感光パターンはコンタクト孔パターンである。このとき、下地のSi3N4膜からなる島状パターンに位置合わせして感光することによって、Si3N4膜からなる島状パターン上とシリコン基板上それぞれにコンタクト孔パターンを作ることができる。次に、図4(f)に示すように、対Si3N4選択比が高く、異方性が高いプラズマエッチング法で酸化膜3をエッチングしコンタクト孔を形成する。シリコン基板5上とSi3N4膜4上でエッチングを止めることによって、それぞれ導通コンタクト孔8、非導通コンタクト孔(欠陥)7を形成できる。このときエッチングガスとしてはC4F8等の炭化フッ素が使われる。エッチング用プロセスガスは一例であってこの限りではない。ここでエッチング条件のひとつ例えばオーバーエッチング量を調整することによって、Si3N4膜4の非導通コンタクト孔7底での残膜厚を調整できる。プラズマエッチング後、酸素プラズマ等を用いてアッシャ除去及びRCA洗浄を行ない、レジスト及びエッチング残渣を除去する。以上のプロセスによって、図4(g)(図1と同じ)に示す断面構造のテストパターンウエハを作成できる。
ここでは基板としてシリコン基板を用いた例について説明したが、本発明は、SOI(Silicon-On-Insulator)基板やGaAs基板に対しても適用することができる。
(実施例2)
図5は、コンタクト形成工程において突抜け不良を有意に形成したTEGの断面構造図である。ポリシリコン電極16上にコンタクト孔を落とし、一部のコンタクト孔13はLDDスペーサ酸化膜14を突抜けてシリコン基板5に直接接触するようになっている。電気的には正常なポリシリコン電極16上のコンタクト孔15は、ゲート酸化膜上であり、酸化膜厚に応じた耐圧があるが、一方の突抜けたコンタクト孔13では耐圧がなく、シリコン基板5とショートした状態である。
図5は、コンタクト形成工程において突抜け不良を有意に形成したTEGの断面構造図である。ポリシリコン電極16上にコンタクト孔を落とし、一部のコンタクト孔13はLDDスペーサ酸化膜14を突抜けてシリコン基板5に直接接触するようになっている。電気的には正常なポリシリコン電極16上のコンタクト孔15は、ゲート酸化膜上であり、酸化膜厚に応じた耐圧があるが、一方の突抜けたコンタクト孔13では耐圧がなく、シリコン基板5とショートした状態である。
図6に、チップ6内でのレイアウト例を示す。チップ6の一部に、位置を指定して、任意の個数の突抜け欠陥のあるコンタクト孔13を形成してある。残りのコンタクト孔15は突き抜け欠陥のないコンタクト孔である。従って、このテストウエハにおいては、チップ内における欠陥の位置座標は予め分かっている。
図7に、シリコンウエハ9内レイアウト例を示す。突抜け欠陥のあるコンタクト孔13を含むチップ18と含まないチップ19を指定されたように並べてある。このとき、欠陥を含む複数のチップ10内では、欠陥を有するコンタクト孔を同じ位置関係で配置するようにしてもよい。
図8に、突抜け欠陥のあるコンタクト孔13を含むTEGのプロセスフローの詳細を示す。最初に、図8(a)に示すように、アイソレーション構造であるSGI(Shallow Grove Isolation)構造を形成する。シリコン基板をRCA洗浄等で洗浄後、数nm厚の酸化膜を形成後、低圧CVD法で膜厚数10-150nm程度のSi3N4膜を堆積する。その積層膜上に、ホトレジストの塗布、感光、現像を行ない、SGIホトレジストパターンを形成する。このホトレジストパターンをマスクに最初にSi3N4膜、酸化膜、シリコン基板の順で条件を変更してエッチングして、深さ数100nmシリコン溝を加工して、レジスト除去を行う。O3-TEOS等の酸化膜でシリコン溝を埋め込み、CMPを使って平坦化し、平坦化後、CMPの下地マスクとして用いたSi3N4膜を高温の燐酸水溶液で全面除去して、SGI構造を形成する。
次に、酸化炉体等を使って、露出したシリコン表面をゲート酸化して、数nm厚の酸化膜(いわゆるゲート酸化膜)を形成する。この酸化膜上に、図8(b)に示すように、下から膜厚200nmのポリシリコン膜16と膜厚200nm酸化膜17を低圧CVD法などで堆積する。ホトレジプロセスによってレジストパターンを形成後、酸化膜エッチングを行ない、必要に応じてホトレジストを除去後、さらに、この酸化膜パターンをマスクにポリシリコン膜16のエッチングを行ない、ホトレジストを除去、洗浄して、ポリシリコン16電極を形成する。
次に、マスクとして用いた酸化膜17を除去して、低圧CVD法により膜厚200nmの酸化膜を堆積する。CF系のガスを使ってプラズマエッチを行ない、ウエハ全面の酸化膜を適宜量エッチバックして、図8(c)に示すように、ポリシリコン16電極側面に酸化膜スペーサ構造(いわゆるLDD構造)14を形成する。さらに、プラズマCVD法等を用いて、図8(d)のように膜厚50-100nmのSi3N4膜4を堆積し、その後、図8(e)に示すようにホトレジスト12プロセスで一部の領域のSi3N4膜4をエッチングして除去する。
次に、HDP(High Density Plasma)又はプラズマCVD法を用いて膜厚1000nmの酸化膜3を堆積し、CMPで200nm相当の平坦化をして、必要に応じて酸化膜3を200nm程度堆積する(図8(f))。その後、図8(g)のように、ホトレジスト12を塗布、感光、現像してコンタクトホトパターンを形成する。このとき、パターンの一部がSGIの酸化膜上に掛かるようにコンタクトホトパターンを形成する。
次に、酸化膜とSi3N4の積層膜を選択比の高いエッチング条件(酸化膜とSi3N4のエッチングレート比が大きくなるエッチング条件)、例えばC4F8系のガスを用いて、適宜のオーバーエッチング量をかけて、プラズマエッチする。その後、選択比の低いエッチング条件(酸化膜とSi3N4のエッチングレート比が小さくなるエッチング条件)に変更して、Si3N4膜4を膜厚相当分エッチングする。Si3N4膜4がある領域は、酸化膜スペーサ14のある状態で止まり、図8(h)に示すように、突抜け欠陥のないコンタクト孔15を形成できる。一方、Si3N4膜4のない領域では、中間層のSi3N4膜4がないため、スペーサ酸化膜14がエッチングされ、シリコン基板5まで到達してシリコン基板5が露出した状態になり、突抜け欠陥のあるコンタクト孔13を形成できる。プラズマエッチングでコンタクト孔15を形成後、酸素プラズマ等を用いてアッシャ除去及びRCA洗浄等を行ない、ホトレジスト12及びエッチング残渣を除去する。以上のプロセスによって図5に示す断面構造のテストパターンウエハを作成できる。
ここでは基板としてシリコン基板を用いた例について説明したが、本発明は、SOI(Silicon-On-Insulator)基板やGaAs基板に対しても適用することができる。
(実施例3)
図9に、電子線式検査装置を用いて、図3に示したテストパターンウエハを検査したときに得られる、検査感度(例えばコントラスト、捕捉率、正解率)とSi3N4膜厚との相関図を示す。電子線式検査装置を用いた検査の方法は以下のとおりである。電子式検査装置は、主として、ウエハをロードアンロードするロードロック室、検査のための真空室及び、印加電圧や電子線のドーズ量を可変できる電子線を照射するカラムと水平方向に可動式のウエハステージ及び複数の電子線検出器とこれを2次元SEM画像に変換できる機能を有している。得られたSEM像の欠陥部と正常部のコントラストの差から種々の欠陥の有無を検出できる。このコントラストに閾値を設けておき、この閾値を越えると欠陥として検出できる。この閾値を再現よく設定できると、感度よく検査できる。閾値をきめるコントラストは、電子線ドーズ量、一次電子線の加速電圧、電子線照射時間等の検査条件に依存する。以下の実施例では、検査条件の一つとして電子線のドーズ量(一般に電流密度nA/cm2の単位で表される)を変えた。検査条件1は大きいドーズ量であり、検査条件2は条件1に比べて小さいドーズ量である。Si3N4の膜厚が薄いと電子がリークしやすくなるため、開口部と非開口部の見分けがつかなくなる。したがって、種々のSi3N4膜厚を有する複数のサンプルTEGに対してそれぞれ検査装置の検査感度を測定できる。本例の場合、検査条件1は検査条件2より高感度であり適正条件である。
図9に、電子線式検査装置を用いて、図3に示したテストパターンウエハを検査したときに得られる、検査感度(例えばコントラスト、捕捉率、正解率)とSi3N4膜厚との相関図を示す。電子線式検査装置を用いた検査の方法は以下のとおりである。電子式検査装置は、主として、ウエハをロードアンロードするロードロック室、検査のための真空室及び、印加電圧や電子線のドーズ量を可変できる電子線を照射するカラムと水平方向に可動式のウエハステージ及び複数の電子線検出器とこれを2次元SEM画像に変換できる機能を有している。得られたSEM像の欠陥部と正常部のコントラストの差から種々の欠陥の有無を検出できる。このコントラストに閾値を設けておき、この閾値を越えると欠陥として検出できる。この閾値を再現よく設定できると、感度よく検査できる。閾値をきめるコントラストは、電子線ドーズ量、一次電子線の加速電圧、電子線照射時間等の検査条件に依存する。以下の実施例では、検査条件の一つとして電子線のドーズ量(一般に電流密度nA/cm2の単位で表される)を変えた。検査条件1は大きいドーズ量であり、検査条件2は条件1に比べて小さいドーズ量である。Si3N4の膜厚が薄いと電子がリークしやすくなるため、開口部と非開口部の見分けがつかなくなる。したがって、種々のSi3N4膜厚を有する複数のサンプルTEGに対してそれぞれ検査装置の検査感度を測定できる。本例の場合、検査条件1は検査条件2より高感度であり適正条件である。
図10は、電子線検査時のシリコン基板に流れる電流密度J1の様子を示している。J1,J1(O,S)、J1(C,S)は、それぞれ電子線照射の電流密度、開口部からシリコン基板に流れる電流密度、非開口部からシリコン基板に流れる電流密度である。感度は、一般にJ1(O,S)とJ1(C,S)の比に比例する。すなわち、十分Si3N4膜厚が大きいと、J1(C,S)はゼロになり、検査感度は増大する。しかし、きわめてSi3N4膜厚が薄くなると、J1(C,S)は大きくなり、比は小さくなり、検査感度は低下する。
図11には、電子線式の検査条件設定のフローチャートを示す。検査装置に、電子ビームの照射条件等を決めて検査条件1を設定してテストパターンウエハの検査を行い、上記検査感度の膜厚依存性をとる。次に検査条件2で、同様にテストパターンウエハの検査を行い、上記検査感度の膜厚依存性を取る。これを繰り返し、最大検査感度になるように検査条件を決める。これらのルーチンを検査装置にソフトとして組み込んで運用することもできる。この方法の採用により検査装置の機差も低減できる。あるいは、簡易的に、Si3N4の膜厚が1種類のテストパターンウエハに対して、電子線ドーズ量や一次電子線の加速電圧等の検査条件を変えながら検査を行い、十分なコントラストをもって非導通不良を検出できる検査条件を探索するようにしてもよい。
図12に、電子線式検査装置を用いて、図5に示した、つき抜け構造を有するテストパターンウエハを検査したときに得られる、検査感度(例えばコントラスト、捕捉率、正解率)と検査条件との相関図を示す。検査の方法は以下のとおりである。電子式検査装置は、真空室及び、印加電圧や電子線のドーズ量を可変できる、電子線を照射するカラムと可動式のウエハステージ及び複数の2次電子線検出器とこれを2次元SEM画像に変換できる機能を有している。得られたSEM像の欠陥部と正常部のコントラストの差からウエハ上の種々の欠陥の有無を検出できる。このコントラストに閾値を設けておき、閾値を越えると欠陥として検出できる。この閾値を再現よく設定できると、感度よく検査できる。閾値を決めるコントラストは、電子線ドーズ量、一次電子線の加速電圧、電子線照射時間等の検査条件に依存する。ここでは、検査条件の一つとして電子線のドーズ量を変えた。検査条件2は大きいドーズ量であり、検査条件1は条件2に比べて小さいドーズ量である。ドーズ量が十分でないと、正常部でもゲート酸化膜を通して電子がリークするため、正常部とつき抜け部のコントラストがつかなくなる。したがってサンプルTEGに対してドーズ量条件を変化させることにより、検査感度を測定できる。本例の場合、検査条件2は検査条件1より高感度であり適正条件である。
図13は、電子線検査時のシリコン基板に流れる電流密度J1の様子を示している。J1,J1(G,S)、J1(T,S)は、それぞれ電子線照射の電流密度、正常部からシリコン基板に流れる電流密度、つき抜け部からシリコン基板に流れる電流密度である。感度は、一般にJ1(T,S)とJ1(G,S)の比に比例する。すなわち、十分電流密度が大きいとJ1(T,S)は無視できるようになり、コントラストは向上して検査感度は増大する。しかし、きわめて電流密度が大きくなると、ゲート破壊等によりJ1(G,S)は大きくなり、J1(T,S)と同じになる。電流比は小さくなり、検査感度は低下する。
図14には、電子線式の検査条件設定のフローチャートを示す。検査装置に、電子ビームの照射条件等を決めて検査条件1を設定してつき抜け構造を有するテストパターンウエハの検査を行い、検査感度をとる。次に検査条件2で、同様にテストパターンウエハの検査を行い、上記感度をとる。この操作を繰り返し、最大検査感度になるように検査条件を決める。これらのルーチンを検査装置にソフトとして組み込んで運用することもできる。この方法の採用により検査装置の機差も低減できる。
このように、本発明によると、非導通や突抜け欠陥の大きさ、数、厚さ、材質が既知のサンプルを用いることによって、検査装置の検査条件を適正化することができ、各検査装置におけるこれらの欠陥の検出率等を向上できる。
1 導通コンタクト孔
2 非導通コンタクト孔(欠陥)
3 酸化膜
4 Si3N4膜
5 シリコン基板
6 チップ領域
7 非導通コンタクト孔(欠陥)
8 導通コンタクト孔
9 シリコンウエハ
10 非導通コンタクト孔(欠陥)を有するチップ
11 非導通コンタクト孔(欠陥)がないチップ
12 ホトレジスト
13 突抜け欠陥のあるコンタクト孔
14 酸化膜スペーサ構造
15 突抜け欠陥のないコンタクト孔
16 ポリシリコン電極
17 キャップ酸化膜
2 非導通コンタクト孔(欠陥)
3 酸化膜
4 Si3N4膜
5 シリコン基板
6 チップ領域
7 非導通コンタクト孔(欠陥)
8 導通コンタクト孔
9 シリコンウエハ
10 非導通コンタクト孔(欠陥)を有するチップ
11 非導通コンタクト孔(欠陥)がないチップ
12 ホトレジスト
13 突抜け欠陥のあるコンタクト孔
14 酸化膜スペーサ構造
15 突抜け欠陥のないコンタクト孔
16 ポリシリコン電極
17 キャップ酸化膜
Claims (16)
- 複数のコンタクト孔が配列している領域を有し、前記配列中の予め定められた複数の位置のコンタクト孔は底部が所定膜厚の絶縁膜で覆われていることを特徴とする欠陥検査装置用テストパターンウエハ。
- 請求項1記載の欠陥検査装置用テストパターンウエハにおいて、当該ウエハは複数のチップに分割され、前記複数のチップのうち予め定められた位置に設けられたチップには、前記底部が所定膜厚の絶縁膜で覆われたコンタクト孔が複数設けられていることを特徴とする欠陥検査装置用テストパターンウエハ。
- 請求項2記載の欠陥検査装置用テストパターンウエハにおいて、ウエハ上の予め定められた位置の複数のチップには、前記底部が所定膜厚の絶縁膜で覆われた複数のコンタクト孔が同じ位置関係で配置されていることを特徴とする欠陥検査装置用テストパターンウエハ。
- 導体領域と絶縁領域を有する基板上に形成された構造物を底部に有するコンタクト孔が複数配列された領域を有し、前記配列中の予め定められた複数の位置のコンタクト孔は前記基板上の前記導体領域が露出していることを特徴とする欠陥検査装置用テストパターンウエハ。
- 請求項4記載の欠陥検査装置用テストパターンウエハにおいて、当該ウエハは複数のチップに分割され、前記複数のチップのうち予め定められた位置に設けられたチップには、前記基板上の前記導体領域が露出しているコンタクト孔が複数設けられていることを特徴とする欠陥検査装置用テストパターンウエハ。
- 請求項5記載の欠陥検査装置用テストパターンウエハにおいて、ウエハ上の予め定められた位置の複数のチップには、前記基板上の前記導体領域が露出している複数のコンタクト孔が同じ位置関係で配置されていることを特徴とする欠陥検査装置用テストパターンウエハ。
- 複数のコンタクト孔が配列している領域を有し、前記配列中の予め定められた複数の位置のコンタクト孔の底部が所定膜厚の絶縁膜で覆われている欠陥検査装置用テストパターンウエハの製造方法であって、
ウエハ基板上に絶縁膜のパターンを形成する工程と、
酸化膜を形成する工程と、
ホトレジスト膜を形成する工程と、
前記ホトレジスト膜に前記酸化膜の存在する個所に位置するコンタクト孔と前記酸化膜が存在しない個所に位置するコンタクト孔を形成するためのコンタクト孔パターンを形成する工程と、
前記パターンを形成したホトレジスト膜をマスクとして前記酸化膜をエッチングする工程と
を有することを特徴とする欠陥検査装置用テストパターンウエハの製造方法。 - 請求項7記載の欠陥検査装置用テストパターンウエハの製造方法において、前記エッチングの条件を調整することにより、前記コンタクト孔の底部を覆う絶縁膜の膜厚を調整することを特徴とする欠陥検査装置用テストパターンウエハの製造方法。
- 導体領域と絶縁領域を有する基板上に形成された構造物を底部に有するコンタクト孔が複数配列された領域を有し、前記配列中の予め定められた複数の位置のコンタクト孔は前記基板上の前記導体領域が露出している欠陥検査装置用テストパターンウエハの製造方法であって、
シリコンウエハ基板上にSGI構造を形成する工程と、
露出したシリコン基板表面を酸化して酸化膜を形成する工程と、
前記酸化膜上にポリシリコン電極を形成する工程と、
前記ポリシリコン電極の側面に酸化膜スペーサ構造を形成する工程と、
全面にSi3N4膜を形成し、その後、一部の領域のSi3N4膜を除去する工程と、
全面に酸化膜を形成し、表面を平坦化する工程と、
ホトレジスト膜を形成する工程と、
前記ホトレジスト膜に一部が前記SGIの酸化膜上にかかるようなコンタクト孔を形成するためのコンタクト孔パターンを形成する工程と、
前記パターンを形成したホトレジスト膜をマスクとして、前記酸化膜とSi3N4膜の積層膜を選択比の高いエッチング条件でエッチングする工程と、
エッチング条件を選択比の低い条件に変更してSi3N4膜を膜厚相当分エッチングする工程と
を有することを特徴とする欠陥検査装置用テストパターンウエハの製造方法。 - 半導体ウエハの電子線走査像を用いて前記半導体ウエハに形成されたコンタクト孔の非道通欠陥を検査する欠陥検査装置の評価方法であって、
装置の検査条件を第1の条件に設定する工程と、
複数のコンタクト孔が配列している領域を有し、前記配列中の予め定められた複数の位置のコンタクト孔は底部が所定膜厚の絶縁膜で覆われているテストパターンウエハを検査し、装置の検査感度を測定する工程と、
装置の検査条件を前記第1の条件と異なる第2の条件に設定する工程と、
前記テストパターンウエハを検査し、装置の検査感度を測定する工程と、
前記第1の条件のときの検査感度と第2の条件のときの検査感度を比較する工程と
を有することを特徴とする欠陥検査装置の評価方法。 - 請求項10記載の欠陥検査装置の評価方法において、前記検査条件は電子線のドーズ量であることを特徴とする欠陥検査装置の評価方法。
- 請求項10記載の欠陥検査装置の評価方法において、前記絶縁膜の膜厚の異なるテストパターンウエハを用いて装置の検査感度を測定する工程を有することを特徴とする欠陥検査装置の評価方法。
- 請求項10記載の欠陥検査装置の評価方法において、装置の検査条件を前記第1の条件と第2の条件のうち検査感度の高い方の条件に設定する工程とを有することを特徴とする欠陥検査装置の評価方法。
- 半導体ウエハの電子線走査像を用いて前記半導体ウエハに形成されたコンタクト孔の突き抜け欠陥を検査する欠陥検査装置の評価方法であって、
装置の検査条件を第1の条件に設定する工程と、
導体領域と絶縁領域を有する基板上に形成された構造物を底部に有するコンタクト孔が複数配列された領域を有し、前記配列中の予め定められた複数の位置のコンタクト孔は前記基板上の前記導体領域が露出していることを特徴とする欠陥検査装置用テストパターンウエハを検査し、装置の検査感度を測定する工程と、
装置の検査条件を前記第1の条件と異なる第2の条件に設定する工程と、
前記テストパターンウエハを検査し、装置の検査感度を測定する工程と、
前記第1の条件のときの検査感度と第2の条件のときの検査感度を比較する工程と
を有することを特徴とする欠陥検査装置の評価方法。 - 請求項14記載の欠陥検査装置の評価方法において、前記検査条件は電子線のドーズ量であることを特徴とする欠陥検査装置の評価方法。
- 請求項14記載の欠陥検査装置の評価方法において、装置の検査条件を前記第1の条件と第2の条件のうち検査感度の高い方の条件に設定する工程とを有することを特徴とする欠陥検査装置の評価方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006011429A JP2007194422A (ja) | 2006-01-19 | 2006-01-19 | 欠陥検査装置用テストパターンウエハ、その製造方法及びそれを用いた欠陥検査装置の評価方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006011429A JP2007194422A (ja) | 2006-01-19 | 2006-01-19 | 欠陥検査装置用テストパターンウエハ、その製造方法及びそれを用いた欠陥検査装置の評価方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007194422A true JP2007194422A (ja) | 2007-08-02 |
Family
ID=38449881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006011429A Pending JP2007194422A (ja) | 2006-01-19 | 2006-01-19 | 欠陥検査装置用テストパターンウエハ、その製造方法及びそれを用いた欠陥検査装置の評価方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007194422A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103855075A (zh) * | 2012-12-04 | 2014-06-11 | 中芯国际集成电路制造(上海)有限公司 | 刻蚀条件的采集方法 |
JP2015122367A (ja) * | 2013-12-20 | 2015-07-02 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2017208560A (ja) * | 2017-07-07 | 2017-11-24 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
CN109887854A (zh) * | 2017-12-06 | 2019-06-14 | 爱思开矽得荣株式会社 | 识别晶片中缺陷区域的方法 |
-
2006
- 2006-01-19 JP JP2006011429A patent/JP2007194422A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103855075A (zh) * | 2012-12-04 | 2014-06-11 | 中芯国际集成电路制造(上海)有限公司 | 刻蚀条件的采集方法 |
JP2015122367A (ja) * | 2013-12-20 | 2015-07-02 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
TWI638177B (zh) * | 2013-12-20 | 2018-10-11 | 日商瑞薩電子股份有限公司 | Semiconductor device and method of manufacturing same |
JP2017208560A (ja) * | 2017-07-07 | 2017-11-24 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
CN109887854A (zh) * | 2017-12-06 | 2019-06-14 | 爱思开矽得荣株式会社 | 识别晶片中缺陷区域的方法 |
CN109887854B (zh) * | 2017-12-06 | 2023-08-04 | 爱思开矽得荣株式会社 | 识别晶片中缺陷区域的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4601295B2 (ja) | コンタクト開口の製造を監視して検査する方法 | |
US7381978B2 (en) | Contact opening metrology | |
US8093074B2 (en) | Analysis method for semiconductor device | |
TWI532075B (zh) | 藉由檢測技術在半導體中決定重疊製程窗口的方法和系統 | |
US7112288B2 (en) | Methods for inspection sample preparation | |
JP2007194422A (ja) | 欠陥検査装置用テストパターンウエハ、その製造方法及びそれを用いた欠陥検査装置の評価方法 | |
US6605479B1 (en) | Method of using damaged areas of a wafer for process qualifications and experiments, and system for accomplishing same | |
US20040084622A1 (en) | Specimen current mapper | |
JP5276926B2 (ja) | コンタクトホール側壁の抵抗値測定方法 | |
KR100474579B1 (ko) | 표면 분석 장치에 사용되는 표준 기판 제작 방법 | |
CN108172526B (zh) | 一种检测多晶硅是否出现短路的检测方法 | |
US7807552B2 (en) | Method of inspecting defect of semiconductor device | |
JP2007019342A (ja) | 半導体装置のパイピング不良検出用teg並びにそのパイピング不良検出方法およびそのボイド形成状態判定方法 | |
US11688651B2 (en) | Semiconductor structure, manufacturing method thereof and method for detecting short thereof | |
US7452734B2 (en) | Method of making a monitoring pattern to measure a depth and a profile of a shallow trench isolation | |
KR100702127B1 (ko) | 반도체소자의 결함검사방법 | |
KR20220053293A (ko) | 테스트 더미 패턴을 갖는 반도체 장치, 그것의 제조방법 및 테스트 더미 패턴을 이용한 불량 검사 방법 | |
US6927082B1 (en) | Method of evaluating the quality of a contact plug fill | |
JP3788422B2 (ja) | 半導体装置の検査方法 | |
JP2003059990A (ja) | 半導体集積回路装置の製造方法 | |
CN117855075A (zh) | 重叠测量方法 | |
JP2007036155A (ja) | 開口不良の評価方法及び半導体装置の製造方法 | |
KR19990075166A (ko) | 반도체소자의 콘택 검사 방법 | |
JPS63278242A (ja) | 半導体装置の製造方法 | |
KR20050094115A (ko) | 반도체 소자의 미세 결함 검출 방법 |