KR20010029843A - 전기광학장치의 제작방법 - Google Patents

전기광학장치의 제작방법 Download PDF

Info

Publication number
KR20010029843A
KR20010029843A KR1020000035539A KR20000035539A KR20010029843A KR 20010029843 A KR20010029843 A KR 20010029843A KR 1020000035539 A KR1020000035539 A KR 1020000035539A KR 20000035539 A KR20000035539 A KR 20000035539A KR 20010029843 A KR20010029843 A KR 20010029843A
Authority
KR
South Korea
Prior art keywords
film
layer
manufacturing
electro
forming
Prior art date
Application number
KR1020000035539A
Other languages
English (en)
Other versions
KR100713019B1 (ko
Inventor
야마자키순페이
미즈카미마유미
고누마도시미츠
Original Assignee
야마자끼 순페이
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마자끼 순페이, 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 야마자끼 순페이
Publication of KR20010029843A publication Critical patent/KR20010029843A/ko
Application granted granted Critical
Publication of KR100713019B1 publication Critical patent/KR100713019B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H10K71/441—Thermal treatment, e.g. annealing in the presence of a solvent vapour in the presence of solvent vapors, e.g. solvent vapour annealing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/87—Arrangements for heating or cooling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8794—Arrangements for heating and cooling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H10K71/421—Thermal treatment, e.g. annealing in the presence of a solvent vapour using coherent electromagnetic radiation, e.g. laser annealing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/956—Making multiple wavelength emissive device

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 목적은 EL 표시장치 및 그 EL 표시장치를 구비한 전자장치의 제작 비용을 감소시키는 것이다. 본 발명에 따른 액티브 매트릭스형 EL 표시장치에서는 화소부에 대해 EL 재료를 디스펜서 장치를 사용하는 도포 공정에 의해 형성한다. 디스펜서의 배출 부분은 선형으로 이루어지기 때문에, 단위 시간당 처리량이 증대된다. 그러나 디스펜서 장치를 사용함으로써 EL층 형성 공정를 단순화시켜 제작 비용을 줄이는 것이 가능하게 된다.

Description

전기광학장치의 제작방법{Method of manufacturing an electro-optical device}
본 발명은 기판의 표면 상에 반도체 소자(반도체, 전형적으로 트랜지스터를 사용하는 소자)를 제작함으로써 형성되는 전기광학장치, 대표적으로는 EL(EL; electroluminescence) 표시장치, 그리고 그러한 전기광학장치를 표시로서 포함하는 전자장치(전자 설비)에 관한 것이다. 특히, 본 발명은 그러한 전기광학장치의 제작방법에 관한 것이다.
기판 상에 박막트랜지스터(이후로 "TFT"로서 지칭됨)를 형성하는 기술은 근년에 들어 급격히 진전되어 왔고, 그러한 기술을 액티브 매트릭스형 표시장치에 적용하고 개발하는 것도 역시 진행 중에 있다. 특히, 폴리규소막을 사용하는 TFT는 비정질 규소막을 사용하는 종래의 TFT보다 더 높은 전계효과 이동도(이동도로서도 지칭됨)를 나타내기 때문에, 고속 동작이 이루어질 수 있다. 따라서, 종래에 기판의 외부에 있는 구동회로에 의해 제어되었던 화소를 화소와 동일한 기판 상에 형성된 구동회로에 의해 제어하는 것이 가능하게 되었다.
그러한 유형의 액티브 매트릭스형 표시장치는 각종의 회로 및 소자를 동일한 기판 상에 통합시킴으로써 얻을 수 있는, 예컨대 제작 비용의 절감, 표시장치의 소형화, 생산성의 향상 및 단위 시간당 처리량의 증대와 같은 다수의 장점을 제공할 수 있기 때문에 각광을 받고 있다.
액티브 매트릭스형 EL 표시장치에서는 각각의 화소에 TFT로 이루어진 스위칭 소자가 마련되고, 그러한 스위칭 소자에 의해 구동회로가 전류를 제어함으로써 EL층(발광층)이 발광을 하게 된다. 그러한 EL 표시장치는 예컨대 미국 특허 제5,684,365호(일본 공개특허공보 평8-234683호를 참조) 및 일본 공개특허공보 평10-189252호에 개시되어 있다.
EL층의 형성 방법으로서 각종의 방법이 제안되어 있다. 예컨대, 진공 증착 방법, 스퍼터링 방법, 스핀 코팅 방법, 롤 코팅 방법, 캐스트 방법, LB 방법, 이온 도금 방법, 침지 방법, 잉크 제트 방법 등을 열거할 수 있다.
본 발명의 목적은 EL층의 제작 비용을 감소시켜 저렴한 EL 표시장치를 제공하는 것이다. 본 발명의 다른 목적은 EL 표시장치를 표시로서 포함하는 전자장치의 생산비를 감소시키는 것이다.
도 1A 내지 도 1C는 본 발명의 디스펜서를 사용하는 도포 공정를 각각 설명하기 위한 도면;
도 2는 본 발명의 EL 표시장치의 화소부의 구조를 단면도로 나타낸 도면;
도 3A 및 도 3B는 본 발명의 EL 표시장치의 화소부의 상부 구조 및 그 회로 구조를 각각 나타낸 도면;
도 4A 내지 도 4E는 제1 실시예의 액티브 매트릭스형 EL 표시장치의 제작 공정를 각각 나타낸 도면;
도 5A 내지 도 5D는 제1 실시예의 액티브 매트릭스형 EL 표시장치의 제작 공정를 각각 나타낸 도면;
도 6A 내지 도 6C는 제1 실시예의 액티브 매트릭스형 EL 표시장치의 제작 공정를 각각 나타낸 도면;
도 7은 제1 실시예의 EL 모듈의 외형을 나타낸 도면;
도 8은 제1 실시예의 EL 표시장치의 회로 블록 구조를 나타낸 도면;
도 9는 본 발명의 EL 표시장치의 화소부의 확대도;
도 10은 제1 실시예의 EL 표시장치의 샘플링 회로의 소자 구조를 나타낸 도면;
도 11A 및 도 11B는 제1 실시예의 EL 모듈을 평면도 및 단면도로 각각 나타낸 도면;
도 12A 내지 도 12C는 제1 실시예의 접촉 구조의 제작 공정를 각각 나타낸 도면;
도 13은 제2 실시예의 EL 표시장치의 화소부의 구조를 나타낸 도면;
도 14는 제3 실시예의 EL 표시장치의 화소부의 구조를 단면도로 나타낸 도면;
도 15는 제7 실시예의 EL 표시장치의 회로 블록 구조를 나타낸 도면;
도 16A 내지 도 16F는 제10 실시예의 전자장치의 구체적인 예를 각각 나타낸 도면.
〈도면의 주요 부분에 대한 부호의 설명〉
11: 기판 12: 하지막 20: 제1층간절연막
41: 제1 패시베이션막 44: 제2층간절연막 45: 제2 패시베이션막
46: 화소전극 47: EL층 48: 음극
49: 보호 전극 50: 제3 패시베이션막 111: 화소부
112: 데이터 신호측 구동회로 113: 게이트측 구동회로
114: EL 형성재료 115: 도포면 116: 디스펜서
117: 주입기 118: 노즐 120: TFT
201: 스위칭용 TFT 202: 전류제어용 TFT
그러한 목적들을 달성하기 위해, 본 발명은 EL층을 디스펜서를 사용하는 코팅 공정(코팅 방법)에 의해 형성하는 것을 그 특징으로 한다.
먼저, 본 발명을 도 1A 내지 도 1C를 참조하여 설명하기로 한다.
도 1A는 본 발명에 사용되는 디스펜서의 일부를 나타내고 있다. 도 1A 내지 도 1C에서는 도면 부호 "110"이 기판을 지시하고 있고, 그 기판(110) 상에는 각각 TFT로 이루어지는 화소부(111), 데이터 신호측(소스 신호측) 구동회로(112) 및 게이트측 구동회로(113)가 형성된다. 또한, 본 발명은 실리콘 기판인 기판 상에 트랜지스터가 형성되는 경우일지라도 적용될 수 있다.
도면 부호 "114"는 EL 재료와 용매와의 혼합물(이후로 EL 형성재료로서 지칭됨)을, 그리고 도면 부호 "115"는 EL 형성재료(114)의 도포면을 각각 지시하고 있다. 또한, 여기에서의 EL 재료란 형광 유기 화합물이고, 일반적으로 홀 주입층, 홀 이송층, 발광층, 전자 이송층 또는 전자 주입층으로서 지칭되는 유기 화합물을 지시하는 것이다.
도 1A에 도시된 바와 같이, 디스펜서의 배출 부분을 선형으로 가공함으로써 도면 부호 "115"로 지시된 것과 같은 도포면을 얻을 수 있다. 화소부(111) 상에서 디스펜서를 화살표의 방향으로 이동시킴으로써 도포면(115)도 역시 화살표의 방향으로 이동된다. 그 경우, 길이 방향으로의 도포면의 길이는 1번의 이동에 의해 화소부의 전체 면적이 덮여질 수 있도록 하는 그러한 길이인 것이 바람직하다.
비록 여기에서는 배출 부분이 선형인 경우에 관해 설명하고 있지만, 배출 부분은 점형(도트형)일 수도 있다. EL 재료를 전체 표면에 도포할 때에는 EL 재료를 선형으로 코팅하는 것이 더욱 신속함은 말할 필요도 없지만, 각각의 화소에 대해 코팅을 할 경우(도트에 대해 코팅을 할 경우)에는 배출 부분이 도트형이어야 한다. 도트에 대해 코팅을 할 경우에는 선형 코팅의 경우에 비해 단위 시간당 처리량이 열등하다는 단점이 있지만, 그것은 각각의 화소에 대해 상이한 EL층이 형성되는 경우(예컨대, RGB의 각각에 해당하는 EL층이 각각 별개로 형성되는 경우)에 효과적이다.
도 1B는 도 1A의 코팅 공정의 상태를 측면으로부터 바라본 도면이다. 디스펜서(116)의 주입기(117)에 부착된 선단 부분(노즐)(118)이 바로 EL 형성재료(114)의 배출 부분이 된다. 노즐(118)은 화살표의 방향으로 이동된다.
도 1C는 도 1B의 도면 부호 "119"로 지시된 영역(도포면)의 확대도이다. 기판(110) 상에 마련되는 화소부(111)은 다수의 TFT(120) 및 화소전극(121)을 포함한다. 내부로부터 주입기(117)로 질소와 같은 불활성 가스가 송풍되고, EL 형성재료(114)는 압력에 의해 노즐(118)로부터 배출된다. 그 경우, 광 반사를 이용하는 센서가 주입기(117)의 선단 부분에 부착되고, 그에 따라 도포면과 노즐의 선단 부분간의 간격이 항상 일정하게 유지되도록 조정이 이루어질 수 있다.
노즐(118)로부터 배출되는 EL 형성재료(114)는 선형으로 코팅되어 화소전극(121)을 덮게 된다. EL 형성재료(114)를 코팅한 후에는 진공 중에서 열처리를 실행하여 EL 형성재료(114) 중에 함유된 용매가 증발되고 EL 재료만이 남게 되도록 한다. 그와 같이 하여, EL 재료가 형성된다. 따라서, EL 재료의 유리 전이 온도(Tg)보다 낮은 온도에서 증발되는 그러한 용매를 사용할 필요가 있다. 또한, 최종적으로 형성되는 EL층의 두께는 EL 재료의 점도에 의해 결정된다. 그 경우, 점도는 용매의 선택에 의해 조정될 수 있고, 그러한 점도는 10 내지 50 cp(바람직하게는 20 내지 30 cp) 인 것이 좋다.
EL 형성재료 중에 결정 핵이 될 수 있는 다수의 불순물이 존재하게 되면, 용매를 증발시킬 때에 EL 재료가 결정화될 가능성이 커진다. EL 재료가 결정화될 경우에는 발광 효율이 낮아지기 때문에, 그렇게 되지 않는 것이 바람직하다. EL 재료가 불순물을 함유하는 것을 최대한으로 방지하는 것이 바람직하다.
불순물을 줄이기 위해서는, 용매를 정제할 때, EL 재료를 정제할 때 또는 용매를 EL 재료와 혼합할 때의 환경이 최대한으로 청결한 것이 중요하지만, EL 형성재료가 도 1B에 도시된 바와 같이 디스펜서에 의해 코팅될 때의 분위기에도 주의를 기울이는 것이 바람직하다. 특히, 질소와 같은 불활성 가스로 충전되어 있는 청정 부스 중에 설치된 디스펜서에 의해 EL 형성재료의 도포 공정를 실행하는 것이 바람직하다.
또한, 본 발명을 그 일례로서 액티브 매트릭스형 EL 표시장치와 관련하여 설명하고 있지만, 본 발명은 수동 매트릭스형(단순 매트릭스형) EL 표시장치에도 역시 적용될 수 있다.
실시예의 형식
이하, 본 발명을 실시하기 위한 형식을 도 2, 도 3A 및 도 3B를 참조하여 설명하기로 한다. 도 2는 본 발명의 EL 표시장치의 화소부의 단면도이고, 도 3A는 그 평면도이며, 도 3B는 그 회로 구조를 나타낸 도면이다. 실제로, 다수의 화소가 매트릭스 형태로 배열되어 화소부(화상표시부)이 형성된다. 또한, 도 2는 도 3A의 A-A' 선을 따른 단면도이다. 따라서, 도 2 및 도 3A에는 공통의 부호가 사용되고 있으므로, 양자의 도면은 서로 적절히 참조될 수 있다. 또한, 도 3A의 평면도는 2개의 화소를 도시하고 있지만, 양자의 화소는 동일한 구조의 것이다.
도 2에서는 도면 부호 "11"이 기판을, 도면 부호 "12"가 하부 코팅이 되는 절연막(이후로 "하지막"으로서 지칭됨)을 각각 지시하고 있다. 기판(11)으로서는 유리 기판, 유리 세라믹 기판, 석영 기판, 실리콘 기판, 세라믹 기판, 금속 기판 또는 플라스틱 기판(플라스틱 막을 포함함)을 사용할 수 있다.
또한, 하지막(12)은 이동성 이온을 함유한 기판 또는 전도성이 있는 기판을 사용할 경우에 특히 효과적이지만, 석영 기판 상에는 마련될 필요가 없다. 하지막(12)으로서는 실리콘을 함유한 절연막이 사용될 수 있다. 본 명세서에서 "실리콘을 함유한 절연막"이란 미리 정해진 비율로 실리콘, 산소 및 질소를 함유하는 예컨대 산화규소막, 질화규소막 또는 질화산화규소막("SiOxNy"로 표시됨)과 같은 절연막을 지칭한다.
하지막(12)에 방열효과를 부여함으로써 TFT의 발열을 발산시키는 것이 TFT의 열화 또는 EL 소자의 열화를 방지하는데 효과적이다. 임의의 공지의 재료가 하지막에 방열효과의 부여하는데 사용될 수 있다.
본 실시예의 형식에서는 화소에 2개의 TFT가 형성된다. 도면 부호 "201"은 스위칭용 소자로서의 기능을 하는 TFT(이후로 스위칭용 TFT로서 지칭됨)를, 그리고 도면 부호 "202"는 전류제어용 소자로서의 기능을 하여 EL 소자로 흐르는 전류의 양을 제어하는 TFT(이후로 전류제어용 TFT로서 지칭됨)를 각각 지시하고 있다. 양자의 TFT는 각각 n형 채널 TFT이다.
n형 채널 TFT의 전계효과 이동도는 p형 채널 TFT의 전계효과 이동도보다 더 높으므로, 그 동작 속도가 빠르고 큰 전류가 용이하게 흐를 수 있다. 동일한 양의 전류가 흐를 경우라 할지라도 n형 채널 TFT의 TFT 크기가 보다 더 소형으로 될 수 있다. 따라서, 표시 부분의 유효 면적이 더욱 넓어진다는 점에서 n형 채널 TFT를 전류제어용 TFT로서 사용하는 것이 바람직하다.
p형 채널 TFT의 장점은 핫 캐리어(hot carrier) 주입에 따른 문제점이 거의 없고 오프(off) 전류 값이 낮다는 것으로, 그러한 p형 채널 TFT를 스위칭용 TFT로서 사용하는 예 및 전류제어용 TFT로서 사용하는 예가 이미 보고되어 있다. 그러나, 본 발명은 LDD 영역의 위치가 상이하게 되는 구조를 구성함으로써 n형 채널 TFT의 경우에서조차 핫 캐리어 주입 및 오프 전류 값에 따른 문제점을 해소하는데 그 특징이 있는 것이기도 하므로, 모든 화소에 있는 TFT는 n형 채널 TFT로 이루어진다.
그러나, 본 발명에서는 스위칭용 TFT 및 전류제어용 TFT를 n형 채널 TFT로 한정할 필요는 없고, p형 채널 TFT를 스위칭용 TFT 및 전류제어용 TFT의 양자에 모두 사용하거나 그 중의 어느 하나에 사용할 수도 있다.
스위칭용 TFT(201)는 소스 영역(13), 드레인 영역(14), LDD 영역(15a 내지 15d), 고농도 불순물 영역(16)과 채널 형성 영역(17a, 17b)을 비롯한 활성층, 게이트 절연막(18), 게이트 전극(19a, 19b), 제1층간절연막(20), 소스 배선(21), 및 드레인 배선(22)을 포함한다.
또한, 도 3A에 도시된 바와 같이, 게이트 전극(19a, 19b)은 다른 재료(저항이 게이트 전극(19a, 19b)보다 더 낮은 재료)로 형성된 게이트 배선(211)을 통해 전기적으로 접속되는 이중 게이트 구조의 것이다. 물론, 이중 게이트 구조뿐만 아니라 삼중 게이트 구조와 같은 소위 다중 게이트 구조(서로 직렬 접속된 2개 이상의 채널 형성 영역을 구비한 활성층을 포함하는 구조)도 역시 채택될 수 있다. 다중 게이트 구조는 오프 전류 값을 감소시키는데 매우 효과적이고, 본 발명에서는 화소의 스위칭용 TFT(201)가 다중 게이트 구조로 되어 오프 전류 값이 낮은 스위칭 소자가 실현된다.
활성층은 결정 구조를 포함하는 반도체 막으로 형성된다. 즉, 단결정 반도체 막이 사용될 수 있거나, 다결정 반도체 막 또는 미세 결정 반도체 막도 역시 사용될 수 있다. 게이트 절연막(18)은 실리콘을 함유한 절연막으로 형성될 수 있다. 또한, 게이트 전극, 소스 배선 및 드레인 배선에는 임의의 도전막이 사용될 수 있다.
또한, 스위칭용 TFT에서는 LDD 영역(15a 내지 15d)과 게이트 전극(19a, 19b)이 그 사이에 게이트 절연막(18)을 개재한 채로 서로 겹쳐지지 않도록 마련된다. 그러한 구조는 오프 전류 값을 감소시키는데 매우 효과적이다.
또한, 채널 형성 영역과 LDD 영역과의 사이에 오프셋 영역(채널 형성 영역과 동일한 조성의 반도체층으로 이루어지고, 게이트 전압이 인가되지 않는 영역)을 마련하는 것이 오프 전류 값을 감소시키는데 더욱 바람직하다. 2개 이상의 게이트 전극을 구비한 다중 게이트 구조의 경우에는 채널 형성 영역 사이에 고농도 불순물 영역을 마련하는 것이 오프 전류 값을 감소시키는데 효과적이다.
전술된 바와 같이, 다중 게이트 구조의 TFT를 화소의 스위칭용 TFT(201)로서 사용함으로써 오프 전류 값이 충분히 낮은 스위칭 소자가 실현될 수 있다. 따라서, 일본 공개특허공보 평10-189252호의 도 2에 도시된 것과 같은 커패시터를 마련하지 않더라도, 전류제어용 TFT의 게이트 전압이 충분한 시간(일 선택으로부터 다음 선택까지의 시간 간격) 동안 지속될 수 있다.
즉, 종래에 유효 발광 면적을 줄이는 요인이었던 커패시터를 제거하여 유효 발광 면적을 확장시키는 것이 가능하게 된다. 그것은 EL 표시장치의 영상 질이 더욱 밝게 됨을 의미한다.
다음으로, 전류제어용 TFT(202)는 소스 영역(31), 드레인 영역(32), LDD 영역(33)과 채널 형성 영역(34)을 비롯한 활성층, 게이트 절연막(18), 게이트 전극(35), 제1층간절연막(20), 소스 배선(36), 및 드레인 배선(37)을 포함한다. 게이트 전극(35)은 단일 게이트 구조의 것이지만, 다중 게이트 구조도 채택될 수 있다.
도 3A 및 도 3B에 도시된 바와 같이, 스위칭용 TFT의 드레인은 전류제어용 TFT의 게이트에 접속된다. 특히, 전류제어용 TFT(202)의 게이트 전극(36)은 드레인 배선(접속 배선으로서 지칭될 수도 있음)(22)을 통해 스위칭용 TFT(201)의 드레인 영역(14)에 전기적으로 접속된다. 소스 배선(36)은 전류 공급 라인(212)에 접속된다.
전류제어용 TFT(202)는 띠 소자(203)에 주입되는 전류의 양을 제어하는 소자이지만, EL 소자의 열화라는 관점에서 볼 때에 다량의 전류를 공급하는 것은 바람직하지 않다. 따라서, 과다한 전류가 전류제어용 TFT에 흐르는 것을 방지하기 위해, 채널 길이(L)를 다소 길게 설계하는 것이 바람직하다. 바람직한 것은 전류가 화소당 0.5 내지 2 ㎂(더욱 바람직하게는 1 내지 1.5 ㎂)로 되도록 설계하는 것이다.
전술된 측면에서, 도 9에 도시된 바와 같이, 스위칭용 TFT의 채널 길이를 "L1"(L1 = L1a + L1b), 그리고 그 채널 폭을 "W1"이라 하고, 전류제어용 TFT의 채널 길이를 "L2", 그리고 그 폭을 "W2"라 할 경우, "W1"은 O.1 내지 5 ㎛(전형적으로 0.5 내지 2 ㎛), 그리고 "W2"는 0.5 내지 10 ㎛(전형적으로 2 내지 5 ㎛)인 것이 바람직하다. 또한, "L1"은 0.2 내지 18 ㎛(전형적으로 2 내지 15 ㎛), 그리고 "L2"는 1 내지 50 ㎛(전형적으로 10 내지 30 ㎛)인 것이 바람직하다. 그러나, 본 발명은 그러한 수치 값에 한정되는 것은 아니다.
그러한 수치 값의 범위를 선택함으로써 VGA급 개수(640 ×480)의 화소를 구비한 EL 표시장치로부터 하이비전(high vision)급 개수(1920 ×1080)의 화소를 구비한 EL 표시장치에 이르는 모든 표준 EL 표시장치가 포괄될 수 있다.
또한, 스위칭용 TFT(201)에 형성되는 LDD 영역의 길이(폭)는 0.5 내지 3.5 ㎛, 전형적으로 2.0 내지 2.5 ㎛로 되는 것이 적절하다.
아울러, 도 2에 도시된 EL 표시장치는 전류제어용 TFT(202)에서 LDD 영역(33)이 드레인 영역(32)과 채널 형성 영역(34)과의 사이에 마련되고, LDD 영역(33)과 게이트 전극(35)이 그 사이에 게이트 절연막(18)을 개재한 채로 서로 겹쳐지는 영역 및 서로 겹쳐지지 않는 영역을 모두 포함하는 것을 그 특징으로 한다.
전류제어용 TFT(202)는 EL 소자(204)를 발광시키기 위한 전류를 공급하는 동시에, 그 공급량을 제어하여 계조 표시를 가능하게 한다. 따라서, 전류가 흐르더라도 열화(deterioration)가 일어나지 않도록 핫 캐리어 주입으로 인한 열화에 대비하여 대응 조치를 취하는 것이 필요하다. 흑색이 표시될 때에는 전류제어용 TFT(202)가 오프 상태가 되지만, 그 경우에 오프 전류 값이 높으면 선명한 흑색 표시가 불가능하게 되고, 콘트라스트 등의 저하가 초래된다. 따라서, 오프 전류 값을 낮추는 것이 필요하다.
핫 캐리어 주입으로 인한 열화와 관련하여, LDD 영역이 게이트 전극과 겹쳐지는 구조가 매우 효과적인 것으로 알려져 있다. 그러나, 전체의 LDD 영역이 게이트 전극과 겹쳐지도록 하면 오프 전류 값이 올라간다. 그에 따라, 본 출원인은 게이트 전극과 겹쳐지지 않는 LDD 영역이 직렬로 마련되어 있는 신규의 구조를 착안하여 핫 캐리어 주입과 오프 전류 값의 양자에 문제점에 대응 조치를 일시에 해결하였다.
그 경우, 게이트 전극과 겹쳐지는 LDD 영역의 길이는 0.1 내지 3 ㎛(바람직하게는 0.3 내지 1.5 ㎛)인 것이 적절하다. 그 길이가 지나치게 길면 기생 커패시턴스가 커지고, 그 길이가 지나치게 짧으면 핫 캐리어를 방지하는 효과가 약화된다. 또한, 게이트 전극과 겹쳐지지 않는 LDD 영역의 길이는 1.0 내지 3.5 ㎛(바람직하게는 1.5 내지 2.0 ㎛)인 것이 적절하다. 그 길이가 지나치게 길면 충분한 전류가 흐를 수 없고, 그 길이가 지나치게 짧으면 오프 전류 값을 감소시키는 효과가 약화된다.
전술된 구조에서도 게이트 전극과 LDD 영역이 서로 겹쳐지는 영역에서는 기생용량이 형성된다. 따라서, 그러한 영역이 소스 영역(31)과 채널 형성 영역(34)과의 사이에 형성되지 않도록 하는 것이 바람직하다. 전류제어용 TFT의 경우에는 캐리어(본 경우에서는 전자)의 흐름 방향이 항상 동일하므로, 단지 드레인 영역 측에만 LDD 영역을 마련하더라도 충분하다.
그러나, 전류제어용 TFT(202)의 구동 전압(소스 영역과 드레인 영역과의 사이에 인가되는 전압)이 10V 미만인 경우에는 핫 캐리어 주입이 별로 문제가 되지 않으므로, LDD 영역(33)을 생략하는 것도 가능하다. 그 경우, 활성층은 소스 영역(31), 드레인 영역(32) 및 채널 형성 영역(34)으로 이루어진다.
흐를 수 있는 전류의 양을 증대시킨다는 관점에서, 전류제어용 TFT(202)의 활성층(특히, 채널 형성 영역)의 막 두께를 증대시키는 것(바람직하게는 50 내지 100 ㎛, 더욱 바람직하게는 60 내지 80 ㎛)이 효과적이다. 반면에, 스위칭용 TFT(201)의 경우에는 오프 전류 값을 더욱 작게 만든다는 관점에서 활성층(특히, 채널 형성 영역)의 막 두께를 감소시키는 것(바람직하게는 20 내지 50 ㎛, 더욱 바람직하게는 25 내지 40 ㎛)이 효과적이다.
다음으로, 도면 부호 "41"은 제1 패시베이션막을 지시하고 있는데, 그것의 막 두께는 10 ㎚ 내지 1 ㎛(바람직하게는 200 내지 500 ㎚)인 것이 적절하다. 그러한 패시베이션막(41)은 형성된 TFT를 알칼리 금속 또는 수분으로부터 보호하는 역할을 한다. 최종적으로 TFT 상에 마련되는 EL층에는 나트륨과 같은 알칼리 금속이 함유될 수 있다. 즉, 제1 패시베이션막(41)은 그러한 알칼리 금속(이동성 이온)이 TFT 측으로 들어가는 것을 방지하는 보호층으로서의 기능도 한다.
또한, 제1 패시베이션막(41)이 방열 효과를 보유하도록 함으로써 열에 의한 EL층의 열화를 방지하는 것도 효과적이다. 도 2의 EL 표시장치의 구조에서는 기판(11) 측으로 발광이 이루어지므로, 제1 패시베이션막(41)이 투명할 필요가 있다. EL층에 유기 재료를 사용할 경우에는 산소와의 결합에 의한 열화가 초래되므로, 산소를 쉽게 방출하는 절연막을 사용하지 않는 것이 바람직하다.
알칼리 금속의 침투를 방지하고 방열 특성을 보유하는 투명 재료로서는 B(붕소), C(탄소) 및 N(질소)으로 이루어진 군으로부터 선택된 하나 이상의 원소와, Al(알루미늄), Si(실리콘) 및 P(인)로 이루어진 군으로부터 선택된 하나 이상의 원소를 함유하는 절연막을 들 수 있다. 예컨대, 질화알루미늄(AlxNy)으로 대표되는 알루미늄의 질화물, 탄화실리콘(SixCy)으로 대표되는 실리콘의 탄화물, 질화실리콘(SixNy)으로 대표되는 실리콘의 질화물, 질화붕소(BxNy)로 대표되는 붕소의 질화물 또는 인화붕소(BxPy)로 대표되는 붕소의 인화물을 사용할 수 있다. 산화알루미늄(AlxOy)으로 대표되는 알루미늄의 산화물은 투명성이 우수하고 열전도도가 20 Wm-1K-1이기 때문에, 바람직한 재료 중의 하나라고 할 수 있다. 그러한 재료들은 전술된 특성을 보유할 뿐만 아니라 수분의 침투를 방지하는 효과도 보유한다. 또한, 전술된 투명 재료에서의 "x" 및 "y"는 각각 임의의 정수이다.
아울러 또한, 전술된 화합물은 다른 원소와 결합될 수도 있다. 예컨대, 산화알루미늄에 질소를 첨가함으로써 "AlNxOy"로 표시되는 알루미늄 질화산화물을 사용하는 것도 가능하다. 그러한 재료는 방열 특성에 추가하여 수분 또는 알칼리 금속의 침투를 방지하는 효과를 보유한다. 또한, 전술된 알루미늄 질화산화물에서의 "x" 및 "y"는 각각 임의의 정수이다.
또한, 일본 공개특허공보 소62-90260호에 개시된 재료도 역시 사용될 수 있다. 즉, Si, Al, N, O 또는 M("M"은 1종 이상의 희토류 원소, 바람직하게는 Ce(세슘), Yb(이테르븀), Sm(사마륨), Er(에르븀), Y(이트륨), La(란탄), Gd(가돌리륨), Dy(디스프로슘) 및 Nd(네오디뮴)로부터 선택된 1종 이상의 원소)을 함유한 절연막을 사용하는 것도 가능하다. 그러한 재료는 방열 특성을 보유할 뿐만 아니라 수분 또는 알칼리 금속의 침투를 방지하는 효과를 보유한다.
또한, 다이아몬드 박막 또는 비정질 탄소 막(특히, 그 특성이 다이아몬드의 특성에 가까운 막, 다이아몬드 유사 탄소 등으로서 지칭됨)을 하나 이상 포함하는 탄소 막도 사용될 수 있다. 그러한 탄소 막은 열전도도가 매우 높아서 방열층으로서 매우 효과적이다. 그러나, 막 두께가 두꺼워지면 막이 갈색으로 되어 투과율이 감소되므로, 두께가 가능한 한 얇은(바람직하게는 5 내지 100 ㎚) 막을 사용하는 것이 좋다.
또한, 제1 패시베이션막(41)의 주목적은 TFT를 알칼리 금속 또는 수분으로부터 보호하기 위한 것이므로, 막이 그러한 효과를 손상시키지 않도록 해야 한다. 따라서, 전술된 방열 효과를 보유한 재료로 이루어진 박막은 단독으로 사용할 수도 있지만, 그러한 박막과 알칼리 금속 또는 수분의 침투를 방지할 수 있는 절연막(대표적으로 질화규소막(SixNy) 또는 질화산화규소막(SiOxNy))을 적층시키는 것이 효과적이다. 또한, 전술된 질화규소막 및 질화산화규소막에서의 "x" 및 "y"는 각각 임의의 정수이다.
제1 패시베이션막(41) 상에는 각각의 TFT를 덮도록 제2층간절연막(평탄화 막으로서도 지칭됨)(44)을 형성하여 TFT에 의해 형성된 계단부(step)를 평탄화한다. 제2층간절연막(44)으로는 유기 수지 막이 바람직하고, 폴리이미드, 폴리아미드, 아크릴, BCB(벤조시클로부텐) 등을 사용하는 것이 바람직하다. 충분한 평탄화가 이루어질 수 있는 한, 무기 막을 사용할 수도 있다.
제2층간절연막(44)에 의해 TFT로 인한 계단부를 평탄화하는 것은 매우 중요하다. 추후에 형성되는 EL층은 매우 얇기 때문에, 계단부의 존재로 인해 열악한 발광이 일어나는 경우가 있다. 따라서, 화소전극을 형성하기 전에 평탄화를 실행하여 최대한을 평탄한 표면 상에 EL층이 형성될 수 있도록 하는 것이 바람직하다.
도면 부호 "45"는 제2 패시베이션막을 지시하고 있는데, 그것은 EL 소자로부터 확산된 알칼리 금속을 차단하는 매우 중요한 역할을 한다. 막 두께는 5 ㎚ 내지 1 ㎛(전형적으로 20 내지 300 ㎚)인 것이 적절하다. 제2 패시베이션막(45)으로서는 알칼리 금속의 침투를 차단할 수 있는 절연막을 사용한다. 그 재료로서는 제1 패시베이션막(41)에 사용된 재료를 그대로 사용할 수 있다.
또한, 제2 패시베이션막(45)은 EL 소자에서 발생된 열을 발산시켜 열이 EL 소자에 축적되지 않도록 하는 방열층으로서의 기능을 한다. 제2층간절연막(44)이 유기 수지 막인 경우에는 그것이 열에 취약하기 때문에, 제2 패시베이션막은 EL 소자에서 발생된 열이 제2층간절연막(44)에 악영향을 미치지 않도록 하는 기능을 한다.
전술된 바와 같이 EL 표시장치의 제작 시에 유기 수지 막으로 TFT를 평탄화하는 것이 효과적이지만, 종래에는 EL 소자에서 발생된 열로 인한 유기 수지 막의 열화를 고려한 구조가 없었다. 본 발명에서는 제2 패시베이션막(45)을 마련함으로써 그러한 문제점을 해결하고 있는 바, 그것이 곧 본 발명의 특징 중의 하나라고 할 수 있다.
제2 패시베이션막(45)은 열로 인한 열화를 방지하는 동시에, EL층에 있는 알칼리 금속이 TFT 측으로 확산되지 못하도록 하는 보호층으로서의 기능을 하고, 아울러 수분 또는 산소가 TFT 측으로부터 EL층 측으로 침투하지 못하도록 하는 보호층으로서의 기능도 한다.
도면 부호 "46"은 투명 도전막으로 이루어진 화소전극(EL 소자의 양극)을 지시하고 있다. 그러한 화소전극(46)은 제2 패시베이션막(45), 제2층간절연막(44) 및 제1 패시베이션막(41)을 통해 콘택트 홀(contact hole)을 형성한 후에 그와 같이 형성된 개구 부분에서 전류제어용 TFT(202)의 드레인 배선(37)에 접속되도록 형성된다.
다음으로, 디스펜서를 사용하는 도포 공정에 의해 EL층(엄밀히 말하면, EL층은 화소전극과 접촉하고 있음)(47)을 형성한다. EL층(47)은 단일층 구조 또는 적층물 구조로서 사용되지만, 대다수의 경우에는 적층물 구조로서 사용된다. 그러나, 적층물 구조의 경우에는 코팅 방법과 증기 상태 성장을 조합하는 것이 바람직하다(특히, 증착 방법이 바람직함). 코팅 방법에서는 EL 재료와 용매를 혼합하여 코팅하기 때문에, 하부 코팅이 유기 재료를 포함하는 경우에는 또 다시 용해가 일어날 염려가 있다.
따라서, EL층(47)에서는 디스펜서를 사용하는 코팅 공정에 의해 화소전극과 바로 접촉하는층을 먼저 형성한 후에 증기 상태 성장에 의해 추가의층을 형성하는 것이 바람직하다. 물론, 하층의 EL 재료를 용해시키기 않는 용매를 사용하여 코팅을 할 경우에는 모든층을 디스펜서에 의해 코팅할 수 있다. 화소전극과 바로 접촉하는층으로서는 홀 주입층, 홀 이송층 또는 발광층이 있을 수 있겠지만, 본 발명은 어느층을 형성하는 경우에도 사용될 수 있다.
본 발명에서는 EL층을 형성하는 방법으로서 디스펜서를 사용하는 코팅 방법을 채택하고 있기 때문에, 중합체 재료를 EL 재료로서 사용하는 것이 바람직하다. 대표적인 중합체 재료로서는 폴리파라페닐렌 비닐렌(PPV), 폴리비닐카아바졸(PVK) 또는 폴리플루오렌과 같은 고분자 재료를 들 수 있다.
디스펜서를 사용하는 코팅 공정에 의해 중합체 재료로 이루어진 홀 주입층, 홀 이송층 또는 발광층을 형성하기 위해, 우선 중합체 전구 물질의 상태에서 코팅을 하고 진공 중에서 가열하여 중합체 재료로 이루어진 EL 재료로 변환시킨다. 그 위에 필요한 EL 재료를 증착 방법 등에 의해 적층시켜 적층물 형태의 EL층을 형성한다.
특히, 홀 이송층으로서는 폴리테트라히드로티오페닐페닐렌을 중합체 전구 물질로 사용하여 가열에 의해 폴리페닐렌 비닐렌으로 변환시키는 것이 바람직하다. 그 막 두께는 30 내지 100 ㎚(바람직하게는 40 내지 80 ㎚)인 것이 적절하다. 발광층으로서는 시아노폴리페닐렌 비닐렌을 적색 발광층에, 폴리페닐렌 비닐렌을 녹색 발광층에, 그리고 폴리페닐렌 비닐렌 또는 폴리알킬페닐렌을 청색 발광층에 각각 사용하는 것이 바람직하다. 그 막 두께는 30 내지 150 ㎚(바람직하게는 40 내지 100 ㎚)인 것이 적절하다.
구리 프탈로시아닌을 화소전극과 그 위에 형성되는 EL 재료와의 사이의 완충층으로서 제공하는 것도 효과적이다.
그러나, 전술된 예는 본 발명의 EL 재료로서 사용될 수 있는 유기 EL 재료의 예시에 불과하고, 본 발명을 그에 한정할 필요는 없다. 본 발명에서는 EL 재료와 용매와의 혼합물을 디스펜서에 의해 도포하고, 용매를 증발시켜 제거함으로써 EL층을 형성한다. 따라서, 용매의 증발을 EL층의 유리 전이 온도를 넘지 않는 온도에서 실행하는 한, 임의의 EL 재료를 사용할 수 있다.
대표적인 용매로서는 클로로포름, 디클로로메탄, γ-부틸 락톤, 부틸 셀로솔브 및 NMP(N-메틸-2-피롤리돈)와 같은 유기 용매를 사용하거나 물을 사용할 수 있다. EL 형성재료의 점도를 증대시키는 첨가제를 첨가하는 것도 효과적이다.
또한, EL층(47)을 형성할 때에는 처리 분위기가 가능한 한 수분이 적은 건조 분위기로 되도록 하고, 불활성 가스 중에서 형성하는 것이 바람직하다. EL층은 수분 또는 산소의 존재로 인해 쉽게 열화되기 때문에,층을 형성할 때에 그러한 인자를 최대한으로 제거하는 것이 필요하다. 예컨대, 건조 질소 분위기 또는 건조 아르곤 분위기가 바람직하다. 그러한 목적으로, 불활성 가스로 충전된 청정 부스 중에 디스펜서를 설치하고, 코팅 공정를 그 분위기 중에서 실행하는 것이 바람직하다.
전술된 형식으로 EL층(47)을 형성할 때에는 그 다음으로 음극(48) 및 보호 전극(49)을 형성한다. 음극(48) 및 보호 전극(49)은 진공 증착 방법에 의해 형성될 수 있다. 음극(48) 및 보호 전극(49)을 공기에 노출함이 없이 연속적으로 형성한다면, EL층(47)의 열화가 더욱 억제될 수 있다. 본 명세서에서는 화소전극(양극), EL층 및 음극 전극으로 형성된 발광 소자를 EL 소자로서 지칭한다.
음극(48)으로서는 일 함수가 작고 마그네슘(Mg), 리튬(Li) 또는 칼슘(Ca)을 함유한 재료를 사용한다. MgAg(Mg와 Ag가 Mg : Ag = 10 : 1의 비율로 혼합된 재료)로 된 전극을 사용하는 것이 바람직하다. 또한, MgAgAl 전극, LiAl 전극 및 LiFAl 전극도 들 수 있다. 보호 전극(49)은 음극(48)을 외부 수분 등으로부터 보호하기 위해 마련되는 전극인데, 그 재료로서는 알루미늄(Al) 또는 은(Ag)을 함유한 재료를 사용한다. 보호 전극(49)도 역시 방열 효과를 보유한다.
또한, EL층(47)과 음극(48)을 공기에 노출함이 없이 건조 불활성 가스 중에서 연속적으로 형성하는 것이 바람직하다. EL층에 유기 재료를 사용할 경우에는 그것이 수분에 매우 취약하기 때문에, 그러한 형식을 채용하여 공기에의 노출 시에 수분 흡착이 회피되도록 한다. 또한, EL층(47)과 음극(48)뿐만 아니라 그 위에 있는 보호 전극(49)도 연속적으로 형성하는 것이 더욱 바람직하다.
도 2의 구조는 RGB 중의 임의의 하나에 해당하는 1종의 EL 소자가 형성되어 있는 단색 발광 시스템의 경우의 예이다. 도 2는 단지 1개의 화소만을 도시하고 있지만, 동일한 구조로 된 다수의 화소가 매트릭스의 형태로 화소부에 배치된다. 또한, RGB 중의 임의의 하나에 해당하는 EL 재료로서 공지의 재료를 채택할 수도 있다.
전술된 시스템 이외에도, 백색 발광 EL 소자와 컬러 필터가 결합되어 있는 시스템, 청색 또는 청/녹색 발광 EL 소자와 형광 재료(형광 컬러 전환층: CCM)가 결합되어 있는 시스템, 투명 전극이 음극으로서 사용되고 RGB에 해당하는 EL 소자가 적층되어 있는 시스템 등을 사용하여 컬러 표시를 할 수도 있다. 물론, 백색 발광 EL층을 단일층으로서 형성하여 흑백 표시를 하는 것도 가능하다.
도면 부호 "50"은 제3 패시베이션막을 지시하고 있는데, 그 막 두께는 10 ㎚ 내지 1 ㎛(바람직하게는 200 내지 500 ㎚)인 것이 적절하다. 제3 패시베이션막(50)을 마련하는 주목적은 EL층(47)을 수분으로부터 보호하기 위한 것이지만, 제2 패시베이션막(45)과 유사하게 복사 효과를 부여할 수도 있다. 따라서, 그 형성재료로서는 제1 패시베이션막(41)의 재료와 유사한 것을 사용할 수 있다. 그러나, EL층(47)에 유기 재료를 사용할 경우에는 그층이 산소와의 결합으로 인해 열화될 가능성이 있기 때문에, 산소를 방출하기 쉬운 절연막을 사용하지 않는 것이 바람직하다.
또한, 전술된 바와 같이 EL층은 열에 취약하기 때문에, 가능한 한 낮은 온도(바람직하게는 실온으로부터 120℃까지의 온도 범위)에서 막을 형성하는 것이 바람직하다. 따라서, 플라즈마 CVD 방법, 스퍼터링 방법, 진공 증착 방법, 이온 도금 방법 또는 용액 도포 방법(스핀 코팅 방법)이 바람직한 막 형성 방법이라 할 수 있다.
그와 같이, EL 소자의 열화는 단지 제2 패시베이션막(45)을 마련하는 것만으로도 충분히 억제될 수 있지만, EL 소자를 그 EL 소자의 양측에 놓여지도록 형성된 제2 패시베이션막과 제3 패시베이션막과 같은 2층의 절연막으로 둘러싸서 EL층으로의 수분 및 산소의 침투, EL층으로부터의 알칼리 금속의 확산 및 EL층으로의 열의 축적을 모두 방지하는 것이 바람직하다. 그 결과, EL층의 열화가 더욱 억제되어 신뢰성이 높은 EL 표시장치를 얻을 수 있게 된다.
본 발명의 EL 표시장치는 도 2에서와 같은 구조의 화소로 이루어진 화소부을 포함하고, 그러한 화소에는 그 기능에 따라 상이한 구조의 TFT가 배치된다. 그에 의해, 오프 전류 값이 충분히 낮은 스위칭용 TFT와 핫 캐리어 주입에 대한 저항력이 강한 전류제어용 TFT를 동일 화소에 형성하는 것이 가능하고, 신뢰성이 높고 탁월한 화상 표시를 할 수 있는(동작 성능이 높은) EL 표시장치를 얻을 수 있다.
또한, 도 2의 화소 구조에서는 비록 다중 게이트 구조의 TFT가 스위칭용 TFT로서 사용되고 있지만, LDD 영역의 배치 구조 등을 도 2의 구조에 한정할 필요는 없다.
이하, 전술된 구조로 이루어진 본 발명을 실시예를 참조하여 더욱 상세히 설명하기로 한다.
[제1 실시예]
본 발명의 실시예를 도 4A 내지 도 6C를 사용하여 설명하기로 한다. 본 실시예에서는 화소부 및 그 화소부의 외주에 형성되는 구동회로 부분의 TFT를 동시에 제작하는 방법에 관해 설명한다. 설명을 간단히 하기 위해, 구동회로용 기본 회로로서 CMOS 회로를 도면에 도시하였다.
우선, 도 4A에 도시된 바와 같이 유리 기판(300) 상에 300 ㎚의 두께로 하지막(301)을 형성한다. 제1 실시예에서는 질화산화규소막을 하지막(301)으로서 적층한다. 유리 기판(300)과 접촉하는 막 중의 질소 농도는 10 내지 25 중량%로 설정되는 것이 좋다.
또한, 도 2에 도시된 제1 패시베이션막(41)의 재료와 유사한 재료로 이루어진 절연막을 하지막(301)의 일부로서 마련하는 것이 효과적이다. 전류제어용 TFT는 큰 전류가 흐름으로 인해 열을 발생하기 쉬우므로, 방열 효과가 있는 절연막을 가능한 한 전류제어용 TFT에 밀접하게 마련하는 것이 효과적이다.
다음으로, 공지의 침착 방법에 의해 하지막(301) 상에 50 ㎚의 두께로 비정질 규소막(도면에는 도시를 생략)을 형성한다. 그러한 막을 비정질 규소막으로 한정할 필요는 없고, 비정질 구조를 포함하는 반도체 막(미세 결정 반도체 막을 포함함)임을 전제로 하여 다른 막을 형성할 수도 있음을 유의해야 할 것이다. 또한, 비정질 실리콘 게르마늄 막과 같은 비정질 구조를 포함하는 화합물 반도체 막도 역시 사용할 수 있다. 또한, 그 막 두께는 20 내지 100 ㎚로 되도록 할 수 있다.
이어서, 비정질 규소막을 공지의 방법에 의해 결정화시켜 결정성 규소막(다결정성 규소막 또는 폴리규소막으로서도 지칭됨)(302)을 형성한다. 공지의 결정화 방법으로서는 전기로를 사용하는 열 결정화, 레이저를 사용하는 레이저 어닐 결정화 및 적외선 램프를 사용하는 램프 어닐 결정화가 있다. 제1 실시예에서는 XeCl 가스를 이용한 엑시머 레이저로부터 나오는 광선을 사용하여 결정화를 실행한다.
제1 실시예에서는 선형으로 형성된 펄스 발진형 엑시머 레이저 광선을 사용하지만, 직사각형 형상도 사용할 수 있고, 연속 발진형 아르곤 레이저 광선 및 연속 발진형 엑시머 레이저 광선도 역시 사용할 수 있다.
제1 실시예에서는 결정성 규소막을 TFT의 활성층으로서 사용하지만, 비정질 규소막을 활성층으로서 사용하는 것도 가능하다. 그러나, 전류제어용 TFT이 면적을 가능한 한 작게 함으로써 화소의 개구율을 증대시키기 위해, 전류가 쉽게 통하여 흐를 수 있는 결정성 규소막을 사용하는 것이 유리하다.
오프 전류를 감소시킬 필요가 있는 스위칭용 TFT의 활성층을 비정질 규소막으로 형성하고, 전류제어용 TFT의 활성층을 결정성 규소막으로 형성하는 것이 효과적임을 유의해야 할 것이다. 비정질 규소막에서는 캐리어 이동도가 낮기 때문에 전류가 흐르기 어렵고 오프 전류가 쉽게 흐르지 못한다. 즉, 전류가 쉽게 통하여 흐르지 못하는 비정질 규소막과 전류가 쉽게 통하여 흐르는 결정성 규소막의 장점이 최대한으로 발휘될 수 있다.
다음으로, 도 4B에 도시된 바와 같이 결정성 규소막(302) 상에 130 ㎚의 두께의 산화규소막으로 보호 막(303)을 형성한다. 그러한 두께는 100 내지 200 ㎚(바람직하게는 130 내지 170 ㎚)의 범위 내에서 선택될 수 있다. 또한, 실리콘을 함유한 절연막임을 전제로 하여 다른 막을 마련할 수도 있다. 불순물의 첨가 중에 결정성 규소막이 플라즈마에 직접 노출되지 않고 불순물의 농도를 섬세하게 제어하는 것이 가능하게 되도록 보호 막(303)을 형성한다.
이어서, 보호 막(303) 상에 레지스트 마스크(304a, 304b)를 형성하고, n형 전도성을 부여하는 불순물 원소(이후로 n형 불순물 원소로서 지칭됨)를 첨가한다. 일반적으로 n형 불순물 원소로서는 주기율표 제15족에 있는 원소를 사용하고, 전형적으로 인 또는 비소를 사용할 수 있음을 유의해야 할 것이다. 제1 실시예에서는 물질을 분리함이 없이 포스핀(PH3)이 플라즈마에 의해 활성화되는 플라즈마 도핑 방법을 사용하고, 인을 1×1018원자/㎤의 농도로 첨가함을 유의해야 할 것이다. 물론, 물질의 분리가 이루어지는 이온 주입 방법도 사용할 수 있다.
n형 불순물 원소가 n형 불순물 영역(305, 306)에 함유되어 그 공정에 의해 2 ×1016내지 5 ×1019원자/㎤(전형적으로 5 ×1017내지 5 ×1018원자/㎤)의 농도로 형성되도록 투여 분량을 조절한다.
다음으로, 도 4C에 도시된 바와 같이 보호 막(303)을 제거하고, 첨가된 주기율표 제15족의 원소를 활성화시킨다. 활성화 수단으로서는 공지의 활성화 기술을 사용할 수 있고, 제1 실시예에서는 엑시머 레이저 광선의 조사에 의해 활성화가 이루어진다. 물론, 펄스 발진형 레이저와 연속 발진형 레이저의 양자를 모두 사용할 수 있고, 엑시머 레이저 광선을 사용하는 것에 특별히 한정할 필요는 없다. 첨가된 불순물 원소의 활성화가 목적이므로, 결정성 규소막이 용해되지 않는 에너지 수준으로 레이저 광선을 조사하는 것이 바람직하다. 보호 막(303)을 그대로 둔 채로 레이저 광선을 조사할 수도 있다.
레이저 광선에 의한 불순물의 활성화와 더불어 열처리에 의한 활성화를 실행할 수도 있다. 열처리에 의한 활성화를 실행할 때에는 기판의 내열성을 고려하여 450 내지 550℃ 정도로 열처리를 하는 것이 좋다.
그러한 공정에 의해 n형 불순물 영역(305, 306)의 에지를 따른 영역, 즉 n형 불순물 영역(305, 306)에 존재하는 n형 불순물 원소가 첨가되지 않은 주변을 따른 영역과의 경계 부분(접속 부분)이 윤곽을 나타내게 된다. 그것은 추후 TFT가 완성되는 시점에 LDD 영역과 채널 형성 영역간에 극히 양호한 접속이 이루어질 수 있음을 의미한다.
다음으로, 도 4D에 도시된 바와 같이 결정성 규소막의 불필요한 부분을 제거하여 섬(island) 형태의 반도체 막(이후로 활성층으로서 지칭됨)(307 내지 310)을 형성한다.
이어서, 도 4E에 도시된 바와 같이 게이트 절연막(311)을 형성하여 활성층(307 내지 310)을 덮는다. 게이트 절연막(311)으로서는 실리콘을 함유하고 두께가 10 내지 200 ㎚, 바람직하게는 50 내지 150 ㎚인 절연막을 사용할 수 있다. 단일층 구조 또는 적층물 구조를 사용할 수 있다. 제1 실시예에서는 두께가 110 ㎚인 질화산화규소막을 사용한다.
다음으로, 두께가 200 내지 400 ㎚인 전도층을 형성하고 패터닝하여 게이트 전극(312 내지 316)을 형성한다. 제1 실시예에서는 게이트 전극과 게이트 전극에 전기적으로 접속된 리드 배선(이후로 게이트 배선으로서 지칭됨)을 상이한 재료로 형성함을 유의해야 할 것이다. 특히, 저항이 게이트 전극의 저항보다 더 작은 재료를 게이트 배선에 사용한다. 그것은 미세하게 처리될 수 있는 재료를 게이트 전극으로서 사용하기 때문에 그러할 뿐만 아니라, 비록 게이트 배선이 미세하게 처리될 수 없을지라도 그 배선에 사용된 재료의 저항은 낮아지게 되기 때문에 그러하다. 물론, 게이트 전극과 게이트 배선을 동일한 재료로 형성할 수도 있다.
또한, 단일층 도전막에 의해 게이트 배선을 형성할 수 있고, 필요한 경우에는 2층 또는 3층의 적층막을 사용하는 것이 바람직할 수도 있다. 게이트 전극 재료로서는 공지의 모든 도전막을 사용할 수 있다. 그러나, 전술된 바와 같이 미세하게 처리될 수 있는 재료, 특히 2 ㎛ 이하의 선 폭으로 패터닝될 수 있는 재료를 사용하는 것이 바람직하다.
전형적으로, 탄탈(Ta), 티탄(Ti), 몰리브덴(Mo), 텅스텐(W), 크롬(Cr) 및 실리콘(Si)으로 이루어진 군으로부터 선택된 원소로 이루어진 막, 그들 원소의 질화물의 막(대표적으로 질화탄탈 막, 질화텅스텐 막 또는 질화티탄 막), 그들 원소를 조합한 합금 막(대표적으로 Mo-W 합금 또는 Mo-Ta 합금), 그들 원소의 규화물 막(대표적으로 규화텅스텐 막 또는 규화티탄 막)을 사용할 수 있다. 물론, 그 막을 단일층 또는 적층물로서 사용할 수 있다.
본 실시예에서는 두께가 50 ㎚인 질화텅스텐(TaW)과 두께가 350 ㎚인 텅스텐(W) 막과의 적층물 막을 사용한다. 그러한 막은 스퍼터링 방법에 의해 형성될 수 있다. Xe, Ne 둥과 같은 불활성 가스를 스퍼터링 가스로서 첨가하면, 응력으로 인한 막의 벗겨짐을 방지할 수 있다.
그 경우, 게이트 전극(313, 316)을 각각 n형 불순물 영역(305, 306)의 일부와 겹쳐지도록 형성하고 그 사이에 게이트 절연막(311)이 끼워지도록 한다. 그와 같이 겹쳐진 부분은 추후에 게이트 전극과 겹쳐지는 LDD 영역이 된다.
다음으로, 도 5A에 도시된 바와 같이 n형 불순물 원소(제1 실시예에서는 인을 사용함)를 게이트 전극(312 내지 316)과 자동 정렬되는 형식으로 마스크로서 첨가한다. 불순물 영역(317 내지 323)에 인이 첨가되어 불순물 영역(305, 306)의 농도의 1/10 내지 1/2(전형적으로 1/4 내지 1/3)의 농도로 그 영역이 형성되도록 인의 첨가를 조절한다. 특히, 1 ×1016내지 5 ×1018원자/㎤(전형적으로 3 ×1017내지 3 ×1018원자/㎤)의 농도가 바람직하다.
다음으로, 도 5B에 도시된 바와 같이 레지스트 마스크(324a 내지 324d)를 형성하여 게이트 전극을 덮고, n형 불순물 원소(제1 실시예에서는 인을 사용함)를 첨가하여 고농도의 인을 함유한 불순물 영역(325 내지 331)을 형성한다. 그 경우, 포스핀(PH3)을 사용하는 이온 도핑을 실행하는데, 그 불순물 영역(325 내지 331)의 인의 농도가 1 ×1020내지 1 ×1021원자/㎤(전형적으로 2 ×1020내지 5 ×1020원자/㎤)로 되도록 이온 도핑을 조절한다.
그러한 공정에 의해 n형 채널 TFT의 소스 영역 또는 드레인 영역이 형성되고, 스위칭용 TFT에는 도 5A의 공정에 의해 형성된 n형 불순물 영역(320 내지 322)의 일부가 잔존하게 된다. 그러한 잔존 영역은 도 2의 스위칭용 TFT의 LDD 영역(15a 내지 15d)에 해당한다.
다음으로, 도 5C에 도시된 바와 같이 레지스트 마스크(324a 내지 324d)를 제거하고 새로운 마스크(332)를 형성한다. 이어서, p형 불순물 원소(제1 실시예에서는 붕소를 사용함)를 첨가하여 고농도의 붕소를 함유한 불순물 영역(333, 334)을 형성한다. 그 경우, 디보란(B2H6)을 사용하는 이온 도핑에 의해 3 ×1020내지 3 ×1021원자/㎤(전형적으로 5 ×1020내지 1 ×1021원자/㎤)의 농도로 붕소를 첨가한다.
불순물 영역(333, 334)에는 이미 인이 1 ×1016내지 5 ×1018원자/㎤의 농도로 첨가되어 있지만, 붕소는 그 인의 농도의 3배 이상의 농도로 그 영역에 첨가됨을 유의해야 할 것이다. 따라서, 이미 형성되어 있는 n형 불순물 영역이 완전히 p형으로 반전되어 p형 불순물 영역으로서의 기능을 하게 된다.
다음으로, 레지스트 마스크(332)를 제거한 후에 다양한 농도로 첨가된 n형 및 p형 불순물 원소를 활성화시킨다. 노 어닐, 레이저 어닐 또는 램프 어닐을 활성화 수단으로서 실행할 수 있다. 제1 실시예에서는 질소 분위기 하의 전기로 중에서 4시간 동안 550℃로 열처리를 실행한다.
그 때에 중요한 것은 분위기 중의 산소를 최대한으로 제거하는 것이다. 그것은 산소가 조금이라도 존재하게 되면 전극의 노출면이 산화되어 저항의 증가를 초래할 뿐만 아니라, 추후에 옴 접촉을 이루기가 더욱 곤란하게 되기 때문이다. 따라서, 전술된 활성화 공정에서는 분위기 중의 산소 농도가 1 ppm 이하인 것이 바람직하고, 0.1 ppm 이하인 것이 더욱 바람직하다.
다음으로, 활성화 공정을 완료한 후에 두께가 300 ㎚인 게이트 배선(335)을 형성한다. 알루미늄(Al) 또는 구리(Cu)가 그 주성분(조성의 50 내지 100%를 이룸)인 금속 막을 게이트 배선(335)의 재료로서 사용할 수 있다. 도 3A의 게이트 배선(211)과 관련하여, 스위칭용 TFT의 게이트 전극(314, 315)(도 3A의 게이트 전극(19a, 19b)에 해당함)이 전기적으로 접속되도록 하는 배치로 게이트 배선(335)을 형성한다(도 5D를 참조).
그러한 유형의 구조를 사용함으로써 게이트 배선의 배선 저항이 현격히 작아지도록 할 수 있고, 그에 따라 표면적이 넓은 화소 표시 영역(화소부)을 형성할 수 있다. 즉, 제1 실시예의 화소 구조는 그러한 구조로 인해 스크린 크기가 대각선 10인치 이상(추가로, 대각선 30인치 이상)인 EL 표시장치를 실현할 수 있기 때문에 매우 효과적이다.
다음으로, 도 6A에 도시된 바와 같이 제1층간절연막(336)을 형성한다. 제1층간절연막(336)으로서는 실리콘을 함유한 단일층 절연막을 사용하지만, 적층물 막을 중간에 결합할 수도 있다. 또한, 400 ㎚ 내지 1.5 ㎛의 막 두께를 사용한다. 제1 실시예에서는 두께가 800 ㎚인 산화규소막과 두께가 200 ㎚인 질화산화규소막과의 적층물 구조를 사용한다.
또한, 3 내지 100%의 수소를 함유한 분위기 중에서 1 내지 12시간 동안 300 내지 450℃로 열처리를 하여 수소 첨가를 실행한다. 그러한 공정은 열로 활성화된 수소에 의해 반도체 막에 있는 댕글링 본드(dangling bond)를 포화시키는 수소 종결 처리 중의 하나이다. 수소 첨가의 다른 수단으로서 플라즈마 수소 첨가(플라즈마에 의해 활성화된 수소를 사용함)를 실행할 수도 있다.
수소 첨가 공정는 제1층간절연막(336)의 형성 공정 중에 개재될 수도 있다. 즉, 두께가 200 ㎚인 질화산화규소막을 형성한 후에 전술된 바와 같이 수소 처리를 실행하고, 이어서 두께가 800 ㎚인 산화규소막을 형성할 수도 있다.
다음으로, 제1층간절연막(336)에 콘택트 홀을 형성하고, 소스 배선(337 내지 340) 및 드레인 배선(341 내지 343)을 형성한다. 그러한 전극은 본 실시예에서는 스퍼터링 방법에 의해 100 ㎚의 티탄 막, 300 ㎚의 티탄 함유 알루미늄 막 및 150 ㎚의 티탄 막이 연속적으로 형성되어 있는 3층 구조의 적층물 막으로 이루어진다. 물론, 다른 도전막도 사용될 수 있다.
다음으로, 두께가 50 내지 500 ㎚(전형적으로 200 내지 300 ㎚)인 제1 패시베이션막(344)을 형성한다. 제1 실시예에서는 두께가 300 ㎚인 질화산화규소막을 제1 패시베이션막(344)으로서 사용한다. 그것은 질화규소막으로 대체될 수도 있다. 물론, 도 2의 제1 패시베이션막(41)의 재료와 동일한 재료를 사용하는 것도 가능하다.
질화산화규소막을 형성하기 전에 H2또는 NH3과 같은 수소 함유 가스를 사용하여 플라즈마 처리를 실행하는 것이 효과적임을 유의해야 할 것이다. 그러한 처리에 의해 활성화된 수소는 제1층간절연막(336)에 공급되고, 제1 패시베이션막(344)의 막 특성은 열처리의 실행에 의해 개선된다. 동시에, 제1층간절연막(336)에 첨가된 수소가 하부 측으로 확산되어 수소가 효과적으로 활성층에 첨가될 수 있다.
다음으로, 도 6B에 도시된 바와 같이 유기 수지로 제2층간절연막(347)을 형성한다. 유기 수지로서는 폴리이미드, 폴리아미드, 아크릴 및 BCB(벤조시클로부텐) 등을 사용할 수 있다. 특히, 제2층간절연막(347)은 평탄화에 주로 사용되므로, 평탄화 특성이 우수한 아크릴이 바람직하다. 본 실시예에서는 TFT에 의해 형성된 계단부를 평탄화하는데 충분한 두께로 아크릴 막을 형성한다. 그러한 두께는 1 내지 5 ㎛(더욱 바람직하게는 2 내지 4 ㎛)인 것이 적절하다.
다음으로, 제2층간절연막(347) 상에 제2 패시베이션막(348)을 100 ㎚의 두께로 형성한다. 본 실시예에서는 Si, Al, N, O 및 La를 함유한 절연막을 사용하기 때문에, 그 위에 마련되는 EL층으로부터 알칼리 금속이 확산되는 것을 방지할 수 있다. 동시에, EL층으로의 수분 침투가 차단되고 EL층에서 발생된 열이 소산되므로, 열로 인한 EL층의 열화 및 평탄화된 막(제2층간절연막)의 열화가 방지된다.
이어서, 제2 패시베이션막(348), 제2층간절연막(347) 및 제1 패시베이션막(344)을 통해 드레인 배선(343)에 도달되는 콘택트 홀을 형성하고, 화소전극(349)을 형성한다. 본 실시예에서는 인듐주석산화물(ITO) 막을 110 ㎚의 두께로 형성하고, 평탄화를 실행하여 화소전극을 형성한다. 그러한 화소전극(349)은 EL 소자의 양극이 된다. 또한, 다른 재료로서 인듐티탄산화물 막 또는 ITO와 산화아연과의 혼합물 막을 사용할 수 있다.
또한, 본 실시예는 화소전극(349)이 드레인 배선(343)을 통해 전류제어용 TFT의 드레인 영역(331)에 전기적으로 접속되는 구조로 이루어진다. 그러한 구조는 다음과 같은 장점이 있다.
화소전극(349)은 EL층(발광층) 또는 전하 이송층의 유기 재료와 직접 접촉하기 때문에, EL층에 함유된 이동성 이온 등이 화소전극으로 확산될 가능성이 있다. 즉, 본 실시예의 구조에서는 화소전극(349)이 활성층의 일부인 드레인 영역(331)에 직접 접속되는 것이 아니라, 이동성 이온이 활성층으로 침투되는 것을 방지할 수 있도록 배선(343)이 개재된다.
다음으로, 도 6C에 도시된 바와 같이 도 1과 관련하여 설명된 디스펜서를 사용하는 도포 공정에 의해 EL층(350)을 형성하고, 추가로 음극(MgAg 전극)(351) 및 보호 전극(352)을 증착 방법에 의해 공기에 노출시킴이 없이 형성한다. 그 경우, EL층(350)과 음극(351)을 형성하기 전에 화소전극(349)에 열처리를 실행하여 수분을 완전히 제거하는 것이 바람직하다. 본 실시예에서는 EL 소자의 음극으로서 MgAg 전극을 사용하지만, 널리 공지된 다른 재료를 사용할 수도 있다.
EL층(350)으로서는 본 명세서에서 설명된 재료를 사용할 수 있다. 본 실시예에서는 EL층이 홀 이송층과 발광층의 2층 구조로 이루어지지만, 홀 주입층, 전자 주입층 또는 전자 이송층 중의 어느 하나가 마련되는 경우도 있을 수 있다. 그와 같이, 각종의 조합의 예들이 보고되어 있고, 그들 중의 임의의 구조를 사용할 수 있다.
본 실시예에서는 홀 이송층으로서 인쇄 방법에 의해 전구 물질의 폴리테트라히드로티오페닐페닐렌를 형성하고, 가열에 의해 그것을 폴리페닐렌 비닐렌으로 변환시킨다. 발광층으로서는 30 내지 40%의 1,3,4-옥사디아졸 유도체의 PBD를 폴리비닐카아바졸로 분자 분산함으로써 얻어지는 재료를 증착 방법에 의해 형성하고, 녹색 발광의 중심체로서 약 1%의 쿠마린 6을 첨가한다.
보호 전극(352)이 EL층(350)을 수분 또는 산소로부터 보호할 수 있다 하더라도, 제3 패시베이션막(353)을 마련하는 것이 더욱 바람직할 수 있다. 본 실시예에서는 제3 패시베이션막(353)으로서 두께가 300 ㎚인 질화규소막을 마련한다. 보호 전극(352)을 형성한 후에 공기에 노출시킴이 없이 연속적으로 제3 패시베이션막(353)을 형성할 수도 있다. 물론, 도 2의 제3 패시베이션막(50)의 재료와 동일한 재료를 제3 패시베이션막(353)으로서 사용할 수 있다.
또한, 보호 전극(352)은 MgAg 전극(351)의 열화를 방지하기 위해 마련되는 것인데, 그 대표적인 것은 그 주성분으로서 알루미늄을 함유하는 금속 막이다. 물론, 다른 재료를 사용할 수도 있다. EL층(350) 및 MgAg 전극(351)은 수분에 매우 취약하기 때문에, 보호 전극(352)을 공기에 노출시킴이 없이 연속적으로 형성하여 EL층이 외부 공기로부터 보호되도록 하는 것이 바람직하다.
또한, EL층(350)의 두께를 10 내지 400 ㎚(전형적으로 60 내지 160 ㎚, 바람직하게는 100 내지 120 ㎚)로 하고, MgAg 전극(351)의 두께를 80 내지 200 ㎚(전형적으로 100 내지 150 ㎚)로 하는 것이 적절하다.
그와 같이 하여, 도 6C에 도시된 바와 같은 구조로 된 액티브 매트릭스형 EL 표시장치를 완성한다. 본 실시예의 액티브 매트릭스형 EL 표시장치에서는 화소부에서뿐만 아니라 구동회로 부분에서도 최적의 구조로 된 TFT가 배치되고, 그에 따라 높은 신뢰성이 얻어지고 동작 특성도 개선될 수 있다.
우선, 그 동작 속도가 떨어지지 않도록 핫 캐리어 주입을 최대한으로 감소시킨 구조로 된 TFT가 구동회로를 형성하는 CMOS 회로의 n형 채널 TFT로서 사용된다. 또한, 구동회로는 본 실시예에서는 시프트 레지스터, 버퍼, 레벨 시프터, 샘플링 회로(표본 및 동기 회로) 등을 포함한다. 디지털 구동이 이루어지는 경우에는 D/A 변환기와 같은 신호 변환 회로도 포함될 수 있다.
본 실시예에서는 도 6C에 도시된 바와 같이 n형 채널 TFT(205)의 활성층이 소스 영역(355), 드레인 영역(356), LDD 영역(357) 및 채널 형성 영역(358)을 포함하고, LDD 영역(357)과 게이트 전극(313)이 그 사이에 게이트 절연막(311)을 개재한 채로 서로 겹쳐진다.
동작 속도를 떨어뜨리지 않으려고 고려한 것이 바로 드레인 영역 측에만 LDD 영역을 형성하는 이유이다. 그러한 n형 채널 TFT(205)에서는 오프 전류 값이 매우 큰 것에 주의를 기울일 필요가 없고, 오히려 동작 속도를 중시하는 편이 더 낫다. 따라서, LDD 영역(357)은 게이트 전극과 완전히 겹쳐져서 저항 성분을 최소로 감소시키도록 하는 것이 바람직하다. 즉, 소위 오프셋을 제거하는 것이 바람직하다.
CMOS 회로의 p형 채널 TFT(206)에서는 핫 캐리어 주입으로 인한 열화가 항상 무시되기 때문에, LDD 영역을 특별히 마련할 필요가 없다. 물론, n형 채널 TFT(205)와 유사하게 LDD 영역을 마련하여 핫 캐리어에 대한 대응 조치를 취할 수도 있다.
또한, 구동회로 중에서 샘플링 회로는 다른 회로와 비교할 때에 다소 특별한 것이고, 채널 형성 영역을 통해 양쪽 방향으로 큰 전류가 흐르게 된다. 즉, 소스 영역과 드레인 영역의 역할이 서로 교체된다. 또한, 오프 전류 값을 최대한으로 낮은 값으로 억제하는 것이 필요하고, 그러한 의미에서 스위칭용 TFT와 전류제어용 TFT와의 사이에 대략적인 중간 기능이 있는 TFT를 배치하는 것이 바람직하다.
따라서, 샘플링 회로를 형성하는 n형 채널 TFT로서 도 10에 도시된 바와 같은 구조로 된 TFT를 배치하는 것이 바람직하다. 도 10에 도시된 바와 같이, LDD 영역(901a, 901b)의 일부와 게이트 전극(903)은 그 사이에 게이트 절연막(902)을 개재한 채로 서로 겹쳐진다. 그러한 구조의 효과는 전류제어용 TFT(202)에 관한 설명에서 설명된 바와 같고, 다만 샘플링 회로에서, LDD 영역(901a, 901b)이 마련되어 채널 형성 영역(904)의 양측에 놓여진다는 점에서 상이하다.
실제로, 도 6C의 상태가 완성되었을 때에는 기밀성이 높고 가스를 제거하는 성질이 적은 보호 막(적층물 판, 자외선 경화 수지 막 등) 또는 세라믹 밀봉 캔과 같은 하우징 부재로 포장(밀봉)을 하여 외부 공기에의 노출을 방지하는 것이 바람직하다. 그 경우, 하우징 부재의 내부를 불활성 가스 분위기로 하거나 수분 흡수제(예컨대, 산화바륨)를 그 내부에 배치하면, EL층의 신뢰성(내구 수명)이 개선된다.
포장과 같은 처리에 의해 기밀성을 향상시킨 후에는 기판 상에 형성된 소자 또는 회로로부터 연장된 단자를 외부 신호 단자에 접속하기 위한 커넥터(가요성 인쇄 회로: FPC)를 부착하여 제품을 완성한다. 본 명세서에서는 선적될 수 있는 상태와 같이 된 EL 표시장치를 EL 모듈로서 지칭한다.
이하, 본 실시예의 액티브 매트릭스형 EL 표시장치의 구조를 도 7의 사시도를 참조하여 설명하기로 한다. 본 실시예의 액티브 매트릭스형 EL 표시장치는 기판(601) 상에 형성된 화소부(602), 게이트측 구동회로(603) 및 소스 측 구동회로(604)로 이루어진다. 화소부의 스위칭용 TFT(605)는 n형 채널 TFT이고, 게이트측 구동회로(603)에 접속된 게이트 배선(606)과 소스 측 구동회로(604)에 접속된 소스 배선(607)과의 교차점에 배치된다. 스위칭용 TFT(605)의 드레인은 전류제어용 TFT(608)의 게이트에 접속된다.
또한, 전류제어용 TFT(608)의 소스는 전류 공급 라인(609)에 접속되고, EL 소자(610)는 전류제어용 TFT(608)의 드레인에 접속된다.
구동회로에 신호를 전송하기 위한 입력 배선(접속 배선)(612, 613) 및 전류 공급 라인(609)에 접속된 입력 배선(614)은 외부 입력 단자로서 FPC(611)에 마련된다.
도 7에 도시된 EL 표시장치의 회로 구조의 예가 도 8에 도시되어 있다. 본 실시예의 EL 표시장치는 소스측 구동회로(701), 게이트측 구동회로(A)(707), 게이트측 구동회로(B)(711) 및 화소부(706)을 포함한다. 또한, 본 명세서에서의 "구동회로"란 소스측 구동회로 및 게이트측 구동회로를 포함하는 포괄적인 용어이다.
소스측 구동회로(701)는 시프트 레지스터(702), 레벨 시프터(703), 버퍼(704) 및 샘플링 회로(표본 및 동기 회로)(705)를 포함한다. 게이트측 구동회로(A)(707)는 시프트 레지스터(708), 레벨 시프터(709) 및 버퍼(710)를 구비한다. 게이트측 회로(B)(711)도 역시 유사한 구조로 이루어진다.
그 경우, 시프트 레지스터(702, 708)의 구동 전압은 각각 5 내지 16V(전형적으로 10V)이고, 그 회로를 형성하는 CMOS 회로에 사용되는 n형 TFT에 적절한 구조는 도 6C에 도면 부호 "205"로 지시된 것이다.
또한, 레벨 시프터(703, 709) 및 버퍼(704, 710)의 각각의 경우에도 시프트 레지스터와 유사하게 도 6C의 n형 채널 TFT를 포함하는 CMOS 회로가 적절하다. 또한, 게이트 배선을 이중 게이트 구조 또는 3중 게이트 구조와 같은 다중 게이트 구조로 하는 것이 각각의 회로의 신뢰성을 개선하는데 효과적이다.
또한, 소스 영역과 드레인 영역이 반전되어 오프 전류 값을 감소시키는 것이 필요하기 때문에, 도 10의 n형 채널 TFT를 포함하는 CMOS 회로가 샘플링 회로(705)에 적절하다.
화소부(706)에는 도 2에 도시된 구조로 된 화소가 배치된다.
전술된 구조는 도 4A 내지 도 6C에 도시된 제작 공정에 따라 TFT를 제작함으로써 쉽게 실현될 수 있다. 본 실시예에서는 단지 화소부의 구조 및 구동회로의 구조만이 도시되어 있지만, 본 실시예의 제작 공정를 사용한다면 구동회로 이외에도 신호 분할 회로, D/A 변환 회로, 연산 증폭기, γ-보정 회로 등과 같은 기타의 논리 회로를 기판 상에 형성하는 것이 가능하고, 아울러 메모리 부분, 마이크로프로세서 등도 형성할 수 있을 것이다.
또한, 하우징 부재까지 포함하는 본 실시예의 EL 모듈을 도 11A 및 도 11B를 참조하여 설명하기로 한다. 또한, 도 7 및 도 8에 사용된 도면 부호를 필요에 따라 설명에 인용하기로 한다.
기판(TFT의 아래에 있는 하지막을 포함함)(1700) 상에는 화소부(1701), 소스 측 구동회로(1702) 및 게이트측 구동회로(1703)가 형성된다. 각각의 구동회로로부터 나오는 각종의 배선은 입력 배선(612 내지 614)을 통해 FPC(611)로 인도되어 외부 장치에 접속된다.
그 경우, 하우징 부재(1704)는 적어도 화소부, 바람직하게는 구동회로 및 화소부을 둘러싸도록 마련된다. 하우징 부재(1704)는 그 내부 크기가 EL 소자의 외부 크기보다 더 큰 홈 부분을 구비하도록 형성된 형상 또는 판의 형상으로 되고, 접착제(1705)에 의해 기판(1700)에 고정되어 기판(1700)과의 협력 하에 기밀성 공간을 형성한다. 그 때에, EL 소자는 그 기밀성 공간 중에 완전히 밀봉되어 외부 공기로부터 완전히 격리되는 상태에 놓이게 된다. 또한, 다수의 하우징 부재(1704)가 마련될 수 있다.
하우징 부재(1704)의 재료로서는 유리 또는 중합체와 같은 절연 재료가 바람직하다. 예컨대, 비정질 유리(붕규산 유리, 석영 등), 결정 유리, 세라믹 유리, 유기 수지(아크릴 수지, 스틸렌 수지, 폴리카보네이트 수지, 에폭시 수지 등) 및 실리콘 수지를 들 수 있다. 또한, 세라믹을 사용할 수도 있다. 접착제(1705)가 절연 재료인 경우에는 스테인리스 합금과 같은 금속 재료도 역시 사용할 수 있다.
접착제(1705)의 재료로서는 에폭시 수지, 아크릴레이트 수지 등의 접착제를 사용할 수 있다. 또한, 열 경화성 수지 또는 광 경화성 수지도 역시 접착제로서 사용할 수 있다. 그러나, 산소 및 수분의 침투가 최대한으로 방지되도록 하는 그러한 재료를 사용할 필요가 있다.
또한, 하우징 부재와 기판(1700)과의 사이의 공간을 불활성 가스(아르곤, 헬륨, 질소 등)로 충전하는 것이 바람직하다. 그러한 가스 이외에도 불활성 액체(퍼플루오로알칸 등으로 대표되는 액체 불화 탄소)가 사용될 수 있다. 불활성 액체와 관련하여, 일본 특허 출원 공개 평성 8년 제78159호에 사용된 것과 같은 재료를 사용할 수도 있다.
공간(1706) 중에 건조제를 마련하는 것도 역시 효과적이다. 건조제로서는 일본 공개특허공보 평9-148066호에 개시된 것과 같은 재료를 사용할 수 있다. 전형적으로, 산화바륨을 사용할 수 있다.
또한, 도 11B에 도시된 바와 같이 절연된 EL 소자를 각각 포함하는 다수의 화소가 화소부에 마련되는데, 그들 모두는 공통의 전극으로서의 보호 전극(1707)을 포함한다. 본 실시예에서는 EL층, 음극(MgAg 전극) 및 보호 전극을 공기에 노출함이 없이 연속적으로 형성하는 것이 바람직한 것으로 설명하고 있지만, 동일한 마스크 부재를 사용하여 EL층 및 음극을 형성하고 단지 보호 전극만을 상이한 마스크 부재에 의해 형성할 경우에도 도 11B의 구조가 실현될 수 있다.
그 경우, EL층 및 음극은 단지 화소부 상에만 형성될 수 있고, 구동회로 상에는 마련될 필요가 없다. 물론, 그 EL층 및 음극이 구동회로 상에 마련될 경우에도 문제가 일어나는 것은 아니지만, EL층에 알칼리 금속이 함유되어 있음을 고려할 때에 구동회로 상에는 마련하지 않는 것이 바람직하다.
또한, 보호 전극(1707)은 도면 부호 "1708"에 의해 지시된 영역에서 입력 배선(1709)에 접속된다. 입력 배선(1709)은 보호 전극(1707)에 미리 정해진 전압(본 실시예에서는 접지 전위, 구체적으로 0V)을 부여하는 배선인데, 전도 페이스트 재료(1710)를 통해 FPC(611)에 접속된다.
이하, 전술된 영역(1708)에서의 접촉 구조를 실현하기 위한 제작 공정를 도 12A 내지 도 12C를 참조하여 설명하기로 한다.
본 실시예의 제작 공정에 따르면, 우선 도 6A의 상태를 얻는다. 그 경우, 기판의 에지 부분(도 11B에서 도면 부호 "1708"로 지시된 영역)에서 제1층간절연막(336) 및 게이트 절연막(311)을 제거하고, 그 부분 상에 입력 배선(1709)을 형성한다. 물론, 그 입력 배선(1709)은 도 6A의 소스 배선 및 드레인 배선과 동시에 형성된다(도 12A를 참조).
다음으로, 도 6B에 도시된 바와 같이 제2 패시베이션막(348), 제2층간절연막(347) 및 제1 패시베이션막(344)을 식각할 때에 도면 부호 "1801"로 지시된 영역을 제거하고 개방 부분(1802)을 형성한다(도 12B를 참조).
그 상태에서는 화소부에서 EL 소자의 형성 공정(화소전극, EL층 및 음극의 형성 공정)를 실행한다. 그 경우, 마스크 부재를 사용하여 도 12B에 도시된 영역에는 EL 소자가 형성되지 않도록 한다. 음극(351)을 형성한 후에는 또 다른 마스크 부재를 사용하여 보호 전극(352)을 형성한다. 그에 의해, 보호 전극(352)과 입력 배선(1709)이 전기적으로 접속된다. 또한, 제3 패시베이션막(353)을 마련하여 도 12C의 상태를 얻는다.
전술된 공정를 통해 도 11B의 도면 부호 "1708"로 지시된 영역에서의 접촉 구조가 실현된다. 입력 배선(1709)은 하우징 부재(1704)와 기판(1700)과의 사이의 간극을 통해 FPC(611)에 접속된다(그러나, 그 간극은 접착제(1705)로 충전됨. 즉, 접착제(1705)의 두께는 입력 배선에 기인한 기복을 충분히 평탄화할 수 있는 정도일 것이 요구됨). 또한, 본 실시예에서는 입력 배선(1709)에 관해 설명을 하고 있지만, 다른 출력 배선(612 내지 614)도 역시 동일하게 하우징 부재(1704)의 아래 부분을 통해 FPC(611)에 접속된다.
[제2 실시예]
본 실시예에서는 화소의 구조가 도 3B에 도시된 구조와는 상이한 예를 도 13을 참조하여 설명하기로 한다.
본 실시예에서는 도 3B에 도시된 2개의 화소가 전류 공급 라인에 대해 대칭적으로 배치된다. 즉, 전류 공급 라인(213)은 도 13에 도시된 바와 같이 인접된 2개의 화소에 대해 공통이고, 그에 따라 필요로 하는 배선의 수를 감소시킬 수 있다. 또한, 화소에 배치되는 TFT의 구조 등은 동일하게 유지된다.
그러한 구조를 채택할 경우, 화소부을 더욱 정밀하게 제작하는 것이 가능하게 되어 영상의 질이 개선된다.
또한, 본 실시예의 구조는 제1 실시예의 제작 공정에 따라 용이하게 실현될 수 있고, TFT의 구조 등에 관해서는 제1 실시예 또는 도 2의 설명을 참조하면 된다.
[제3 실시예]
본 실시예에서는 화소부이 도 2와는 상이한 구조로 된 경우를 도 14를 참조하여 설명하기로 한다. 또한, 제2층간절연막을 형성하는 공정까지의 제작 공정는 제1 실시예에 따라 실행될 수 있다. 제2층간절연막(44)으로 덮이는 스위칭용 TFT(201) 및 전류제어용 TFT(202)의 구조는 도 2의 구조와 동일하기 때문에, 여기에서는 그에 관한 설명을 생략하기로 한다.
본 실시예의 경우에는 제2 패시베이션막(45), 제2층간절연막(44) 및 제1 패시베이션막(41)을 통해 콘택트 홀을 형성한 후에 화소전극(51)을 형성하고, 이어서 음극(52) 및 EL층(53)을 형성한다. 본 실시예에서는 진공 증착 방법에 의해 음극(52)을 형성한 후에 건조 불활성 분위기를 유지하면서 공기에 노출함이 없이 도 1에 도시된 디스펜서를 사용하는 도포 공정에 의해 EL층(53)을 형성한다.
본 실시예에서는 두께가 150 ㎚인 알루미늄 합금 막(1 중량%의 티탄을 함유한 알루미늄 막)을 화소전극(51)으로서 마련한다. 화소전극의 재료로서는 그것이 금속 재료인 한 임의의 재료를 사용할 수 있지만, 반사율이 높은 재료인 것이 바람직하다. 음극(52)으로서는 두께가 120 ㎚인 MgAg 전극을 사용하고, EL층(53)의 두께는 70 ㎚인 것이 바람직하다.
본 실시예에서는 30 내지 40%의 1,3,4-옥사디아졸 유도체의 PBD를 폴리비닐카아바졸로 분자 분산하고 약 1%의 쿠마린 6을 발광 중심체로서 첨가함으로써 얻은 재료를 EL 재료로 하고, 그 EL 재료를 클로로포름 중에서 혼합하여 EL 형성재료를 형성한다. 디스펜서를 사용하는 도포 공정에 의해 EL 재료를 도포하고 베이킹 처리를 실행하여 두께가 50 ㎚인 녹색 발광층을 얻는다. 그 위에 두께가 70 ㎚인 TPD를 증착 방법에 의해 형성하여 EL층(53)을 얻는다.
다음으로, 투명 도전막(본 실시예의 경우에는 ITO 막)으로 이루어진 양극(54)을 110 ㎚의 두께로 형성한다. 그와 같이 하여, EL 소자(209)를 형성하고 제1 실시예에 예시된 재료로 제3 패시베이션막(55)을 형성함으로써 도 14에 도시된 바와 같은 구조로 된 화소를 완성한다.
본 실시예의 구조를 채택할 경우, 각각의 화소에서 발생되는 녹색 광은 TFT가 형성되어 있는 기판의 반대측으로 방출된다. 따라서, 화소의 거의 모든 영역, 즉 TFT가 형성되어 있는 영역마저도 효과적인 발광 영역으로서 사용될 수 있다. 그 결과, 화소의 유효 발광 면적이 대폭적으로 개선되고, 영상의 밝기 및 콘트라스트 비(명암의 비)가 증대된다.
또한, 본 실시예의 구조는 제1 및 제2 실시예 중의 임의의 구조와 자유롭게 조합될 수 있다.
[제4 실시예]
제1 내지 제3 실시예에서는 탑(top) 게이트형 TFT가 사용되는 경우에 관해 설명하였지만, 본 발명은 그러한 TFT 구조에 한정되는 것이 아니라 보텀(bottom) 게이트형 TFT에도 적용될 수 있다. 또한, 임의의 수단에 의해 역스태거형 TFT를 형성할 수도 있다.
역스태거형 TFT는 제작 공정의 수를 탑 게이트형 TFT에 비해 용이하게 줄일 수 있는 구조의 것이기 때문에, 본 발명의 목적인 제작 비용의 감소에 있어 유리하다. 또한, 본 실시예의 구조는 제2 실시예 및 제3 실시예 중의 임의의 구조와 자유롭게 결합될 수 있다.
[제5 실시예]
제1 실시예의 도 6C 또는 도 2의 구조에서 활성층과 기판과의 사이에 형성되는 하지막의 재료로서는 제2 패시베이션막(45)의 재료와 유사하게 높은 방열 효과를 보유한 재료를 사용하는 것이 효과적이다. 특히, 전류제어용 TFT에서는 다량의 전류가 흘러 쉽게 열이 발생되기 때문에, 그러한 자체 열 발생으로 인한 열화가 문제점이 될 수 있다. 그러한 경우에 방열 효과를 보유한 제5 실시예의 하지막을 사용함으로써 열로 인한 TFT의 열화를 방지할 수 있다.
물론, 기판으로부터 이동성 이온이 확산되는 것에 대한 보호 효과도 매우 중요하므로, Si, Al, N, O 및 M을 함유한 화합물과 제1 패시베이션막(41)과 유사한 실리콘 함유 절연막과의 적층물 구조를 사용하는 것이 바람직하다.
제5 실시예의 구조는 제1 내지 제4 실시예 중의 임의의 구조와 자유롭게 조합될 수 있음을 유의해야 할 것이다.
[제6 실시예]
제3 실시예에 예시된 구조를 사용할 경우에는 EL층으로부터의 발광이 기판의 반대측 방향으로 방출되므로, 기판과 화소전극과의 사이에 있는 절연막과 같은 재료의 투과율에 관해 신경을 쓸 필요는 없다. 즉, 투과율이 다소 낮은 재료를 사용할 수도 있다.
따라서, 다이아몬드 박막 또는 다이아몬드 유사 탄소막으로서 지칭된 것과 같은 탄소막을 하지막(12), 제1 패시베이션막(41) 또는 제2 패시베이션막(45)으로서 사용하는 것이 유리하다. 즉, 투과율을 낮추는데 신경을 쓸 필요가 없기 때문에, 막 두께를 100 내지 500 ㎚ 정도까지 두껍게 설정하여 매우 높은 방열 효과를 보유하도록 하는 것이 가능하다.
전술된 탄소막을 제3 패시베이션막(50)에 사용하는 것과 관련하여서는, 투과율의 감소를 회피해야만 하기 때문에 막 두께를 5 내지 100 ㎚로 설정하는 것이 바람직함을 유의해야 할 것이다.
제6 실시예에서는 하지막(12), 제1 패시베이션막(41), 제2 패시베이션막(40) 및 제3 패시베이션막(50) 중의 임의의 것에 탄소 막을 사용할 경우에 다른 절연막과 적층시키는 것이 효과적임을 유의해야 할 것이다.
또한, 제6 실시예는 제3 실시예에 예시된 화소 구조를 사용할 경우에 효과적이지만, 제6 실시예의 구조를 제1, 제2, 제4 및 제5 실시예 중의 임의의 구조와 자유롭게 조합하는 것도 가능하다.
[제7 실시예]
EL 표시장치의 화소에 있는 스위칭용 TFT의 오프 전류 값의 크기는 스위칭용 TFT에 다중 게이트 구조를 사용함으로써 감소될 수 있고, 본 발명은 보유용량의 필요성이 배제되는 것을 그 특징으로 한다. 그것은 보유용량를 위해 예비된 표면적을 발광 영역으로서 양호하게 사용할 수 있는 장치라는 것이다.
그러나, 보유용량가 완전히 생략되지 않은 경우에도 그에 전용되는 표면적을 더욱 적게 하는 양만큼 유효 발광 표면적이 증대되는 효과를 얻을 수 있다. 즉, 본 발명의 목적은 스위칭용 TFT에 다중 게이트 구조를 사용하여 오프 전류의 값을 감소시킴으로써 달성될 수 있을 뿐만 아니라, 단지 보유용량의 전용 표면적만을 감축시킴으로써도 충분히 달성될 수 있다는 것이다.
그 경우, 스위칭용 TFT(201)의 드레인에 대해 전류제어용 TFT(202)의 게이트와 병렬로 보유용량(1401)를 형성하는 것도 용인될 수 있다.
제7 실시예의 구조는 제1 내지 제6 실시예 중의 임의의 구조와 자유롭게 조합될 수 있음을 유의해야 할 것이다. 즉, 화소 내에 단지 보유용량만이 형성되는 것이지, TFT의 구조 또는 EL층의 재료 등에 어떠한 한정도 가하는 것이 아니다.
[제8 실시예]
제1 실시예에서는 결정성 규소막(302)을 형성하는 수단으로서 레이저 결정화를 사용하였지만, 제8 실시예에서는 그와는 다른 결정화 수단을 사용하는 경우에 관해 설명하기로 한다.
제8 실시예에서는 비정질 규소막을 형성한 후에 일본 공개특허공보 평7-130652호에 개시된 기술을 사용하여 결정화를 실행한다. 그 특허 출원에 개시된 기술은 니켈과 같은 원소를 결정화를 촉진하기 위한 촉매로서 사용함으로써 결정도가 우수한 결정성 규소막을 얻는 기술 중의 하나이다.
또한, 결정화 공정을 완료한 후에는 결정화에 사용된 촉매를 제거하는 공정을 실행할 수 있다. 그 경우, 일본 공개특허공보 평10-270363호 또는 일본 공개특허공보 평8-330602호에 개시된 기술을 사용하여 게터링(gettering)에 의해 촉매를 제거할 수 있다.
또한, 본 발명의 출원인에 의한 일본 공개특허공보 평11-076967호의 명세서에 개시된 기술을 사용하여 TFT를 형성할 수도 있다.
제1 실시예에 예시된 제작 공정은 본 발명의 실시예 중의 하나이고, 제1 실시예의 도 2 또는 도 6C의 구조를 실현한다는 전제 하에서 전술된 바와 같이 아무런 문제가 없이 다른 제작 공정을 사용할 수도 있다.
제8 실시예의 구조는 제1 내지 제7 실시예 중의 임의의 구조와 자유롭게 조합될 수 있음을 유의해야 할 것이다.
[제9 실시예]
본 발명의 EL 표시장치의 구동을 실행함에 있어서는 아날로그 신호를 영상 신호로서 사용하여 아날로그 구동을 실행할 수 있고, 디지털 신호를 사용하여 디지털 구동을 실행할 수도 있다.
아날로그 구동을 실행할 경우, 아날로그 신호는 스위칭용 TFT의 소스 배선에 전송되고, 계조 정보를 포함하고 있는 아날로그 신호는 전류제어용 TFT의 게이트 전압이 된다. 이어서, EL 소자에 흐르는 전류가 전류제어용 TFT에 의해 제어되어 EL 소자의 발광 광도가 제어되고 계조 표시가 실행된다. 아날로그 구동을 실행할 경우에는 전류제어용 TFT를 포화 영역에서 동작할 수도 있다.
한편, 디지털 구동을 실행할 경우, 그것은 아날로그형 계조 표시와는 상이하고, 계조 표시는 시간 비율 계조 방법에 의해 실행된다. 즉, 발광 시간의 길이를 조절함으로써 가시적으로 컬러 계조가 변하는 것을 볼 수 있게 된다. 디지털 구동을 실행할 경우에는 전류제어용 TFT를 선형 대역에서 동작하는 것이 바람직하다.
EL 소자는 액정 소자 비해 매우 신속한 응답 속도를 보이므로, 고속 구동을 하는 것이 가능하다. 따라서, EL 소자는 하나의 프레임을 다수의 서브 프레임으로 분할한 후에 이어서 계조 표시를 실행하는 시간 비율 계조 방법에 적절한 것 중의 하나이다.
본 발명은 소자 구조와 관련된 기술이므로, 임의의 구동 방법을 사용할 수 있다.
[제10 실시예]
제1 실시예에서는 유기 EL 재료를 EL 재료로서 사용하는 것이 바람직하였지만, 본 발명은 무기 EL 재료를 사용하여 실시될 수도 있다. 그러나, 현재 통용되고 있는 무기 EL 재료는 그 구동 전압이 매우 높기 때문에, 아날로그 구동을 실행할 경우에는 구동 전압을 견딜 수 있는 전압 저항 특성이 있는 TFT를 사용해야 한다.
또는, 구동 전압이 종래의 무기 EL 재료의 구동 전압보다 더 낮은 무기 EL 재료가 개발된다면, 본 발명을 그에 적용하는 것이 가능하게 될 것이다.
또한, 제10 실시예의 구조는 제1 내지 제9 실시예 중의 임의의 구조와 자유롭게 조합될 수 있다.
[제11 실시예]
본 발명을 실시함으로써 형성되는 액티브 매트릭스형 EL 표시장치(EL 모듈)는 자기 발광형(self-emitting type) 장치이기 때문에 밝은 장소에서의 그 가시도가 액정 표시장치에 비해 우수하다. 따라서, 직시형(direct-view type) EL 표시(EL 모듈을 통합한 표시를 지칭함)로서 광범위하게 사용된다.
EL 표시가 액정 표시에 비해 우수한 장점 중의 하나로서 넓은 시야각을 들 수 있음을 유의해야 할 것이다. 따라서, 본 발명의 EL 표시장치는 대형 스크린에 의해 TV 방송을 감상하기 위한 대각선 30인치 이상(전형적으로 40인치 이상)의 표시(표시 모니터)로서 사용될 수 있다.
또한, 본 발명의 EL 표시장치는 EL 표시(PC 모니터, TV 방송 수상 모니터 또는 광고 표시 모니터와 같은)로서 사용될 수 있을 뿐만 아니라, 각종의 전자장치용 표시로서도 사용될 수 있다.
다음에 제시된 것들은 그러한 전자장치의 예이다: 비디오 카메라; 디지털 카메라; 고글형 표시(헤드 장착형 표시); 차량 항법 시스템; PC; 휴대 정보 터미널(예컨대, 이동 컴퓨터, 이동 전화 또는 전자 수첩); 및 녹화 매체를 사용하는 영상 재생 장치(특히, 컴팩트 디스크(CD), 레이저 디스크(LD) 또는 디지털 비디오 디스크(DVD)와 같은 녹화 매체의 재생을 실행하고, 그 영상을 표시할 수 있는 표시를 구비한 장치). 그러한 전자장치의 예는 도 16A 내지 도 16F에 도시되어 있다.
도 16A는 본체(2001), 케이싱(2002), 표시 부분(2003) 및 키보드(2004)로 이루어지는 PC이다. 본 발명은 표시 부분(2003)에 사용될 수 있다.
도 16B는 본체(2101), 표시 부분(2102), 오디오 입력 부분(2103), 조작 스위치(2104), 배터리(2105) 및 영상 수신 부분(2106)으로 이루어지는 비디오 카메라이다. 본 발명은 표시 부분(2102)에 사용될 수 있다.
도 16C는 본체(2201), 신호 케이블(2202), 고정 밴드(2203), 표시 모니터(2204), 광학 시스템(2205) 및 표시장치(206)로 이루어지는 헤드 장착형 EL 표시의 일부(우측 부분)이다. 본 발명은 표시장치(2206)에 사용될 수 있다.
도 16D는 녹화 매체를 구비하고, 본체(2301), 녹화 매체(예컨대, CD, LD 또는 DVD)(2302), 조작 스위치(2303), 표시 부분(a)(2304) 및 표시 부분(b)(2305)으로 이루어지는 영상 재생 장치(특히, DVD 재생 장치)이다. 표시 부분(a)은 주로 영상 정보의 표시에 사용되고, 표시 부분(b)은 주로 문자 정보의 표시에 사용되며, 본 발명은 표시 부분(a)(2304) 및 표시부분(b)(2305)에 사용될 수 있다. 본 발명은 CD 재생 장치 및 게임 장치와 같이 녹화 매체가 내장된 영상 재생 장치로서 사용될 수도 있음을 유의해야 할 것이다.
도 16E는 본체(2401), 카메라 부분(2402), 영상 수신 부분(2403), 조작 스위치(2404) 및 표시 부분(2405)으로 이루어지는 이동 컴퓨터이다. 본 발명은 표시 부분(2405)에 사용될 수 있다.
도 16F는 본체(2501),지지 스탠드(2502) 및 표시 부분(2503)으로 이루어지는 EL 표시이다. 본 발명은 표시 부분(2503)에 사용될 수 있다. 특히, 본 발명의 EL 표시는 큰 시야각을 구비하므로, 스크린이 큰 경우에 유리하고, 그 크기가 대각선 10인치 이상(특히, 대각선 30인치 이상인 것)인 표시에 적합하다.
또한, 장래에 EL 재료의 발광도가 보다 더 높아지게 되면, 전방형 또는 후방형 프로젝터에 본 발명을 사용하는 것도 가능하게 될 것이다.
즉, 본 발명의 적용 범위는 매우 광범위하고, 본 발명을 모든 분야의 전자장치에 사용하는 것이 가능하다. 또한, 제11 실시예의 전자장치는 제1 내지 제10 실시예를 임의로 조합한 임의의 구조를 사용함으로써 실현될 수도 있다.
본 발명을 사용함으로써 EL층의 형성이 매우 낮은 비용으로 이루어질 수 있다. 따라서, EL 표시장치의 제작 비용을 절감할 수 있다.
또한, EL층과 TFT와의 사이에 알칼리 금속의 침투를 방지할 수 있는 절연막을 마련함으로써 알칼리 금속이 EL층으로부터 확산되어 TFT의 특성에 악영향을 미치는 것을 막을 수 있다. 그 결과, EL 표시장치의 동작 성능 및 신뢰성이 대폭적으로 개선된다
또한, 낮은 비용으로 제작될 수 있는 그러한 EL 표시장치를 표시로서 사용함으로써 전자장치의 제작 비용도 절감된다. 또한, 동작 성능 및 신뢰성이 개선된 그러한 EL 표시장치를 사용함으로써 영상 질이 탁월하고 내구성이 있는(신뢰성이 높은) 적용 제품(전자장치)을 제작하는 것이 가능하게 된다.

Claims (28)

  1. 디스펜서를 사용하여 EL 형성재료를 코팅하는 공정를 포함하는 것을 특징으로 하는 전기광학장치의 제작방법.
  2. 디스펜서를 사용하여 EL 형성재료를 선형으로 코팅하는 공정를 포함하는 것을 특징으로 하는 전기광학장치의 제작방법.
  3. 기판의 표면 상에 다수의 반도체 소자를 형성하는 공정;
    각각의 다수의 반도체 소자에 각각 접속되는 다수의 화소전극을 형성하는 공정; 및
    다수의 화소전극 상에 EL 형성재료를 코팅하는 공정를 포함하고, 디스펜서를 사용하여 EL 형성재료를 코팅하는 것을 특징으로 하는 전기광학장치의 제작방법.
  4. 기판의 표면 상에 다수의 반도체 소자를 형성하는 공정;
    각각의 다수의 반도체 소자에 각각 접속되는 다수의 화소전극을 형성하는 공정; 및
    다수의 화소전극 상에 EL 형성재료를 코팅하는 공정를 포함하고, EL 형성재료를 코팅한 후에 EL 형성재료를 열처리하며, 디스펜서를 사용하여 EL 형성재료를 코팅하는 것을 특징으로 하는 전기광학장치의 제작방법.
  5. 기판의 표면 상에 다수의 반도체 소자를 형성하는 공정;
    각각의 다수의 반도체 소자에 각각 접속되는 다수의 화소전극을 형성하는 공정; 및
    다수의 화소전극 상에 제1 EL 재료를 형성하는 공정; 및
    제1 EL 재료 상에 증기 상태 성장에 의해 제2 EL 재료를 형성하는 공정를 포함하고, 제1 EL 재료를 디스펜서를 사용하는 EL 형성재료의 코팅에 의해 형성하는 것을 특징으로 하는 전기광학장치의 제작방법.
  6. 기판의 표면 상에 다수의 반도체 소자를 형성하는 공정;
    각각의 다수의 반도체 소자에 각각 접속되는 다수의 화소전극을 형성하는 공정; 및
    다수의 화소전극 상에 제1 EL 재료를 형성하는 공정; 및
    제1 EL 재료 상에 증기 상태 성장에 의해 제2 EL 재료를 형성하는 공정를 포함하고, 제1 EL 재료를 EL 형성재료의 코팅 및 EL 형성재료의 가열에 의해 형성하는 것을 특징으로 하는 전기광학장치의 제작방법.
  7. 제1항에 있어서, EL 형성재료는 EL 재료와 용매와의 혼합물인 것을 특징으로 하는 전기광학장치의 제작방법.
  8. 제7항에 있어서, EL 재료는 유기 화합물인 것을 특징으로 하는 전기광학장치의 제작방법.
  9. 제1항에 있어서, EL 형성재료를 불활성 가스로 충전된 청정 부스 중에 있는 디스펜서에 의해 코팅하는 것을 특징으로 하는 전기광학장치의 제작방법.
  10. 제3항에 있어서, EL 형성재료를 선형으로 코팅하는 것을 특징으로 하는 전기광학장치의 제작방법.
  11. 제2항에 있어서, EL 형성재료는 EL 재료와 용매와의 혼합물인 것을 특징으로 하는 전기광학장치의 제작방법.
  12. 제11항에 있어서, EL 재료는 유기 화합물인 것을 특징으로 하는 전기광학장치의 제작방법.
  13. 제2항에 있어서, EL 형성재료를 불활성 가스로 충전된 청정 부스 중에 있는 디스펜서에 의해 코팅하는 것을 특징으로 하는 전기광학장치의 제작방법.
  14. 제3항에 있어서, EL 형성재료는 EL 재료와 용매와의 혼합물인 것을 특징으로 하는 전기광학장치의 제작방법.
  15. 제14항에 있어서, EL 재료는 유기 화합물인 것을 특징으로 하는 전기광학장치의 제작방법.
  16. 제3항에 있어서, EL 형성재료를 불활성 가스로 충전된 청정 부스 중에 있는 디스펜서에 의해 코팅하는 것을 특징으로 하는 전기광학장치의 제작방법.
  17. 제4항에 있어서, EL 형성재료는 EL 재료와 용매와의 혼합물인 것을 특징으로 하는 전기광학장치의 제작방법.
  18. 제17항에 있어서, EL 재료는 유기 화합물인 것을 특징으로 하는 전기광학장치의 제작방법.
  19. 제4항에 있어서, EL 형성재료를 불활성 가스로 충전된 청정 부스 중에 있는 디스펜서에 의해 코팅하는 것을 특징으로 하는 전기광학장치의 제작방법.
  20. 제4항에 있어서, EL 형성재료를 선형으로 코팅하는 것을 특징으로 하는 전기광학장치의 제작방법.
  21. 제5항에 있어서, EL 형성재료는 EL 재료와 용매와의 혼합물인 것을 특징으로 하는 전기광학장치의 제작방법.
  22. 제21항에 있어서, EL 재료는 유기 화합물인 것을 특징으로 하는 전기광학장치의 제작방법.
  23. 제5항에 있어서, EL 형성재료를 불활성 가스로 충전된 청정 부스 중에 있는 디스펜서에 의해 코팅하는 것을 특징으로 하는 전기광학장치의 제작방법.
  24. 제5항에 있어서, EL 형성재료를 선형으로 코팅하는 것을 특징으로 하는 전기광학장치의 제작방법.
  25. 제6항에 있어서, EL 형성재료는 EL 재료와 용매와의 혼합물인 것을 특징으로 하는 전기광학장치의 제작방법.
  26. 제25항에 있어서, EL 재료는 유기 화합물인 것을 특징으로 하는 전기광학장치의 제작방법.
  27. 제6항에 있어서, EL 형성재료를 불활성 가스로 충전된 청정 부스 중에 있는 디스펜서에 의해 코팅하는 것을 특징으로 하는 전기광학장치의 제작방법.
  28. 제6항에 있어서, EL 형성재료를 선형으로 코팅하는 것을 특징으로 하는 전기광학장치의 제작방법.
KR1020000035539A 1999-06-28 2000-06-27 전기광학장치의 제작방법 KR100713019B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11-182595 1999-06-28
JP18259599 1999-06-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020050048847A Division KR100713028B1 (ko) 1999-06-28 2005-06-08 발광 표시장치 제작방법

Publications (2)

Publication Number Publication Date
KR20010029843A true KR20010029843A (ko) 2001-04-16
KR100713019B1 KR100713019B1 (ko) 2007-05-02

Family

ID=16121043

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020000035539A KR100713019B1 (ko) 1999-06-28 2000-06-27 전기광학장치의 제작방법
KR1020050048847A KR100713028B1 (ko) 1999-06-28 2005-06-08 발광 표시장치 제작방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020050048847A KR100713028B1 (ko) 1999-06-28 2005-06-08 발광 표시장치 제작방법

Country Status (6)

Country Link
US (2) US6440877B1 (ko)
EP (1) EP1065724B1 (ko)
KR (2) KR100713019B1 (ko)
CN (2) CN1197165C (ko)
DE (1) DE60034401T2 (ko)
TW (1) TW512543B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210080337A (ko) * 2011-11-29 2021-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19755734A1 (de) * 1997-12-15 1999-06-24 Siemens Ag Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Bauelementes
US6274887B1 (en) 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US7141821B1 (en) * 1998-11-10 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an impurity gradient in the impurity regions and method of manufacture
US6277679B1 (en) 1998-11-25 2001-08-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing thin film transistor
TW512543B (en) * 1999-06-28 2002-12-01 Semiconductor Energy Lab Method of manufacturing an electro-optical device
TW556357B (en) * 1999-06-28 2003-10-01 Semiconductor Energy Lab Method of manufacturing an electro-optical device
US6876145B1 (en) * 1999-09-30 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Organic electroluminescent display device
TW468283B (en) * 1999-10-12 2001-12-11 Semiconductor Energy Lab EL display device and a method of manufacturing the same
TW471011B (en) 1999-10-13 2002-01-01 Semiconductor Energy Lab Thin film forming apparatus
US6646287B1 (en) 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
TW587239B (en) * 1999-11-30 2004-05-11 Semiconductor Energy Lab Electric device
TW495808B (en) * 2000-02-04 2002-07-21 Semiconductor Energy Lab Thin film formation apparatus and method of manufacturing self-light-emitting device using thin film formation apparatus
US6879110B2 (en) 2000-07-27 2005-04-12 Semiconductor Energy Laboratory Co., Ltd. Method of driving display device
US6724150B2 (en) * 2001-02-01 2004-04-20 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
EP1237207B1 (en) * 2001-03-02 2012-01-04 FUJIFILM Corporation Method for producing organic thin film device
JP2002344011A (ja) * 2001-05-15 2002-11-29 Sony Corp 表示素子及びこれを用いた表示装置
JP3969698B2 (ja) * 2001-05-21 2007-09-05 株式会社半導体エネルギー研究所 発光装置の作製方法
JP2002358031A (ja) * 2001-06-01 2002-12-13 Semiconductor Energy Lab Co Ltd 発光装置及びその駆動方法
US20020197393A1 (en) * 2001-06-08 2002-12-26 Hideaki Kuwabara Process of manufacturing luminescent device
JP2003022892A (ja) * 2001-07-06 2003-01-24 Semiconductor Energy Lab Co Ltd 発光装置の製造方法
JP2003022058A (ja) * 2001-07-09 2003-01-24 Seiko Epson Corp 電気光学装置、電気光学装置の駆動回路、電気光学装置の駆動方法および電子機器
JP2003123968A (ja) * 2001-10-15 2003-04-25 Univ Toyama 有機電界発光素子の製造方法
JP4101511B2 (ja) 2001-12-27 2008-06-18 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP2003316296A (ja) * 2002-02-01 2003-11-07 Seiko Epson Corp 回路基板、電気光学装置、電子機器
TWI262034B (en) * 2002-02-05 2006-09-11 Semiconductor Energy Lab Manufacturing system, manufacturing method, method of operating a manufacturing apparatus, and light emitting device
TWI285515B (en) * 2002-02-22 2007-08-11 Semiconductor Energy Lab Light-emitting device and method of manufacturing the same, and method of operating manufacturing apparatus
JP2004079512A (ja) * 2002-06-17 2004-03-11 Sanyo Electric Co Ltd 有機ｅｌパネルおよびその製造方法
US6642092B1 (en) * 2002-07-11 2003-11-04 Sharp Laboratories Of America, Inc. Thin-film transistors formed on a metal foil substrate
US7098060B2 (en) * 2002-09-06 2006-08-29 E.I. Du Pont De Nemours And Company Methods for producing full-color organic electroluminescent devices
TWI237546B (en) * 2003-01-30 2005-08-01 Osram Opto Semiconductors Gmbh Semiconductor-component sending and/or receiving electromagnetic radiation and housing-basebody for such a component
JP4574127B2 (ja) * 2003-03-26 2010-11-04 株式会社半導体エネルギー研究所 素子基板及び発光装置
KR20050026133A (ko) * 2003-09-09 2005-03-15 엘지.필립스 엘시디 주식회사 액정표시소자 제조방법 및 그 제조장치
US20050100657A1 (en) * 2003-11-10 2005-05-12 Macpherson Charles D. Organic material with a region including a guest material and organic electronic devices incorporating the same
US7374977B2 (en) * 2003-12-17 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Droplet discharge device, and method for forming pattern, and method for manufacturing display device
JP4082400B2 (ja) * 2004-02-19 2008-04-30 セイコーエプソン株式会社 電気光学装置の製造方法、電気光学装置および電子機器
US7067841B2 (en) * 2004-04-22 2006-06-27 E. I. Du Pont De Nemours And Company Organic electronic devices
WO2005117071A2 (de) * 2004-05-31 2005-12-08 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauelement und gehäuse-grundkörper für ein derartiges bauelement
JP4353153B2 (ja) 2004-11-18 2009-10-28 セイコーエプソン株式会社 表示装置とその製造方法、及び電子機器
US7268006B2 (en) 2004-12-30 2007-09-11 E.I. Du Pont De Nemours And Company Electronic device including a guest material within a layer and a process for forming the same
US20060145598A1 (en) * 2004-12-30 2006-07-06 Macpherson Charles D Electronic devices and process for forming the same
US20060228466A1 (en) * 2004-12-30 2006-10-12 Gang Yu Solution dispense and patterning process and apparatus
US7469638B2 (en) * 2004-12-30 2008-12-30 E.I. Du Pont De Nemours And Company Electronic devices and processes for forming the same
US7584701B2 (en) * 2004-12-30 2009-09-08 E.I. Du Pont De Nemours And Company Processes for printing layers for electronic devices and printing apparatuses for performing the processes
US20060146079A1 (en) * 2004-12-30 2006-07-06 Macpherson Charles D Process and apparatus for forming an electronic device
KR20070015260A (ko) 2005-07-30 2007-02-02 삼성전자주식회사 선형나노선재의 제조방법 및 이에 의한 선형나노선재그리고 선형나노선재를 이용한 박막트랜지스터 기판
US20070096640A1 (en) * 2005-08-19 2007-05-03 Gang Yu Methods for producing full color organic electroluminescent devices
KR20070073457A (ko) * 2006-01-05 2007-07-10 삼성에스디아이 주식회사 유기 전계 발광소자용 도너 필름의 제조 방법 및 이를이용한 유기 전계 발광소자의 제조 방법
US20080166566A1 (en) * 2006-12-29 2008-07-10 Shiva Prakash Process for forming an organic light-emitting diode and devices made by the process
DE102007021904A1 (de) * 2007-02-28 2008-09-04 Osram Opto Semiconductors Gmbh Optoelektronische Vorrichtung mit Gehäusekörper
TWI412125B (zh) * 2007-07-17 2013-10-11 Creator Technology Bv 電子元件及電子元件之製法
KR101629637B1 (ko) * 2008-05-29 2016-06-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 성막방법 및 발광장치의 제조방법
JP5368014B2 (ja) * 2008-06-24 2013-12-18 共同印刷株式会社 フレキシブル有機ｅｌディスプレイの製造方法
JP5368013B2 (ja) * 2008-06-24 2013-12-18 共同印刷株式会社 フレキシブル有機ｅｌディスプレイの製造方法
JP5448030B2 (ja) * 2008-11-19 2014-03-19 新日鐵住金株式会社 超音波探傷方法及び装置
DE102010014613A1 (de) * 2010-04-09 2011-10-13 Ledon Oled Lighting Gmbh & Co.Kg Flächige Leuchtkörper, Anordnung von flächigen Leuchtkörpern und Verfahren zum Herstellen flächiger Leuchtkörper
JP5852810B2 (ja) 2010-08-26 2016-02-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6124577B2 (ja) 2012-12-12 2017-05-10 株式会社半導体エネルギー研究所 発光装置およびその作製方法
DE102018131023A1 (de) * 2018-12-05 2020-06-25 Osram Opto Semiconductors Gmbh Optoelektronische leuchtvorrichtung mit einem pwm-transistor und verfahren zum herstellen oder steuern einer optoelektronischen leuchtvorrichtung
CN110993814B (zh) 2019-11-15 2021-09-03 深圳市华星光电半导体显示技术有限公司 显示装置及其制备方法

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4067020A (en) 1976-09-20 1978-01-03 A. B. Dick Company Noninterrupt ink transfer system for ink jet printer
US4281332A (en) 1978-12-28 1981-07-28 Ricoh Company, Ltd. Deflection compensated ink ejection printing apparatus
JPS6290260A (ja) 1985-10-16 1987-04-24 Tdk Corp サ−マルヘツド用耐摩耗性保護膜
US4737803A (en) 1986-07-09 1988-04-12 Fuji Xerox Co., Ltd. Thermal electrostatic ink-jet recording apparatus
GB8909011D0 (en) 1989-04-20 1989-06-07 Friend Richard H Electroluminescent devices
US5334539A (en) * 1993-01-29 1994-08-02 Iowa State University Research Foundation, Inc. Fabrication of poly(p-phenyleneacetylene) light-emitting diodes
TW264575B (ko) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
US5821003A (en) * 1994-03-16 1998-10-13 Sumitomo Electric Industries, Ltd. Organic electroluminescent device
JP3034438B2 (ja) 1994-03-31 2000-04-17 キヤノン株式会社 カラーフィルタの製造装置
JP2839134B2 (ja) 1994-05-20 1998-12-16 キヤノン株式会社 カラーフィルタの製造方法及び液晶表示装置の製造方法及び液晶表示装置を備えた装置の製造方法及びカラーフィルタの隣接する着色部間の混色の低減方法
JP3254335B2 (ja) 1994-09-08 2002-02-04 出光興産株式会社 有機ｅｌ素子の封止方法および有機ｅｌ素子
WO1996008122A1 (fr) 1994-09-08 1996-03-14 Idemitsu Kosan Co., Ltd. Procede d'enrobage d'un element electroluminescent organique et d'un autre element electroluminescent organique
US5985356A (en) 1994-10-18 1999-11-16 The Regents Of The University Of California Combinatorial synthesis of novel materials
US5684365A (en) 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
JPH08203672A (ja) * 1995-01-27 1996-08-09 Fuji Electric Co Ltd 薄膜電場発光素子の製造方法および製造装置
JP3539821B2 (ja) 1995-03-27 2004-07-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3124722B2 (ja) 1995-07-31 2001-01-15 キヤノン株式会社 カラーフィルタの製造方法及び製造装置及びカラーフィルタの区画された領域間の混色の低減方法及びカラーフィルタの区画された領域へのインク付与位置の精度向上方法及びカラーフィルタの区画された領域の着色ムラ低減方法
JPH09148066A (ja) 1995-11-24 1997-06-06 Pioneer Electron Corp 有機ｅｌ素子
JP3736881B2 (ja) * 1996-01-25 2006-01-18 三星エスディアイ株式会社 有機薄膜ｅｌ素子
JP3036436B2 (ja) 1996-06-19 2000-04-24 セイコーエプソン株式会社 アクティブマトリックス型有機ｅｌ表示体の製造方法
US5817366A (en) 1996-07-29 1998-10-06 Tdk Corporation Method for manufacturing organic electroluminescent element and apparatus therefor
EP1365276B1 (en) 1996-09-19 2005-12-28 Seiko Epson Corporation Manufacturing method of matrix type display device
JP3899566B2 (ja) * 1996-11-25 2007-03-28 セイコーエプソン株式会社 有機ｅｌ表示装置の製造方法
WO1998027570A1 (fr) 1996-12-17 1998-06-25 Toray Industries, Inc. Procede de fabrication d'ecran a plasma et dispositif correspondant
JP3408090B2 (ja) 1996-12-18 2003-05-19 ステラケミファ株式会社 エッチング剤
US6013982A (en) 1996-12-23 2000-01-11 The Trustees Of Princeton University Multicolor display devices
KR100226548B1 (ko) 1996-12-24 1999-10-15 김영환 웨이퍼 습식 처리 장치
JP3463971B2 (ja) 1996-12-26 2003-11-05 出光興産株式会社 有機アクティブｅｌ発光装置
US6049167A (en) 1997-02-17 2000-04-11 Tdk Corporation Organic electroluminescent display device, and method and system for making the same
JP3544280B2 (ja) 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH1125852A (ja) 1997-05-09 1999-01-29 Canon Inc 電子源の製造方法、電子源、画像形成装置の製造方法、画像形成装置及び電子源基板の製造装置
US6220912B1 (en) 1997-05-09 2001-04-24 Canon Kabushiki Kaisha Method and apparatus for producing electron source using dispenser to produce electron emitting portions
US6175345B1 (en) 1997-06-02 2001-01-16 Canon Kabushiki Kaisha Electroluminescence device, electroluminescence apparatus, and production methods thereof
US5972419A (en) * 1997-06-13 1999-10-26 Hewlett-Packard Company Electroluminescent display and method for making the same
JP3941169B2 (ja) * 1997-07-16 2007-07-04 セイコーエプソン株式会社 有機ｅｌ素子の製造方法
JP3911775B2 (ja) 1997-07-30 2007-05-09 セイコーエプソン株式会社 有機ｅｌ素子の製造方法
US6843937B1 (en) 1997-07-16 2005-01-18 Seiko Epson Corporation Composition for an organic EL element and method of manufacturing the organic EL element
JPH1154272A (ja) * 1997-07-31 1999-02-26 Seiko Epson Corp 発光ディスプレイの製造方法
JP3580092B2 (ja) 1997-08-21 2004-10-20 セイコーエプソン株式会社 アクティブマトリクス型表示装置
KR20010031169A (ko) 1997-10-17 2001-04-16 더 리전트 오브 더 유니버시티 오브 캘리포니아 잉크젯 인쇄기술을 사용한 유기 반도체 디바이스 제조방법및 디바이스 및 이를 사용하는 시스템
US6134020A (en) 1997-11-17 2000-10-17 Canon Kabushiki Kaisha Serial printer with addressable print buffer
JP3543170B2 (ja) 1998-02-24 2004-07-14 カシオ計算機株式会社 電界発光素子及びその製造方法
GB9808806D0 (en) 1998-04-24 1998-06-24 Cambridge Display Tech Ltd Selective deposition of polymer films
US6394578B1 (en) 1998-09-02 2002-05-28 Canon Kabushiki Kaisha Production process of color filter, liquid crystal display device using the color filter produced by the production process, and ink-jet head
US6274887B1 (en) 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
JP4578609B2 (ja) 1999-03-19 2010-11-10 株式会社半導体エネルギー研究所 電気光学装置
TW512543B (en) * 1999-06-28 2002-12-01 Semiconductor Energy Lab Method of manufacturing an electro-optical device
TW468283B (en) 1999-10-12 2001-12-11 Semiconductor Energy Lab EL display device and a method of manufacturing the same
TW480722B (en) 1999-10-12 2002-03-21 Semiconductor Energy Lab Manufacturing method of electro-optical device
TW471011B (en) 1999-10-13 2002-01-01 Semiconductor Energy Lab Thin film forming apparatus
TW495808B (en) 2000-02-04 2002-07-21 Semiconductor Energy Lab Thin film formation apparatus and method of manufacturing self-light-emitting device using thin film formation apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210080337A (ko) * 2011-11-29 2021-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기

Also Published As

Publication number Publication date
CN1652648A (zh) 2005-08-10
DE60034401D1 (de) 2007-05-31
US6872672B2 (en) 2005-03-29
EP1065724A2 (en) 2001-01-03
DE60034401T2 (de) 2007-08-16
US6440877B1 (en) 2002-08-27
KR20050069956A (ko) 2005-07-05
US20020197394A1 (en) 2002-12-26
CN1279514A (zh) 2001-01-10
TW512543B (en) 2002-12-01
EP1065724B1 (en) 2007-04-18
CN100539239C (zh) 2009-09-09
KR100713028B1 (ko) 2007-05-02
CN1197165C (zh) 2005-04-13
KR100713019B1 (ko) 2007-05-02
EP1065724A3 (en) 2004-04-14

Similar Documents

Publication Publication Date Title
EP1065725B1 (en) Method of manufacturing an electro-optical device
KR20010029843A (ko) 전기광학장치의 제작방법
JP6571630B2 (ja) Ｅｌ表示装置
JP4877675B2 (ja) 電気光学装置の作製方法
KR100864197B1 (ko) Ｅｌ 디스플레이 디바이스 및 그 제조 방법
JP4942867B2 (ja) Ｅｌ表示装置及び電子装置
US6528824B2 (en) Light emitting device
JP2001076872A (ja) 電気光学装置の作製方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130318

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140320

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180328

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee