KR20010020677A - 혼성 집적 회로 장치 - Google Patents

혼성 집적 회로 장치 Download PDF

Info

Publication number
KR20010020677A
KR20010020677A KR1020000014942A KR20000014942A KR20010020677A KR 20010020677 A KR20010020677 A KR 20010020677A KR 1020000014942 A KR1020000014942 A KR 1020000014942A KR 20000014942 A KR20000014942 A KR 20000014942A KR 20010020677 A KR20010020677 A KR 20010020677A
Authority
KR
South Korea
Prior art keywords
integrated circuit
electrode
light emitting
hybrid integrated
substrate
Prior art date
Application number
KR1020000014942A
Other languages
English (en)
Other versions
KR100419808B1 (ko
Inventor
시미즈히사시
사가모또노리아끼
고바야시요시유끼
Original Assignee
다카노 야스아키
산요 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다카노 야스아키, 산요 덴키 가부시키가이샤 filed Critical 다카노 야스아키
Publication of KR20010020677A publication Critical patent/KR20010020677A/ko
Application granted granted Critical
Publication of KR100419808B1 publication Critical patent/KR100419808B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V29/00—Protecting lighting devices from thermal damage; Cooling or heating arrangements specially adapted for lighting devices or systems
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Non-Portable Lighting Devices Or Systems Thereof (AREA)

Abstract

인쇄 기판에 발광 소자가 부착된 광 조사 장치의 방열성을 개선함과 동시에, 발광효율을 개선하고, 가볍고 얇고 짧고 소형으로 할 수 있고, 경시 변화 방지를 실현한다.
금속 기판(11)의 위에는, Ni가 피착된 Cu 패턴을 형성하고, 이 위에 발광 소자(10)를 직렬 회로로 실장하여, 이 직렬 접속된 금속 기판을 병렬 접속한다. Ni는, 내식성에 우수하고, 광 반사효율도 우수하기 때문에, 기판 표면 자신이 반사판으로서 활용할 수 있다. 또한 렌즈(37)를 발광 소자 각각 형성함으로써 방사 효율을 보다 개선시킬 수 있다.
또한 시일(51)을 통해 투명 기판(50)을 접합시키고, 속에 봉입된 발광 소자(10)나 전극의 경시 변화를 억제한다.

Description

혼성 집적 회로 장치 {Composite Integrated Circuit Device}
본 발명은, 혼성 집적 회로 장치이며, 또한 발광 소자를 여러개 실장시킨 광 조사 장치에 관한 것이다.
우선 광을 대량으로 조사해야 하는 경우, 일반적으로는 전등 등이 이용되고 있다. 그러나, 얇고 가볍고 짧고 작게 만들거나 전력 절약화를 목적으로서, 도6과 같이 인쇄 기판(1)에 광 소자(2)를 실장시키는 경우가 있다.
이 광 소자는, 반도체로 형성된 발광 다이오드(Light Emitting Diode)가 중심이 되지만, 그 외에 반도체 레이저 등도 생각할 수 있다.
이 발광 다이오드(2)는, 2개의 리드(3, 4)가 준비되고, 한 쪽 리드(3)에는, 발광 다이오드 칩(5)의 이면(애노드 또는 캐소드)이 땜납 등으로 고착되고, 다른 쪽 리드(4)는, 상기 칩 표면의 전극(캐소드 또는 애노드)과 금속 세션(6)을 통해 전기적으로 접속되어 있다. 또한 상기 리드(3, 4), 칩(5) 및 금속 세선(6)을 밀봉하는 투명한 수지 봉형체(7)가 렌즈도 겸하여 형성되어 있다.
한편, 인쇄 기판(1)에는, 상기 발광 다이오드(2)에 전원을 공급하기 위한 전극(8, 9)이 설치되고, 여기에 설치된 관통 구멍에 상기 리드가 삽입되고, 땜납 등을 통해 상기 발광 다이오드(2)가 실장되어 있다.
예를 들면, 일본 특허 공개 평9-252651호 공보에는,이 발광 다이오드를 이용한 광 조사 장치가 설명되어 있다.
그러나, 전술한 발광 소자(2)는, 수지 봉형체(7), 리드(3, 4) 등이 삽입된 패키지로 이루어지기 때문에, 발광 소자를 대량에 실장한 경우, 기판(1)의 사이즈가 크고, 중량이 있는 등의 문제가 있었다. 또한 기판 자신의 방열성이 나쁘기 때문에, 장치 전체로서 온도 상승을 초래하는 문제가 있었다. 그 때문에, 발광 소자인 반도체칩 자신도 온도 상승하여, 구동 능력을 저하시키는 문제가 있었다.
또한 발광 다이오드(5)는, 칩의 측면 또는 이면으로부터도 광이 발광하여, 기판(1) 측으로 향하는 광이 존재한다. 그러나 기판(1)이 인쇄 기판으로 이루어지기 때문에, 효율이 높은 조사를 할 수 없는 문제도 있었다.
또한 발광 소자가 베어칩으로 실장되는 경우, 상기 발광 소자의 열화를 초래하고, 발광량, 발광 강도가 열화하는 문제가 있으며, 또한 인쇄 기판에 형성된 반사판도 산화되어 반사 효율이 저하하는 문제가 있었다.
도1은 본 발명의 실시의 형태인 혼성 집적 회로 장치를 도시한 도면.
도2는 본 발명의 실시의 형태인 혼성 집적 회로 장치를 도시한 도면.
도3은 혼성 집적 회로 기판을 설명하는 도면.
도4는 혼성 집적 회로 기판을 설명하는 도면.
도5은 혼성 집적 회로 기판을 설명하는 단면도.
도6은 종래의 조사장치를 설명하는 도면.
도7은 혼성 집적 회로 기판에 기울기를 갖게 한 혼성 집적 회로 장치를 설명하는 도면.
<도면의 주요 부분에 대한 부호의 설명＞
10 : 발광 다이오드
11 : 혼성 집적 회로 기판
12 : 절연성 수지
26 : 제1 배선
27 : 제2 배선
37 : 렌즈
50 : 투명 기판
51 : 시일
본 발명은, 전술의 과제에 비추어 이루어지고, 첫째로, 기판의 주위에 설치된 시일과, 상기 시일을 거쳐 고착된 투명 기판을 가짐으로써 해결하는 것이다.
기판, 투명 기판 및 시일로 이루어지는 밀봉 공간에 발광 소자, 전극이 배치되기 때문에, 특성의 열화나 산화를 방지할 수 있다.
둘째로, 내산화성 금속이 피복된 Cu로 이루어지는 제1 전극과, 상기 기판의 다른 영역에 형성되고, 내산화성 금속이 피복된 Cu로 이루어지는 제2 전극과, 상기 제1 전극에 칩 이면이 전기적으로 고착된 발광 소자와, 상기 제2 전극과 상기 발광 소자 표면의 전극을 전기적으로 접속하는 접속 수단과, 상기 기판의 주위에 설치된 시일과, 상기 시일을 거쳐 고착된 투명 기판을 가짐으로써 해결하는 것이다.
제1 수단과 마찬가지 작용을 갖고, 특히 전극상의 내산화막은, 광의 반사막으로 되며,이 광택성의 열화도 방지할 수 있다.
셋째로, 기판의 주위에 설치된 시일과, 상기 시일을 거쳐 고착된 투명 기판을 갖는 혼성 집적 회로 기판을 복수매 나란히 놓고, 혼성 집적 회로 기판 상의 상기 제1 전극 및 상기 제2 전극이 전기적으로 접속되는 접속 수단을 설치함으로써 해결하는 것이다.
혼성 집적 회로 기판 마다 투명 기판을 배치하면, 발광 소자의 파괴가 발생해도 혼성 집적 회로 기판 마다 수선이 가능해진다. 또는, 각 혼성 집적 회로 기판의 배치 각도를 조정함으로써, 볼록형이든 오목형이든 배치할 수 있고, 전체로 광을 수속시키는 것도 발산시키는 것도 가능해진다.
넷째로, 기판, 투명 기판 및 시일로 이루어지는 공간에, 상기 발광 소자의 열화 및/또는 상기 전극의 열화를 방지하는 가스를 봉입함으로써 해결하는 것이다.
이 공간에 예를 들면 질소 가스, 불활성 가스 등을 충전시킴으로써 더욱 특성의 열화, 전극의 산화를 방지할 수 있다.
다섯째, 시일의 내측에는, 절연 재료로 이루어지는 스페이서를 설치함으로써, 투명 기판의 기계적 지지를 할 수 있다. 예를 들면, 공간 내의 기압이 낮아져서, 기판이 휘거나 해도, 상기 투명 기판이 지지되기 때문에 파괴를 방지할 수 있다. 또 투명 기판의 두께를 보다 얇게 하는 것이 전극으로부터 광의 흡수를 방지할 수도 있다.
여섯째, 발광 소자에 렌즈형으로 형성된 광투과 수지를 설치함으로써, 발광 소자로부터 발사되는 광을 집광시킬 수 있다.
일곱째, 광투과 수지의 꼭대기부를, 상기 투명 기판에 접촉시킴으로써, 상기 스페이서의 대용이 가능해지며, 별도 스페이서를 설치하는 것과 달리, 보다 반사면을 절약할 수 있다.
여덟째, 복수매의 혼성 집적 회로 기판을, 매트릭스형으로 배치하여, 적어도 양단의 혼성 집적 회로 기판은 중앙의 혼성 집적 회로 기판과 소정의 각도를 갖고 배치시킴으로써 혼성 집적 회로 기판과 실질적으로 평행하게 발사되는 광을 반사시키는 것이 가능해져, 반사량을 보다 늘릴 수 있다.
아홉째, 시일을, 광택성이 있는 재료로 제작함으로써, 시일을 통한 반사가 가능해진다.
열째, 수지로 이루어지는 시일의 경우, 가스의 주입 구멍을 설치함으로써, 주입이 용이하게 이루어질 수 있고, 또한 주입 구멍을 간단히 밀봉할 수 있다.
이상 서술한 바와 같이, 특히 Al을 주재료로 하는 기판을 채용함으로써, 방열성, 경량성, 가공성이 실현되고, 성능의 향상을 실현할 수 있을 뿐만 아니라, 조립·보수가 용이한 광 조사 장치를 실현할 수 있다. 또한 혼성 집적 회로 기판 단위로 기울기를 설정할 수 있기 때문에 혼성 집적 회로 기판 전체로 오목면, 볼록면을 형성할 수 있고, 효율이 높은 광의 반사를 실현할 수 있다.
본 발명의 실시의 형태를, 도3, 도4 및 도5를 이용하여 설명한다. 특히 여기서는, 발광 다이오드(10)의 접속에 관해서 설명하지만, 반도체 레이저에 있어서도 같은 방법을 채용할 수 있다.
우선 예를 들면 프레스(컷트)에 의해 펀칭된 금속으로 이루어지는 혼성 집적 회로 기판(11)이 있다. 이 혼성 집적 회로 기판(11)은, Al, Cu나 Fe 등을 생각할 수 있다.
여기서 혼성 집적 회로 기판으로서 금속 기판을 이용한 이유는, 발광 소자로부터 발생하는 열을 효율 좋게 외부에 방출할 수 있고, 발광 소자의 온도 상승을 방지함으로써, 구동 능력을 향상시키고, 또한 기판의 평탄성으로부터, 상방향 이외로 발광되는 광을 효율적으로 기판(11)으로 반사시켜 상방으로 향하게 하고, 또한 실장상의 나사 멈춤 구멍가공, 포물면 등의 만곡 가공성등이 우수한 때문이다. 또한 세라믹이나 인쇄 기판도 생각되지만, 세라믹 기판은 충격에 약하고, 또한 인쇄 기판은 방열성 면에서 뒤떨어진다. 그러나 이들도 필요에 따라서는 당연히 채용되더라도 좋다.
본 발명에서는 가공성, 경량성이 고려되어 Al이 채용되고 있다. 이 경우, 그 표면은, 절연성 향상으로, 양극 산화에 의해 산화물이 형성되고, 이 위에 절연성 수지(12)가 형성되더라도 좋다. 또한 상기 양극 산화막은 생략되더라도 좋다. 다만, 이 이외의 막을 화학적으로 반응시켜 생성시키더라도 좋다. Al 표면은, 평탄성을 갖기 때문에, 상기 절연성 수지와의 접착성을 향상시키기 위해서 거친 면(13)을 기계적으로, 또는 화학적으로 생성시켜, 이 위에 절연성 수지를 피착시킨 쪽이 좋다.
또한 Al 기판(11)의 이면은, 기계적으로 약하기 때문에 흠집이 나기 쉽고, 내식성도 없다. 그 때문에 필요에 따라 절연성 수지(14)를 피복해도 좋다. 이 경우, 열 저항을 향상시키기 위해서, 막 두께는 10㎛ 이하가 바람직하다.
여기서 혼성 집적 회로 기판(11)은, 도전성을 갖기 때문에, 이 위에 설치되는 제1 전극(15),제2 전극(16)과의 단락을 고려하여 전체면에 절연성 수지(12)가 피착되어 있다.
여기서 이 절연성 수지막(12)은, 발광 다이오드로부터 발생하는 열을 금속 기판(11)에 전달시키는 경우, 열 저항 재료가 된다. 그 때문에, 될 수 있는 한 그 열 저항을 낮추기 위해, Si 산화막, 산화 알루미늄 등의 필러를 혼입시킨 절연성 수지를 채용한다. 또한 산화 알루미늄쪽이 열 저항이 저하하는 것은 물론이다.
또한 전극(15, 16)은, 예를 들면 Cu 박으로 이루어지고, 배선, 칩의 랜드, 본딩용 패드, 필요에 따라서는 외부 리드용 고착 패드 등으로 형성되고, 제1 전극(15)에는 베어의 발광 다이오드(15)가 설치된다. 여기서 발광 다이오드 칩의 이면은, 캐소드 타입과 애노드 타입의 두 가지가 있고, 본 발명은, 애노드 타입이다. 이것은 전원의 방향을 바꿀 뿐, 애노드 타입도 실현할 수 있다.
여기서 금속 기판은, 광 조사 장치로서 기능시키기 위해, 발광 다이오드(10)를 여러 개 점재시키고, 이들 구동 회로는, 도3에서는, 외부 부착으로 실현하고 있지만, 이들 구동 회로를 도4의 C와 같이 금속 기판(11)에 실장시키더라도 좋다. 이 경우, 기판의 주변, 특히 각부 및 그 근방에 배선, 랜드, 본딩용 패드, 외부와의 전기적 접속 패드 등이 패터닝되고, 배선 사이는 칩 콘덴서, 칩 저항 및 인쇄 저항 등의 부품, 트랜지스터, 다이오드, IC 등이 전기적으로 접속되어 설치된다. 여기서는, 패키지된 소자가 실장되더라도 좋지만, 베어 칩쪽이, 방열성, 실장 면적의 축소 면에서 우수하다. 이들은, 모두를 총칭하여 회로 소자라고 부른다.
이 회로 소자는 땜납 등의 납땜 재료나 은 페이스트 등을 통해 전기적으로 고착되고, 혹은 인쇄 저항이 스크린 인쇄 등으로 형성되어 있다. 또한 그 중에는, 상기 반도체 칩과 배선을 전기적으로 접속하기 위해, 칩 상의 전극과 본딩용 패드의 사이에는 금속 세선(17)이 전기적으로 접속되고, 패드에는, 필요가 있으면 땜납을 통해 외부 리드가 전기적으로 접속되어 있다. 또한 실장상의 문제로부터, 기판의 양측에 적어도 2개의 나사 멈춤 구멍이 설치되더라도 좋다.
여기서 후술하지만, 도1 또는 도2와 같이, 혼성 집적 회로 기판(11)을 매트릭스형으로 배치하기 위해, 제1 배선(26)의 양단에는, 접속 영역(18 내지 21)을, 제2 배선(27)의 양단에는, 접속 영역(22 내지 25)을 설치하고 있다. 이 영역은, 접속 수단(29, 30)이 금속 세선이면, 본딩 영역이며, 땜납 재료로 고착할 수 있는 리드이면, 땜납 피착 영역이다.
또한 금속 기판(11)상의 Cu의 패턴은, 절연성 가요성 시트에 접합되고,이 가요성 시트가 혼성 집적 회로 기판에 접합됨으로써 실현되더라도 좋다.
또 도3의 구체적 구조를 설명한다.
전술한 바와 같이, 금속 기판(11)의 전면에는 절연성 수지(12)의 막이 피착되고, 도면에서는, 제1 전극(15), 제2 전극(16) 이외에, 아일랜드형 반사용 전극(31 내지 36)을 설치하고 있다. 물론 쇼트가 고려되고, 서로 소정의 간격으로 이격되어 있다. 여기서는, 전술한 구동 회로가 실장되지 않는다. 또한 금속 기판(11)을 이분하도록 두 개의 전극(15, 16)을 설치해도 좋다. 즉 전극(15)은, 애노드 전극 이며,전극(16)은, 캐소드 전극 이며,이 2개의 타입의 전극이 교대로 배열되고, 또 실질 혼성 집적 회로 기판(11)을 점유해도 좋다.
또한 예를 들면, 제1 전극(15a) 또는 제2 전극(16b)는, 반사용 전극(3l)과 일체로 좋지만, 사이에 아일랜드형 전극(31)을 설치함으로써, 내전압 특성의 향상이 가능해진다.
이 제1 전극(15), 제2 전극(16)은, Cu의 표면에 Ni가 피착되어 있다. 이것은, Cu의 산화방지, 및 산화에 의해 광 반사 효율이 저하하기 때문에, 비교적 산화되기 어렵고, 광 반사성이 우수하고, 또한 금속 세선과의 본딩성이 고려되어 채용되어 있다. 여기서는, 광택성이 있는 Ni나 Au가 채용되고 있다. 본 발명에서는, 비용 면에서 Ni가 채용되고, 또, 그 밖의 다른 금속 기판(11) 전체 영역은, 실질 광택성이 있는 Ni가 피착되고, 광 반사판으로서 활용된다. 또한 본딩 포인트만, 본딩 가능한 재료(A1, Ni, Cu, Au)가 형성되고, 그 이외를 광을 반사하기 쉬운 재료, 예를 들면 은이나 백금으로 커버해도 좋다.
한편, Ni가 채용된 경우, 베어칩형 발광 다이오드(10)는, 제1 전극(15)과의 접촉 저항이 고려되고, 고착 영역의 N 1이 제거되고, 은 페이스트나 땜납 등의 도전성 고착재를 통해 Cu와 전기적으로 고착된다. 또한 발광 다이오드(10)와 제2 전극(16)은, 칩 표면의 전극과 금속 세선(17)을 통해 접속되어 있다. 일반적으로, 금속 세선으로서 Al이 채용되는 경우는, 초음파를 사용한 본딩으로 Ni와 접속할 수 있다.
또는, 도5와 같이, 적어도 발광 다이오드(10)를 밀봉하도록 광 투과성의 수지(37)가 설치된다. 이것은 렌즈로서 채용하는 것이며, 효율 좋게 기판으로부터 상측에 발사시키기 위해 볼록형으로 형성되어 있다. 렌즈(37)의 재료는, 광에 대하여 투명한 수지이면 좋고, 여기서는 실리콘 수지나 에폭시 수지 등이 채용된다. 양자는, 모두 가열 경화형으로, 가열 경화시의 점도가 작기 때문에, 렌즈로서 바람직한 반구형상으로 안정되게 형성할 수 없다. 실리콘 수지는, 원래 액상이며, 가열 경화 시에도 그 점도는, 별로 변하지 않는다. 또한 에폭시 수지는, 가열 경화시에 그 점도가 저하한다. 그 때문에, 본 발명으로서는, 도5와 같이, 발광 다이오드(10)을 둘러싸도록, 흐름 방지 수단(36)을 형성하고 있다.
에폭시 수지는, 열에 의해 서서히 황변(黃變)하지만, 실리콘 수지는, 이 변색이 적다. 또한 에폭시 수지는, 습윤성이 좋고, 반대로 실리콘 수지는, 튀기 쉬운 성질을 갖는다. 또한 경화 후의 실리콘수지는, 고무형 또는 겔형이며, 에폭시 수지에 비해 회로 소자의 접속 수단인 금속 세선에의 스트레스가 적다.
즉 흐름 방지수단으로서 실리콘 수지를 사용하면, 여기에 저축된 수지(실리콘 수지나 에폭시 수지)는, 튀기 쉽게 표면 장력에 의해 렌즈형으로 형성된다. 반대로 에폭시 수지를 흐름 방지 수단으로서 사용하면 습윤성이 좋기 때문에, 렌즈 형상이 되기 어렵다. 이 렌즈는, 약 100도 내지 150도에서 가경화하고, 다시 150도 1시간으로 완전 경화시킨다. 여기서 이 경화 온도도 중요하다. 발광 소자나 반도체 칩 등이 땜납 재료로 고착되기 때문에, 이 땜납 재료보다도 높은 경화 온도의 수지는 될 수 있는 한 피하는 쪽이 좋다.
또한, 렌즈의 사이즈에 의해, 금속 세선(17)의 도중에서 제2 전극(16)과의 접속부까지를 수지 봉형체로 덮지 않고 구성해도 좋고, 또한 도5와 같이 완전히 덮더라도 좋다. 완전히 덮으면, 광 집광능력의 향상과 동시에 금속 세선의 접속부의 신뢰성도 향상시킬 수 있다.
또, 렌즈를 2단으로 형성해도 좋다. 이것은 렌즈의 지향성을 높이기 위해서 실시되어 있다. 예를 들면, 2단으로 하기 위해, 모두 습윤성이 적은 실리콘 수지가 채용되어 있다. 특히 습윤성이 나쁘지 않으면 렌즈 형상이 실현되지 않기 때문이다.
한편, 통칭 땜납 레지스트라고 불리는 수지막을 전면에 형성하는 일이 있다. 이 경우, 될 수 있는 한 광택성이 있는 막을 선택하면, Ni와 같이 반사막으로서 활용할 수 있다. 다만, 발광 다이오드의 고착 영역, 금속 세선의 접속부는, 당연 제거된다. 투명하면, Ni가 주된 반사 수단으로서 기능하고, 색깔이 있으면 될 수 있는 한 반사 효율이 우수한 백색으로 이루어지는 막이 바람직하다.
도3, 도4는, 점선 화살표로 도시한 바와 같이, 제1 전극(15)과 제2 전극(16)의 사이에, 발광 다이오드(10…)가 직렬 접속되어 있는 것이다.
예를 들면, 병렬 타입의 구조로 하면, 금속 세선(17)의 접촉 저항, 칩의 접촉 저항이 변동된다. 따라서, 다수 병렬 접속된 발광 다이오드(10) 중에서, 접촉 저항이 적은 발광 다이오드에 전류가 집중하여, 특정한 발광 다이오드가 매우 밝거나, 또한 파괴에 이르거나 하는 문제가 있기 때문이다.
그 때문에 도3, 도4와 같이, 제1 배선(26)과 제2 배선 전극(27)의 사이에 발광 다이오드(10…)를 직렬 접속시켜, 발광 다이오드(10…)에 통과하는 전류치를 일정하게 했다.
여기서 앞의 설명과 같이, 전극을 금속 기판의 실질 전체 영역에 배치시켜 반사판으로 하는 것, 렌즈를 채용하는 것, 다이 본드 영역의 Ni를 제거하는 등의 포인트는, 여기서도 채용된다.
제1 배선(26)과 제2 배선(27)의 사이에는, 13장의 전극이 형성되고, 우선 1번째의 전극(E1)에 발광 다이오드(LED1)의 애노드(또는 캐소드)로 이루어지는 칩 이면을 고착하고, 캐소드(또는 애노드)측 전극과 2번째 전극(E2)를 금속 세선(17)으로 접속하고 있다. 또 2번째 전극(E2)에는, 2번째 발광 다이오드(LED2)의 칩 이면이 고착되고, 칩 표면의 전극과 3번째 전극(E3)가 금속 세선으로 접속하고 있다. 또는, 3번째 전극(E3)에는, 3번째 발광 다이오드(LED3)의 칩 이면이 고착되고, 칩 표면의 전극과 4번째 전극(E4)가 접속된다. 이와 같이 하여 차례로 직렬 접속되고, N 번째 전극(E(N))에는 N 번째 발광 다이오드(LED(N))의 칩 이면이 접속되고, 최종적으로는 칩 표면의 전극과 (N+1)번째 전극(E(N+l))의 전극이 금속 세선을 통해 접속된다.
이러한 접속 형태를 반복하여 직렬 접속이 실현되어 있다. 이 경우도, 동박으로 이루어지는 전극을 반사판으로 하기 위해, E1 내지 E(N+1)의 전극 표면에는 Ni가 피복되고, 기판전체 영역을 실질 반사판으로 하기 위해, (N+1)개의 전극으로 완전히 덮이도록 패터닝되거나, 또는 이 전극으로 모두 덮이지 않는 경우는, 빈 영역에 아일랜드형 반사 전극(31 내지35)이 설치된다. 물론 각각이 패턴적으로 분리되도록 약간의 간극은 있다.
이 구조에 따르면, 직렬 접속된 발광 다이오드의 각각 흐르는 전류는, 이론적으로는 동일한 값을 취하기 때문에, 모든 발광 다이오드는, 동일하게 빛난다.
그런데, 도중의 어느 것이 파괴되고, 전류가 흘러 없어지면, 모든 발광 다이오드는, 발광을 정지하여 버린다.
그 때문에, 도1, 도2와 같이, Vc 라인(41)과 GND 라인(42)의 사이에 도3 또는 도4의 기판을 병렬 접속시키고 있다.
본래, 예를 들면 120개(M개)의 발광 다이오드로 광 조사 장치를 실현하고 싶은 경우, 예를 들면 10(S)분할하여, 12(M/S)개의 발광 다이오드가 직렬 접속된 금속 기판을 10(S)장 준비하여, 이것을 병렬 접속한다. 또한 도4의 금속 기판을 채용하면, 정전류 회로(c)가 설치됨으로써 모든 발광 다이오드의 전류용량을 통일시킬 수 있다. 도3에서도, 정전류 회로를 채용할 수 있지만, 이 경우, 발광 다이오드의 입력측 또는 출력측으로 외부 부착으로 설치해야 한다.
이상, 발광 다이오드가 직렬 접속된 복수의 금속 기판은, 정전류 회로에 의해, 전류치가 결정되기 때문에, 모든 발광 다이오드의 밝기는 통일되고, 또한 금속 기판 개개의 밝기도 통일된다. 또한 혼성 집적 회로 기판의 발광 다이오드 중에서 어느 것이 파괴되어도, 나머지 기판이 병렬 접속되어 있기 때문에, 조사 장치로서 그 기능을 유지할 수 있고, 더구나 깨진 금속 기판만을 바꾸면 되기 때문에, 최소한의 수복으로 충분하다.
여기서 제1 배선(26)과 제2 배선(27)의 위치, 형상에 관해서 설명한다.
혼성 집적 회로 기판(11)의 상하 측변에 각각 한개씩 배선(26, 27)이 설치되고, 전원 라인으로 되어있다. 그리고 각각은, 좌단으로부터 우단으로 연장시키고 있다. 즉 도1과 같이, 가로로 혼성 집적 회로 기판(11)을 복수 병렬 접속시키기 위해서, 제1 배선(26)과 제2 배선(27)을 혼성 집적 회로 기판의 우측변에서 좌측변까지 연장시키고 있다. 그 결과, 혼성 집적 회로 기판(1la)의 제1 배선(26)(또는 제2 배선(27))의 우단(22)과 혼성 집적 회로 기판(1lb)의 제1 배선(26)(또는 제2 배선(27))의 좌단(18)을 최단 거리에서 접속할 수 있다. 여기서는 접속 수단(29)으로서 금속 세선을 채용하고 있다. 또 접속 수단은, 땜납 등의 땜납 재료에 의해 고착가능한 리드, 플레이트등이라도 좋다.
또한, 만일 이 복수 장의 혼성 집적 회로 기판(11…)을 한 장으로 실현한 경우, 상술한 바와 같이 발광 다이오드의 고장에 의한 수복을 할 수 없을 뿐만 아니라, 접속 수단의 고착이 제조 장치로 자동으로 되지 않는 문제, 또는 설비적으로 대규모로 되는 문제가 발생한다. 후자는, 물론 혼성 집적 회로 기판으로서 큰 기판으로 되며, 칩을 실장하는 마운터, 금속 세선을 본딩하는 본더는, 작업 범위가 넓은 대규모인 장치를 필요로 한다. 또한 혼성 집적 회로 기판이 크면, 그 열용량이 크기 때문에, 기판 자신의 온도가 상승하기 어렵게 된다. 그 결과, 납땜성, 본딩성이 저하하는 문제가 발생한다.
그러나, 본원은, 병렬 접속 구조로 복수매의 혼성 집적 회로 기판에 나눠 놓았기 때문에, 상기 장치의 작업성도 종래와 같이 좋고, 또는 기판이 작기 때문에 개개의 혼성 집적 회로 기판의 온도를 상승시키는 것도 가능하며, 납땜성, 본딩성도 개선된다.
또한, 중심선(50)에 대하여, 제1 배선(26) 또는 제2 배선(27)이 좌우대칭으로 형성되어 있다.
이것은 도2와 같이, 도1의 배열을 상하로 복수열 배치하여 매트릭스형으로 배치한 경우에 잇점이 있다.
여기서는, 도면의 형편상, 2행, 2열로 설명한다. 즉 첫행의 혼성 집적 회로 기판(1la, 1lb)은, 제1 배선(26)을 상측변에 배치하고, 2행의 혼성 집적 회로 기판(11c, 1ld)는, 제1 배선(27)을 아래쪽변에 배치하고 있다. 이것은, Vcc 라인(41)과 GND 라인(42)의 총합계 개수를 줄이기 위해 혼성 집적 회로 기판을 180도 반전시키고 있다. 도2에서는, 4개 필요한 곳을 3개로 실현할 수 있다.
또한 반전시켰을 때, 혼성 집적 회로 기판(1lb)의 접속 영역(25)과 혼성 집적 회로 기판(11d)의 접속 영역(22)이, 종축 방향으로 대하여 위치가 일치하도록 구성되어 있다. 이것은 중심선에 대하여 좌우대칭으로 형성함으로써 실현된다.
이렇게 하면, 혼성 집적 회로 기판(1lb)의 접속 영역(25)(또는 접속 영역(24))과 혼성 집적 회로 기판(1ld)의 접속 영역(22) (또는 접속 영역(23))은, 위치가 일치하여, 접속 수단(30)을 거쳐, 상하로 최단으로 접속할 수 있다.
이 것은, 혼성 집적 회로 기판(1lb)의 접속 영역(22) (또는 접속 영역(23))과 혼성 집적 회로 기판(1ld)의 접속 영역(25)(또는 접속 영역(24))은, 위치가 일치하고 접속 수단(30)을 거쳐서 상하로 접속할 수 있음도 의미하고 있다.
또한 여기서 배선(26, 27)의 양단에 각각 두개씩 접속 영역을 설치하고 있다. 여기서는 혼성 집적 회로 기판(11)을 2행 2열로 배치하고 있기 때문에 특히 필요로 하지 않지만, 가로방향으로 혼성 집적 회로 기판을 더욱 늘린 경우, 가로 방향으로 접속할 접속 수단(29)은, 각각의 혼성 집적 회로 기판에 접속되지만, 세로 방향으로 접속 수단(30)으로 접속되지 않는 것이 생기게 된다. 도2에서는, 접속 수단(30)에 의해, GND로서 고정되어 있지만, 남은 영역을 이용하여 세로 방향으로도 접속하면, 보다 안정된 전위에 고정시킬 수 있다.
여기서 배선(26, 27)에 사각 형태로 도시한 이유는, 동 배선의 위에, 금속 세선을 접속 수단으로서 활용하는 경우는, Ni가 피복되고, 리드가 채용되는 경우는 땜납 재료가 피복되기 때문 이며, 그 영역을 도시했다. 즉 접속 수단에 의해, 땜납 재료나 Ni의 피복 영역을 보이고 있다.
또한 혼성 집적 회로 기판(11)은, 윗변을 Vcc로, 하변을 GND로 하기 위해, 열 방향의 배열을 홀수로 배치하고 있다. 도4를 참조하면 알 수 있는 바와 같이, 제1 배선(26)으로부터 아래의 제2 배선(27)에 접속하기 위해서는, 4개의 발광 다이오드(LED1 내지 LED4)의 열이 홀수열 마련되지 않으면, 간략한 패턴이 이루어지지 않는다. 짝수열에서도 아래의 제2 배선(27)에 접속할 수 있지만, 종단은, 제1 배선(26) 측으로 되기 때문에, 거기에서 제2 배선까지를 잇는 여분의 배선이 필요하게 된다.
이상, 비교적 사이즈가 작은 혼성 집적 회로 기판(11)을 병렬로, 또한 필요에 따라서는 매트릭스형으로 배치함으로써, 전체의 조사 장치로서의 사이즈를 임의로 설정할 수 있다. 또한 직사각형 이외라도, 이 혼성 집적 회로 기판을 순서대로 배치하여, 병렬 접속함으로써, 실현이 가능해진다.
또 본 발명의 특징은, 도1, 도2와 같이 투명 기판(50)을 접합시킨 데 있다. 여기서는 시일(51)을 통해 유리 기판(50)이 부착되어 있다.
이 혼성 집적 회로 기판(11), 투명 기판(50), 시일(51)에서 공간이 형성되고,이 공간 내에 발광 소자(10)가 밀봉되고, 또 전극도 실질 밀봉된다. 그 결과, 발광 소자의 열화, 전극의 산화방지가 실현된다.
이 공간에 공기가 있더라도, 그 량이 한정되어 있기 때문에 산화량은 한정된다. 따라서 시간과 함께 진행하는 열화, 산화를 도중에서 멈출 수 있다. 또한 처음부터 멈추게 하기 위해서는, 가스로서 발광 소자의 열화를 일으키게 하지 않는 가스, 산화를 발생시키지 않는 가스가 바람직하다. 예를 들면 질소가스, 불활성가스 등이 이 중의 하나로서 선택된다.
한편, 이 가스를 주입하는 방법으로서, 시일(51)에 하나의 주입 구멍(52)을 설치하는 경우(도2의 좌측 위의 기판(1la), 시일(51)에 2개의 주입 구멍(53, 54)을 설치하는 경우(도2의 좌측 아래의 기판(11C)이 생각된다.
후자는, 한 쪽 주입 구멍(53)으로부터 가스를 도입하여, 다른 쪽 주입 구멍(54)으로부터 공간 내에 존재하고 있었던 공기를 배출하여, 공간 내가 상기 가스로 치환된 후, 주입 구멍을 수지 등으로 막는 방법이다.
전자는, 주입 구멍이 하나 밖에 없기 때문에, 특수한 방법이 이용된다. 즉 본 장치를 진공장치 내에 배치하여, 공간 내도 포함하여 진공으로 한다. 그 후, 가스를 진공 장치 내에 도입하여, 진공이므로 공간 내에 상기 가스가 충전된다. 그 후, 상기 주입 구멍(52)을 수지 등으로 막는 방법이다.
또한 전자의 방법에서는, 진공 폐기시에 공간 내의 공기의 배기가 느리기 때문에, 압력의 차로부터 투명 기판이 휜다. 또한 광의 흡수를 될 수 있는 한 억제하기 위해서 투명 기판은, 얇은 쪽이 좋다. 따라서 기계적 강도가 저하한다. 그 때문에 스페이서를 설치할 필요가 있다. 이 스페이서는, 포토 레지스트 등으로 패터닝해도 좋고, 투명 유체를 살포해도 좋다.
또한 수지로 이루어지는 렌즈(37)를 스페이서로서 대용해도 좋다.
또, 시일(51)의 형성 위치이지만, 기본적으로는 발광 소자를 밀봉하면 된다. 또 제1 배선(26)과 제2 배선(27)은, 시일의 밖에 위치시켜 야 하다. 도3로 설명하면, 제1 배선(26)의 아래쪽변에 인접하여 설치된 이격부를 넓히고 여기에 배치하면 좋다. 제2 배선측도 마찬가지이다. 세로는, 될 수 있는 한 전극과 접촉하지 않는 위치에 설치하면 된다. 이렇게 함으로써, 가능한 한 전극을 공간 내에 가둘 수 있다.
또한 시일은, 볼록 형상이기 때문에, 반사면으로서 활용할 수 있으므로, 그 표면은 광택성이 있는 것이 이용된다. 물론 쇼트의 대책이 취해지고 있으면 시일은 땜납 재료라도 좋다. 이 경우는, 시일의 형성 위치에 땜납 재료가 묻는 금속막이 형성된다.
또 도1과 같이, 각 혼성 집적 회로 기판(11)에 투명 기판(50)을 접합시킴으로써 혼성 집적 회로 기판(11)의 배치각도를 조정할 수 있는 메리트도 갖는다.
원래, 본 혼성 집적 회로 장치는, 조사 장치이며, 특정한 영역에 집중 조사시키는 경우, 넓은 영역에 조사시키는 경우가 있다. 도7은, 복수의 혼성 집적 회로 기판(11)이 도1과 같이 1열로 모이고, 양측으로 감에 따라서 그 기울기가 크게 설치되고, 전체로서 그 단면 형상이 오목면경으로 형성된 것이다. 물론 볼록면경으로도 형성할 수 있다. 이것은, 접속 수단(29)이 변형 가능한 재료로 이루어지기 때문에 실현 가능하다. 그 결과, 화살표로 도시한 바와 같이, 실질 수평에 가까운 광도 혼성 집적 회로 기판으로 반사시킬 수 있고, 반사 효율이 높은 장치가 실현된다.
도2의 매트릭스형으로 배치된 것도 마찬가지이다. 이 경우는 상하 방향, 좌우 방향에서, 상기 기울기를 갖게 함으로써 포물면이 가능해진다.
또, 복수의 혼성 집적 회로 기판이 설치된 전역을 1매의 투명 기판으로 밀봉해도 좋다. 그러나 이 경우 유리의 사이즈가 커지기 때문에 강도를 유지시키기 위해서 어느 정도 두께가 필요해진다. 그러면 두꺼운 투명 기판이기 때문에, 광의 흡수율이 커져, 투명 기판을 빠져나와 밖으로 발사되는 광량은 감소한다.
또, 도7과 같이 경사를 갖게 하면 그 만큼 투명 기판으로 밀봉하기 위한 두께가 필요해지며, 사이즈도 크고, 중량도 무거운 매우 대규모인 것으로 되어 버린다.
본 발명은, 혼성 집적 회로 기판 마다 투명 기판을 접합시키고 있기 때문에, 개개의 교환 부착, 기판의 각도의 조정을 할 수 있고, 혼성 집적 회로 장치 전체의 장치로서도 소형이고 중량이 적은 것을 실현할 수 있고, 게다가 발광 광량의 경시 변화가 억제할 수 있는 것이 실현된다.
여기서 실시의 형태는, 금속 기판으로 설명했지만, 투명 기판을 채용하여 특성의 열화를 방지하는 의미에서는, 다른 절연성 기판, 인쇄 기판, 세라믹 기판, 유리 기판이라도 좋다.
이상의 설명으로부터 분명한 바와 같이, 첫째, 기판, 투명 기판 및 시일로 이루어지는 밀봉공간에 발광 소자, 전극이 배치되기 때문에, 특성의 열화나 산화가 방지할 수 있다.
둘째, 제1 수단과 마찬가지로, 특히 전극 상의 내산화막은, 광의 반사막으로 되며,이 광택성의 열화도 방지할 수 있다.
셋째, 혼성 집적 회로 기판 마다 투명 기판을 배치하면, 발광 소자의 파괴가 발생해도 혼성 집적 회로 기판 마다 수선이 가능해진다. 또는, 각 혼성 집적 회로 기판의 배치 각도를 조정함으로써, 볼록형이나 오목형으로도 배치할 수 있고, 전체로 광을 수속시키는 것도 발산시키는 것도 가능해지는 가요성을 갖게 하는 것이 가능해진다.
넷째, 공간에 예를 들면 질소 가스, 불활성 가스 등을 충전시킴으로써 더욱 특성의 열화, 전극의 산화를 방지할 수 있다.
다섯째, 시일의 내측에는, 절연 재료로 이루어지는 스페이서를 설치함으로써, 투명 기판의 기계적 지지를 할 수 있다. 예를 들면, 공간 내의 기압이 낮아져서, 기판이 휘거나, 상기 투명 기판이 지지되기 때문에 파괴를 방지할 수 있다. 더구나 투명 기판의 두께를 보다 얇게 할 수 있고, 보다 광의 흡수를 방지할 수도 있다.
여섯째, 발광 소자에 렌즈형으로 형성된 광 투과 수지를 설치함으로써, 발광 소자로부터 발사되는 광을 집광시킬 수 있다.
일곱째, 광 투과 수지의 꼭대기부를, 상기 투명 기판에 접촉시킴으로써, 상기 스페이서의 대용이 가능해지고, 별도 스페이서를 설치하는 것과 달리, 보다 반사면을 절약할 수 있다.
여덟째, 복수매의 혼성 집적 회로 기판을, 매트릭스형으로 배치하여, 적어도 양단의 혼성 집적 회로 기판은 중앙의 혼성 집적 회로 기판과 소정의 각도를 갖고 배치시킴으로써 혼성 집적 회로 기판과 실질 평행하게 발사되는 광을 반사시키는 것이 가능해져, 반사 효율을 보다 늘릴 수 있다.
아홉째, 시일을 광택성이 있는 재료로 제작함으로써, 시일을 거친 반사가 가능해진다.
열째, 수지로 이루어지는 시일의 경우, 가스의 주입 구멍을 설치함으로써, 주입을 용이하게 할 수있고, 또한 주입 구멍을 간단히 밀봉할 수 있다.
이상 서술한 바와 같이, 특히 Al을 주재료로 하는 기판을 채용함으로써, 방열성, 경량성, 가공성을 실현되고, 성능의 향상을 실현될 뿐만 아니라, 조립·보수가 용이한 광 조사 장치가 실현된다. 또한 혼성 집적 회로 기판 단위로 기울기를 설정할 수 있기 때문에 혼성 집적 회로 기판 전체로 오목면, 볼록면을 형성할 수 있고, 효율이 높은 광의 반사를 실현할 수 있다.

Claims (10)

  1. 적어도 표면이 절연 처리된 기판과, 상기 기판상에 형성된 제1 전극과, 상기절연막 상에 형성된 제2 전극과, 상기 제1 전극에 칩 이면이 전기적으로 고착된 발광 소자와, 상기 제2 전극과 상기 발광 소자표면의 전극을 전기적으로 접속할 접속 수단과, 상기 발광 소자의 배치영역을 둘러싸도록 상기 기판의 주위에 설치된 시일과, 상기 시일을 거쳐 상기 발광 소자 배치 영역을 덮도록 고착된 투명 기판을 갖는 것을 특징으로 하는 혼성 집적 회로 장치.
  2. 적어도 표면이 절연 처리된 기판과, 상기 기판 상의 일표면에 형성되고, 내산화성 금속이 피복된 Cu로 이루어지는 제1 전극과, 상기 기판의 다른 영역에 형성되고, 내산화성 금속이 피복된 Cu로 이루어지는 제2 전극과, 상기 제1 전극에 칩 이면이 전기적으로 고착된 발광 소자와, 상기 제2 전극과 상기 발광 소자 표면의 전극을 전기적으로 접속하는 접속 수단과, 상기 기판의 주위에 설치된 시일과, 상기 시일을 거쳐 상기 발광 소자 배치 영역을 덮도록 고착된 투명 기판을 갖는 것을 특징으로 하는 혼성 집적 회로 장치.
  3. 적어도 표면이 절연 처리된 기판과, 상기 기판상의 일표면에 형성되고, 내산화성 금속이 피복된 Cu로 이루어지는 제1 전극과, 상기 기판의 다른 영역에 형성되고, 내산화성 금속이 피복된 Cu로 이루어지는 제2 전극과, 상기 제1 전극에 칩 이면이 전기적으로 고착된 발광 소자와, 상기 제2 전극과 상기 발광 소자표면의 전극을 전기적으로 접속할 접속 수단과, 상기 기판의 주위에 설치된 시일과, 상기 시일을 거쳐 고착된 투명 기판을 갖는 혼성 집적 회로 기판이 복수매 나란히 배열되고,
    상기 혼성 집적 회로 기판 상의 발광 소자가 발광하도록, 상기 혼성 집적 회로 기판 상의 상기 제1 전극 및 상기 제2 전극이 전기적으로 접속되는 접속 수단이 설치되는 것을 특징으로 한 혼성 집적 회로 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 기판, 상기 투명 기판 및 상기 시일로 이루어지는 공간에, 상기 발광 소자의 열화 및/또는 상기 전극의 열화를 방지하는 가스가 봉입되어 있는 것을 특징으로 하는 혼성 집적 회로 장치.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 시일의 내측에는, 절연 재료로 이루어지는 스페이서가 설치되는 것을 특징으로 하는 혼성 집적 회로 장치.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 발광 소자에는 렌즈형으로 형성된 광투과 수지가 설치되는 것을 특징으로 하는 혼성 집적 회로 장치.
  7. 제6항에 있어서, 상기 광 투과 수지의 꼭대기부는, 상기 투명 기판에 접촉되는 것을 특징으로 하는 혼성 집적 회로 장치.
  8. 제3항에 있어서, 상기 복수매의 혼성 집적 회로 기판은, 매트릭스형으로 배치되고, 적어도 양단의 혼성 집적 회로 기판은 중앙의 혼성 집적 회로 기판과 소정의 각도를 갖고 배치되는 것을 특징으로 하는 혼성 집적 회로 장치.
  9. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 시일은, 상기 발광 소자로부터 발사되는 광을 반사하는 광택성이 있는 재료로 이루어지는 것을 특징으로 하는 혼성 집적 회로 장치.
  10. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 시일에는, 상기 가스의 주입 구멍이 설치되는 것을 특징으로 하는 혼성 집적 회로 장치.
KR10-2000-0014942A 1999-08-25 2000-03-24 혼성 집적 회로 장치 KR100419808B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-238413 1999-08-25
JP23841399A JP2001068742A (ja) 1999-08-25 1999-08-25 混成集積回路装置

Publications (2)

Publication Number Publication Date
KR20010020677A true KR20010020677A (ko) 2001-03-15
KR100419808B1 KR100419808B1 (ko) 2004-02-21

Family

ID=17029846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0014942A KR100419808B1 (ko) 1999-08-25 2000-03-24 혼성 집적 회로 장치

Country Status (3)

Country Link
US (1) US6730933B1 (ko)
JP (1) JP2001068742A (ko)
KR (1) KR100419808B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100826451B1 (ko) * 2006-12-04 2008-04-29 삼성전기주식회사 분리형 기판 및 이를 이용한 발광장치
WO2011004928A1 (ko) * 2009-07-07 2011-01-13 서울반도체 주식회사 발광 장치
KR101314986B1 (ko) * 2003-10-22 2013-10-04 크리, 인코포레이티드 파워 표면 마운트 발광 다이 패키지

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3801931B2 (ja) * 2002-03-05 2006-07-26 ローム株式会社 Ｌｅｄチップを使用した発光装置の構造及び製造方法
JP2003332560A (ja) * 2002-05-13 2003-11-21 Semiconductor Energy Lab Co Ltd 半導体装置及びマイクロプロセッサ
JP4094386B2 (ja) 2002-09-02 2008-06-04 株式会社半導体エネルギー研究所 電子回路装置
JP4373063B2 (ja) 2002-09-02 2009-11-25 株式会社半導体エネルギー研究所 電子回路装置
JP4281363B2 (ja) * 2003-01-20 2009-06-17 パナソニック電工株式会社 配線板及び発光装置
JP4574118B2 (ja) * 2003-02-12 2010-11-04 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US7000999B2 (en) * 2003-06-12 2006-02-21 Ryan Jr Patrick Henry Light emitting module
US20060221609A1 (en) * 2003-06-12 2006-10-05 Ryan Patrick H Jr Lighting strip
US8283679B2 (en) * 2003-06-30 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having light-emitting element and light-receiving element for transmitting among circuits formed over the plurality of substrates
US20050070823A1 (en) * 2003-09-29 2005-03-31 Donofrio William T. Response testing for conscious sedation involving hand grip dynamics
KR100723618B1 (ko) * 2004-09-16 2007-06-04 히다찌 에이아이시 가부시키가이샤 Ｌｅｄ 반사판과 ｌｅｄ 장치
JP4638258B2 (ja) * 2005-03-08 2011-02-23 昭和電工株式会社 Ｌｅｄ用基板および光源
US7365371B2 (en) * 2005-08-04 2008-04-29 Cree, Inc. Packages for semiconductor light emitting devices utilizing dispensed encapsulants
US8835952B2 (en) 2005-08-04 2014-09-16 Cree, Inc. Submounts for semiconductor light emitting devices and methods of forming packaged light emitting devices including dispensed encapsulants
US7521728B2 (en) * 2006-01-20 2009-04-21 Cree, Inc. Packages for semiconductor light emitting devices utilizing dispensed reflectors and methods of forming the same
US7808013B2 (en) * 2006-10-31 2010-10-05 Cree, Inc. Integrated heat spreaders for light emitting devices (LEDs) and related assemblies
DE102007009351A1 (de) * 2007-02-23 2008-08-28 Noctron Holding S.A. Leuchtmittel
JP5089212B2 (ja) * 2007-03-23 2012-12-05 シャープ株式会社 発光装置およびそれを用いたｌｅｄランプ、発光装置の製造方法
DE102008014122A1 (de) * 2007-11-29 2009-06-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102008043316A1 (de) * 2008-10-30 2010-05-06 Wacker Chemie Ag Verfahren zur Herstellung von Siliconformkörpern aus durch Licht vernetzbaren Siliconmischungen
JP5347515B2 (ja) * 2009-01-09 2013-11-20 東芝ライテック株式会社 照明装置
US8408724B2 (en) 2008-12-26 2013-04-02 Toshiba Lighting & Technology Corporation Light source module and lighting apparatus
EP2365525A3 (en) 2010-03-12 2013-05-29 Toshiba Lighting & Technology Corporation Illumination apparatus having an array of red and phosphour coated blue LEDs
EP2565951B1 (en) 2010-04-26 2019-07-31 Panasonic Intellectual Property Management Co., Ltd. Light emitting unit and illuminating apparatus
JP2012019074A (ja) * 2010-07-08 2012-01-26 Sony Corp 発光素子、および表示装置
JP5983603B2 (ja) 2011-05-16 2016-08-31 日亜化学工業株式会社 発光装置及びその製造方法
EP2797128B1 (en) * 2011-12-20 2017-04-19 Citizen Watch Co., Ltd. Led module
EP2620690A1 (en) * 2012-01-26 2013-07-31 Toshiba Lighting & Technology Corporation Light-emitting circuit, luminaire, and manufacturing method for the light-emitting circuit
JP6344689B2 (ja) 2013-07-16 2018-06-20 パナソニックＩｐマネジメント株式会社 基板、発光装置、照明用光源、および照明装置
US9502625B2 (en) 2014-06-06 2016-11-22 Rohinni, LLC Electrophotographic deposition of unpackaged semiconductor device
WO2015188172A2 (en) * 2014-06-06 2015-12-10 Rohinni, LLC Manufacture of circuit assembly with unpackaged semiconductor devices
US10847469B2 (en) * 2016-04-26 2020-11-24 Cubic Corporation CTE compensation for wafer-level and chip-scale packages and assemblies
US9633883B2 (en) 2015-03-20 2017-04-25 Rohinni, LLC Apparatus for transfer of semiconductor devices
US10141215B2 (en) 2016-11-03 2018-11-27 Rohinni, LLC Compliant needle for direct transfer of semiconductor devices
US10471545B2 (en) 2016-11-23 2019-11-12 Rohinni, LLC Top-side laser for direct transfer of semiconductor devices
US10504767B2 (en) 2016-11-23 2019-12-10 Rohinni, LLC Direct transfer apparatus for a pattern array of semiconductor device die
US10566507B2 (en) 2017-01-12 2020-02-18 Rohinini, LLC Apparatus for high speed printing of semiconductor devices
US10062588B2 (en) 2017-01-18 2018-08-28 Rohinni, LLC Flexible support substrate for transfer of semiconductor devices
CN110197867A (zh) * 2018-02-26 2019-09-03 世迈克琉明有限公司 半导体发光器件及其制造方法
US10410905B1 (en) 2018-05-12 2019-09-10 Rohinni, LLC Method and apparatus for direct transfer of multiple semiconductor devices
US11094571B2 (en) 2018-09-28 2021-08-17 Rohinni, LLC Apparatus to increase transferspeed of semiconductor devices with micro-adjustment
WO2022037203A1 (zh) * 2020-08-21 2022-02-24 深圳市朗胜光科技有限公司 植物灯、植物灯的控制方法和控制***

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4884125A (en) * 1986-10-15 1989-11-28 Sanyo Electic Co., Ltd. Hybrid integrated circuit device capable of being inserted into socket
US5313289A (en) * 1990-03-08 1994-05-17 Canon Kabushiki Kaisha Original illuminating device and original reading device preventing random reflected light
JPH06112361A (ja) * 1991-01-09 1994-04-22 Nec Corp 混成集積回路
JP2794616B2 (ja) * 1991-02-25 1998-09-10 株式会社ニコン 半導体混成集積回路
JP2798108B2 (ja) * 1992-09-24 1998-09-17 日本電気株式会社 混成集積回路装置
JPH06291235A (ja) * 1993-03-31 1994-10-18 Sanyo Electric Co Ltd 混成集積回路
JPH06314707A (ja) * 1993-04-28 1994-11-08 Sanyo Electric Co Ltd 混成集積回路
JPH09252651A (ja) 1996-03-26 1997-09-30 Kensei Okamoto 植物栽培用ｌｅｄ光源および個別ｌｅｄ光源装着型植物培養容器
US5929474A (en) * 1997-03-10 1999-07-27 Motorola, Inc. Active matrix OED array
US5886401A (en) * 1997-09-02 1999-03-23 General Electric Company Structure and fabrication method for interconnecting light emitting diodes with metallization extending through vias in a polymer film overlying the light emitting diodes

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101314986B1 (ko) * 2003-10-22 2013-10-04 크리, 인코포레이티드 파워 표면 마운트 발광 다이 패키지
KR100826451B1 (ko) * 2006-12-04 2008-04-29 삼성전기주식회사 분리형 기판 및 이를 이용한 발광장치
WO2011004928A1 (ko) * 2009-07-07 2011-01-13 서울반도체 주식회사 발광 장치

Also Published As

Publication number Publication date
US6730933B1 (en) 2004-05-04
JP2001068742A (ja) 2001-03-16
KR100419808B1 (ko) 2004-02-21

Similar Documents

Publication Publication Date Title
KR100419808B1 (ko) 혼성 집적 회로 장치
KR100419807B1 (ko) 혼성 집적 회로 장치
EP1059678A2 (en) Hybrid integrated circuit device
JP5726409B2 (ja) 発光装置および発光装置の製造方法
KR100418165B1 (ko) 혼성 집적 회로 장치
JP4051281B2 (ja) Ｌｅｄモジュール
JP5746076B2 (ja) 半導体発光デバイスパッケージのサブマウント及びそのサブマウントを備える半導体発光デバイスパッケージ
JP4412787B2 (ja) 金属基板を採用した照射装置および照射モジュール
JP2000353826A (ja) 混成集積回路装置および光照射装置
JP3872490B2 (ja) 発光素子収納パッケージ、発光装置および照明装置
WO2006064996A1 (en) Package for light emitting device and method for packaging the same
JP3696020B2 (ja) 混成集積回路装置
KR20050092300A (ko) 고출력 발광 다이오드 패키지
JP4190095B2 (ja) 混成集積回路装置
JP3696021B2 (ja) 光照射装置
WO2004102685A1 (en) Light emitting device, package structure thereof and manufacturing method thereof
JP2008108958A (ja) 発光装置および発光装置の製造方法
JP2000353827A (ja) 混成集積回路装置
JP2006100753A (ja) 半導体モジュールおよびその製造方法
JP2007329370A (ja) 発光装置および発光装置の製造方法
JP2023010799A (ja) 発光モジュール及び発光モジュールの製造方法
KR20140008911A (ko) 광 모듈 및 그 제조 방법
JP6092136B2 (ja) 発光装置
JP2001044579A (ja) 混成集積回路装置
JP4342046B2 (ja) 金属基板型の発光装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130117

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140513

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150129

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20181227

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20200129

Year of fee payment: 17