CN111105990B - 一种适用于铜金属化半导体器件的薄膜结构及其制备方法 - Google Patents

一种适用于铜金属化半导体器件的薄膜结构及其制备方法 Download PDF

Info

Publication number
CN111105990B
CN111105990B CN201811271305.0A CN201811271305A CN111105990B CN 111105990 B CN111105990 B CN 111105990B CN 201811271305 A CN201811271305 A CN 201811271305A CN 111105990 B CN111105990 B CN 111105990B
Authority
CN
China
Prior art keywords
layer
copper
titanium
barrier layer
film structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811271305.0A
Other languages
English (en)
Other versions
CN111105990A (zh
Inventor
刘国友
罗海辉
张鸿鑫
谭灿健
唐智慧
冯宇
丁杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Semiconductor Co Ltd
Original Assignee
Zhuzhou CRRC Times Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CRRC Times Semiconductor Co Ltd filed Critical Zhuzhou CRRC Times Semiconductor Co Ltd
Priority to CN201811271305.0A priority Critical patent/CN111105990B/zh
Publication of CN111105990A publication Critical patent/CN111105990A/zh
Application granted granted Critical
Publication of CN111105990B publication Critical patent/CN111105990B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开一种适用于铜金属化半导体器件的薄膜结构，包括依次设置于上层金属层和衬底之间的铜金属层、阻挡层和粘附层，所述阻挡层用于防止铜向衬底扩散，所述粘附层用于将阻挡层粘附在衬底上。本发明的另一方面还公开了一种适用于铜金属化半导体器件的薄膜结构的制备方法。本发明中的薄膜结构既能提高铜与阻挡层以及阻挡层与衬底之间的粘附性，防止器件表面金属层脱落。

Description

一种适用于铜金属化半导体器件的薄膜结构及其制备方法
技术领域
本发明涉及半导体领域，具体涉及一种适用于铜金属化半导体器件的薄膜结构及其制备方法。
背景技术
当前铜金属化半导体器件由于其优良的性能而被广泛采用，但同时也存在一些问题，铜在半导体器件例如硅和硅的氧化物中扩散很快，铜离子一旦进入硅器件中会成为深能级受主杂质，使器件性能退化甚至失效，因此，通常需要在铜与硅之间加入一层阻挡层。为了解决上述问题，在现有技术中，钛、氮化钛、钽、氮化钽等单层或多层薄膜结构被应用于集成电路大马士革工艺，主要用于阻挡铜离子扩散及改善接触电阻。也有少量专利中提及使用金，铜，铬，镍，钯，铂，钽，钛等金属作为半导体器件封装的导电层，主要用于改善接触电阻及抗腐蚀性能。此外，有部分专利中描述了使用铜、钨、热铝等金属填孔的方法。
但是上述采用金属层结构作为阻挡层阻挡铜离子扩散并改善电阻的工艺中，仍然存在很多问题，例如存在器件漏电流大、金属层粘附性差等问题，这些问题严重影响了器件的可靠性及使用寿命，甚至会使器件完全失效。
因此，需要设计一种新型适用于铜金属化半导体器件的薄膜结构，该结构应该既能阻挡铜离子在半导体器件中的扩散，同时又能提高铜与阻挡层以及阻挡层与硅之间的粘附性。
发明内容
为了解决上述技术问题，本发明公开一种适用于铜金属化半导体器件的薄膜结构及其制备方法，所述薄膜结构既能提高铜与阻挡层以及阻挡层与衬底之间的粘附性，防止器件表面金属层脱落。
本发明的第一方面提供一种适用于铜金属化半导体器件的薄膜结构，包括依次设置于上层金属层和衬底之间的铜金属层、阻挡层和粘附层，所述阻挡层用于防止铜向衬底扩散，所述粘附层用于将阻挡层粘附在衬底上。在阻挡层与衬底之间设置粘附层，提高了阻挡层与衬底之间的粘性，提高了器件的可靠性，延长了器件的使用寿命。
在一个实施例中，所述粘附层为单层的铝层、钨层、钛层、铝硅合金层、钛钨合金层或硅化钛层，或者为铝层、钨层、钛层、铝硅合金层和钛钨合金层中任意两层或多层的的复合层。对于粘附层的设计，在增加阻挡层与衬底材料的粘附性，同时可以使阻挡层与下层材料之间形成欧姆接触，减小接触电阻，此外对铜金属层中的铜向衬底材料的扩散有一定的阻挡作用。
在一个实施例中，所述粘附层为单层的铝层、钨层、钛层、铝硅合金层或钛钨合金层，所述铝层、钨层、钛层、铝硅合金层或钛钨合金层的厚度为0.001～5μm。
在一个实施例中，所述粘附层为硅化钛层，所述硅化钛层的厚度为0.001～2μm。
在一个实施例中，所述阻挡层为Ti、TiN、Ta、TaN、Co或Ni的单层，或者为Ti、TiN、Ta、TaN、Co和Ni中的两层或多层的复合层。
在一个实施例中，所述阻挡层的厚度为0.001～5μm。
在一个实施例中，所述铜金属层的厚度为0.1～100μm。
在一个实施例中，所述上层金属层为镍、钯、金、银、锡或铅的单层金属结构，或者为镍、钯、金、银、锡和铅的两层或多层的复合层金属结构。
本发明的另一方面，还提供一种适用于铜金属化半导体器件的薄膜结构的制备方法，其特征在于，包括以下步骤：
步骤一、通过物理气相沉积、化学气相沉积、原子层沉积或化学镀的方式在衬底上依次生长粘附层和阻挡层；
步骤二、通过光刻工艺在阻挡层上形成图形；
步骤三、在形成的图形中，通过物理气相沉积、化学气相沉积、原子层沉积、电镀或化学镀的方式在阻挡层上依次形成铜金属层和上层金属层；
步骤四、通过干法去胶或湿法去胶的方式将光刻胶去除；
步骤五、通过干法刻蚀或湿法刻蚀的方式将阻挡层和粘附层多余的部分去除。
本发明中的薄膜结构，既可以提升阻挡层与衬底材料之间的粘附性，同时又能有效阻挡铜在衬底材料中的扩散，优化器件性能，提高器件的可靠性，使器件在高温、高压、高震动等恶劣环境中得以正常运行。同时该薄膜结构适用于所有含铜金属的半导体器件，应用范围广。
附图说明
在下文中将基于实施例并参考附图来对本发明进行更详细的描述。其中：
图1是本发明实施例中的适用于铜金属化半导体器件的薄膜结构的结构示意图；
图2是本发明实施例中的适用于铜金属化半导体器件的薄膜结构的制备方法的工艺流程示意图。
在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例。
具体实施方式
下面将结合附图对本发明作进一步说明。
本发明中，其中μm为长度单位微米。
如图1所示为本发明的一个实施例，所示的为一种用于铜金属化半导体器件中的薄膜结构，该薄膜结构设置在上层金属层1和衬底5之间，依次包括铜金属层2、阻挡层3和粘附层4，其中阻挡层3的作用是防止铜金属层2的铜向衬底5扩散，粘附层4用于将阻挡层3粘附在衬底5上。优选的，其中的粘附层4可以为单层的铝层、钨层、钛层、铝硅合金层、钛钨合金层或单层的硅化钛层，也可以为铝层、钨层、钛层、铝硅合金层和钛钨合金层中任意两层或多层的的复合层。粘附层4主要作用为增加阻挡层与衬底材料之间的粘附性，同时可以使阻挡层与衬底材料之间形成欧姆接触，减小接触电阻，此外对铜金属层的铜向衬底材料的扩散有一定的阻挡作用。
在一些实施例中，其中的粘附层4为铝层、钨层、钛层、铝硅合金层或钛钨合金层时，此种情况下粘附层4优选的厚度范围为0.001～5μm，在一个优选的实施例中，粘附层4的厚度为3μm；在另外一些实施例中，所述的粘附层4为硅化钛层，硅化钛层优选的厚度范围为0.001～2μm，在一个优选的实施例中，硅化钛层的厚度为0.05μm。
进一步的，本实施例中，其中的阻挡层3可以Ti(钛)、TiN(氮化钛)、Ta(钽)、TaN(氮化钽)、Co(钴)或Ni(镍)材质的单层，在一些实施例中还可以为Ti(钛)、TiN(氮化钛)、Ta(钽)、TaN(氮化钽)、Co(钴)或Ni(镍)的两层或多层的复合层。阻挡层的作用是阻挡铜向衬底材料的扩散。在一些实施例中，所述阻挡层的优选的厚度范围为0.001～5μm；进一步的，在一个优选的实施例中其中阻挡层的厚度为0.05μm。
再者，在一些实施例中，其中的铜金属层2的厚度为0.1～100μm；这样的厚度的铜金属层成为半导体器件主要的导电层，并且也是封装键合的缓冲层。更为优选的，所述铜金属层的厚度为60μm。
更进一步的，上层金属层1为镍、钯、金、银、锡或铅的单层，或者为镍、钯、金、银、锡和铅的两层或多层的复合层金属结构。上层金属层1的主要作用是保护器件。
在一个实施例中，对于其中的阻挡层3、铜金属层2和上层金属层1可以通过物理气相沉积、化学气相沉积、原子层沉积、电镀或化学镀等方式形成。
如图2所示，为适用于铜金属化半导体器件的薄膜结构的制备方法的工艺流程示意图，图2中示意出了本申请中的制备方法包括以下步骤：
步骤一：通过物理气相沉积、化学气相沉积、原子层沉积或化学镀的方式在衬底5上依次生长粘附层4和阻挡层3；
步骤二：通过光刻工艺在阻挡层3上形成图形；
步骤三：在形成的图形中，通过物理气相沉积、化学气相沉积、原子层沉积、电镀或化学镀的方式在阻挡层3上依次形成铜金属层2和上层金属层1；
步骤四：通过干法去胶或湿法去胶的方式将光刻胶6去除；
步骤五：通过干法刻蚀或湿法刻蚀的方式将阻挡层和粘附层多余的部分去除。
本发明中的薄膜结构具有以下优点：首先该薄膜结构的结构简单并且应力较小，能够与衬底材料能形成较好的欧姆接触，降低器件功率损耗；再者，其中的粘附层配合阻挡层有效防止铜原子向衬底材料扩散；能够有效粘结上层金属与下层衬底，防止器件表面金属层脱落。
虽然已经参考优选实施例对本发明进行了描述，但在不脱离本发明的范围的情况下，可以对其进行各种改进并且可以用等效物替换其中的部件。尤其是，只要不存在结构冲突，各个实施例中所提到的各项技术特征均可以任意方式组合起来。本发明并不局限于文中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。

Claims (6)

1.一种适用于铜金属化半导体器件的薄膜结构，其特征在于，包括依次设置于上层金属层和衬底之间的铜金属层、阻挡层和粘附层，
所述阻挡层用于防止铜向衬底扩散，
所述粘附层用于将阻挡层粘附在衬底上；
所述阻挡层为Ti、TiN、Ta、TaN、Co或Ni的单层，或者为Ti、TiN、Ta、TaN、Co和Ni中的两层或多层的复合层；
所述粘附层对所述铜金属层的铜向衬底材料的扩散有一定的阻挡作用；
所述粘附层为单层的铝层、钨层、钛层、铝硅合金层、钛钨合金层或硅化钛层，或者为铝层、钨层、钛层、铝硅合金层和钛钨合金层中任意两层或多层的复合层；
所述上层金属层为镍、钯、金、银、锡或铅的单层金属结构，或者为镍、钯、金、银、锡和铅的两层或多层的复合层金属结构；所述上层金属层的主要作用是保护器件；
所述阻挡层、所述铜金属层和所述上层金属层可以通过物理气相沉积、化学气相沉积、原子层沉积、电镀或化学镀形成。
2.根据权利要求1所述的薄膜结构，其特征在于，所述粘附层为单层的铝层、钨层、钛层、铝硅合金层或钛钨合金层，所述铝层、钨层、钛层、铝硅合金层或钛钨合金层的厚度为0.001～5μm。
3.根据权利要求1所述的薄膜结构，其特征在于，所述粘附层为硅化钛层，所述硅化钛层的厚度为0.001～2μm。
4.根据权利要求1所述的薄膜结构，其特征在于，所述阻挡层的厚度为0.001～5μm。
5.根据权利要求1所述的薄膜结构，其特征在于，所述铜金属层的厚度为0.1～100μm。
6.一种适用于铜金属化半导体器件的薄膜结构的制备方法，其特征在于，包括以下步骤：
步骤一：通过物理气相沉积、化学气相沉积、原子层沉积或化学镀的方式在衬底上依次生长粘附层和阻挡层；
步骤二：通过光刻工艺在阻挡层上形成图形；
步骤三：在形成的图形中，通过物理气相沉积、化学气相沉积、原子层沉积、电镀或化学镀的方式在阻挡层上依次形成铜金属层和上层金属层；
步骤四：通过干法去胶或湿法去胶的方式将光刻胶去除；
步骤五：通过干法刻蚀或湿法刻蚀的方式将阻挡层和粘附层多余的部分去除。
CN201811271305.0A 2018-10-29 2018-10-29 一种适用于铜金属化半导体器件的薄膜结构及其制备方法 Active CN111105990B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811271305.0A CN111105990B (zh) 2018-10-29 2018-10-29 一种适用于铜金属化半导体器件的薄膜结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811271305.0A CN111105990B (zh) 2018-10-29 2018-10-29 一种适用于铜金属化半导体器件的薄膜结构及其制备方法

Publications (2)

Publication Number Publication Date
CN111105990A CN111105990A (zh) 2020-05-05
CN111105990B true CN111105990B (zh) 2023-06-23

Family

ID=70420057

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811271305.0A Active CN111105990B (zh) 2018-10-29 2018-10-29 一种适用于铜金属化半导体器件的薄膜结构及其制备方法

Country Status (1)

Country Link
CN (1) CN111105990B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112645275A (zh) * 2020-12-11 2021-04-13 中国科学院微电子研究所 应用于高温压力传感器的金属微电极及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6403465B1 (en) * 1999-12-28 2002-06-11 Taiwan Semiconductor Manufacturing Company Method to improve copper barrier properties
JP2009021570A (ja) * 2007-06-12 2009-01-29 Semiconductor Energy Lab Co Ltd 半導体装置
CN104362139A (zh) * 2014-09-23 2015-02-18 上海华力微电子有限公司 铜互连的扩散阻挡层、半导体器件及其制造方法
CN106898582A (zh) * 2015-12-18 2017-06-27 株洲南车时代电气股份有限公司 一种半导体器件金属薄膜结构及其制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355562B1 (en) * 1998-07-01 2002-03-12 Advanced Technology Materials, Inc. Adhesion promotion method for CVD copper metallization in IC applications
KR20010001543A (ko) * 1999-06-05 2001-01-05 김기범 구리 배선 구조를 가지는 반도체 소자 제조 방법
US6740580B1 (en) * 1999-09-03 2004-05-25 Chartered Semiconductor Manufacturing Ltd. Method to form copper interconnects by adding an aluminum layer to the copper diffusion barrier
US20060113675A1 (en) * 2004-12-01 2006-06-01 Chung-Liang Chang Barrier material and process for Cu interconnect
US8148822B2 (en) * 2005-07-29 2012-04-03 Megica Corporation Bonding pad on IC substrate and method for making the same
TWI285432B (en) * 2005-12-06 2007-08-11 Au Optronics Corp Method for manufacturing conductive copper lines on panel for display device
WO2013126458A1 (en) * 2012-02-24 2013-08-29 Skyworks Solutions, Inc. Improved structures, devices and methods releated to copper interconnects for compound semiconductors
CN102969274B (zh) * 2012-11-01 2017-11-07 上海集成电路研发中心有限公司 一种铜大马士革结构的形成方法
DE102015110437B4 (de) * 2015-06-29 2020-10-08 Infineon Technologies Ag Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist und Verfahren zur Herstellung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6403465B1 (en) * 1999-12-28 2002-06-11 Taiwan Semiconductor Manufacturing Company Method to improve copper barrier properties
JP2009021570A (ja) * 2007-06-12 2009-01-29 Semiconductor Energy Lab Co Ltd 半導体装置
CN104362139A (zh) * 2014-09-23 2015-02-18 上海华力微电子有限公司 铜互连的扩散阻挡层、半导体器件及其制造方法
CN106898582A (zh) * 2015-12-18 2017-06-27 株洲南车时代电气股份有限公司 一种半导体器件金属薄膜结构及其制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
铜与硅之间W/Mo-N薄膜的扩散阻挡层性能;宋双喜,刘玉章,毛大立,李明;功能材料与器件学报(第02期);正文全文 *

Also Published As

Publication number Publication date
CN111105990A (zh) 2020-05-05

Similar Documents

Publication Publication Date Title
CN100386857C (zh) 制备用于电连接的导电座的方法及形成的导电座
TWI230428B (en) Self-aligned corrosion stop for copper C4 and wirebond
JP2943805B1 (ja) 半導体装置及びその製造方法
US10573611B2 (en) Solder metallization stack and methods of formation thereof
US9490193B2 (en) Electronic device with multi-layer contact
TW201133736A (en) Semiconductor device including a stress buffer material formed above a low-k metallization system
WO2012004710A2 (en) Methods, devices, and materials for metallization
US9627335B2 (en) Method for processing a semiconductor workpiece and semiconductor workpiece
US20070194460A1 (en) Cap layer for an aluminum copper bond pad
US20080274294A1 (en) Copper-metallized integrated circuits having electroless thick copper bond pads
US7535104B2 (en) Structure and method for bond pads of copper-metallized integrated circuits
WO2007140049A2 (en) Contact surrounded by passivation and polymide and method therefor
CN111105990B (zh) 一种适用于铜金属化半导体器件的薄膜结构及其制备方法
US20080296772A1 (en) Semicondutor device
US8980743B2 (en) Method for applying a final metal layer for wafer level packaging and associated device
US10546826B2 (en) Device containing and method of providing carbon covered copper layer
US20070231954A1 (en) Gold/silicon eutectic die bonding method
US20160343662A1 (en) Semiconductor structure and method for making same
TW200910557A (en) Under bump metallization structure having a seed layer for electroless nickel deposition
JP2007180313A (ja) 半導体装置および半導体装置の製造方法
US20140264865A1 (en) Semiconductor device and manufacturing method thereof
US9054080B2 (en) Method for the production of an electronic component and electronic component produced according to this method
JP2020084321A (ja) 両側銅めっき層と窒化アルミニウム基板の界面応力蓄積を低減する方法
JP2008042199A (ja) 半導体素子及びその製造方法
JP2006261552A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200928

Address after: 412001 Room 309, floor 3, semiconductor third line office building, Tianxin hi tech park, Shifeng District, Zhuzhou City, Hunan Province

Applicant after: Zhuzhou CRRC times Semiconductor Co.,Ltd.

Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169

Applicant before: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd.

GR01 Patent grant
GR01 Patent grant