KR20000046034A - 통신시스템에서반복복호장치및방법 - Google Patents

통신시스템에서반복복호장치및방법 Download PDF

Info

Publication number
KR20000046034A
KR20000046034A KR1019980062709A KR19980062709A KR20000046034A KR 20000046034 A KR20000046034 A KR 20000046034A KR 1019980062709 A KR1019980062709 A KR 1019980062709A KR 19980062709 A KR19980062709 A KR 19980062709A KR 20000046034 A KR20000046034 A KR 20000046034A
Authority
KR
South Korea
Prior art keywords
decoder
error
decoding
output
input signals
Prior art date
Application number
KR1019980062709A
Other languages
English (en)
Other versions
KR100321978B1 (ko
Inventor
김민구
김병조
이영환
최순재
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1019980062709A priority Critical patent/KR100321978B1/ko
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to PCT/KR1999/000844 priority patent/WO2000041312A1/en
Priority to CNB998151963A priority patent/CN1138346C/zh
Priority to RU2001117856A priority patent/RU2216851C2/ru
Priority to CN200410002967XA priority patent/CN1536767B/zh
Priority to US09/475,684 priority patent/US6615385B1/en
Priority to EP99962545.2A priority patent/EP1147610B1/en
Priority to JP2000592947A priority patent/JP3449987B2/ja
Priority to EP20080005874 priority patent/EP1942579A1/en
Priority to AU18958/00A priority patent/AU761792B2/en
Priority to BR9916593A priority patent/BR9916593A/pt
Priority to CA 2354580 priority patent/CA2354580C/en
Publication of KR20000046034A publication Critical patent/KR20000046034A/ko
Application granted granted Critical
Publication of KR100321978B1 publication Critical patent/KR100321978B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/2975—Judging correct decoding, e.g. iteration stopping criteria
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

가. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 통신시스템의 수신단에 관한 것으로, 특히 수신신호에 대한 복호장치 및 방법에 관한 것이다.
나. 발명이 해결하려고 하는 기술적 과제
수신 데이터의 복호시 반복 복호의 횟수를 가변하는 반복 복호 장치 및 방법의 제공.
다. 발명의 해결 방법의 요지
각 복호화기가 복호동작을 수행하는 동시에 에러여부를 검사하고, 검사결과가 정상이면 반복 복호 동작을 즉시 중단한다.
라. 발명의 중요한 용도
반복 복호시 시스템 리소스를 절약한다.

Description

통신 시스템에서 반복 복호 장치 및 방법
본 발명은 통신시스템의 수신단에 관한 것으로, 특히 수신신호에 대한 복호장치 및 방법에 관한 것이다.
무선통신시스템(위성시스템, WCDMA, CDMA2000등)에서 송신단(Transmitter)은 신뢰할 수 있는(Reliable) 데이터 전송을 하기 위하여 오류정정부호(Forward Error Correction)를 사용할 수가 있다. 그리고 수신단에서는 전송된 데이터를 복호화 한다. 그런데 이때, 수신단은 상기 전송된 데이터에 대하여 반복 복호(Iterative Decodig)방법을 사용할 수가 있다. 상기 반복 복호 방법은 복호기의 출력을 다시 다음 복호를 위한 입력으로 사용하는데 그 특징이 있다. 따라서 상기 복호기의 출력은 하이(High), 로우(Low)와 같은 하드-디시젼(Hard-Decision)된 신호가 아니라 소프트(Soft)한(예 : 0.7684, -0.6432, ---)한 신호값을 가져야 한다.
또한 반복 복호기는 적어도 두 개이상의 복호기로 구성된다. 그리고 각 복호기 사이의 인터리버는 복호기의 출력의 각 비트에 대하여 위치바꿈(Permutaion)동작을 수행한다. 그리고 복호된 신호가 출력단으로 피드백될 시, 반복 복호기에 구비되는 디인터리버는 인터리빙된 신호의 각 비트에 대하여 다시 원래의 위치로 바꾼다.
일반적으로 종래의 터보 복호기(Turbo Decoder)등과 같은 반복 복호를 이용하는 채널(Channel) 복호기는 매 복호마다 에러정정의 성능이 향상되게 된다. 상기 종래의 터보 복호기는 반복 복호를 이용하는 대표적인 채널 복호기라고 할 수가 있다.
한편, 종래의 반복 복호 방식은 에러없이 복호가 수행되었는지를 검사하지 않고 일정한 횟수만큼 반복해서 복호동작을 수행하였다. 일반적으로 반복 복호기의 경우, 보통 대부분의 복호 이득(Gain)은 채널환경에 따라 틀려지기도 하지만 처음 두 세 번의 복호시에 얻어지게 된다. 그리고 어느 정도의 복호 과정을 거치면 반복 복호에 의해 얻어지는 에러정정의 성능은 현저하게 떨어지게 된다. 또한 반복 복호의 횟수가 일정하게 되면, 이미 에러정정된 수신 데이터에 대한 약간의 성능 개선(Marginal Performance Gain)을 위해 불필요한 전력소모(Power Consumption)와 프로세싱 딜레이(Processing Delay)등과 같은 시스템 리소스를 낭비하게 될 수가 있다. 특히, 상기한 일정 횟수의 반복 복호 방법은 피드백(Feed-Back)되는 출력신호에 따른 반복 복호기의 특성에 의해, 오실레이션(Oscillation)의 요인이 될 수가 있다. 즉, 완전히 오류정정된 데이터가 오히려 복호가 반복 될수록 에러패턴을 만들게 될 수가 있다.
상기한 일정횟수의 반복 복호의 문제점을 해결하기 위한 방법은 수신 데이터의 복호시, 반복 복호의 횟수를 가변하는 것이다. 전송채널상에서 발생할 수 있는 에러를 모두 정정했다는 사실이 확률적으로 1에 가깝다는 것을 알 수 있다면, 반복 복호화기는 더 이상 입력신호에 대한 복호를 수행 할 필요가 없다. 복호가 완벽하게 되었다는 정보를 알 수 있는 방법은 여러 가지 예가 있을 수 있다. 그 중 한 예가 복호기의 출력 데이터에 대한 CRC(Cyclic Redundancy Codes)를 이용하여 에러를 검사하는 방법이다. 일반적으로 CRC가 잘못된 정보를 가져다 줄 확률이 0에 가깝기 때문에 CRC의 오류에 의해 잘못 복호된 데이터가 발생할 확률은 거의 없다고 할 수 있다. 그런데 이때 시스템 디자이너가 유의해야 할 점은 반복 복호화 방식에서 사용되는 에러검사에 따른 추가적인 프로세싱 딜레이가 없어야 한다.
따라서, 본 발명의 목적은 수신 데이터의 복호시 반복 복호의 횟수를 가변하는 반복 복호 장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은 각 복호화기가 복호동작을 수행하는 동시에 에러여부를 검사하는 반복 복호 장치 및 방법을 제공함에 있다.
본 발명의 또 다른 목적은 각 복호화기가 복호동작을 수행하는 동시에 에러여부를 검사하고, 겸사결과가 정상이면 반복 복호 동작을 즉시 중단하는 반복 복호 장치 및 방법을 제공함에 있다.
본 발명의 또 다른 목적은 각 복호화기가 복호동작을 수행할시 에러검사에 따른 프로세싱 딜레이를 생략하는 반복 복호 장치 및 방법을 제공함에 있다.
이러한 목적을 달성하기 위한 본 발명은 통신 시스템에서 적어도 두 개 이상의 연속모드의 복호화기로 구성되는 반복 복호 장치가, 복수개의 입력신호와 복호동작에 의하여 발생하는 피드백 정보신호에 대하여 복호 동작을 수행하는 제1복호화기와, 앞단의 복호화기에 의해 복호화 및 인터리빙된 신호와 복수개의 입력신호에 대하여 복호동작을 수행하는 복수개의 복호화기들과, 해당 복호화기의 출력을 디인터리빙하여 입력신호의 비트위치를 원래의 순서로 재배치하는 디인터리버와, 상기 제1복호화기의 복호동작과 동시에 상기 제1복호화기의 출력에 대한 에러여부를 검사하고, 상기 디인터리버의 출력에 대한 에러여부를 검사하는 에러검사기로 이루어짐을 특징으로 한다.
그리고 본 발명은 통신 시스템에서 반복 복호기의 반복 복호 방법이, 복수개의 입력신호에 대하여 복호동작을 수행하는 제1단계와, 복호된 신호에 대하여 에러검사 및 그 결과를 검사하는 제2단계와, 상기 에러검사결과가 정상이면 반복 복호 동작을 중단하는 제3단계와, 상기 에러검사결과가 비정상이면 상기 제3단계의 복호된 신호를 인터리빙하고 다시 상기 제1단계 및 제2단계를 수행하는 제4단계로 이루어짐을 특징으로 한다.
도 1은 본 발명의 실시예에 따른 부호율이 1/3인 반복 복호화기의 구조를 도시한 도면.
도 2는 본 발명의 실시예에 따른 에러검사기의 동작 진행의 과정을 도시한 도면.
도 3은 본 발명의 실시예에 따른 반복복호 방법을 도시한 흐름도.
이하 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
도 1은 본 발명의 실시예에 따른 부호율이 1/3인 반복 복호화기의 구조를 도시한 도면이다.
제1입력신호(10), 제2입력신호(20) 및 제3입력신호(30)는 수신단(도시하지 않음)의 복조부(도시하지 않음)로부터 출력 및 양자화(Quantization)등의 처리가 된 신호가 될 수가 있다. 그리고 제1입력신호(10)는 원래 데이터 값의 순서를 가지는 Systematic Part XK 가 될 수가 있다. 또한 제2입력신호(20)는 Parity Part YK1 이 될 수가 있다. 그리고 제3입력신호(30)는 Parity Part YK2 가 될 수가 있다. 즉, 이때 제2입력신호(20) 및 제3입력신호(30)는 송신단에서 에러정정을 위해 미리 원래 데이터 값에 부가된 리던던트(Redudant)한 값이 된다. 그리고 제2입력신호(20) 및 제3입력신호(30)는 상기 송신단에서 터보부호화기, 인터리버등을 거친 신호가 될 수가 있다. 또한 상기 입력신호들의 개수는 반복부호화기의 부호율을 결정한다.
제1복호화기(120) 및 제2복호화기(150)는 프레임(Frame)등과 같은 복수개의 비트(Bits)로 이루어지는 비트군의 소프트 신호값을 입력하며, 복호화된 소프트 신호값을 순차적으로 출력하게 된다. 즉, 제1복호화기(120) 및 제2복호화기(150)는 연속모드(Continuous Mode)로 동작할 수가 있다. 이때, 제1복호화기(120) 및 제2복호화기(150)는 Register Exchange SOVA(Soft Output Viterbi Algorithm : RESOVO)방식의 복호화기가 사용될 수가 있다. 연속모드로 동작하게 될 때, 제1복호화기(120) 및 제2복호화기(150)는 초기의 윈도우 크기(Window Size) 또는 복호 깊이(Decoding Depth(D))만큼의 딜레이를 제외하면, 하나의 소프트 신호값이 입력되면 상기 복호화기는 상기 소프트 신호값을 딜레이 없이 다음단으로 출력하게 된다. 이때, 제1복호화기(120)로부터 출력되는 소프트 신호값은 하드 디시젼(Hard Decision)을 수행하는 레벨 판별기(185)에 의해 하이 또는 로우의 값으로 변환되어 딜레이 없이 에러검사기(190)로 입력된다. 에러검사기(190)는 CRC 검사기가 될 수가 있다. 이로인해 제1복호화기(120)가 한 비트군의 소프트 신호값에 대한 복호동작을 완료함과 동시에 에러검사기(190)도 상기 한 비트군의 소프트 신호값에 대한 에러검사를 완료하게 된다.
그런데 이때, 에러검사기(190)의 한 비트군의 입력값들에 대한 검사결과가 정상이면, 에러검사기(190)는 출력버퍼(195)를 통해 상기 입력값들을 출력한다. 그러나 상기 검사결과가 정상이 아니면, 에러검사기(190)는 다음 번의 제1복호화기(120)의 복호시에, 다시 에러검사를 수행하게 된다. 상기한 반복 복호는 기 설정된 횟수만큼만 수행될 수가 있다.
제1가산기(110)는 XK 를 입력하여 제2감산기(170)로부터 피드-백 되는 Extrinsic 정보신호인 EXT2에 더하는 동작을 수행한다. 이때 초기복호시에는 EXT2신호가 존재하지 않는다. 상기 EXT2는 제2복호화기(150)의 복호화 동작에 의하여 발생되는 정보신호 이다. 그리고 제1복호화기(120)는 제1가산기(110)의 출력과 YK1 를 입력하여 복호화 동작을 수행한다. 이때 제1복호화기(120)로부터 출력되는 신호는 XK , EXT1 및 EXT2가 된다. 그리고 제1감산기(130)는 상기 제1복호화기(120)의 출력에서 EXT2를 감산하는 동작을 수행한다. 즉, 노드 NA에서의 신호는 XK , EXT1가 된다. 또한 제1복호화기(120)로부터 출력되는 원래 데이터 값의 순서를 가지는 XK , EXT1 및 EXT2는 하드 디시젼(Hard Decision)을 수행하는 레벨 판별기(185)에 의해 하이 또는 로우의 값으로 변환되어 딜레이 없이 에러검사기(190)로 입력된다.
그리고 인터리버(140)는 입력되는 신호를 인터리빙하여 상기 제1감산기(130)의 출력의 비트순서를 바꾸는 동작을 수행한다. 이때 상기 인터리버(140)의 출력은 XK 및 EXT1가 된다. 그리고 제2복호화기(150)는 인터리버(140)의 출력과 YK2 를 입력하여 복호화 동작을 수행한다. 이때 제2복호화기(150)로부터 출력되는 신호는 XK , EXT1 및 EXT2가 된다. 그리고 디인터리버(160)는 상기 제2복호화기(150)의 출력을 디인터리빙하여 원래의 데이터 순서로 XK 를 재배치 한다. 상기 재배치된 디인터리버(160)의 소프트 신호출력은 제2감산기(170)에 의해 노드 NA의 신호 XK , EXT1가 감산되고, 다시 제1복호화기(130)의 Extrinsic 정보신호로서 사용된다.
한편, 상기한 바와 같이 디인터리버(160)는 제2복호화기(150)의 출력을 디인터리빙하여 원래의 데이터 순서로 XK 를 재배치 하기 때문에, 에러 검사기(190)는레벨 판별기(180)를 경유하여 입력되는 상기 디인터리버(160)의 출력에 대해서도 에러검사를 수행할 수가 있다.
상기한 반복 복호화기의 반복 복호동작이 진행됨에 따라 제1복호화기(120)의 출력 또는 제2복호화기(150)의 출력 소프트 신호값은 일반적으로 복호동작이 반복됨에 따라 개선된 에러정정의 성능을 가지게 된다. 그리고 어느 시점에서는 상기 복호화기의 출력은 완전히 에러가 정정된 상태가 된다. 이때 바로 오류검사기(190)는 입력신호에 대한 오류를 검사하고 출력버퍼(195)를 통하여 에러없이 복호된 신호를 출력하게 된다.
도 2는 본 발명의 실시예에 따른 에러검사기의 동작 진행의 과정을 도시한 도면이다. 이하 상기 도 1을 참조하여 설명한다.
상기 도 2는 상기 도 1의 에러검사기(190)를 CRC 에러검사기로 가정하였다.
CRC 에러검사기는 쉬프트 레지스터(Shift Register)(232) 내지 쉬프터 레지스터(238)이 직렬로 연결되어 있다. 그리고 CRC 폴리노미얼 계수(Polynomial Cofficient)인 G1(222) 내지 G15(226)은 '0' 또는 '1'의 값을 가지며 기설정된다. 그리고 XOR(212) 내지 XOR(218)는 상기 계수값과 쉬프트 레지스터의 출력값을 연산하여 출력한다. 클럭이 0일때에는 제1복호화기(120)의 출력이 없는 상태로서 CRC 에러검사기는 아무런 동작을 하지 않는다. 그리고 클럭이 D 즉, 제1복호화기(120)의 복호 깊이만큼의 클럭이 지나면, 도시된 바와 같이 CRC 에러검사기는 하드 디시젼된 제1복호화기(120)의 출력을 한 비트씩 쉬프트 시키며 CRC를 검사하게 된다. 상기 CRC 에러검사기의 상세한 설명은 SHU LIN과 DANIEL J. COSTELLO Jr.가 저술하고 PRENTICE HALL에 의해 출판된 "ERROR CONTROL CODING FUNDAMENTAL AND APPLICATION" 의 페이지 99에 잘 나타나 있다.
도 3은 본 발명의 실시예에 따른 반복복호 방법을 도시한 흐름도이다. 이하 상기 도 1 내지 도 2를 참조하여 설명한다.
310단계에서 제어부의 제어에 의해 에러검사기(190)가 초기화 된다. 이때, 에러검사기(190)의 초기화 동작은 쉬프트 레지스터의 값을 초기화하는 동작이 될 수가 있다. 그리고 320단계에서 상기 제어부는 반복횟수를 1로 셋트한다. 그리고 330단계에서 제어부의 제어에 의해 제1복호화기(120)는 한 비트군의 입력신호에 대하여 복호동작을 수행하여 순차적으로 출력한다. 그리고 이때 에러검사기(190)는 제어부의 제어에 의하여 상기 제1복호화기(120)의 출력과 동시에 하드 디시젼된 상기 제1복호화기(120)의 출력에 대한 에러 검사를 수행한다.
그리고 340단계에서 제어부는 상기 330단계의 CRC 검사결과에 에러가 발생했는지를 검사한다. 상기 에러 검사결과에 에러가 발생하지 않으면, 제어부는 출력버퍼(195)를 통하여 복호된 입력신호를 출력한다. 상기 에러 검사결과에 에러가 발생하면, 350단계에서 제어부의 제어에 의해 제2복호화기(150)는 한 비트군의 입력신호에 대하여 복호동작을 수행한다. 그리고 360단계에서 제어부의 제어에 의해 에러검사기(190)는 하드 디시젼된 상기 제2복호화기(150)의 출력에 대한 에러검사를 수행한다. 상기 360단계에서의 에러검사결과가 정상이 아니면, 370단계에서 제어부는 반복횟수가 최대반복횟수보다 작은지를 검사한다. 상기 반복횟수가 최대반복횟수보다 크거나 같으면, 제어부는 출력버퍼(195)에 저장된 입력을 폐기한다. 상기 반복횟수가 최대반복횟수보다 작으면, 380단계에서 제어부는 반복횟수를 하나 증가시키고 상기 330단계의 제어동작을 다시 수행한다.
상술한 바와 같이 본 발명의 실시예에 따른 반복 복호 장치 및 방법은 복수개의 입력신호에 대하여 복호결과가 정상이면 즉시 반복복호 동작을 중단하며, 에러검사에 따른 프로세싱 딜레이를 생략하여 시스템 리소스의 낭비를 막을 수 있는 잇점이 있다.

Claims (25)

  1. 통신 시스템에서 적어도 두 개 이상의 복호화기로 구성되는 반복 복호 장치에 있어서,
    복수개의 입력신호와 복호동작에 의하여 발생하는 피드백 정보신호에 대하여 복호 동작을 수행하는 제1복호화기와,
    앞단의 복호화기에 의해 복호화 및 인터리빙된 신호와 복수개의 입력신호에 대하여 복호동작을 수행하는 복수개의 복호화기들과,
    해당 복호화기의 출력을 디인터리빙하여 입력신호의 비트위치를 원래의 순서로 재배치하는 디인터리버와,
    상기 제1복호화기의 복호동작과 동시에 상기 제1복호화기의 출력에 대한 에러여부를 검사하고, 상기 디인터리버의 출력에 대한 에러여부를 검사하는 에러검사기로 이루어짐을 특징으로 하는 반복 복호 장치.
  2. 제 1항에 있어서, 상기 두 개 이상의 복호화기가,
    연속모드로 동작함을 특징으로 하는 반복 복호 장치.
  3. 제 2항에 있어서, 상기 디인터리버가,
    상기 해당 복호화기의 복호동작에 의하여 발생하는 피드백 정보신호를 상기 제1복호화기로 출력함을 특징으로 하는 반복 복호 장치.
  4. 제 3항에 있어서,
    상기 에러여부의 검사가 정상이면 반복 복호 동작을 중지함을 특징으로 하는 반복 복호 장치,
  5. 제 4항에 있어서, 상기 에러검사기가,
    시-알-시 에러검사기임을 특징으로 하는 반복 복호 장치.
  6. 제 5항에 있어서, 상기 제1복호화기에 입력되는 복수개의 입력신호들 중에서,
    적어도 송신단에서 출력된 원래의 비트순서를 가지는 입력신호가 포함됨을 특징으로 하는 반복 복호 장치.
  7. 제 6항에 있어서, 상기 복수개의 입력신호가,
    상기 원래의 비트순서를 가지는 입력신호에 대한 에러정정을 위해 송신단에서 출력된 부가신호임을 특징으로 하는 반복 복호 장치.
  8. 제 7항에 있어서, 상기 복수개의 입력신호의 갯수가,
    상기 각 복호화기의 부호율을 결정함을 특징으로 하는 반복 복호 장치.
  9. 제 8항에 있어서,
    상기 복수개의 입력신호에 대하여 기설정된 반복횟수만큼 에러검사를 수행함을 특징으로 하는 반복복호장치.
  10. 통신 시스템에서 반복 복호 장치에 있어서,
    복수개의 입력신호와 복호동작에 의하여 발생하는 피드백 정보신호에 대하여 복호 동작을 수행하는 제1복호화기와,
    상기 제1복호화기에 의해 복호화되고 및 인터리빙된 신호와 복수개의 입력신호에 대하여 복호동작을 수행하는 제2복호화기와,
    상기 제2복호화기의 출력을 디인터리빙하여 입력신호의 비트위치를 원래의 순서로 재배치하는 디인터리버와,
    상기 제1복호화기의 복호동작과 동시에 상기 제1복호화기의 출력에 대한 에러여부를 검사하고, 상기 디인터리버의 출력에 대한 에러여부를 검사하는 에러검사기로 이루어짐을 특징으로 하는 반복 복호 장치.
  11. 제 10항에 있어서, 상기 두 개 이상의 복호화기가,
    연속모드로 동작함을 특징으로 하는 반복 복호 장치.
  12. 제 11항에 있어서, 상기 디인터리버가,
    상기 제2복호화기의 복호동작에 의하여 발생하는 피드백 정보신호를 상기 제1복호화기로 출력함을 특징으로 하는 반복 복호 장치.
  13. 제 12항에 있어서,
    상기 에러여부의 검사가 정상이면 반복 복호 동작을 중지함을 특징으로 하는 반복 복호 장치.
  14. 제 13항에 있어서, 상기 에러검사기가,
    시-알-시 에러검사기임을 특징으로 하는 반복 복호 장치.
  15. 제 14항에 있어서, 상기 제1복호화기에 입력되는 복수개의 입력신호들 중에서,
    적어도 송신단에서 출력된 원래의 비트순서를 가지는 입력신호가 포함됨을 특징으로 하는 반복 복호 장치.
  16. 제 15항에 있어서, 상기 복수개의 입력신호가,
    상기 원래의 비트순서를 가지는 입력신호에 대한 에러정정을 위해 송신단에서 출력된 부가신호임을 특징으로 하는 반복 복호 장치.
  17. 제 16항에 있어서, 상기 복수개의 입력신호의 갯수가,
    상기 각 복호화기의 부호율을 결정함을 특징으로 하는 반복 복호 장치.
  18. 제 17항에 있어서,
    상기 복수개의 입력신호에 대하여 기설정된 반복횟수만큼 에러검사를 수행함을 특징으로 하는 반복복호장치.
  19. 통신 시스템에서 반복 복호기의 반복 복호 방법에 있어서,
    복수개의 입력신호에 대하여 복호동작을 수행하는 제1단계와,
    복호된 신호에 대하여 에러검사 및 그 결과를 검사하는 제2단계와,
    상기 에러검사결과가 정상이면 반복 복호 동작을 중단하는 제3단계와,
    상기 에러검사결과가 비정상이면 상기 제3단계의 복호된 신호를 인터리빙하고 다시 상기 제1단계 및 제2단계를 수행하는 제4단계로 이루어짐을 특징으로 하는 반복 복호 방법.
  20. 제 19항에 있어서, 상기 제1단계가,
    상기 복호동작에 따른 피드백 정보신호를 상기 반복 복호기의 입력단으로 출력함을 특징으로 하는 반복 복호 방법.
  21. 제 20항에 있어서, 상기 에러검사방법이,
    시-알-시 에러검사임을 특징으로 반복 복호 방법.
  22. 제 21항에 있어서, 상기 제1단계와 제2단계가,
    동시에 수행됨을 특징으로 하는 반복 복호 방법.
  23. 제 22항에 있어서, 상기 제1복호화기에 입력되는 복수개의 입력신호들 중에서,
    적어도 송신단에서 출력된 원래의 비트순서를 가지는 입력신호가 포함됨을 특징으로 하는 반복 복호 방법.
  24. 제 23항에 있어서, 상기 복수개의 입력신호가,
    상기 원래의 비트순서를 가지는 입력신호에 대한 에러정정을 위해 송신단에서 출력된 부가신호임을 특징으로 하는 반복 복호 방법.
  25. 제 24항에 있어서, 상기 복수개의 입력신호의 갯수가,
    상기 반복 복호화기의 부호율을 결정함을 특징으로 하는 반복 복호 방법.
KR1019980062709A 1998-12-31 1998-12-31 통신시스템에서반복복호장치및방법 KR100321978B1 (ko)

Priority Applications (12)

Application Number Priority Date Filing Date Title
KR1019980062709A KR100321978B1 (ko) 1998-12-31 1998-12-31 통신시스템에서반복복호장치및방법
EP20080005874 EP1942579A1 (en) 1998-12-31 1999-12-30 An iterative decoder and an iterative decoding method for a communication system
RU2001117856A RU2216851C2 (ru) 1998-12-31 1999-12-30 Итеративный декодер и способ итеративного декодирования для коммуникационной системы
CN200410002967XA CN1536767B (zh) 1998-12-31 1999-12-30 通信***中的迭代解码装置和迭代解码方法
US09/475,684 US6615385B1 (en) 1998-12-31 1999-12-30 Iterative decoder and an iterative decoding method for a communication system
EP99962545.2A EP1147610B1 (en) 1998-12-31 1999-12-30 An iterative decoder and an iterative decoding method for a communication system
PCT/KR1999/000844 WO2000041312A1 (en) 1998-12-31 1999-12-30 An iterative decoder and an iterative decoding method for a communication system
CNB998151963A CN1138346C (zh) 1998-12-31 1999-12-30 通信***中的迭代解码器与迭代解码方法
AU18958/00A AU761792B2 (en) 1998-12-31 1999-12-30 An iterative decoder and an iterative decoding method for a communication system
BR9916593A BR9916593A (pt) 1998-12-31 1999-12-30 Decodificador iterativo e método de decodificação iterativa para um sistema de comunicações
CA 2354580 CA2354580C (en) 1998-12-31 1999-12-30 An iterative decoder and an iterative decoding method for a communication system
JP2000592947A JP3449987B2 (ja) 1998-12-31 1999-12-30 通信システムにおける反復復号装置及び方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980062709A KR100321978B1 (ko) 1998-12-31 1998-12-31 통신시스템에서반복복호장치및방법

Publications (2)

Publication Number Publication Date
KR20000046034A true KR20000046034A (ko) 2000-07-25
KR100321978B1 KR100321978B1 (ko) 2002-07-02

Family

ID=19569326

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980062709A KR100321978B1 (ko) 1998-12-31 1998-12-31 통신시스템에서반복복호장치및방법

Country Status (10)

Country Link
US (1) US6615385B1 (ko)
EP (2) EP1147610B1 (ko)
JP (1) JP3449987B2 (ko)
KR (1) KR100321978B1 (ko)
CN (2) CN1536767B (ko)
AU (1) AU761792B2 (ko)
BR (1) BR9916593A (ko)
CA (1) CA2354580C (ko)
RU (1) RU2216851C2 (ko)
WO (1) WO2000041312A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100516586B1 (ko) * 2002-12-10 2005-09-22 삼성전자주식회사 부호 분할 다중 접속 이동 통신 시스템의 오류 정정 장치및 방법
US7219290B2 (en) 2001-03-06 2007-05-15 Sharp Kabushiki Kaisha Turbo decoder and turbo decoding method and storage medium where the method is stored
KR100737070B1 (ko) * 2001-10-29 2007-07-06 디에스피씨 테크놀로지스 리미티드 신호 디코딩 방법 및 디코딩 시스템과, 머신 액세스 가능한 기록 매체
US8607118B2 (en) 2008-06-05 2013-12-10 Samsung Electronics Co., Ltd. Iterative decoding method and apparatus

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1919087A1 (en) * 1999-03-01 2008-05-07 Fujitsu Limited Turbo decoder
US6810502B2 (en) * 2000-01-28 2004-10-26 Conexant Systems, Inc. Iteractive decoder employing multiple external code error checks to lower the error floor
FR2805106A1 (fr) * 2000-02-14 2001-08-17 Mitsubishi Electric Inf Tech Procede de transmission numerique de type a codage correcteur d'erreurs
US7184486B1 (en) 2000-04-27 2007-02-27 Marvell International Ltd. LDPC encoder and decoder and method thereof
US6888897B1 (en) * 2000-04-27 2005-05-03 Marvell International Ltd. Multi-mode iterative detector
JP2002111512A (ja) * 2000-09-29 2002-04-12 Sony Corp 復号装置及び方法、並びにデータ受信装置及び方法
KR100369561B1 (ko) * 2000-11-08 2003-01-29 학교법인 한국정보통신학원 터보 코드용 인코더 및 디코더
KR100464360B1 (ko) * 2001-03-30 2005-01-03 삼성전자주식회사 고속 패킷 데이터 전송 이동통신시스템에서 패킷 데이터채널에 대한 효율적인 에너지 분배 장치 및 방법
US6691263B2 (en) * 2001-05-03 2004-02-10 Agere Systems Inc. Interative decoding based on dominant error events
US7190749B2 (en) 2001-06-06 2007-03-13 Qualcomm Incorporated Method and apparatus for canceling pilot interference in a wireless communication system
US8611311B2 (en) 2001-06-06 2013-12-17 Qualcomm Incorporated Method and apparatus for canceling pilot interference in a wireless communication system
JP4198904B2 (ja) * 2001-06-11 2008-12-17 富士通株式会社 記録再生装置、信号復号回路、エラー訂正方法、及び反復型復号器
JP3730885B2 (ja) * 2001-07-06 2006-01-05 株式会社日立製作所 誤り訂正ターボ符号の復号器
JP3889286B2 (ja) * 2002-01-31 2007-03-07 三菱電機株式会社 復号方法、復号装置及びディジタル伝送システム
WO2004068491A1 (ja) * 2003-01-30 2004-08-12 Fujitsu Limited データ記録再生システム及び方法
US6995693B1 (en) * 2003-12-04 2006-02-07 Rockwell Collins, Inc. Method and apparatus for multiple input diversity decoding
WO2005096509A1 (en) 2004-03-31 2005-10-13 Intel Corporation Multi-threshold message passing decoding of low-density parity check codes
JP4321394B2 (ja) * 2004-07-21 2009-08-26 富士通株式会社 符号化装置、復号装置
US7747923B2 (en) * 2004-08-26 2010-06-29 Teranetics, Inc. Low-power receiver decoding
JP2006115145A (ja) 2004-10-14 2006-04-27 Nec Electronics Corp 復号装置及び復号方法
US8422955B2 (en) 2004-12-23 2013-04-16 Qualcomm Incorporated Channel estimation for interference cancellation
US8406695B2 (en) 2004-12-23 2013-03-26 Qualcomm Incorporated Joint interference cancellation of pilot, overhead and traffic channels
US8442441B2 (en) 2004-12-23 2013-05-14 Qualcomm Incorporated Traffic interference cancellation
US8099123B2 (en) 2004-12-23 2012-01-17 Qualcomm Incorporated Adaptation of transmit subchannel gains in a system with interference cancellation
US7712013B2 (en) * 2005-03-18 2010-05-04 Intel Corporation Block decoding methods and apparatus
US8472877B2 (en) 2005-10-24 2013-06-25 Qualcomm Incorporated Iterative interference cancellation system and method
US8385388B2 (en) 2005-12-06 2013-02-26 Qualcomm Incorporated Method and system for signal reconstruction from spatially and temporally correlated received samples
CN1988431B (zh) * 2005-12-21 2010-12-08 美国博通公司 信号处理的方法及***
US7752523B1 (en) * 2006-02-13 2010-07-06 Marvell International Ltd. Reduced-complexity decoding of parity check codes
US20080013559A1 (en) * 2006-07-14 2008-01-17 Smith Donald L Systems and methods for applying back-pressure for sequencing in quality of service
JP2008085939A (ja) * 2006-09-29 2008-04-10 Oki Electric Ind Co Ltd 通信装置
US8122314B1 (en) 2006-11-08 2012-02-21 Marvell International Ltd. Defect recovery for iteratively-decoded data channel
US8024644B2 (en) * 2006-11-14 2011-09-20 Via Telecom Co., Ltd. Communication signal decoding
EP2187525B1 (en) * 2007-08-07 2014-03-12 Fujitsu Limited Error detection device, and error correction/error detection decoding device and method
US20090135951A1 (en) * 2007-11-28 2009-05-28 Legend Silicon Corp Method and apparatus for power control techniques in an ofdm based receiver
US8311161B2 (en) 2009-06-19 2012-11-13 Xilinx, Inc. Sphere detector performing depth-first search until terminated
US8826105B2 (en) * 2012-04-12 2014-09-02 Lsi Corporation Data processing system with out of order transfer
MY191154A (en) * 2014-02-11 2022-06-02 Huawei Tech Co Ltd Channel decoding method and apparatus, and distributed decoder
US9287900B2 (en) * 2014-07-10 2016-03-15 International Business Machines Corporation Decoding of product codes
US10067861B2 (en) 2016-02-19 2018-09-04 International Business Machines Corporation Efficient software testing
CN111970008B (zh) * 2020-08-28 2022-05-24 苏州浪潮智能科技有限公司 一种涡轮码解码器及软输入软输出方法、设备和存储介质

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4271520A (en) 1979-06-25 1981-06-02 Motorola, Inc. Synchronizing technique for an error correcting digital transmission system
CA2020899C (en) * 1989-08-18 1995-09-05 Nambirajan Seshadri Generalized viterbi decoding algorithms
US5204416A (en) * 1990-04-17 1993-04-20 Raychem Corporation Crosslinked fluorinated poly(arylene ether)
US5392299A (en) * 1992-01-15 1995-02-21 E-Systems, Inc. Triple orthogonally interleaed error correction system
US5734962A (en) 1996-07-17 1998-03-31 General Electric Company Satellite communications system utilizing parallel concatenated coding
KR19990012821A (ko) * 1997-07-31 1999-02-25 홍성용 전자기파 흡수체 조성물과 이의 제조 방법, 전자기파 흡수용도료 조성물과 이의 제조 방법 및 이의 도포 방법
KR100557177B1 (ko) 1998-04-04 2006-07-21 삼성전자주식회사 적응 채널 부호/복호화 방법 및 그 부호/복호 장치
US6292918B1 (en) * 1998-11-05 2001-09-18 Qualcomm Incorporated Efficient iterative decoding
US6233709B1 (en) * 1998-12-07 2001-05-15 Nokia Mobile Phones Ltd. Dynamic iterative decoding for balancing quality of service parameters

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7219290B2 (en) 2001-03-06 2007-05-15 Sharp Kabushiki Kaisha Turbo decoder and turbo decoding method and storage medium where the method is stored
KR100737070B1 (ko) * 2001-10-29 2007-07-06 디에스피씨 테크놀로지스 리미티드 신호 디코딩 방법 및 디코딩 시스템과, 머신 액세스 가능한 기록 매체
KR100516586B1 (ko) * 2002-12-10 2005-09-22 삼성전자주식회사 부호 분할 다중 접속 이동 통신 시스템의 오류 정정 장치및 방법
US8607118B2 (en) 2008-06-05 2013-12-10 Samsung Electronics Co., Ltd. Iterative decoding method and apparatus

Also Published As

Publication number Publication date
CN1332905A (zh) 2002-01-23
EP1147610B1 (en) 2020-02-26
BR9916593A (pt) 2001-09-25
US6615385B1 (en) 2003-09-02
JP3449987B2 (ja) 2003-09-22
CN1536767B (zh) 2010-04-28
CN1138346C (zh) 2004-02-11
CA2354580A1 (en) 2000-07-13
CA2354580C (en) 2005-07-05
CN1536767A (zh) 2004-10-13
RU2216851C2 (ru) 2003-11-20
EP1147610A1 (en) 2001-10-24
EP1147610A4 (en) 2005-10-19
AU1895800A (en) 2000-07-24
AU761792B2 (en) 2003-06-12
WO2000041312A1 (en) 2000-07-13
EP1942579A1 (en) 2008-07-09
KR100321978B1 (ko) 2002-07-02
JP2002534892A (ja) 2002-10-15

Similar Documents

Publication Publication Date Title
KR100321978B1 (ko) 통신시스템에서반복복호장치및방법
US6014411A (en) Repetitive turbo coding communication method
US6044116A (en) Error-floor mitigated and repetitive turbo coding communication system
US5983385A (en) Communications systems and methods employing parallel coding without interleaving
US7461324B2 (en) Parallel processing for decoding and cyclic redundancy checking for the reception of mobile radio signals
US6950977B2 (en) Mechanism for turbo decoding when CRC for partial blocks is provided
KR100876735B1 (ko) 이동통신 시스템에서 반복 복호 정지 장치 및 방법
US7657819B2 (en) Method and apparatus for termination of iterative turbo decoding
US6028897A (en) Error-floor mitigating turbo code communication method
US6606724B1 (en) Method and apparatus for decoding of a serially concatenated block and convolutional code
US20010039636A1 (en) System and method employing a modular decoder for decoding turbo and turbo-like codes in a communications network
KR100628201B1 (ko) 터보 디코딩 방법
US8019020B1 (en) Binary decoding for correlated input information
US20040019843A1 (en) Turbo decoder and turbo decoding method and storage medium where the method is stored
US7584407B2 (en) Decoder and method for performing decoding operation using map algorithm in mobile communication system
KR20050079986A (ko) Ｌｌｒ의 부호 비교를 이용한 터보 복호기의 반복복호제어장치 및 방법
US7565594B2 (en) Method and apparatus for detecting a packet error in a wireless communications system with minimum overhead using embedded error detection capability of turbo code
JP2002353821A (ja) 誤り訂正復号方法および復号装置
US6889353B2 (en) Method and arrangement for decoding convolutionally encoded code word
JP2023173229A (ja) 誤り訂正装置、誤り訂正方法、及び、誤り訂正プログラム
KR20010091388A (ko) 해밍 부호를 연접한 터보 부호 및 그의 부호화/복호화방법 그리고 그의 부호기/복호기
Kaur ANALYSIS OF BIT ERROR RATE PERFORMANCE WITH LINEAR BLOCK CODES CONCATENATED WITH RSC CODE WITH INTERLEAVER
JP2001326577A (ja) 直接連接畳込み符号器、及び、直接連接畳込み符号化方法
KR20020006562A (ko) 파이프 라인을 이용한 고속 터보 부호 복호기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131230

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20141223

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20151229

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20161228

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 17

EXPY Expiration of term