KR20000034177A - 테이프 캐리어 패키지 및 이를 이용한 액정표시기모듈 - Google Patents

테이프 캐리어 패키지 및 이를 이용한 액정표시기모듈 Download PDF

Info

Publication number
KR20000034177A
KR20000034177A KR1019980051418A KR19980051418A KR20000034177A KR 20000034177 A KR20000034177 A KR 20000034177A KR 1019980051418 A KR1019980051418 A KR 1019980051418A KR 19980051418 A KR19980051418 A KR 19980051418A KR 20000034177 A KR20000034177 A KR 20000034177A
Authority
KR
South Korea
Prior art keywords
film
carrier package
tape carrier
liquid crystal
crystal display
Prior art date
Application number
KR1019980051418A
Other languages
English (en)
Other versions
KR100574278B1 (ko
Inventor
강신구
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980051418A priority Critical patent/KR100574278B1/ko
Priority to JP11336167A priority patent/JP2000195898A/ja
Priority to US09/450,377 priority patent/US6559522B1/en
Priority to TW088120824A priority patent/TW497230B/zh
Publication of KR20000034177A publication Critical patent/KR20000034177A/ko
Priority to US10/395,232 priority patent/US6727577B2/en
Priority to US10/831,340 priority patent/US6930384B2/en
Application granted granted Critical
Publication of KR100574278B1 publication Critical patent/KR100574278B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 서로 분리된 배선들을 상호 전기적으로 연결하는 테이프 캐리어 패키지 및 이 테이프 캐리어 패키지가 채용된 액정표시기 모듈을 개시한다. 테이프 캐리어 패키지는, 제 1 표면과, 상기 제 1 표면에 대향하는 제 2 표면을 가지며, 테이프 같은 절연성의 물질로 구성된 유연성의 제 1 필름; 상기 제 1 필름의 상기 제 1 표면 위에 안치되고, 다수의 입출력 단자들을 갖는 반도체 칩; 상기 제 1 필름의 상기 제 1 표면 위에 형성되어, 상기 반도체 칩의 대응하는 입출력 단자들에 연결되며, 입력단과 출력단을 갖는 다수의 전도성 리드선들; 및 상기 다수의 전도성 리드선들의 상기 입력단과 상기 출력단이 양 단부로부터 소정 길이만큼 노출되도록 상기 전도성 리드선들을 덮는 절연성의 제 2 필름을 포함하고, 상기 전도성 리드들 중 출력단의 적어도 일측 가장자리 부분에 위치한 적어도 하나의 선택된 리드선은, 상기 노출된 부분의 제 1 선택 위치부터 상기 제 2 필름과의 경계부를 지난 제 2 선택 위치까지, 상기 선택되지 않은 리드선의 제 1 폭보다 넓은 제 2 폭을 갖는 부분을 포함한다.

Description

테이프 캐리어 패키지 및 이를 이용한 액정표시기 모듈
본 발명은 테이프 캐리어 패키지에 관한 것으로서, 보다 상세하게는 액정표시기 패널과 구동용 인쇄회로기판을 연결하는 접철식 테이프 캐리어 패키지에 관한 것이다. 또한, 본 발명은 접철식 캐리어를 적용한 액정표시기 모듈에 관한 것이다.
박막 트랜지스터 액정표시기에서, 게이트 배선을 구동하기 위한 게이트 구동용 인쇄회로기판과 소오스 배선을 구동하기 위한 소오스 구동용 인쇄회로기판은 액정표시기 패널의 장변 및 단변으로부터 소정 간격을 두고 위치한다.
서로 분리된 액정표시기 패널의 배선과 소오스 및 게이트 구동용 인쇄회로기판을 서로 연결하기 위하여 테이프 캐리어 패키지(Tape Carrier Package; 이하, TCP로 언급함)가 사용된다.
TCP는 유연성의 절연 베이스 필름 위에 입출력 배선, 즉 리드들이 인쇄되어 있고, 이들 리드들과 연결된 칩(Chip)이 상부에 실장되어 있는 패키지의 일종이다. 이러한 TCP의 리드들은 양측 끝단으로부터 소정 길이만을 남기고 레지스트 막으로 덮여진다.
TCP와 연결된 인쇄회로기판이 액정표시기 패널로부터 일정 간격을 두고 동일 평면상에 놓인 상태로 액정표시기 모듈이 만들어지는 경우, 모듈의 사이즈는 표시영역에 비하여 불필요하게 커진다. 따라서, 유연성을 가진 TCP의 특성을 이용하여 인쇄회로기판을 액정표시기 패널의 후면에 부착하는 방식이 제안되었다.
미국특허번호 5,153,705에서 푸쿠다(Fukuta) 등은 구부려지는(Bending) 부분에 큰 응력이 인가될 때, 리드가 부러지는 것을 방지하기 위하여, 구부려지는 부분에 슬릿이 형성된 TCP를 개시하였다.
액정표시기 모듈의 고화질 및 제조원가 절감의 요구에 의하여 리드(또는 채널) 수가 증가함에 따라 리드들간의 피치는 감소하게 된다. 피치의 감소는, 이들 출력부 외부 리드들을 덮고 있는 레지스터의 경계면의 단위 면적당 인가되는 응력을 높인다. 그 결과, 슬릿의 존재에도 불구하고, 출력부의 외부 리드와 솔더 레지스터 부분의 경계면에서 진행성 크랙이 종종 발생한다.
따라서, 본 발명은 미세 피치의 리드들을 가지며, 구부리는 동안 집중되는 응력에 견딜 수 있는 TCP를 제공하는 데 그 목적이 있다.
본 발명의 다른 목적은 미세 피치의 리드들을 가지며, 구부리는 동안 집중되는 응력에 견딜 수 있는 TCP를 채용한 액정표시장치를 제공하는데 있다.
도 1은 본 발명의 실시예에 따른 슬릿을 갖는 테이프 캐리어 패키지의 개략적 평면도.
도 2는 도 1의 A부분의 확대도.
도 3은 도 2의 테이프 캐리어 패키지가 액정표시기 모듈에 실장된 상태를 개략적으로 보여주는 부분 단면도.
상기한 목적을 달성하기 위하여, 본 발명의 일 측면에 따르는 TCP는, 제 1 표면과, 상기 제 1 표면에 대향하는 제 2 표면을 가지며, 폴리이미드와 같은 절연성의 물질로 형성된 유연성의 베이스 판; 상기 유연성의 베이스 판의 상기 제 1 표면 위에 형성된 다수의 전도성 패턴; 상기 다수의 전도성 패턴 위에 올려지고, 상기 다수의 전도성 패턴과 전기적으로 연결되는 다수의 입출력 단자들을 갖는 반도체 칩; 상기 전도성 패턴들의 입력부 단부들과 출력부 단부들을 노출시키도록 상기 전도성 패턴들을 덮는 유연 및 절연성의 필름; 및 상기 필름의 소정 부분에 형성되고, 하부의 상기 전도성 패턴과 상기 베이스 판을 부분적으로 노출하는 슬릿을 포함하며, 상기 출력부 단부의 노출된 상기 전도성 패턴들중 적어도 일측 가장자리 부분에 위치한 패턴은 나머지 패턴에 비하여 상기 필름과의 경계부 부근에서 상기 나머지 패턴보다 넓은 면적을 갖는다.
본 발명의 다른 측면에 따르면, TCP는 제 1 표면과, 상기 제 1 표면에 대향하는 제 2 표면을 가지며, 폴리이미드와 같은 절연성의 물질로 형성된 유연성의 베이스 판; 상기 유연성의 베이스 판의 상기 제 1 표면 위에 형성된 다수의 전도성 패턴; 상기 다수의 전도성 패턴 위에 올려지고, 상기 다수의 전도성 패턴과 전기적으로 연결되는 다수의 입출력 단자들을 갖는 반도체 칩; 상기 제 1 필름의 상기 제 1 표면 위에 형성되어, 상기 반도체 칩의 대응하는 단자들에 연결되며, 입력단과 출력단을 갖는 다수의 전도성 리드선들; 및 상기 다수의 전도성 리드선들의 상기 입력단과 상기 출력단의 양 단부로부터 소정 길이만큼 노출시키도록 상기 전도성 리드선들을 덮는 절연성의 제 2 필름을 포함하고, 상기 전도성 리드들 중 입력단과 출력단 각각의 적어도 일측 가장자리 부분에 위치한 적어도 세 개의 선택된 리드선은, 상기 리드선의 노출된 부분의 제 1 선택 위치에서 상기 제 2 필름과의 경계부를 지난 제 2 선택 위치까지, 상기 선택되지 않은 리드선의 제 1 폭보다 넓은 제 2 폭을 갖는 부분을 포함하는 제 1 리드선; 및 동일 신호를 입,출력하는 적어도 두 개의 리드선을 포함하며, 상기 두 개의 리드선은, 상기 두 개의 리드선의 노출된 부분의 제 3 선택 위치에서 상기 제 2 필름과의 경계부를 지난 제 4 선택 위치까지, 하나의 리드선으로 합쳐져서 상기 제 1 폭보다 넓은 제 3 폭을 갖는 부분을 포함하는 제 2 리드선으로 구성된다.
본 발명의 또 다른 측면에 따르면, 상기한 구성의 두 가지 TCP는 액정표시기 패널과 구동용 인쇄회로기판을 서로 전기적으로 연결하는 액정표시기 모듈에 적용된다.
본 발명의 다른 목적과 장점들은 첨부한 도면을 참조하는 다음의 상세한 설명으로부터 보다 명백해 질 것이다.
도 1은 구부려지는 부분에 다수의 슬릿, 예를 들어 두 개의 슬릿을 갖는 TCP의 평면도이다.
도 1을 참조하면, 테이프 같이 얇고 유연성을 가지는 절연 물질로 된 베이스 필름(10, 또는 제 1 절연성 필름)이 제공된다. 베이스 필름(10)의 길이 방향의 양측 가장자리에는 TCP(100)의 제조를 위한 작업동안 하부 다이에 고정하기 위한 다수의 관통 구멍(14)들이 위치한다.
베이스 판(10)의 내표면(또는 제 1 표면)의 선택 부분에는 다수의 입출력 단자(미도시)들을 갖는 반도체 칩(20, 또는 다이)이 안치된다.
도 1에서 반도체 칩(20)의 입력 단자들은 입력부 리드(22)의 일측 단자들과 콘택되고, 반도체 칩(20)의 출력 단자들은 출력부 리드(24)의 일측 단자들과 콘택된다. 이들 콘택 부분들은 솔더 레지스트(34)로 덮여져 있다.
반도체 칩(20)과, 반도체 칩(20)의 입, 출력 단자들 및 반도체 칩(20)의 단자들에 본딩된 TCP(100)의 입/출력부 리드들은 몰딩 화합물(34)로 코팅되어 있다. 또한, TCP(100)의 입/출력부의 리드들은 TCP의 양단으로부터 각각 선택된 길이만을 남기고 솔더 레지스트(Solder Resist;30, 또는 제 2 절연성 필름으로 언급함)로 덮여있다.
TCP(100)의 입/출력부의 리드들(22, 24)은 정렬 마크(23, 26)를 포함하며, 이 정렬 마크(23, 26)는 액정표시패널의 배선 및 구동용 인쇄회로기판의 배선과의 본딩동안 입/출력부 아웃 리드(22, 24)와 액정표시패널의 배선 및 구동용 인쇄회로기판의 배선들이 정렬된 상태로 본딩되도록 한다.
TCP(100)의 제조에서, 베이스 필름(10)에 반도체 칩(20)을 실장한 후, 관통 구멍(14)을 포함하는 베이스 필름(10)의 외측 가장자리 부분은 제거되는데, 도면부호 12는 베이스 필름(10)의 가장자리 부분을 제거하기 위한 절단선이다.
이러한 구성을 갖는 TCP(100)가 액정표시기 패널과 구동용 인쇄회로기판을 전기적으로 연결하기 위하여 사용될 때, 입력부 측의 노출된 리드(22, 이하, 입력부측 아웃 리드로 언급함)는, 도 3에 도시한 것처럼, 구동용 인쇄회로기판(50)의 배선과 본딩되고, 출력부 측의 노출된 리드(이하, 출력부 측 아웃 리드로 언급함)는 액정표시기 패널(40)의 배선과 본딩된다.
액정표시기 패널의 사이즈를 감소시키기 위한 방법 중 하나로서, 구동용 인쇄회로기판은 액정표시기 패널의 후면에 위치한다. 후면 배치를 위하여 TCP는 출력부 측 아웃 리드와 반도체 칩 사이의 소정 부분이 베이스 필름의 폭 방향을 따라 구부려져야 한다.
TCP(100)가 구부려질 때, 구부려지는 부분에는 응력이 집중되므로, 집중되는 응력을 완화시키기 위하여, 도 1과 도 3에 도시한 것처럼, 베이스 필름(10)의 폭 방향을 따라 선택적으로 다수의 슬릿(32)이 형성된다. 도 1에서 슬릿(32)이 점선으로 표시된 것은 베이스 필름의 외표면에 슬릿(32)이 위치한다는 것을 의미한다.
그런데, 출력부 측 아웃 리드(24)들의 수가 증가하여 미세 피치를 가짐에 따라 솔더 레지스트(30)와 출력부 측 아웃 리드(24)들의 계면(36)에는 보다 높은 응력이 집중하게 되고, 이 계면부분에서 출력부 측 아웃 리드(24)들에 크랙이 발생하여 전파될 가능성이 존재한다.
도 2은 도 1의 A부분의 확대도로서, 출력부 측 리드들의 미세 피치화에 따라 솔더 레지스트(30)와 출력부 측 아웃 리드(24)들의 계면에 집중되는 응력이 증가할 때, 이러한 증가된 응력에 견딜 수 있게 설계된 TCP의 구성을 보여주는 평면도이다.
도 2를 참조하면, 출력부 측 아웃 리드(24)들 중 도면에서 하부의 제일 외측에 위치한 아웃 리드(24d, 또는 제 1 아웃 리드)는 노출된 부분의 제 1 선택 위치(P1)로부터, 솔더 레지스터 막(30)과의 경계부를 지나서 제 2 선택 위치(P2)에 이르는 부분까지 다른 리드들의 폭보다 넓은 폭을 갖는 제 2 부분(25)을 포함한다.
제 1 아웃 리드의 제 2 부분(25)은, TCP의 벤딩동안 솔더 레지스터(30)와 출력부 아웃 리드(24)의 계면에 위치한 아웃 리드들에 집중되어 상부의 솔더 레지스터 막을 통하여 각 아웃 리드(24)로 전달되는 응력을 분산시킨다. 그 결과, 계면에서 아웃 리드(24)들에 크랙이 발생할 가능성은 감소하게 된다.
여기서, 제 1 아웃 리드(24d)의 제 2 부분(25)은 베이스 필름(10)의 여유공간에 설치되고, 제 1 선택 위치(P1)는 정렬 마크(26)와의 위치관계를 충분히 고려하여 결정되어야 한다. 즉, 제 1 선택 위치(P1)가 출력부 아웃 리드(24)의 정렬 마크(26)에 너무 근접한 위치에 있으면, 정렬 동안 제 1 아웃 리드(24d)의 제 2 부분(25)의 제 1 선택 위치(P1)를 정렬 위치로 잘못 인식하여 오정렬이 발생할 우려가 있다.
한편, 상기한 제 1 아웃 리드(24d)의 제 2 선택 위치(P2)는, 도 1에 도시한 두 개의 슬릿 중 반도체 칩에 근접한 슬릿(32b)의 우측 경계선(P3)이 될 수 있으며, 선택적으로 반도체 칩(20)의 출력단자(미도시)까지 연장될 수 있다. 이는 슬릿이 존재하는 경우, 이들 슬릿으로 집중되는 응력을 분산시키기 위한 것이다.
또한, 선택적으로, 제 1 아웃 리드(24d)의 제 2 부분(25)은, 도 2에 도시한 것처럼, 출력부측 아웃 리드의 일측부에만 형성될 수도 있고, 양측에 형성될 수도 있다.
아울러, 제 1 아웃 리드(24d)는 출력부 측 아웃 리드 뿐만 아니라 입력부 측 아웃 리드에도 설치가능하다.
본 발명의 다른 실시예로서, 이들 아웃 리드들의 패턴 형상은 다양하게 변화될 수 있다.
예를 들면, 도 2의 중간에 위치한 리드처럼, 두 개의 리드(24b, 24c:또는, 제 2, 제 3 아웃 리드)가 연결된 구조를 가질 수 있다. 여기서, 연결되는 제 2, 제 3 아웃 리드(24b, 24c)는 동일 신호, 예를 들어 Vcom이 입력되는 다수 개의 바이패스 리드나 다수 개의 더미 리드의 경우에 적용된다.
제 2, 제 3 아웃 리드(24b, 24c)가 연결되기 시작하는 제 1 선택 위치(P1)와 연결이 끝나는 제 2 선택 위치(P2)는 제 1 아웃 리드(24d)와 마찬가지로 변형이 가능하다.
예를 들어, 제 2, 제 3 아웃 리드(24b, 24c)의 제 1 선택 위치는, 솔더 레지스터(30)의 경계선으로부터 제 2, 제 3 아웃 리드(24b, 24c)의 단부 방향으로 소정 거리만큼 이격된다. 선택적으로, 제 2, 제 3 아웃 리드(24b, 24c)의 제 1 선택 위치는 제 1 아웃 리드(24d)의 제 1 선택 위치(P1)와 동일하게 설계되는 것이 바람직하다.
또한, 제 2, 제 3 아웃 리드(24b, 24c)의 제 2 선택 위치는, 제 1 아웃 리드(24d)의 제 2 선택 위치(P2)와 마찬가지로, 도 1에 도시한 두 개의 슬릿(32a, 32b) 중 반도체 칩(20)에 근접한 슬릿(32b)의 우측 경계선이 될 수 있으며, 선택적으로 반도체 칩(20)의 출력단자까지 연장될 수 있다.
선택적으로, 제 2, 제 3 아웃 리드(24b, 24c)의 묶여지는 부분(27)은, 도 2에 도시한 것처럼, 출력부 아웃 리드의 일측부에만 형성될 수도 있고, 출력부 아웃 리드의 양측에 형성될 수도 있다.
아울러, 제 2, 제 3 아웃 리드(24b, 24c)는 출력부 측 아웃 리드 뿐만 아니라 입력부 측 아웃 리드에도 설치가능하다.
상기한 구성에서, 제 2, 제 3 아웃 리드(24b, 24c)의 묶여지는 부분(27)의 면적은 제 1 아웃 리드(24d)의 제 2 부분의 면적보다 일반적으로 적게 설계되는 것이 바람직하다.
상기한 실시예에 따르면, 묶여지지 않은 부분에 크랙이 발생하더라도, 반도체 칩의 출력단자로부터 액정표시기 패널의 배선으로 신호가 전달되지 않는 일의 발생이 방지될 수 있다.
도 3은 도 2의 TCP를 이용하여 액정표시기 모듈과 구동용 인쇄회로기판을 연결한 상태를 부분적으로 보여주는 단면도이다.
도 3을 참조하면, 내표면에 컬러필터층이 형성된 상부 유리기판(42)과, 내표면에 박막 트랜지스터가 형성된 하부 유리기판(44), 및 상, 하부 유리기판(42, 44) 사이에 개재된 액정을 포함하는 액정표시기 패널(40)이 제공된다.
액정표시기 패널(40)의 하부 유리기판의 내표면의 노출된 부분에는 배선(미도시)이 배치된다.
액정표시기 패널(40)의 하부에는, 액정표시기 패널로 광을 조사하기 위한 백 라이트를 포함하는 몰드 프레임(48)이 배치된다. 몰드 프레임(48)의 하부에는 구동용 인쇄회로기판(50)이 배치된다.
액정표시기 패널(40)의 배선과 구동용 인쇄회로기판(50)의 배선을 상호 연결하기 위하여, 도 2의 TCP(100)가 제공된다.
TCP(100)의 출력부 아웃 리드(24)들은 일측 단이 액정표시기 모듈의 하부 유리기판의 배선과 전도성 물질(52), 예를 들어, 에이씨에프(ACF:Automated Carrier Film)에 의하여 본딩되고, 타측 단은 반도체 칩(20)의 출력단자(20a)와 본딩된다.
TCP의 입력부 아웃 리드(22)들은 일측 단이 구동용 인쇄회로기판(50)의 배선과 본딩되고, 타측 단이 반도체 칩(20)의 입력 단자(20b)와 본딩된다.
본딩상태에서, 벤딩되는 부분에는 두 곳의 응력집중부가 생기고, 이 응력집중부의 베이스 필름(10)에는 그의 폭 방향을 따라 슬릿(32a, 32b)이 위치한다.
전단에서 설명한 TCP의 모든 변형 실시예는 도 3의 TCP에 적용가능하다. 그러므로, 솔더 레지스터와 출력부 측 아웃 리드(24)의 계면(36)에 집중되는 응력은 도 2의 제 1 아웃 리드(24d)의 제 2 부분(25)이나 제 2, 제 3 아웃 리드(24b, 24c)의 묶여진 부분(27)으로 분산되어 크랙의 발생이 방지된다.
한편, 현재의 실시예에서는 TCP가 슬릿을 갖는 경우에 대하여 설명하였지만, 슬릿을 갖지 않는 TCP에도 본 발명의 적용은 가능하다. 또한, 본 발명은 액정표시장치에 본원 발명의 TCP가 적용된 경우에 대하여 설명하고 도시하였지만, 여타의 평판 표시장치에도 적용이 가능함은 물론이다.
이상에서 설명한 바와 같이, 본 발명의 TCP는 입/출력부 아웃 리드들 중 외측 가장자리에 위치한 적어도 하나의 아웃 리드가 솔더 레지스트와 이들 아웃 리드들의 계면 부근에서 다른 부분에 비하여 넓은 폭을 갖도록 하므로써, 계면에서 아웃 리드에 크랙이 발생하는 것을 방지할 수 있다. 그 결과, TCP의 수명을 연장한다.
또한, 본 발명의 TCP를 액정표시장치에 적용하므로써, TCP의 아웃 리드 크랙에 기인한 액정표시장치의 불량을 실질적으로 감소시킬 수 있다.
여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 통상의 지식을 가진 자에 의하여 상기한 설명으로부터 변형과 변경이 가능할 것이다. 따라서, 이하 특허청구범위는 그러한 변형과 변경을 모두 포함하는 것으로 간주된다.

Claims (35)

  1. 제 1 표면과, 상기 제 1 표면에 대향하는 제 2 표면을 가지며, 절연성의 물질로 구성된 유연성의 제 1 필름;
    상기 제 1 필름의 상기 제 1 표면 위에 형성된 다수의 전도성 리드선들;
    상기 다수의 전도성 패턴 위에 올려지고, 상기 다수의 전도성 패턴과 전기적으로 연결되는 다수의 입출력 단자들을 갖는 반도체 칩; 및
    상기 다수의 전도성 리드선들의 상기 입력단과 상기 출력단이 양 단부로부터 소정 길이만큼 노출되도록 상기 전도성 리드선들을 덮는 절연성의 제 2 필름을 포함하고,
    상기 전도성 리드들 중 출력단의 적어도 일측 가장자리 부분에 위치한 적어도 하나의 선택된 리드선은, 상기 노출된 부분의 제 1 선택 위치부터 상기 제 2 필름과의 경계부를 지난 제 2 선택 위치까지, 상기 선택되지 않은 리드선의 제 1 폭보다 넓은 제 2 폭을 갖는 부분을 포함하는 것을 특징으로 하는 테이프 캐리어 패키지.
  2. 제 1 항에 있어서, 상기 제 2 필름은, 상기 전도성 리드들과 상기 제 1 필름을 부분적으로 노출하는 두 개의 슬릿을 추가로 포함하는 것을 특징으로 하는 테이프 캐리어 패키지.
  3. 제 2 항에 있어서, 상기 제 2 폭을 갖는 부분의 제 2 선택 위치는 적어도 상기 슬릿이 위치한 부분에 이르는 것을 특징으로 하는 테이프 캐리어 패키지.
  4. 제 2 항에 있어서, 상기 제 2 폭을 갖는 부분의 상기 제 2 선택 위치는 상기 반도체 칩의 출력단자에 이르는 것을 특징으로 하는 테이프 캐리어 패키지.
  5. 제 1 항에 있어서, 상기 선택된 리드선은 출력측 리드선으로서, 제일 외측에 배치된 두 개의 리드선 중 어느 하나인 것을 특징으로 하는 테이프 캐리어 패키지.
  6. 제 1 항에 있어서, 상기 제 2 폭을 갖는 부분은 상기 제 1 필름의 여유공간에 배치되는 것을 특징으로 하는 테이프 캐리어 패키지.
  7. 제 1 표면과, 상기 제 1 표면에 대향하는 제 2 표면을 가지며, 테이프 같은 절연성의 물질로 구성된 유연성의 제 1 필름;
    상기 제 1 필름의 상기 제 1 표면 위에 형성된 다수의 전도성 리드선들;
    상기 다수의 전도성 패턴 위에 올려지고, 상기 다수의 전도성 패턴과 전기적으로 연결되는 다수의 입출력 단자들을 갖는 반도체 칩; 및
    상기 다수의 전도성 리드선들의 상기 입력단과 상기 출력단이 양 단부로부터 소정 길이만큼 노출되도록 상기 전도성 리드선들을 덮는 절연성의 제 2 필름을 포함하고,
    상기 전도성 리드들 중 출력단의 적어도 일측 가장자리 부분에 위치한 적어도 세 개의 선택된 리드선은,
    상기 리드선의 노출된 부분의 제 1 선택 위치에서 상기 제 2 필름과의 경계부를 지난 제 2 선택 위치까지, 상기 선택되지 않은 리드선의 제 1 폭보다 넓은 제 2 폭을 갖는 부분을 포함하는 제 1 리드선; 및
    동일 신호를 입,출력하는 적어도 두 개의 리드선을 포함하며, 상기 두 개의 리드선은, 상기 두 개의 리드선의 노출된 부분의 제 3 선택 위치에서 상기 제 2 필름과의 경계부를 지난 제 4 선택 위치까지, 하나의 리드선으로 합쳐져서 상기 제 1 폭보다 넓은 제 3 폭을 갖는 부분을 포함하는 제 2 리드선으로 구성되는 것을 특징으로 하는 테이프 캐리어 패키지.
  8. 제 7 항에 있어서, 상기 제 1 필름의 제 2 표면의 소정 부분에 형성되어, 상기 전도성 리드들과 상기 제 1 필름을 부분적으로 노출하는 두 개의 슬릿을 추가로 포함하는 것을 특징으로 하는 테이프 캐리어 패키지.
  9. 제 8 항에 있어서, 상기 제 2 선택위치는 적어도 상기 슬릿이 위치한 부분에 이르는 것을 특징으로 하는 테이프 캐리어 패키지.
  10. 제 9 항에 있어서, 상기 제 4 선택 위치는 상기 슬릿 중 상기 반도체 칩에 근접한 곳에 위치한 슬릿이 위치한 부분에 적어도 이르는 것을 특징으로 하는 테이프 캐리어 패키지.
  11. 제 8 항에 있어서, 상기 제 2 선택 위치는 상기 반도체 칩의 출력단자에 이르는 것을 특징으로 하는 테이프 캐리어 패키지.
  12. 제 11 항에 있어서, 상기 제 4 선택 위치는 상기 슬릿 중 상기 반도체 칩에 근접한 곳에 위치한 슬릿이 위치한 부분에 적어도 이르는 것을 특징으로 하는 테이프 캐리어 패키지.
  13. 제 7 항에 있어서, 상기 선택된 제 1, 제 2 리드선은 출력측 리드선으로서, 일측 가장자리의 제일 외측에 배치된 세 개의 리드인 것을 특징으로 하는 테이프 캐리어 패키지.
  14. 제 7 항에 있어서, 상기 제 2 폭을 갖는 부분은 상기 제 1 필름의 여유공간에 배치되는 것을 특징으로 하는 테이프 캐리어 패키지.
  15. 제 7 항에 있어서, 상기 제 2폭은 상기 제 3 폭보다 넓은 것을 특징으로 하는 테이프 캐리어 패키지.
  16. 제 7 항에 있어서, 상기 제 1 선택 위치는 상기 제 3 선택 위치와 동일한 것을 특징으로 하는 테이프 캐리어 패키지.
  17. 제 7 항에 있어서, 상기 제 2 선택 위치는 상기 제 4 선택 위치와 동일한 것을 특징으로 하는 테이프 캐리어 패키지.
  18. 제 15 항 내지 제 17 항 중 어느 한 항에 있어서, 상기 제 4 선택 위치는 상기 반도체 칩의 출력단자인 것을 특징으로 하는 테이프 캐리어 패키지.
  19. 액정표시기 패널과 구동용 인쇄회로기판을 테이프 캐리어 패키지를 이용하여 서로 전기적으로 연결하는 액정표시기 모듈로서, 상기 테이프 캐리어 패키지는,
    제 1 표면과, 상기 제 1 표면에 대향하는 제 2 표면을 가지며, 테이프 같은 절연성의 물질로 구성된 유연성의 제 1 필름;
    상기 제 1 필름의 상기 제 1 표면 위에 형성된 다수의 전도성 리드선들;
    상기 다수의 전도성 패턴 위에 올려지고, 상기 다수의 전도성 패턴과 전기적으로 연결되는 다수의 입출력 단자들을 갖는 반도체 칩; 및
    상기 다수의 전도성 리드선들의 상기 입력단과 상기 출력단이 양 단부로부터 소정 길이만큼 노출되도록 상기 전도성 리드선들을 덮는 절연성의 제 2 필름을 포함하고,
    상기 전도성 리드들 중 출력단의 적어도 일측 가장자리 부분에 위치한 적어도 하나의 선택된 리드선은, 상기 노출된 부분의 제 1 선택 위치에서 상기 제 2 필름과의 경계부를 지난 제 2 선택 위치까지, 상기 선택되지 않은 리드선의 제 1 폭보다 넓은 제 2 폭을 갖는 부분을 포함하는 것을 특징으로 하는 액정표시기 모듈.
  20. 제 19 항에 있어서, 상기 제 1 필름의 제 2 표면의 소정 부분에 형성되어, 상기 전도성 리드들과 상기 제 1 필름을 부분적으로 노출하는 두 개의 슬릿을 추가로 포함하는 것을 특징으로 하는 액정표시기 모듈.
  21. 제 20 항에 있어서, 상기 제 2 선택위치는 적어도 상기 슬릿이 위치한 부분에 이르는 것을 특징으로 하는 액정표시기 모듈.
  22. 제 20 항에 있어서, 상기 제 2 선택 위치는 상기 반도체 칩의 출력단자에 이르는 것을 특징으로 하는 액정표시기 모듈.
  23. 제 19 항에 있어서, 상기 선택된 리드선은 출력측 리드선으로서, 제일 외측에 배치된 두 개의 리드선 중 어느 하나인 것을 특징으로 하는 액정표시기 모듈.
  24. 제 23 항에 있어서, 상기 제 2 폭을 갖는 부분은 상기 제 1 필름의 여유공간에 배치되는 것을 특징으로 하는 액정표시기 모듈.
  25. 액정표시기 패널과 구동용 인쇄회로기판을 테이프 캐리어 패키지를 이용하여 서로 전기적으로 연결하는 액정표시기 모듈로서, 상기 테이프 캐리어 패키지는,
    제 1 표면과, 상기 제 1 표면에 대향하는 제 2 표면을 가지며, 테이프 같은 절연성의 물질로 구성된 유연성의 제 1 필름;
    상기 제 1 필름의 상기 제 1 표면 위에 형성된 다수의 전도성 리드선들;
    상기 다수의 전도성 패턴 위에 올려지고, 상기 다수의 전도성 패턴과 전기적으로 연결되는 다수의 입출력 단자들을 갖는 반도체 칩; 및
    상기 다수의 전도성 리드선들의 상기 입력단과 상기 출력단이 양 단부로부터 소정 길이만큼 노출되도록 상기 전도성 리드선들을 덮는 절연성의 제 2 필름을 포함하고,
    상기 전도성 리드들 중 출력단의 적어도 일측 가장자리 부분에 위치한 적어도 세 개의 선택된 리드선은,
    상기 리드선의 노출된 부분의 제 1 선택 위치에서 상기 제 2 필름과의 경계부를 지난 제 2 선택 위치까지, 상기 선택되지 않은 리드선의 제 1 폭보다 넓은 제 2 폭을 갖는 부분을 포함하는 제 1 리드선; 및
    동일 신호를 입,출력하는 적어도 두 개의 리드선을 포함하며, 상기 두 개의 리드선은, 상기 두 개의 리드선의 노출된 부분의 제 3 선택 위치에서 상기 제 2 필름과의 경계부를 지난 제 4 선택 위치까지, 하나의 리드선으로 합쳐져서 상기 제 1 폭보다 넓은 제 3 폭을 갖는 부분을 포함하는 제 2 리드선으로 구성되는 것을 특징으로 하는 액정표시기 모듈.
  26. 제 25 항에 있어서, 상기 제 1 필름의 제 2 표면의 소정 부분에 형성되어, 상기 전도성 리드들과 상기 제 1 필름을 부분적으로 노출하는 두 개의 슬릿을 추가로 포함하는 것을 특징으로 하는 액정표시기 모듈.
  27. 제 26 항에 있어서, 상기 제 2 선택위치는 적어도 상기 슬릿이 위치한 부분에 이르는 것을 특징으로 하는 액정표시기 모듈.
  28. 제 27 항에 있어서, 상기 제 4 선택 위치는 상기 슬릿 중 상기 반도체 칩에 근접한 곳에 위치한 슬릿이 위치한 부분에 적어도 이르는 것을 특징으로 하는 액정표시기 모듈.
  29. 제 26 항에 있어서, 상기 제 2 선택 위치는 상기 반도체 칩의 출력단자에 이르는 것을 특징으로 하는 액정표시기 모듈.
  30. 제 25 항에 있어서, 상기 선택된 제 1, 제 2 리드선은 출력측 리드선으로서, 일측 가장자리의 제일 외측에 배치된 세 개의 리드인 것을 특징으로 하는 액정표시기 모듈.
  31. 제 25 항에 있어서, 상기 제 2 폭을 갖는 부분은 상기 제 1 필름의 여유공간에 배치되는 것을 특징으로 하는 액정표시기 모듈.
  32. 제 25 항에 있어서, 상기 제 2폭은 상기 제 3 폭보다 넓은 것을 특징으로 하는 액정표시기 모듈.
  33. 제 25 항에 있어서, 상기 제 1 선택 위치는 상기 제 3 선택 위치와 동일한 것을 특징으로 하는 액정표시기 모듈.
  34. 제 25 항에 있어서, 상기 제 2 선택 위치는 상기 제 4 선택 위치와 동일한 것을 특징으로 하는 액정표시기 모듈.
  35. 제 32 항 내지 제 34 항 중 어느 한 항에 있어서, 상기 제 4 선택 위치는 상기 반도체 칩의 출력단자에 이르는 것을 특징으로 하는 액정표시기 모듈.
KR1019980051418A 1998-11-27 1998-11-27 테이프 캐리어 패키지 및 이를 이용한 액정표시기모듈 KR100574278B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019980051418A KR100574278B1 (ko) 1998-11-27 1998-11-27 테이프 캐리어 패키지 및 이를 이용한 액정표시기모듈
JP11336167A JP2000195898A (ja) 1998-11-27 1999-11-26 テ―プキャリヤパッケ―ジおよびこれを用いた液晶表示器モジュ―ル
US09/450,377 US6559522B1 (en) 1998-11-27 1999-11-29 Tape carrier package and an LCD module using the same
TW088120824A TW497230B (en) 1998-11-27 1999-11-29 Tape carrier package and an LCD module using the same
US10/395,232 US6727577B2 (en) 1998-11-27 2003-03-25 Tape carrier package
US10/831,340 US6930384B2 (en) 1998-11-27 2004-04-26 Tape carrier package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980051418A KR100574278B1 (ko) 1998-11-27 1998-11-27 테이프 캐리어 패키지 및 이를 이용한 액정표시기모듈

Publications (2)

Publication Number Publication Date
KR20000034177A true KR20000034177A (ko) 2000-06-15
KR100574278B1 KR100574278B1 (ko) 2006-09-22

Family

ID=19560127

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980051418A KR100574278B1 (ko) 1998-11-27 1998-11-27 테이프 캐리어 패키지 및 이를 이용한 액정표시기모듈

Country Status (4)

Country Link
US (3) US6559522B1 (ko)
JP (1) JP2000195898A (ko)
KR (1) KR100574278B1 (ko)
TW (1) TW497230B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7435914B2 (en) 2005-08-12 2008-10-14 Samsung Electronics Co., Ltd. Tape substrate, tape package and flat panel display using same
US7804693B2 (en) 2004-07-22 2010-09-28 Samsung Techwin Co., Ltd. Printed circuit board having structure for relieving stress concentration, and semiconductor chip package equipped with the same

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237280A (ja) * 2000-02-22 2001-08-31 Nec Corp テープキャリア型半導体装置および可撓性フィルム接続基板
JP3908671B2 (ja) 2003-01-29 2007-04-25 松下電器産業株式会社 半導体装置およびそれを用いたディスプレイ装置
JP4257180B2 (ja) * 2003-09-30 2009-04-22 Ｎｅｃ液晶テクノロジー株式会社 両面表示型液晶表示装置
JP4019068B2 (ja) 2004-05-10 2007-12-05 日東電工株式会社 回路付サスペンション基板
KR100684793B1 (ko) * 2004-12-07 2007-02-20 삼성에스디아이 주식회사 릴상의 테이프 캐리어 패키지와 이를 적용한 플라즈마디스플레이 장치
DE102006024652B4 (de) * 2005-05-24 2012-11-08 Samsung Electronics Co., Ltd. Bauelement mit TAB-Packung und zugehöriges Herstellungsverfahren
KR100737590B1 (ko) * 2005-05-30 2007-07-10 엘지전자 주식회사 테이프 캐리어 패키지용 탭 테이프
JP4068628B2 (ja) * 2005-05-30 2008-03-26 松下電器産業株式会社 配線基板、半導体装置および表示モジュール
US7742142B2 (en) * 2005-08-09 2010-06-22 Chunghwa Picture Tubes, Ltd. Display and tape carrier package structure
US7767543B2 (en) * 2005-09-06 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a micro-electro-mechanical device with a folded substrate
JP5095460B2 (ja) * 2008-01-17 2012-12-12 シャープ株式会社 半導体装置および表示装置
KR102608434B1 (ko) * 2018-07-09 2023-12-04 삼성디스플레이 주식회사 표시 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3033227B2 (ja) * 1990-05-08 2000-04-17 セイコーエプソン株式会社 半導体装置
JP2989476B2 (ja) * 1994-06-23 1999-12-13 シャープ株式会社 Ｔｃｐ半導体装置
JPH0897252A (ja) * 1994-09-28 1996-04-12 Fuji Xerox Co Ltd フィルムキャリア
JP3256391B2 (ja) * 1994-11-28 2002-02-12 キヤノン株式会社 回路基板構造
US6089442A (en) * 1996-04-10 2000-07-18 Canon Kabushiki Kaisha Electrode connection method
JPH10116862A (ja) * 1996-10-11 1998-05-06 Texas Instr Japan Ltd テープキャリアパッケージ
JPH10294332A (ja) * 1997-04-18 1998-11-04 Nec Corp テープキャリアパッケージ
JP3487173B2 (ja) * 1997-05-26 2004-01-13 セイコーエプソン株式会社 Ｔａｂ用テープキャリア、集積回路装置及び電子機器
KR100476524B1 (ko) * 1997-12-31 2005-08-29 삼성전자주식회사 엘씨디모듈용테이프캐리어패키지
KR20000001013A (ko) * 1998-06-08 2000-01-15 윤종용 리드 온 칩 패키지
JP2000077563A (ja) * 1998-08-31 2000-03-14 Sharp Corp 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7804693B2 (en) 2004-07-22 2010-09-28 Samsung Techwin Co., Ltd. Printed circuit board having structure for relieving stress concentration, and semiconductor chip package equipped with the same
US7435914B2 (en) 2005-08-12 2008-10-14 Samsung Electronics Co., Ltd. Tape substrate, tape package and flat panel display using same

Also Published As

Publication number Publication date
KR100574278B1 (ko) 2006-09-22
US20040262736A1 (en) 2004-12-30
US20030183918A1 (en) 2003-10-02
US6727577B2 (en) 2004-04-27
US6559522B1 (en) 2003-05-06
TW497230B (en) 2002-08-01
JP2000195898A (ja) 2000-07-14
US6930384B2 (en) 2005-08-16

Similar Documents

Publication Publication Date Title
KR100321883B1 (ko) 반도체소자의실장구조및실장방법과,액정표시장치
US20080143948A1 (en) Method of mounting flexible circuit boards, and display device
KR100574278B1 (ko) 테이프 캐리어 패키지 및 이를 이용한 액정표시기모듈
JP4641141B2 (ja) 半導体装置、ｔｃｐ型半導体装置、ｔｃｐ用テープキャリア、プリント配線基板
KR20060123941A (ko) 테이프 캐리어 패키지용 탭 테이프
JP4485708B2 (ja) 液晶表示装置用周辺回路基板及びそれを備えた液晶表示装置
US6191471B1 (en) Tape carrier package with two regions having leds that connect upon folding
JP3580207B2 (ja) 表示装置
KR20080049918A (ko) 액정 표시 장치
KR19980058484A (ko) 액정표시모듈
KR100320309B1 (ko) 액정패널 드라이버 집적회로 패키지 및 액정패널 모듈
KR100196119B1 (ko) 반도체장치 및 그 제조방법 및 전자 장치
EP2128685A1 (en) Liquid crystal display apparatus and method for manufacturing liquid crystal display apparatus
US20060027396A1 (en) Hot bar soldering method for soldering two circuit boards together
KR100867502B1 (ko) 액정 모듈
KR100386537B1 (ko) 저비용 테이프캐리어패키지 및 그를 이용한 액정모듈
KR100560977B1 (ko) 칩 직접 실장형 액정 표시 장치
KR100589459B1 (ko) 테이프 캐리어 패키지 및 그 제조 방법_
KR20010045248A (ko) 다층 배선을 갖는 칩 온 플랙시블 서킷 및 이를 적용한액정표시모듈
KR100499152B1 (ko) 테이프 캐리어 패키지 구조
KR19990006197A (ko) 액정표시모듈의 입력 리드 배열방법
JP3226240B2 (ja) フイルムキャリアｌｓｉ
JP3228619B2 (ja) 表示装置
JPH08254708A (ja) テープキャリアパッケージの製造方法
KR980010544A (ko) 탭 아이시 솔더링

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee