KR20000027466A - 양방향 통신 장치 - Google Patents

양방향 통신 장치 Download PDF

Info

Publication number
KR20000027466A
KR20000027466A KR1019980045404A KR19980045404A KR20000027466A KR 20000027466 A KR20000027466 A KR 20000027466A KR 1019980045404 A KR1019980045404 A KR 1019980045404A KR 19980045404 A KR19980045404 A KR 19980045404A KR 20000027466 A KR20000027466 A KR 20000027466A
Authority
KR
South Korea
Prior art keywords
output
voltage
transmission line
clock
flip
Prior art date
Application number
KR1019980045404A
Other languages
English (en)
Inventor
민경무
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019980045404A priority Critical patent/KR20000027466A/ko
Publication of KR20000027466A publication Critical patent/KR20000027466A/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/02Details
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10Distribution of clock signals, e.g. skew

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)
  • Bidirectional Digital Transmission (AREA)

Abstract

본 발명은 양방향 통신 장치에 관한 것으로, 종래 기술에 있어서 마스터의 제어에 의해 하나의 전송라인을 통해 단방향으로 데이터를 송수신하여 고속 데이터 전송이 매우 어렵고, 또한, 양방향 전송을 하고자 하는 경우 제조 비용이 상승하는 문제점이 있었다. 따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 전송라인에 클럭을 공급하는 클럭 발생기와; 상기 전송라인을 통해 상기 클럭 발생기의 출력클럭을 이용하여 데이터를 송수신하는 제1,제2 송수신기와; 상기 전송라인의 상태를 알수 있는 저항으로 구성한 장치를 제공하여 인가되는 클럭펄스를 이용하여 입력 데이터를 소정전압으로 전송라인에 인가한 후, 소정시간 경과후 상기 전송라인의 전압을 검출하여 이를 상기 소정전압과 비교하여 출력데이터를 출력함으로써, 하나의 전송라인을 통해 양방향으로 데이터를 송수신하여 고속 데이터 전송이 용이한 효과가 있다.

Description

양방향 통신 장치
본 발명은 양방향 통신 장치에 관한 것으로, 특히 입력데이터를 소정전압으로 전송라인에 인가하고 소정시간 경과후 상기 전송라인의 전압레벨에 따라 데이터를 출력하여 양방향 통신이 가능하도록 한 양방향 통신 장치에 관한 것이다.
도 1은 종래 단방향 통신 장치의 구성을 보인 블록도로서, 이에 도시된 바와 같이 하나의 전송라인(1)을 통해 데이터의 송수신을 제어하는 마스터(10)와; 상기 마스터(10)의 제어에 따라 데이터를 송수신하는 슬레이브(20)로 구성되며, 이와 같이 구성된 종래 기술에 대한 동작과정을 첨부한 도 2의 동작 흐름도를 참조하여 상세히 설명한다.
우선, 마스터(10)는 쓰기 상태이고 슬레이브(20)는 읽기 상태에서 하나의 전송라인(1)을 통해 상기 마스터(10)에서 상기 슬레이브(20)에 쓰고자 하는 데이터를 송신하고자 하는 경우, 상기 마스터(10)는 전송라인(1)을 통해 슬레이브(20)에 쓰기 명령을 전달한 후, 상기 마스터(10)는 쓰고자 하는 데이터를 전송라인(1)을 통해 상기 슬레이브(20)에 쓰고 동작을 종료하게 된다.
반면에, 상기 마스터(10)가 데이터를 읽고자 하는 경우, 상기 마스터(10)는 슬레이브(20)에 읽기 명령을 전달한 후, 상기 마스터(10)는 읽기상태로 상기 슬레이브(20)는 쓰기 상태로 전환하게 된다.
그리고, 상기 슬레이브(20)는 상기 전송라인(1)을 통해 상기 마스터(10)에 데이터를 쓰고, 다시 상기 마스터(10)는 쓰기 상태로 상기 슬레이브(20)는 읽기 상태로 전환된 후 동작을 종료하게 된다.
상기와 같이 종래 기술에 있어서 마스터의 제어에 의해 하나의 전송라인을 통해 단방향으로 데이터를 송수신하여 고속 데이터 전송이 매우 어렵고, 또한, 양방향 전송을 하고자 하는 경우 제조 비용이 상승하는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 입력데이터를 소정전압으로 전송라인에 인가하고 소정시간 경과후 상기 전송라인의 전압레벨에 따라 데이터를 출력하여 양방향 통신이 가능하도록 한 양방향 통신 장치를 제공함에 그 목적이 있다.
도 1은 종래 단방향 통신 장치의 구성을 보인 블록도.
도 2는 도 1의 동작 흐름도.
도 3은 본 발명 양방향 통신 장치의 구성을 보인 블록도.
도 4는 도 3에서 클럭 발생기의 회로도.
도 5는 도 3에서 제1,제2 송수신기의 회로도.
도 6은 도 4의 클럭 발생기의 출력 파형도.
도 7은 도 5의 제1,제2 송수신기의 출력 파형도.
***도면의 주요 부분에 대한 부호의 설명***
1 : 전송라인 100 : 클럭 발생기
101 : 발진기 110,130 : 송수신기
102,111,113 : 버퍼 112,118,119 : 플립플롭
114,116 : 전압원 115,117 : 비교기
120 : 논리부
상기와 같은 목적을 달성하기 위한 본 발명 양방향 통신 장치의 구성은 전송라인에 클럭을 공급하는 클럭 발생기와; 상기 전송라인을 통해 상기 클럭 발생기의 출력클럭을 이용하여 데이터를 송수신하는 제1,제2 송수신기와; 상기 전송라인의 상태를 알수 있는 저항으로 구성하여 된 것을 특징으로 한다.
상기 제1,제2 송수신기의 구성은 전송라인의 클럭신호를 입력받아 이를 버퍼링하여 출력하는 제1 버퍼와; 클럭단으로 인가되는 상기 제1 버퍼의 출력신호에 의해 입력단의 데이터를 입력받아 출력단으로 출력하는 제1 플립플롭과; 상기 제1 플립플롭의 출력신호를 입력받아 버퍼링하여 상기 전송라인으로 출력하는 제2 버퍼와; 비반전단자로 상기 전송라인의 전압을 입력받고, 반전단자로 제1 전압원의 전압을 입력받아 두 전압레벨을 비교하여 출력하는 제1 비교기와; 비반전단자로 상기 전송라인의 전압을 입력받고, 반전단자로 제2 전압원의 전압을 입력받아 두 전압레벨을 비교하여 출력하는 제2 비교기와; 반전클럭단으로 인가되는 상기 제1 버퍼의 출력신호에 의해 입력단의 상기 제1 비교기의 출력전압을 입력받아 출력단으로 출력하는 제2 플립플롭과; 반전클럭단으로 인가되는 상기 제1 버퍼의 출력신호에 의해 입력단의 상기 제2 비교기의 출력전압을 입력받아 출력단으로 출력하는 제3 플립플롭과; 상기 제1,제2,제3 플립플롭의 출력신호를 입력받아 이를 논리연산하여 출력하는 논리부로 구성하여 된 것을 특징으로 한다.
상기 클럭 발생기의 구성은 클럭을 발생하는 발진기와; 상기 발진기의 출력클럭을 버퍼링하여 출력하는 버퍼로 구성하여 된 것을 특징으로 한다.
이하, 본 발명에 따른 일실시예에 대한 동작과 작용효과를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 3은 본 발명 양방향 통신 장치의 구성을 보인 블록도로서, 이에 도시한 바와 같이 전송라인(1)에 클럭을 공급하는 클럭 발생기(100)와; 상기 전송라인(1)을 통해 상기 클럭 발생기(100)의 출력클럭을 이용하여 데이터를 송수신하는 제1,제2 송수신기(110)(130)와; 상기 전송라인(1)의 상태를 알수 있는 저항(R)으로 구성하며, 상기 클럭 발생기(100)의 구성은 도 4에 도시한 바와 같이 클럭을 발생하는 발진기(101)와; 상기 발진기(101)의 출력클럭을 버퍼링하여 출력하는 버퍼(102)로 구성한다.
상기 제1,제2 송수신기(110)(130)의 구성은 도 5에 도시한 바와 같이 전송라인(1)을 통해 상기 클럭 발생기(100)의 클럭신호를 입력받아 이를 버퍼링하여 출력하는 제1 버퍼(111)와; 클럭단으로 인가되는 상기 제1 버퍼(111)의 출력신호에 의해 입력단의 데이터를 입력받아 출력단으로 출력하는 제1 플립플롭(112)과; 상기 제1 플립플롭(112)의 출력신호(Q1)를 입력받아 버퍼링하여 상기 전송라인(1)으로 출력하는 제2 버퍼(113)와; 비반전단자(+)로 상기 전송라인(1)의 전압을 입력받고, 반전단자(-)로 제1 전압원(114)의 전압(V2)을 입력받아 두 전압레벨을 비교하여 출력하는 제1 비교기(115)와; 비반전단자(+)로 상기 전송라인(1)의 전압을 입력받고, 반전단자(-)로 제2 전압원(116)의 전압(V1)을 입력받아 두 전압레벨을 비교하여 출력하는 제2 비교기(117)와; 반전클럭단으로 인가되는 상기 제1 버퍼(111)의 출력신호에 의해 입력단의 상기 제1 비교기(115)의 출력전압을 입력받아 출력단으로 출력하는 제2 플립플롭(118)과; 반전클럭단으로 인가되는 상기 제1 버퍼(111)의 출력신호에 의해 입력단의 상기 제2 비교기(117)의 출력전압을 입력받아 출력단으로 출력하는 제3 플립플롭(119)과; 상기 제1,제2,제3 플립플롭(112)(118)(119)의 출력신호(Q1)(Q2)(Q3)를 입력받아 이를 논리연산하여 출력하는 논리부(120)로 구성하며, 이와 같이 구성한 본 발명에 따른 동작과정을 첨부한 도 6 및 도 7을 참조하여 상세히 설명한다.
우선, 클럭 발생기(100)는 발진기(101)에서 원하는 주기의 클럭을 발생하게 되면, 이를 원하는 전압레벨로 버퍼(102)에서 버퍼링하여 전송라인(1)으로 도 6과 같이 출력한다.
그리고, 상기 클럭의 상승 에지를 감지한 제1,제2 송수신기(110)(130)는 클럭의 하강 에지를 검출하여 입력 데이터(IN)에 따라 각각 소정레벨 전압(VA)으로 상기 전송라인(1)에 인가한다. 즉, 버퍼(111)를 통해 소정시간 지연된 클럭신호를 인가받은 제1 플립플롭(112)은 입력데이터(IN)를 출력하고 이에 제2 버퍼(113)는 이를 버퍼링하여 상기 전송라인(1)으로 출력한다.
여기서, 상기 제1,제2 송수신기(110)(130)의 입력데이터(IN)가 모두 고전위로 인가된 경우, 두배의 소정레벨 전압(VA)이 상기 전송라인(1)에 인가되어 상기 전송라인(1)의 전압은 도 8의 구간 (가)와 같고, 상기 제1,제2 송수신기(110)(130)중 하나의 입력데이터(IN)가 고전위인 경우, 상기 전송라인(1)의 전압은 도 8의 구간 (나)와 같고, 또한, 상기 제1,제2 송수신기(110)(130)의 입력데이터(IN)가 저전위인 경우, 상기 전송라인(1)의 전압은 도 8의 구간 (다)와 같다.
그리고, 제1,제2 비교기(115)(117)는 각각의 제1,제2 전압원(114)(116)의 전압(V2)(V1)과 상기 전송라인(1)의 전압을 비교하여 상기 전송라인(1)의 전압레벨을 검출하여 출력한다.
따라서, 상기 전송라인(1)의 전압을 각각 비반전단자(+)로 입력받은 상기 제1 비교기(115)는 각각 반전단자(-)로 인가되는 상기 전압원(114)의 전압(V2)과 비교하여 상기 전송라인(1)의 전압이 상기 전압(V2)보다 높은 경우 고전위를 출력하고, 낮은 경우 저전위를 출력한다.
또한, 상기 제2 비교부(117)는 상기 전압원(116)의 전압(V1)보다 상기 전송라인(1)의 전압이 높은 경우 고전위를 출력하고, 낮은 경우 저전위를 출력한다.
그러므로, 입력단으로 각각 상기 제1,제2 비교기(115)(117)의 출력신호를 입력받은 제2,제3 플립플롭(118)(119)은 반전클럭단으로 상기 버퍼(111)에서 소정시간 지연된 클럭신호를 입력받아 이에 따라 상기 1,제2 비교기(115)(117)의 출력신호를 논리부(120)로 출력한다.
그리고, 상기 제2,제3 플립플롭(118)(119)의 출력신호(Q2)(Q3)를 입력받은 상기 논리부(120)는 이를 상기 제1 플립플롭(112)의 출력신호(Q1)와 논리연산하여 출력데이터(OUT)를 출력한다.
여기서, 상기 제1 플립플롭(112)의 출력신호(Q1)가 저전위이면, 상기 제3 플립플롭(119)의 출력신호(Q3)가 저전위이면 상기 논리부(120)는 저전위를 출력하고, 상기 제3 플립플롭(119)의 출력신호(Q3)가 고전위이면 상기 논리부(120)는 고전위를 출력한다.
또한, 상기 제1 플립플롭(112)의 출력신호(Q1)가 고전위이면, 상기 제2 플립플롭(118)의 출력신호(Q2)가 저전위이면 상기 논리부(120)는 저전위를 출력하고, 상기 제2 플립플롭(118)의 출력신호(Q2)가 고전위이면 상기 논리부(120)는 고전위를 출력한다.
상기에서 상세히 설명한 바와 같이, 본 발명은 인가되는 클럭펄스를 이용하여 입력 데이터를 소정전압으로 전송라인에 인가한 후, 소정시간 경과후 상기 전송라인의 전압을 검출하여 이를 상기 소정전압과 비교하여 출력데이터를 출력함으로써, 하나의 전송라인을 통해 양방향으로 데이터를 송수신하여 고속 데이터 전송이 용이한 효과가 있다.

Claims (4)

  1. 전송라인에 클럭을 공급하는 클럭 발생기와; 상기 전송라인을 통해 상기 클럭 발생기의 출력클럭을 이용하여 데이터를 송수신하는 제1,제2 송수신기와; 상기 전송라인의 상태를 알수 있는 저항으로 구성하여 된 것을 특징으로 하는 양방향 통신 장치.
  2. 제1항에 있어서, 상기 제1,제2 송수신기는 전송라인의 클럭신호를 입력받아 이를 버퍼링하여 출력하는 제1 버퍼와; 클럭단으로 인가되는 상기 제1 버퍼의 출력신호에 의해 입력단의 데이터를 입력받아 출력단으로 출력하는 제1 플립플롭과; 상기 제1 플립플롭의 출력신호를 입력받아 버퍼링하여 상기 전송라인으로 출력하는 제2 버퍼와; 비반전단자로 상기 전송라인의 전압을 입력받고, 반전단자로 제1 전압원의 전압을 입력받아 두 전압레벨을 비교하여 출력하는 제1 비교기와; 비반전단자로 상기 전송라인의 전압을 입력받고, 반전단자로 제2 전압원의 전압을 입력받아 두 전압레벨을 비교하여 출력하는 제2 비교기와; 반전클럭단으로 인가되는 상기 제1 버퍼의 출력신호에 의해 입력단의 상기 제1 비교기의 출력전압을 입력받아 출력단으로 출력하는 제2 플립플롭과; 반전클럭단으로 인가되는 상기 제1 버퍼의 출력신호에 의해 입력단의 상기 제2 비교기의 출력전압을 입력받아 출력단으로 출력하는 제3 플립플롭과; 상기 제1,제2,제3 플립플롭의 출력신호를 입력받아 이를 논리연산하여 출력하는 논리부로 구성하여 된 것을 특징으로 하는 양방향 통신 장치.
  3. 제1항에 있어서, 상기 클럭 발생기는 클럭을 발생하는 발진기와; 상기 발진기의 출력클럭을 버퍼링하여 출력하는 버퍼로 구성하여 된 것을 특징으로 하는 양방향 통신 장치.
  4. 제2항에 있어서, 상기 논리부는 제1 플립플롭의 출력신호가 저전위이면, 제3 플립플롭의 출력신호에 따라 출력데이터를 출력하고, 상기 제1 플립플롭의 출력신호가 고전위이면, 제2 플립플롭의 출력신호에 따라 출력데이터를 출력하도록 한 것을 특징으로 하는 양방향 통신 장치.
KR1019980045404A 1998-10-28 1998-10-28 양방향 통신 장치 KR20000027466A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980045404A KR20000027466A (ko) 1998-10-28 1998-10-28 양방향 통신 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980045404A KR20000027466A (ko) 1998-10-28 1998-10-28 양방향 통신 장치

Publications (1)

Publication Number Publication Date
KR20000027466A true KR20000027466A (ko) 2000-05-15

Family

ID=19555800

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980045404A KR20000027466A (ko) 1998-10-28 1998-10-28 양방향 통신 장치

Country Status (1)

Country Link
KR (1) KR20000027466A (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5048061A (en) * 1988-08-31 1991-09-10 Bull S.A. Method for transmitting information over a bidirectional link, and apparatus for performing the method
JPH07264250A (ja) * 1994-03-17 1995-10-13 Nissan Motor Co Ltd シリアルデータ伝送装置
US5612681A (en) * 1993-07-21 1997-03-18 Brother Kogyo Kabushiki Kaisha And Xing Inc. Data transmission system having dedicated clock channel
JPH10135994A (ja) * 1996-10-30 1998-05-22 Oki Electric Ind Co Ltd 伝送装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5048061A (en) * 1988-08-31 1991-09-10 Bull S.A. Method for transmitting information over a bidirectional link, and apparatus for performing the method
US5612681A (en) * 1993-07-21 1997-03-18 Brother Kogyo Kabushiki Kaisha And Xing Inc. Data transmission system having dedicated clock channel
JPH07264250A (ja) * 1994-03-17 1995-10-13 Nissan Motor Co Ltd シリアルデータ伝送装置
JPH10135994A (ja) * 1996-10-30 1998-05-22 Oki Electric Ind Co Ltd 伝送装置

Similar Documents

Publication Publication Date Title
US4756006A (en) Bus transceiver
KR20180045253A (ko) 임피던스 교정 회로 및 이를 포함하는 반도체 메모리 장치
CN109800192B (zh) 电子设备、fpga芯片及其接口电路
US20170045564A1 (en) Test apparatus
KR100423902B1 (ko) 크로스오버 전압을 조절할 수 있는 유니버셜 시리얼 버스저속 트랜시버
JP2009522902A (ja) シリアルデータ通信システムおよび方法
KR0138327B1 (ko) 데이타 전송장치
KR20000027466A (ko) 양방향 통신 장치
KR101299387B1 (ko) Pll 없이 직렬 클록을 생성하는 방법 및 장치
US20150316590A1 (en) Low electromagnetic interference voltage measurement system
JP2022546947A (ja) 同期式にシリアルデータ伝送するための装置及び方法
CN100378702C (zh) 带有定时接口的***
JPH0669911A (ja) データ伝送回路
JP3344564B2 (ja) 双方向シリアルバスリピータ
KR20150040540A (ko) 반도체 장치 및 이를 포함하는 반도체 시스템
CN112765065B (zh) 主从***及其数据传输方法
KR100917391B1 (ko) 시리얼 통신에서 수신되는 신호의 주파수를 판단하는 장치
CN107766278B (zh) 一种兼容直流/交流耦合的高速串行接口接收机前端电路
KR930007593Y1 (ko) 장치간 데이타 입출력 인터페이스 회로
KR100285195B1 (ko) 컴퓨터의 전원공급장치
KR100222041B1 (ko) 신호 처리 장치
KR100280433B1 (ko) 플레이백 장치
JP3716562B2 (ja) バスブリッジ回路及びバスブリッジ回路を用いた情報処理システム
KR100652006B1 (ko) 논리 회로
JP2735366B2 (ja) データ送受信装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application