JPH0669911A - データ伝送回路 - Google Patents
データ伝送回路Info
- Publication number
- JPH0669911A JPH0669911A JP22235192A JP22235192A JPH0669911A JP H0669911 A JPH0669911 A JP H0669911A JP 22235192 A JP22235192 A JP 22235192A JP 22235192 A JP22235192 A JP 22235192A JP H0669911 A JPH0669911 A JP H0669911A
- Authority
- JP
- Japan
- Prior art keywords
- slave
- master
- data
- signal
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bidirectional Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】 簡単な構成で全2重通信を可能とする。
【構成】 マスタ1の伝送制御回路11からトランジス
タ13A,13Bおよびトランス14などを介して、デ
ータを直流電圧Vccに重畳し電圧信号としてスレーブ
2に伝送する一方、スレーブ2の伝送制御回路21から
のデータはトランジスタ23を経てマスタ1へ電流信号
として伝送することにより、マスタ1ではこれを電流検
出回路15を介して受信できるようにし、2線式で全2
重通信を可能とする。
タ13A,13Bおよびトランス14などを介して、デ
ータを直流電圧Vccに重畳し電圧信号としてスレーブ
2に伝送する一方、スレーブ2の伝送制御回路21から
のデータはトランジスタ23を経てマスタ1へ電流信号
として伝送することにより、マスタ1ではこれを電流検
出回路15を介して受信できるようにし、2線式で全2
重通信を可能とする。
Description
【0001】
【産業上の利用分野】この発明は、FA(Factor
y Automation)で代表される産業分野のよ
うに、専ら不平衡伝送路を介してデータ伝送を行なう場
合に用いて好適なデータ伝送回路に関する。
y Automation)で代表される産業分野のよ
うに、専ら不平衡伝送路を介してデータ伝送を行なう場
合に用いて好適なデータ伝送回路に関する。
【0002】
【従来の技術】図8はこの種の伝送方式の一例を示す概
要図で、1は伝送制御回路11,コンパレータ12およ
びトランジスタ(Tr)13などからなる主装置(以
下、マスタともいう)、2は伝送制御回路21,コンパ
レータ22およびトランジスタ(Tr)23などからな
る従装置(以下、スレーブともいう)、L1,L2は回
線である。すなわち、マスタ1からスレーブ2へデータ
を伝送するときはスレーブ2のトランジスタ23をオフ
とし、マスタ1の送信信号TxDによるトランジスタ1
3のドライブと、抵抗Rによる電圧降下とによって回線
L1,L2間の電位差を変化させてデータを伝送する。
一方、スレーブ2からマスタ1へデータを伝送するとき
はマスタ1のトランジスタ13はオフとし、スレーブ2
の送信信号TxDによるトランジスタ23のドライブ
と、抵抗Rによる電圧降下とによって回線L1,L2間
の電位差を変化させてデータを伝送する。つまり、マス
タ→スレーブまたはスレーブ→マスタの伝送を時分割に
実施する、いわゆる半2重の伝送を行なっている。
要図で、1は伝送制御回路11,コンパレータ12およ
びトランジスタ(Tr)13などからなる主装置(以
下、マスタともいう)、2は伝送制御回路21,コンパ
レータ22およびトランジスタ(Tr)23などからな
る従装置(以下、スレーブともいう)、L1,L2は回
線である。すなわち、マスタ1からスレーブ2へデータ
を伝送するときはスレーブ2のトランジスタ23をオフ
とし、マスタ1の送信信号TxDによるトランジスタ1
3のドライブと、抵抗Rによる電圧降下とによって回線
L1,L2間の電位差を変化させてデータを伝送する。
一方、スレーブ2からマスタ1へデータを伝送するとき
はマスタ1のトランジスタ13はオフとし、スレーブ2
の送信信号TxDによるトランジスタ23のドライブ
と、抵抗Rによる電圧降下とによって回線L1,L2間
の電位差を変化させてデータを伝送する。つまり、マス
タ→スレーブまたはスレーブ→マスタの伝送を時分割に
実施する、いわゆる半2重の伝送を行なっている。
【0003】また、図9のようなクロック同期式(半2
重方式)も知られている。これは、データ送受信のタイ
ミングをクロック信号によって決定する、すなわち、マ
スタ1からスレーブ2へは図10(イ)に示すようなク
ロック信号(デューティは50%)を送信し、マスタ1
ではスレーブ2から送られて来るデータを図10(ロ)
のように、データの中央であるt1〜t8の各タイミン
グで受信することにより、図8のような調歩同期式より
も伝送速度を速めるようにしたものである。なお、図9
のDRはドライバ、REはレシーバである。ところが、
クロック同期式は図9からも明らかなように、データ伝
送路の他にクロック信号線L3を必要とするため、伝送
線路が1本増えてコスト高になるという問題がある。な
お、このクロック同期式についてはRZ信号(Retu
rnto Zero)やマンチェスターコードのよう
に、クロック信号にデータを重畳させて伝送することに
より伝送線路を増加させないようにすることもできる
が、このようにすると受信側のデコード回路が複雑にな
るという新たな問題が生じる。
重方式)も知られている。これは、データ送受信のタイ
ミングをクロック信号によって決定する、すなわち、マ
スタ1からスレーブ2へは図10(イ)に示すようなク
ロック信号(デューティは50%)を送信し、マスタ1
ではスレーブ2から送られて来るデータを図10(ロ)
のように、データの中央であるt1〜t8の各タイミン
グで受信することにより、図8のような調歩同期式より
も伝送速度を速めるようにしたものである。なお、図9
のDRはドライバ、REはレシーバである。ところが、
クロック同期式は図9からも明らかなように、データ伝
送路の他にクロック信号線L3を必要とするため、伝送
線路が1本増えてコスト高になるという問題がある。な
お、このクロック同期式についてはRZ信号(Retu
rnto Zero)やマンチェスターコードのよう
に、クロック信号にデータを重畳させて伝送することに
より伝送線路を増加させないようにすることもできる
が、このようにすると受信側のデコード回路が複雑にな
るという新たな問題が生じる。
【0004】
【発明が解決しようとする課題】つまり、図9のような
方式では全2重通信ができず、しかも伝送速度が遅くな
るという問題があり、また、図10のような方式では伝
送速度は改善されるが全2重通信ができないという問題
を有していることになる。したがって、この発明の課題
は比較的簡単な構成で全2重通信を可能とすることにあ
る。
方式では全2重通信ができず、しかも伝送速度が遅くな
るという問題があり、また、図10のような方式では伝
送速度は改善されるが全2重通信ができないという問題
を有していることになる。したがって、この発明の課題
は比較的簡単な構成で全2重通信を可能とすることにあ
る。
【0005】
【課題を解決するための手段】このような課題を解決す
るため、この発明では、マスタとスレーブとの間でデー
タの双方向通信を行なうデータ伝送回路において、マス
タからスレーブへデータを伝送するときは、直流電圧に
伝送すべきデータを重畳して電圧信号により伝送を行な
う一方、スレーブからマスタへデータを伝送するとき
は、回線間に常に存在する電位差から定電流回路を介し
て電流を引き込み電流信号として伝送することにより、
2線式で全2重通信を可能にしたことを特徴としてい
る。この発明では、前記マスタからスレーブへの伝送デ
ータの各ビットには立ち上がりおよび立ち下がりエッジ
を持たせるとともに、その立ち上がりのタイミングを互
いに異ならせて論理「1」,「0」を対応付けることに
より、クロック信号にデータを重畳してスレーブへ供給
する一方、スレーブからマスタへのデータは前記クロッ
ク信号に同期させて伝送することができ、さらには、ク
ロック信号を伝送するためのクロック信号線を付加し、
クロック同期式で通信することもできる。
るため、この発明では、マスタとスレーブとの間でデー
タの双方向通信を行なうデータ伝送回路において、マス
タからスレーブへデータを伝送するときは、直流電圧に
伝送すべきデータを重畳して電圧信号により伝送を行な
う一方、スレーブからマスタへデータを伝送するとき
は、回線間に常に存在する電位差から定電流回路を介し
て電流を引き込み電流信号として伝送することにより、
2線式で全2重通信を可能にしたことを特徴としてい
る。この発明では、前記マスタからスレーブへの伝送デ
ータの各ビットには立ち上がりおよび立ち下がりエッジ
を持たせるとともに、その立ち上がりのタイミングを互
いに異ならせて論理「1」,「0」を対応付けることに
より、クロック信号にデータを重畳してスレーブへ供給
する一方、スレーブからマスタへのデータは前記クロッ
ク信号に同期させて伝送することができ、さらには、ク
ロック信号を伝送するためのクロック信号線を付加し、
クロック同期式で通信することもできる。
【0006】
【作用】マスタからスレーブへは電圧信号で、またスレ
ーブからマスタへは電流信号によりそれぞれデータを伝
送することにより、2線式で全2重通信を行なうことが
できるようにする。また、データに重畳してクロックも
送信するか、クロック信号線を別途設けることにより、
より高速なクロック同期式のデータ伝送を可能にする。
ーブからマスタへは電流信号によりそれぞれデータを伝
送することにより、2線式で全2重通信を行なうことが
できるようにする。また、データに重畳してクロックも
送信するか、クロック信号線を別途設けることにより、
より高速なクロック同期式のデータ伝送を可能にする。
【0007】
【実施例】図1はこの発明の実施例を示す回路図であ
る。同図において、マスタ1は伝送制御回路11、トラ
ンジスタ(Tr)13A,13B、トランス14および
電流検出回路15、インバータIN等から構成され、ス
レーブ2は伝送制御回路21、コンパレータ22および
トランジスタ(Tr)23などから構成されている。な
お、マスタ1の電流検出回路15は、増幅器AMPおよ
びコンパレータCMP等から構成される。また、トラン
ス14のインダクタンスは、マスタ→スレーブの伝送デ
ータ帯域に応じて適宜に選択し、トランス14の2次側
のL,Cは伝送データ信号を重畳させるためのものであ
る。
る。同図において、マスタ1は伝送制御回路11、トラ
ンジスタ(Tr)13A,13B、トランス14および
電流検出回路15、インバータIN等から構成され、ス
レーブ2は伝送制御回路21、コンパレータ22および
トランジスタ(Tr)23などから構成されている。な
お、マスタ1の電流検出回路15は、増幅器AMPおよ
びコンパレータCMP等から構成される。また、トラン
ス14のインダクタンスは、マスタ→スレーブの伝送デ
ータ帯域に応じて適宜に選択し、トランス14の2次側
のL,Cは伝送データ信号を重畳させるためのものであ
る。
【0008】このような構成において、マスタ1の伝送
制御回路11から図2(イ)に示すような送信信号Tx
Dが出力されると、この信号はトランジスタ13A,イ
ンバータINおよびトランジスタ13Bを経てトランス
14を駆動し、その出力側には直流電源の電圧Vccに
送信信号が重畳された形で出力され、電圧信号としてス
レーブ2側に与えられる。スレーブ2はこの電圧信号を
コンパレータ22により受信し、伝送制御回路21にお
いて図2(ハ)のようなロジック信号(受信信号Rx
D)に変換する。このとき、コンパレータ22の参照電
圧refは図2(ロ)に示すように、伝送信号のピーク
値vpと電源電圧Vccとの中間値であるvsに選ばれ
る。
制御回路11から図2(イ)に示すような送信信号Tx
Dが出力されると、この信号はトランジスタ13A,イ
ンバータINおよびトランジスタ13Bを経てトランス
14を駆動し、その出力側には直流電源の電圧Vccに
送信信号が重畳された形で出力され、電圧信号としてス
レーブ2側に与えられる。スレーブ2はこの電圧信号を
コンパレータ22により受信し、伝送制御回路21にお
いて図2(ハ)のようなロジック信号(受信信号Rx
D)に変換する。このとき、コンパレータ22の参照電
圧refは図2(ロ)に示すように、伝送信号のピーク
値vpと電源電圧Vccとの中間値であるvsに選ばれ
る。
【0009】一方、スレーブ21から図3(イ)に示す
ような送信信号TxDが出力されると、これに応じてト
ランジスタ23がオン,オフし、電流信号としてマスタ
1に与えられる。このとき、マスタ1からスレーブ2へ
は、直流電圧Vccに信号を重畳して送信しているの
で、回線L1,L2間には常に電位差が生じており、こ
の電位差を利用して定電流回路を形成するトランジスタ
23を介して、図3(ロ)のような定電流iTxが流れ
るようになっている。マスタ1側では電流iTxを電流
検出回路15により図3(ハ)のように検出することに
より、マスタ1からスレーブ2へのデータとは無関係に
スレーブからマスタへのデータを受信し得るようになっ
ている。
ような送信信号TxDが出力されると、これに応じてト
ランジスタ23がオン,オフし、電流信号としてマスタ
1に与えられる。このとき、マスタ1からスレーブ2へ
は、直流電圧Vccに信号を重畳して送信しているの
で、回線L1,L2間には常に電位差が生じており、こ
の電位差を利用して定電流回路を形成するトランジスタ
23を介して、図3(ロ)のような定電流iTxが流れ
るようになっている。マスタ1側では電流iTxを電流
検出回路15により図3(ハ)のように検出することに
より、マスタ1からスレーブ2へのデータとは無関係に
スレーブからマスタへのデータを受信し得るようになっ
ている。
【0010】なお、スレーブ2側のコンパレータ22の
入力電流は、スレーブからマスタへの伝送信号であるi
Txに比較して充分小さいことが必要である。すなわ
ち、コンパレータ22の入力インピーダンスをハイイン
ピーダンスとする。また、トランス14の出力電流の定
格は、スレーブからの送信電流iTxよりも大きな値の
ものを選定する。このような不平衡伝送路は、平衡伝送
路に比べて伝送速度を速くすることはできないが、伝送
路として特性インピーダンスを持つケーブル(ツイスト
ペア,シールド線等)を必要としない、終端抵抗を必要
としないなどのメリットがあるため、FA等の配線の省
線化,省力化にとって有効である。
入力電流は、スレーブからマスタへの伝送信号であるi
Txに比較して充分小さいことが必要である。すなわ
ち、コンパレータ22の入力インピーダンスをハイイン
ピーダンスとする。また、トランス14の出力電流の定
格は、スレーブからの送信電流iTxよりも大きな値の
ものを選定する。このような不平衡伝送路は、平衡伝送
路に比べて伝送速度を速くすることはできないが、伝送
路として特性インピーダンスを持つケーブル(ツイスト
ペア,シールド線等)を必要としない、終端抵抗を必要
としないなどのメリットがあるため、FA等の配線の省
線化,省力化にとって有効である。
【0011】ここで、伝送データを図4のように、例え
ば1ビットの2/3がローレベル(L)で1/3がハイ
レベル(H)のとき論理「0」とし、1ビットの2/3
がハイレベル(H)で1/3がローレベル(L)のとき
論理「1」とすれば、データとともにクロック同期式の
タイミングクロックも送信可能となる。なお、このよう
な符号はRZ信号とも呼ばれ、マンチェスタ符号も同様
である。このような実施例を示すのが図5であり、図1
に示すものに対しカウンタ16,24およびシフトレジ
スタ17,25等を付加して構成される。すなわち、ス
レーブ2側にパラレル−シリアル変換を行なう、例えば
8ビットのシフトレジスタ25を設け、ここにデータと
ともにクロック信号を入力し、クロック信号の立ち下が
りでパラレルデータをシリアルデータに変換することに
より、スレーブからマスタへの伝送をクロック同期式と
することが可能となる。
ば1ビットの2/3がローレベル(L)で1/3がハイ
レベル(H)のとき論理「0」とし、1ビットの2/3
がハイレベル(H)で1/3がローレベル(L)のとき
論理「1」とすれば、データとともにクロック同期式の
タイミングクロックも送信可能となる。なお、このよう
な符号はRZ信号とも呼ばれ、マンチェスタ符号も同様
である。このような実施例を示すのが図5であり、図1
に示すものに対しカウンタ16,24およびシフトレジ
スタ17,25等を付加して構成される。すなわち、ス
レーブ2側にパラレル−シリアル変換を行なう、例えば
8ビットのシフトレジスタ25を設け、ここにデータと
ともにクロック信号を入力し、クロック信号の立ち下が
りでパラレルデータをシリアルデータに変換することに
より、スレーブからマスタへの伝送をクロック同期式と
することが可能となる。
【0012】また、マスタ側にはシリアル信号をパラレ
ル信号に変換するシフトレジスタ17を設け、そのクロ
ック端子にデータを含むクロック信号を入力する一方、
電流信号として与えられ電流検出部15において電圧信
号に変換された伝送データをシフトレジスタ17のシリ
アル入力siに入力することにより、クロックの立ち上
がりのタイミングで伝送データであるシリアル信号をパ
ラレルデータとする。ここに、カウンタ16および24
は8ビット分をカウントするために設けられている。な
お、伝送制御回路11A,21Aなどにマイコンを使用
し、カウンタおよびシフトレジスタが1チップに組み込
まれているものにあっては、特にカウンタやシフトレジ
スタを設ける必要を無くすことができる。
ル信号に変換するシフトレジスタ17を設け、そのクロ
ック端子にデータを含むクロック信号を入力する一方、
電流信号として与えられ電流検出部15において電圧信
号に変換された伝送データをシフトレジスタ17のシリ
アル入力siに入力することにより、クロックの立ち上
がりのタイミングで伝送データであるシリアル信号をパ
ラレルデータとする。ここに、カウンタ16および24
は8ビット分をカウントするために設けられている。な
お、伝送制御回路11A,21Aなどにマイコンを使用
し、カウンタおよびシフトレジスタが1チップに組み込
まれているものにあっては、特にカウンタやシフトレジ
スタを設ける必要を無くすことができる。
【0013】ところで、図5のような方式ではクロック
の立ち上がりタイミングが図6(イ)のように、1ビッ
トの1/3と2/3の2つ生じるので、いずれのタイミ
ングでもデータが確定するように、データのサンプリン
グ時期(t1〜t8)や伝送速度などを決めることが必
要となる。また、マスタ→スレーブの伝送データのビッ
ト数よりも、スレーブ→マスタの伝送データビット数を
等しいか少なくなるよう伝送データ長を決めることによ
り、スレーブからのデータを確実に取り込めるようにす
ることが望ましい。このようにすれば、完全にマスタ主
体のタイミングで伝送が可能となり、スレーブ→マスタ
伝送時におけるマスタの受信タイムアウト待ち制御が不
要となる。さらには、図7のような1対N通信方式にお
いて、N個のスレーブに対する送信タイミングをクロッ
ク信号で与えることが可能となり、マスタの受信待ち時
間を低減することができる。なお、上記ではクロックに
データを重畳して送信するようにしたが、クロック送信
のための専用線を設ける、つまり、図1に示す実施例に
対し、図9の場合と同様のクロック信号線を付加するこ
とにより、クロック同期式とし得ることは云うまでもな
い。
の立ち上がりタイミングが図6(イ)のように、1ビッ
トの1/3と2/3の2つ生じるので、いずれのタイミ
ングでもデータが確定するように、データのサンプリン
グ時期(t1〜t8)や伝送速度などを決めることが必
要となる。また、マスタ→スレーブの伝送データのビッ
ト数よりも、スレーブ→マスタの伝送データビット数を
等しいか少なくなるよう伝送データ長を決めることによ
り、スレーブからのデータを確実に取り込めるようにす
ることが望ましい。このようにすれば、完全にマスタ主
体のタイミングで伝送が可能となり、スレーブ→マスタ
伝送時におけるマスタの受信タイムアウト待ち制御が不
要となる。さらには、図7のような1対N通信方式にお
いて、N個のスレーブに対する送信タイミングをクロッ
ク信号で与えることが可能となり、マスタの受信待ち時
間を低減することができる。なお、上記ではクロックに
データを重畳して送信するようにしたが、クロック送信
のための専用線を設ける、つまり、図1に示す実施例に
対し、図9の場合と同様のクロック信号線を付加するこ
とにより、クロック同期式とし得ることは云うまでもな
い。
【0014】
【発明の効果】この発明によれば、マスタからスレーブ
へは電圧信号で、またスレーブからマスタへは電流信号
よりデータを伝送することにより、2線式で全2重通信
を行なうことができ、伝送路の限られた伝送帯域内で効
率の良い伝送が可能となる利点が得られる。また、デー
タに重畳してクロックを送信することにより、クロック
同期式の伝送を可能にすることができ、より高速の伝送
が可能となる。さらに、クロック同期式とすれば完全に
マスタ主体のタイミングで伝送が可能となり、スレーブ
→マスタ伝送時におけるマスタの受信タイムアウト待ち
制御が不要となる。また、マスタ,スレーブの1対N通
信方式において、N個のスレーブに対する送信タイミン
グをクロック信号で与えることが可能となり、マスタの
受信待ち時間を低減することができる、などの利点も得
られる。
へは電圧信号で、またスレーブからマスタへは電流信号
よりデータを伝送することにより、2線式で全2重通信
を行なうことができ、伝送路の限られた伝送帯域内で効
率の良い伝送が可能となる利点が得られる。また、デー
タに重畳してクロックを送信することにより、クロック
同期式の伝送を可能にすることができ、より高速の伝送
が可能となる。さらに、クロック同期式とすれば完全に
マスタ主体のタイミングで伝送が可能となり、スレーブ
→マスタ伝送時におけるマスタの受信タイムアウト待ち
制御が不要となる。また、マスタ,スレーブの1対N通
信方式において、N個のスレーブに対する送信タイミン
グをクロック信号で与えることが可能となり、マスタの
受信待ち時間を低減することができる、などの利点も得
られる。
【図1】この発明の実施例を示す回路図である。
【図2】図1のマスタ→スレーブ送信時の動作を説明す
るための波形図である。
るための波形図である。
【図3】図1のスレーブ→マスタ送信時の動作を説明す
るための波形図である。
るための波形図である。
【図4】この発明で用いる符号信号の1例を示す波形図
である。
である。
【図5】この発明の他の実施例を示す回路図である。
【図6】図5の動作を説明するための波形図である。
【図7】マスタとスレーブの1対N通信方式を示す概要
図である。
図である。
【図8】半2重通信方式の従来例を示す回路図である。
【図9】クロック同期方式の従来例を示す回路図であ
る。
る。
【図10】図9の動作を説明するための波形図である。
1…マスタ(主装置)、2…スレーブ(従装置)、1
1,11A,21,21A…伝送制御回路、12,2
2,CMP…コンパレータ、13,23,23A,23
B…トランジスタ、14…トランス、15…電流検出回
路、16,24…カウンタ、17,25…シフトレジス
タ、L1〜L3…回線。
1,11A,21,21A…伝送制御回路、12,2
2,CMP…コンパレータ、13,23,23A,23
B…トランジスタ、14…トランス、15…電流検出回
路、16,24…カウンタ、17,25…シフトレジス
タ、L1〜L3…回線。
Claims (3)
- 【請求項1】 マスタとスレーブとの間でデータの双方
向通信を行なうデータ伝送回路において、 マスタからスレーブへデータを伝送するときは、直流電
圧に伝送すべきデータを重畳して電圧信号により伝送を
行なう一方、スレーブからマスタへデータを伝送すると
きは、回線間に常に存在する電位差から定電流回路を介
して電流を引き込み電流信号として伝送することによ
り、2線式で全2重通信を可能にしてなることを特徴と
するデータ伝送回路。 - 【請求項2】 前記マスタからスレーブへの伝送データ
の各ビットには立ち上がりおよび立ち下がりエッジを持
たせるとともに、その立ち上がりのタイミングを互いに
異ならせて論理「1」,「0」を対応付けることによ
り、クロック信号にデータを重畳してスレーブへ供給す
る一方、スレーブからマスタへのデータは前記クロック
信号に同期させて伝送することを特徴とする請求項1に
記載のデータ伝送回路。 - 【請求項3】 クロック信号を伝送するためのクロック
信号線を付加し、クロック同期式で通信を可能にしてな
ることを特徴とする請求項1に記載のデータ伝送回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22235192A JPH0669911A (ja) | 1992-08-21 | 1992-08-21 | データ伝送回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22235192A JPH0669911A (ja) | 1992-08-21 | 1992-08-21 | データ伝送回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0669911A true JPH0669911A (ja) | 1994-03-11 |
Family
ID=16780983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22235192A Pending JPH0669911A (ja) | 1992-08-21 | 1992-08-21 | データ伝送回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0669911A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1848168A1 (en) * | 2006-04-18 | 2007-10-24 | Canon Kabushiki Kaisha | Data communication device, data communication system, and data communication method |
US7664168B2 (en) | 2004-11-09 | 2010-02-16 | Canon Kabushiki Kaisha | Data carrier device, data carrier driving device, data communication system using data carrier driving device and data communication method |
JP2011203111A (ja) * | 2010-03-25 | 2011-10-13 | Toshiba Corp | 電流検出回路 |
JP2011203112A (ja) * | 2010-03-25 | 2011-10-13 | Toshiba Corp | 電流検出回路 |
JP2012004624A (ja) * | 2010-06-14 | 2012-01-05 | Anywire:Kk | 制御・監視信号リモート伝送システム |
CN103209068A (zh) * | 2012-01-12 | 2013-07-17 | 国民技术股份有限公司 | 一种全双工信号传输电路、信号传输方法 |
JP2014053807A (ja) * | 2012-09-07 | 2014-03-20 | Asahi Kasei Electronics Co Ltd | 電源線通信システム、電源線通信装置、電源線通信方法 |
-
1992
- 1992-08-21 JP JP22235192A patent/JPH0669911A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7664168B2 (en) | 2004-11-09 | 2010-02-16 | Canon Kabushiki Kaisha | Data carrier device, data carrier driving device, data communication system using data carrier driving device and data communication method |
EP1848168A1 (en) * | 2006-04-18 | 2007-10-24 | Canon Kabushiki Kaisha | Data communication device, data communication system, and data communication method |
US7734940B2 (en) | 2006-04-18 | 2010-06-08 | Canon Kabushiki Kaisha | Data communication device has data signal generation circuit and transmission circuit on basis of reference voltage and received signal |
JP2011203111A (ja) * | 2010-03-25 | 2011-10-13 | Toshiba Corp | 電流検出回路 |
JP2011203112A (ja) * | 2010-03-25 | 2011-10-13 | Toshiba Corp | 電流検出回路 |
JP2012004624A (ja) * | 2010-06-14 | 2012-01-05 | Anywire:Kk | 制御・監視信号リモート伝送システム |
CN103209068A (zh) * | 2012-01-12 | 2013-07-17 | 国民技术股份有限公司 | 一种全双工信号传输电路、信号传输方法 |
CN103209068B (zh) * | 2012-01-12 | 2017-05-17 | 国民技术股份有限公司 | 一种全双工信号传输电路、信号传输方法 |
JP2014053807A (ja) * | 2012-09-07 | 2014-03-20 | Asahi Kasei Electronics Co Ltd | 電源線通信システム、電源線通信装置、電源線通信方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5384769A (en) | Method and apparatus for a bus transceiver incorporating a high speed binary data transfer mode with a ternary control transfer mode having a full duplex, dominant logic transmission scheme | |
CN103384216B (zh) | 发送器电路及其操作方法 | |
JPH0815271B2 (ja) | 工業用通信ユニット | |
KR100463886B1 (ko) | 양방향신호전송시스템및인터페이스장치 | |
JPS60169253A (ja) | マスタ−・スレ−ブ形シリ−ズ構造を有する通信網 | |
JPH07264250A (ja) | シリアルデータ伝送装置 | |
JPH0669911A (ja) | データ伝送回路 | |
JPH0828730B2 (ja) | シリアル・リンク上でのデータの伝送装置 | |
JPH0799502A (ja) | 2ライン多局バスシステム | |
JPH08265308A (ja) | 双方向同時通信方法とその通信装置およびその通信方法を用いたプログラマブルコントローラ | |
JPWO2007049455A1 (ja) | 半導体メモリカード | |
JP3201666B2 (ja) | 半2重シリアル伝送用インターフェース変換回路 | |
JP3300851B2 (ja) | 半2重制御光モデム | |
CN212391603U (zh) | 用于数据传输的设备和磁共振断层成像装置 | |
CN216819835U (zh) | 单线隔离通讯装置及*** | |
KR0127877Y1 (ko) | 알에스-485/알에스-232 컨버터를 구비한 피엘씨 통신 네트워크 | |
JP2532405Y2 (ja) | データ伝送回路 | |
KR200156564Y1 (ko) | 직렬 통신장치 | |
JP2949118B1 (ja) | バス通信型エンコーダ装置のエンコーダデータ出力方法 | |
JPH0320096B2 (ja) | ||
SU1644396A1 (ru) | Устройство дл межприборной св зи | |
JPH0998174A (ja) | 同期式シリアル通信装置 | |
KR940008106B1 (ko) | 다수국 송수신 변환장치 | |
CN117193473A (zh) | 忽略时钟误差的数据交互方法、***、终端及存储介质 | |
JPH0685796A (ja) | 二線式伝送システム |