KR20000014539U - Semiconductor package - Google Patents
Semiconductor package Download PDFInfo
- Publication number
- KR20000014539U KR20000014539U KR2019980027864U KR19980027864U KR20000014539U KR 20000014539 U KR20000014539 U KR 20000014539U KR 2019980027864 U KR2019980027864 U KR 2019980027864U KR 19980027864 U KR19980027864 U KR 19980027864U KR 20000014539 U KR20000014539 U KR 20000014539U
- Authority
- KR
- South Korea
- Prior art keywords
- lead
- semiconductor chip
- semiconductor package
- sealing cap
- bonding pad
- Prior art date
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 고안은 반도체 패키지의 구조를 단순화하므로써 몰딩 공정을 생략하여 원가 절감을 도모하는 한편 방열성능을 향상시킬 수 있도록 한 것이다.The present invention simplifies the structure of the semiconductor package to omit the molding process, thereby reducing costs and improving heat dissipation performance.
이를 위해, 본 고안은 외측이 내측에 비해 낮으며 외측단에 각각 이중 다운-셋된 부위가 구비되는 리드(3)와, 상기 리드(3) 내측에 위치하는 다이패드(11)와, 상기 다이패드(11) 하부면에 부착되며 가장자리에 본딩패드가 형성되는 반도체칩(2)과, 상기 반도체칩(2)의 본딩패드와 리드(3) 사이를 전기적으로 연결하는 골드와이어(4)와, 상기 리드(3)의 각 선단부가 삽입되어 솔더링되는 부착홈(800)이 형성되는 인쇄회로기판(8)과, 상기 리드 사이의 공간을 채워 반도체칩(2)이 외부와 절연되도록 하는 실링부재(12)가 구비됨을 특징으로 하는 반도체 패키지가 제공된다.To this end, the present invention has a lid 3 having an outer side lower than the inner side and having a double down-set portion at each outer end, a die pad 11 positioned inside the lid 3, and the die pad. (11) a semiconductor chip 2 attached to the bottom surface and having a bonding pad formed at an edge thereof, a gold wire 4 electrically connecting the bonding pad and the lead 3 of the semiconductor chip 2, and A printed circuit board 8 having a front end portion of the lead 3 inserted therein and having an attachment groove 800 formed thereon, and a sealing member 12 which fills a space between the leads so that the semiconductor chip 2 is insulated from the outside. There is provided a semiconductor package characterized in that ().
Description
본 고안은 반도체 패키지에 관한 것으로서, 반도체 패키지의 구조를 단순화하므로써 몰딩 공정을 생략하여 원가 절감을 도모하는 한편 방열성능을 향상시킬 수 있도록 한 것이다.The present invention relates to a semiconductor package, by simplifying the structure of the semiconductor package to omit the molding process to reduce the cost and to improve the heat dissipation performance.
일반적으로, 도 1에 나타낸 바와 같은 종래 반도체 패키지의 제조 공정은 다음과 같다.Generally, the manufacturing process of the conventional semiconductor package as shown in FIG. 1 is as follows.
즉, 웨이퍼에 집적회로를 형성하는 FAB공정(Fabrication Process)을 완료한 후, 웨이퍼 상에 만들어진 각 칩을 서로 분리시키는 다이싱(Dicing), 분리된 단위 칩을 리드 프레임(Lead Frame)의 다이패드(11)(Die pad)에 안착시키는 칩 본딩(Chip Bonding), 칩 상면의 외부전원접속단자인 본딩 패드(Bonding pad)와 리드 프레임의 리드부(Lead portion)를 전도성 연결부재인 골드와이어(4)로 연결하여 전기적으로 접속시키는 와이어 본딩(Wire Bonding)을 순차적으로 수행한다.That is, after completing the FAB process (fabrication process) for forming an integrated circuit on a wafer, dicing (separating) the chips formed on the wafer from each other, and dividing the separated unit chips into the die frame of the lead frame. (11) (Chip Bonding) to be seated on the die pad, the bonding pad, which is an external power connection terminal on the upper surface of the chip and the lead portion of the lead frame, the gold wire (4) ) And wire bonding to electrically connect with each other.
그 후, 칩 및 본딩된 와이어를 감싸 보호하기 위한 몰드바디(1)를 형성하는 몰딩(Molding) 공정을 수행하게 된다.Thereafter, a molding process of forming a mold body 1 for wrapping and protecting the chip and the bonded wire is performed.
한편, 몰딩을 수행한 후에는 리드 프레임의 써포트 바(Support Bar) 및 댐 바(Dam Bar)를 자르는 트리밍(Triming) 및, 아우터리드(3)(Outer Lead)를 소정의 형상으로 성형하는 포밍(Forming)을 차례로 수행하게 된다.Meanwhile, after the molding is performed, trimming to cut the support bar and the dam bar of the lead frame, and forming the outer lead 3 into a predetermined shape ( Forming) will be performed in order.
상기와 같이 트리밍 및 포밍 완료 후에는 최종적으로 솔더링(Soldering)을 실시하므로써 도 1에 나타낸 바와 같은 구조의 반도체 패키지를 얻을 수 있다.As described above, after the trimming and the forming are completed, the semiconductor package having the structure as shown in FIG. 1 can be obtained by finally soldering.
이 때, 상기한 솔더링 공정은 공정 특성을 고려하여 트리밍 전에 실시될 수도 있다.In this case, the soldering process may be performed before trimming in consideration of process characteristics.
한편, 도 2에 나타낸 반도체 패키지는 칩 상면에 인너리드(3)가 위치하는 LOC 타입의 패키지로서, 칩의 상면에 인너리드(3)가 위치하고, 상기 인너리드(3)와 칩 사이에는 절연성의 접착테이프(5)가 개재된다.On the other hand, the semiconductor package shown in Figure 2 is a LOC type package in which the inner lead 3 is located on the upper surface of the chip, the inner lead 3 is located on the upper surface of the chip, the insulating lead between the inner lead 3 and the chip The adhesive tape 5 is interposed.
그러나, 이와 같은 종래의 반도체 패키지는 몰딩 공정이 수반되어야 하므로, 리드프레임의 구조가 복잡하고 몰딩에 따른 원재료 및 장비투자비가 많이 소요되는 문제점이 있었다.However, such a conventional semiconductor package has to be accompanied by a molding process, there is a problem in that the structure of the lead frame is complicated, and the raw material and equipment investment costs according to the molding takes a lot.
즉, 몰딩을 위해 플로우 캐비티 및 게이트 등을 고려하여 리드 프레임의 구조가 복잡해지고, 몰딩시에는 몰딩콤파운드등의 원재료 및 금형 장비에 많은 비용이 소요되며, 몰딩 후에는 트림 공정으로 인해 공정이 복잡해지고 장비 투자비가 많이 소요되는 등의 문제점이 있었다.That is, the structure of the lead frame becomes complicated in consideration of the flow cavity and gate for molding, and in molding, a large cost is required for raw materials such as molding compound and mold equipment, and after molding, the process becomes complicated due to the trimming process. There was a problem such as high equipment investment costs.
본 고안은 상기한 제반 문제점을 해결하기 위한 것으로서, 패키지의 구조를 단순화하므로써 몰딩 공정을 생략하여 원가 절감을 도모하는 한편 방열성능을 향상시킬 수 있도록 한 새로운 구조의 반도체 패키지를 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, and the object of the present invention is to provide a semiconductor package with a new structure that can reduce the molding process by simplifying the package structure, thereby reducing costs and improving heat dissipation performance. .
도 1은 종래의 반도체 패키지의 일예를 나타낸 종단면도1 is a longitudinal cross-sectional view showing an example of a conventional semiconductor package
도 2는 종래 반도체 패키지의 다른 예를 나타낸 종단면도Figure 2 is a longitudinal cross-sectional view showing another example of a conventional semiconductor package
도 3은 본 고안에 따른 반도체 패키지의 일예를 나타낸 종단면도Figure 3 is a longitudinal cross-sectional view showing an example of a semiconductor package according to the present invention
도 4a는 본 고안의 반도체 패키지의 제2실시예를 나타낸 것으로서 기판에 실장된 상태를 나타낸 종단면도Figure 4a is a longitudinal cross-sectional view showing a second embodiment of the semiconductor package of the present invention mounted on a substrate
도 4b는 도 4a의 상태에서 실링캡을 씌운 후의 상태를 나타낸 종단면도Figure 4b is a longitudinal cross-sectional view showing a state after the sealing cap in the state of Figure 4a
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
1:몰드바디 2:반도체칩1: Molded body 2: Semiconductor chip
3:리드 4:골드와이어3: Lead 4: Gold wire
5:절연성 접착테이프 6:에폭시 수지5: insulating adhesive tape 6: epoxy resin
7:솔더 페이스트 8:인쇄회로기판7: Solder paste 8: Printed circuit board
800:부착홈 9:실링캡800: Attachment groove 9: Sealing cap
10:댐 11:다이패드10: Dam 11: die pad
12:실링부재12: sealing member
상기한 목적을 달성하기 위해, 본 고안은 외측이 내측에 비해 낮으며 외측단에 각각 이중 다운-셋된 부위가 구비되는 리드와, 상기 리드 내측에 위치하는 다이패드와, 상기 다이패드 하부면에 부착되며 가장자리에 본딩패드가 형성되는 반도체칩과, 상기 반도체칩의 본딩패드와 리드 사이를 전기적으로 연결하는 골드와이어와, 상기 리드의 각 선단부가 삽입되어 솔더링되는 부착홈이 형성되는 인쇄회로기판과, 상기 리드 사이의 공간을 채워 반도체칩이 외부와 절연되도록 하는 실링부재가 구비됨을 특징으로 하는 반도체 패키지가 제공된다.In order to achieve the above object, the present invention is a lower side than the inner side and the lid is provided with a double down-set portion at each of the outer end, the die pad located inside the lead, and attached to the bottom surface of the die pad A printed circuit board having a semiconductor chip having a bonding pad formed at an edge thereof, a gold wire electrically connecting between the bonding pad and the lead of the semiconductor chip, and an insertion groove for inserting and soldering each end of the lead; The semiconductor package is provided with a sealing member for filling the space between the leads to insulate the semiconductor chip from the outside.
한편, 상기한 목적을 달성하기 위한 본 고안의 다른 형태에 따르면, 본 고안은 외측단이 내측단에 비해 낮으며 외측단에 이중 다운-셋된 부위가 각각 구비되는 좌·우 양측의 리드와, 상기 리드의 내측단 상면에 위치하며 중앙부에 본딩패드가 형성되는 반도체칩과, 상기 반도체칩과 리드 사이에 개재되는 절연성 접착테이프와, 상기 반도체칩의 본딩패드와 리드를 전기적으로 연결하는 골드와이어와, 상기 리드 및 칩을 커버하는 실링캡과, 상기 실링캡과 리드가 맞닿는 부분의 실링캡 외측에 실링캡의 위치이탈을 방지하는 댐이 구비됨을 특징으로 하는 반도체 패키지가 제공된다.On the other hand, according to another aspect of the present invention for achieving the above object, the present invention is a lower end than the inner end and the left and right both ends are provided with a double down-set portions on the outer end, and A semiconductor chip positioned on an upper surface of an inner end of the lead and having a bonding pad formed at a center thereof, an insulating adhesive tape interposed between the semiconductor chip and the lead, a gold wire electrically connecting the bonding pad and the lead of the semiconductor chip; The semiconductor package is provided with a sealing cap covering the lid and the chip, and a dam that prevents the sealing cap from escaping from the sealing cap outside the sealing cap at a portion where the sealing cap and the lid are in contact with each other.
이하, 본 고안의 실시예들을 첨부도면 도 3 내지 도 4b를 참조하여 상세히 설명하면 다음과 같다.Hereinafter, embodiments of the present invention will be described in detail with reference to FIGS. 3 to 4B.
도 3은 본 고안에 따른 반도체 패키지의 일예를 나타낸 종단면도로서, 본 고안의 제1실시예에서는 외측이 내측에 비해 낮으며 외측단에 각각 이중 다운-셋(down-set)된 부위가 구비되는 리드(lead)(3)와, 상기 리드(3) 내측에 위치하는 다이패드(11)와, 상기 다이패드(11)의 하부면에 부착되며 가장자리에 본딩패드가 형성되는 반도체칩(2)과, 상기 반도체칩(2)의 본딩패드와 리드(3) 사이를 전기적으로 연결하는 골드와이어(4)와, 상기 리드(3) 사이의 공간을 채워 반도체칩(2)이 외부와 절연되도록 하는 실링부재(12)(sealing body)가 구비되어 구성된다.3 is a longitudinal cross-sectional view illustrating an example of a semiconductor package according to the present invention. In the first embodiment of the present invention, an outer side is lower than an inner side and double down-set portions are provided at outer ends, respectively. A lead 3, a die pad 11 positioned inside the lead 3, a semiconductor chip 2 attached to a lower surface of the die pad 11, and having a bonding pad formed at an edge thereof; A gold wire 4 electrically connecting the bonding pad and the lead 3 of the semiconductor chip 2 and a space to fill the space between the leads 3 so that the semiconductor chip 2 is insulated from the outside. A member 12 (sealing body) is provided and comprised.
한편, 상기 제1실시예의 반도체 패키지가 실장되는 인쇄회로기판(8) 상에는 상기 리드(3)의 각 선단부가 삽입되어 솔더링되는 부착홈(800)이 형성되어 구성된다.On the other hand, on the printed circuit board 8 on which the semiconductor package of the first embodiment is mounted, an end groove 800 of each of the leads 3 is inserted and soldered.
이와 같이 구성된 제1실시예에 따른 반도체 패키지의 제조 과정은 다음과 같다.The manufacturing process of the semiconductor package according to the first embodiment configured as described above is as follows.
먼저, 리드(3) 내측의 다이패드(11) 하부면에 에폭시 수지(6)를 도포한 후 반도체칩(2)을 부착한다.First, the epoxy resin 6 is applied to the lower surface of the die pad 11 inside the lid 3 and then the semiconductor chip 2 is attached.
이어, 반도체칩(2)의 가장자리에 형성된 본딩패드와 리드(3) 사이를 골드와이어(4)를 이용하여 전기적으로 연결한다.Next, the bonding pads formed on the edges of the semiconductor chip 2 and the leads 3 are electrically connected using the gold wires 4.
이 때, 상기 리드(3)의 외측에는 이중 다운-셋된 영역이 구비된다.At this time, the outer side of the lid 3 is provided with a double down-set area.
그 후, 상기 인쇄회로기판(8)의 부착홈(800)에 솔더 페이스트(7)를 도포한 다음, 상기 리드(3)의 각 선단부를 상기 부착홈(800)내에 삽입하여 솔더링하므로써 반도체 패키지의 실장을 완료하게 된다.Thereafter, the solder paste 7 is applied to the attachment groove 800 of the printed circuit board 8, and then each tip of the lead 3 is inserted into the attachment groove 800 and soldered. You will complete the implementation.
이와 같이 된 상태에서, 본 고안의 제1실시예에 따른 반도체 패키지는 리드와 리드 사이의 개방된 영역을 폐쇄할 수 있도록 액상 수지를 도포하는 폿팅(potting)공정을 실시하여 반도체칩이 외부와 절연되도록 실링부재(12)를 형성한다.In this state, the semiconductor package according to the first embodiment of the present invention performs a potting process of applying a liquid resin to close the open area between the leads and the leads, thereby insulating the semiconductor chip from the outside. The sealing member 12 is formed as much as possible.
따라서, 본 고안의 제1실시예에 따른 반도체 패키지는 경박단소화 할 수 있을 뿐만 아니라, 실장후 회로 동작시 발생하는 열에 대한 방열성능을 향상시킬 수 있게 된다.Therefore, the semiconductor package according to the first embodiment of the present invention can be made light and short, and can also improve heat dissipation performance against heat generated during circuit operation after mounting.
한편, 도 4a는 본 고안의 반도체 패키지의 제2실시예를 나타낸 것으로서 기판에 실장된 상태를 나타낸 종단면도이고, 도 4b는 도 4a의 상태에서 실링캡을 씌운 후의 상태를 나타낸 종단면도로서, 본 고안의 제2실시에서는 외측단이 내측단에 비해 낮으며 외측단에 이중 다운-셋된 부위가 각각 구비되는 좌·우 양측의 리드(3)와, 상기 리드(3)의 내측단 상면에 위치하며 중앙부에 본딩패드가 형성되는 반도체칩(2)과, 상기 반도체칩(2)과 리드(3) 사이에 개재되는 절연성 접착테이프(5)와, 상기 반도체칩(2)의 본딩패드와 리드(3)를 전기적으로 연결하는 골드와이어(4)와, 상기 리드(3) 및 칩을 커버하는 실링캡(9)과, 상기 실링캡(9)과 리드(3)가 맞닿는 부분의 실링캡(9) 외측에 실링캡(9)의 위치이탈을 방지하는 댐(10)(dam)이 구비되어 구성된다.On the other hand, Figure 4a is a longitudinal cross-sectional view showing a second embodiment of the semiconductor package of the present invention mounted on the substrate, Figure 4b is a longitudinal cross-sectional view showing a state after the sealing cap in the state of Figure 4a, In the second embodiment of the present invention, the outer end is lower than the inner end, and the leads 3 on both the left and right sides having double down-set portions on the outer end, respectively, and are located on the upper end of the inner end of the lead 3. A semiconductor chip 2 having a bonding pad formed at a central portion thereof, an insulating adhesive tape 5 interposed between the semiconductor chip 2 and the lid 3, and a bonding pad and lid 3 of the semiconductor chip 2. ), A gold wire (4) electrically connecting the lid, a sealing cap (9) covering the lid (3) and the chip, and a sealing cap (9) at the portion where the sealing cap (9) and the lid (3) abut. Dam 10 (dam) for preventing the deviation of the position of the sealing cap 9 is provided on the outside.
한편, 이때에도 상기 제2실시예에 따른 반도체 패키지가 실장되는 인쇄회로기판(8) 상에는 상기 리드(3)의 각 선단부가 삽입되어 솔더링되는 부착홈(800)이 형성되어 구성된다.On the other hand, in this case, the front end of the lead 3 is inserted and soldered to the printed circuit board 8 on which the semiconductor package according to the second embodiment is formed.
이와 같이 구성된 본 고안의 제2실시예에 따른 반도체 패키지의 제조 과정은 다음과 같다.The manufacturing process of the semiconductor package according to the second embodiment of the present invention configured as described above is as follows.
먼저, 외측단이 내측단에 비해 낮으며 외측단에 이중 다운-셋된 부위가 각각 구비되는 좌·우 양측의 리드(3)를 준비한 다음, 상기 리드(3)의 내측단 상면에 절연성 접착테이프(5)를 부착한다.First, the lead 3 on the left and right sides of which the outer end is lower than the inner end and the double down-set portions are respectively provided on the outer end is prepared, and then an insulating adhesive tape ( 5) Attach.
이어, 상기 반도체칩(2) 중앙부에 형성된 본딩패드와 양측 리드(3)를 골드와이어(4)를 이용하여 전기적으로 연결한다.Subsequently, the bonding pads formed at the center portion of the semiconductor chip 2 and both leads 3 are electrically connected using the gold wires 4.
그 후, 상기 인쇄회로기판(8) 상에 형성된 부착홈(800) 내에 솔더 페이스트(7)를 도포한 다음, 상기 리드(3)의 각 선단부를 상기 부착홈(800)내에 삽입하여 솔더링하므로써 모듈 패키지의 장착을 완료하게 된다.Thereafter, the solder paste 7 is applied to the attachment groove 800 formed on the printed circuit board 8, and then each tip of the lead 3 is inserted into the attachment groove 800 and soldered to the module. The installation of the package is complete.
이와 같이 된 상태에서, 상기 리드(3) 상부에는 리드를 커버하며 실장후 회로 동작시 발생하는 열을 외부로 방출하는 작용을 겸하는 실링캡(9)을 씌우고, 상기 상기 실링캡(9)과 리드(3)가 맞닿는 부분의 실링캡(9) 외측에 댐(10)을 형성하여 실링캡(9)의 위치이탈을 방지하게 된다.In this state, the sealing cap 9 and the lid cover the lid and have a function of releasing heat generated during the circuit operation after mounting to the outside, and the sealing cap 9 and the lid Dam 3 is formed on the outside of the sealing cap (9) of the contact portion (3) to prevent the separation of the sealing cap (9).
한편, 상기 실링캡(9) 및 댐(10)은 인쇄회로기판(8)에 실장전에 미리 리드(3) 상에 형성되어도 무방함은 물론이다.Meanwhile, the sealing cap 9 and the dam 10 may be formed on the lead 3 in advance before mounting on the printed circuit board 8.
이상에서와 같이, 본 고안은 반도체 패키지의 구조를 단순화하므로써 몰딩 공정을 생략하여 원가 절감을 도모할 수 있게 된다.As described above, the present invention can reduce the cost by eliminating the molding process by simplifying the structure of the semiconductor package.
즉, 본 고안의 반도체 패키지는 몰딩 공정을 하지 않아도 회로기판(8)에의 실장이 가능한 구조이므로 몰딩 공정 삭제를 통한 장비 투자비 및 원재료 절감이 가능하게 되고, 패키지 제조 공정을 단순화할 수 있게 되며, 아우터리드(3)를 인사이드화 하므로써 패키지를 경박단소화 할 수 있게 된다.That is, since the semiconductor package of the present invention can be mounted on the circuit board 8 without a molding process, equipment investment costs and raw materials can be reduced by eliminating the molding process, and the package manufacturing process can be simplified. By making the lid 3 inside, the package can be made light and small.
또한, 본 고안의 반도체 패키지는 방열성능을 향상시킬 수 있게 된다.In addition, the semiconductor package of the present invention can improve the heat dissipation performance.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019980027864U KR20000014539U (en) | 1998-12-30 | 1998-12-30 | Semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019980027864U KR20000014539U (en) | 1998-12-30 | 1998-12-30 | Semiconductor package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000014539U true KR20000014539U (en) | 2000-07-25 |
Family
ID=69506486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019980027864U KR20000014539U (en) | 1998-12-30 | 1998-12-30 | Semiconductor package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000014539U (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100708038B1 (en) * | 2001-04-20 | 2007-04-16 | 앰코 테크놀로지 코리아 주식회사 | Mounting structure of semiconductor chip and its method |
| KR100911461B1 (en) * | 2007-07-18 | 2009-08-11 | 최현규 | Semiconductor package |
-
1998
- 1998-12-30 KR KR2019980027864U patent/KR20000014539U/en not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100708038B1 (en) * | 2001-04-20 | 2007-04-16 | 앰코 테크놀로지 코리아 주식회사 | Mounting structure of semiconductor chip and its method |
| KR100911461B1 (en) * | 2007-07-18 | 2009-08-11 | 최현규 | Semiconductor package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940007757Y1 (en) | Semiconductor package | |
| KR100304959B1 (en) | Chip stacked semiconductor package and manufacturing method thereof | |
| US5939779A (en) | Bottom lead semiconductor chip stack package | |
| US6028356A (en) | Plastic-packaged semiconductor integrated circuit | |
| JP2000133767A (en) | Laminated semiconductor package and its manufacture | |
| KR0141952B1 (en) | Semiconductor package and production thereof | |
| JP3839178B2 (en) | Semiconductor device | |
| KR19980055817A (en) | Bottom lid semiconductor package and manufacturing method thereof | |
| US5606204A (en) | Resin-sealed semiconductor device | |
| KR20000014539U (en) | Semiconductor package | |
| JPH11265964A (en) | Semiconductor device and its manufacture | |
| KR100262811B1 (en) | A plastic package having air cavity and method for manufacturing it | |
| KR100221918B1 (en) | Chip scale package | |
| KR100281122B1 (en) | semiconductor package | |
| KR100304922B1 (en) | Lead frame and semiconductor package with such lead frame | |
| KR200169730Y1 (en) | Lead frame for semiconductor package | |
| JP2000188371A (en) | Lead frame and semiconductor device | |
| KR100239685B1 (en) | Semiconductor package structure and its manufacturing method | |
| KR0129198B1 (en) | Semiconductor package | |
| KR100268922B1 (en) | semiconductor package and method for fabricating the same | |
| KR100267766B1 (en) | Variable chip-size applicable package with rivet pin of terminal for connection to outer terminal and method for fabricating the same | |
| KR20010061847A (en) | Heatsink merged semiconductor package and memory module having the package | |
| KR100259079B1 (en) | Semiconductor package and method for fabricating the same | |
| KR0134168Y1 (en) | Semiconductor package | |
| KR100206886B1 (en) | Culumn type package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |