KR19990057553A - 전도성 필림을 이용한 회로기판의 실장 방법및 지그 - Google Patents

Abstract

본 발명은 전도성 필림을 이용하여 반도체부품을 회로기판에 간단히 접합할 수 있도록 한 전도성 필림을 이용한 회로기판의 실장 방법 및 지그에 관한 것으로, 기판의 반도체 디바이스 대응 동박패드상에 전도성 필림을 접착하고, 반도체 디바이스의 리드의 풋프린트가 상기 전도성 필림상에 위치하도록 상기 반도체 디바이스를 기판상에 장착한 후, 반도체 디바이스의 리드의 풋프린트를 가열가압하여 반도체 디바이스와 기판의 패턴을 접속하는 것이다.

Description

전도성 필림을 이용한 회로기판의 실장 방법 및 지그

본 발명은 회로기판의 실장방법에 관한 것으로, 특히 전도성 필림을 이용하여 반도체부품을 회로기판에 간단히 접합할 수 있도록 한 전도성 필림을 이용한 회로기판의 실장 방법 및 지그에 관한 것이다.

회로기판의 패드와 부품의 전기적 접속을 위한 종래의 회로기판의 실장방법은, 도 1 내지 도 10에 도시된 바와 같이, 베어보드(bare board)(3)상에 개구부(2)가 형성된 마스크(1)를 장착하고, 상기 보드(3)의 동박패드(7)상에 스퀴이즈(4)를 이용하여 마스크(1)의 개구부(2)를 통해 솔더 페이스트(5)를 인쇄한 다음, 그 위에 반도체 집적회로 및 전자 부품등의 상면부품(8)를 마운팅하고 리플로우 솔더링하여 동박패드(7)상에 인쇄된 솔더 페이스트(5)를 용융시키어 납땜한다. 이어서, 기판(3)을 반전한 후 다시 상기 과정을 반복하여 하면부품(8')을 실장하여, 회로기판의 양면에 부품을 실장 접속한다.

그런데, 피치가 0.4nn이하의 초미세 부품이 회로기판에 실장되는 경우, 피치간의 거리가 매우 짧아서, 부품리드와 기판의 패드를 접하는 솔더페이스트의 인쇄가 매우 어렵고, 인쇄후 부품의 마운팅공정에서 인쇄된 솔더페이스트가 무너져 단락간 숏트되는 현상이 다발하게 되며, 수리도 대단히 곤란하여 생산성이 저하되는 문제점이 있었다.

본 발명은 이러한 종래기술의 문제점을 해결하기 위한 것으로, 전도성 필림을 이용하여 회로기판에 회로부품을 간단히 접합할 수 있는 전도성 필림을 이용한 회로 기판의 실장 방법 및 지그의 제공을 목적으로 한다.

상기 목적을 달성하기 위하여, 본 발명의 전도성 필림을 이용한 회로기판의 실장 방법은, 기판의 반도체 디바이스 대응 동박패드상에 전도성 필림을 접착하고, 반도체 디바이스의 리드의 풋프린트가 상기 전도성 필림상에 위치하도록 상기 반도체 디바이스를 장착한 후, 상기 반도체 디바이스의 리드의 풋프린트를 가열가압하여 반도체 디바이스와 기판의 패턴을 접속하는 것을 특징으로 한다.

도 1 은 솔더페이스트 인쇄용 마스크의 사시도.

도 2 는 회로기판의 패드상에 솔더페이스트를 인쇄하는 상태의 단면도.

도 3 내지 도 10은 종래의 회로기판의 실장방법의 공정도.

도 11 는 본 발명의 지그의 측면도.

도 12 는 본 발명의 지그의 평면도,

도 13 는 본 발명의 회로기판의 패드상에 전도성필림이 부착된 상태도.

도 15 내지 도 25 는 본 발명의 회로기판의 실장방법의 공정도.

도 26 내지 도 28 는 전도성 필림에 의한 접속원리의 설명도.

* 도면의 주요부분에 대한 부호의 설명

3 : 회로기판7 : 동박패드

7' : 반도체디바이스 대응 패드8 : 반도체디바이스

8a : 풋프린트10 : 지그

11 : 돌출리드12 : 공간부

20 : 전도성 필림21 : 접착제

22 : 대전입자

이하, 첨부 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.

본 발명의 회로기판의 실장용 지그(10)는, 도 11 내지 도 14에 도시된 바와 같이, 반도체 디바이스의 형상과 대응하도록 형성되고, 반도체 디바이스를 수납하기 위한 공간부(12)와, 상기 공간부(12)의 둘레에 형성되어, 상기 디바이스의 리드의 풋프린트를 가압 가열하기 위한 돌출리드부(11)를 구비하고 있다.

본 발명의 전도성 필림을 이용한 회로기판의 실장 방법은, 도 15 내지 도 25에 도시된 바와 같이, 기판(3)의 반도체 디바이스 대응 동박패드(7')상에 전도성 필림(20)을 접착하고, 반도체 디바이스(8)의 리드의 풋프린트(8a)가 상기 전도성 필림(20)상에 위치하도록 상기 반도체 디바이스(8)를 기판상에 장착한 후, 상기 지그(10)을 이용하여 반도체 디바이스의 리드의 풋프린트(8a)를 가열가압하여 반도체 디바이스와 기판의 패턴을 접속하는 것이다.

한편, 이방성 도전성 필림(Anisotropic Conductive Film)(20)은, 도 26에 도시된 바와 같이, 수마이크로미터 내지 수십마이크로미터의 미소 도전입자(22)를 절연성 접착제(21)중에 분산시킨 접속재료로서, 이형성을 갖는 분리필림위에 도전재료를 포함한 접착제가 수십마이크로미터의 두께로 형성되어 있다. 도 27 및 28은, 상기 전도성 필림에 의한 전극의 접속방법을 설명하기 위한 것으로, 전도성 필릴(20)을 기판(23)의 접속전극(24)간에 넣고, 쌍방의 전극(24)을 위치맞춤한 후, 가열가압시키면, 접착제(21)는 용융되고, 쌍방의 기판(23)간의 접근에 따라 전극(24)간의 공간에 유동되어 간다. 기판(23)의 접근에 의해 도전입자(22)는 전극(24)에 의해 고정되고 압축편평하여 도통이 이루어진다. 한편, 인접하는 전극간은 도전입자(22)가 접착제(21)중에 분산된 상태로 있기 때문에 절연이 확보된다. 접착제(21)는 경화에 의해 기판(23)을 고정하고 장기신뢰성을 확보한다.

이하, 상기 지그를 이용한 본 발명의 회로기판의 실장방법을 설명하면, 도 15 내지 도 25에 도시된 바와 같이, 위에 파인피치의 반도체를 제외한 일반 각형 표준부품용 솔더페이스트를 기판(3)의 일반동박패드(7)상에 스퀴이즈등를 이용하여 솔더 페이스트(5)를 인쇄한 다음, 상면부품을 마운팅하고 리플로우 솔더링하여 패드(7)상에 인쇄된 솔더 페이스트(5)를 용융시키어 납땜한다. 이어서, 기판을 반전한 후 다시 상기 과정을 반복하여 하면부품을 실장하여, 회로기판의 양면에 부품을 실장 접속하고, 기판(3)의 반도체 디바이스 대응 동박패드(7')상에 전도성 필림(20)을 접착하고, 반도체 디바이스, 특히 파인피치의 반도체디방이스(8)의 리드의 풋프린트(8a)가 상기 전도성 필림(20)상에 위치하도록 상기 반도체 디바이스(20)를 기판상에 장착한 후, 상기 지그(10)의 돌출리드(11)를 상기 반도체 디바이스(8)의 풋프린트(8a)상에 위치시키고, 상기 지그의 리드(11)를 통해 반도체 디바이스의 리드의 풋프린트(8a)를 가열가압함으로서, 반도체 디바이스와 기판의 패턴을 접속한다.

이상, 설명한 바와 같이, 본 발명에 따르면, 솔더페이스트를 사용하지 않고, 전도성 필림을 이용하여 반도체 디바이스의 리드를 기판의 패턴과 간단히 접합함으로서, 특히 파인피치의 반도체디바이스의 실장에 있어서, 솔더페이스트의 무너짐에 의한 숏트불량을 방지할 수 있고, 공정이 단순화되어 생산성을 향상시킬 수 있다.

Claims (2)

1. 기판의 반도체 디바이스 대응 동박패드상에 전도성 필림을 접착하고, 반도체 디바이스의 리드의 풋프린트가 상기 전도성 필림상에 위치하도록 상기 반도체 디바이스를 기판상에 장착한 후, 반도체 디바이스의 리드의 풋프린트를 가열가압하여 반도체 디바이스와 기판의 패턴을 접속하는 것을 특징으로 하는 전도성 필림을 이용한 회로기판의 실장 방법.
2. 반도체 디바이스의 형상과 대응하도록 형성되고, 반도체 디바이스를 수납하기 위한 공간부와, 상기 공간부의 둘레에 형성되어, 상기 디바이스의 리드의 풋프린트를 가압가열하기 위한 돌출리드부를 구비한 것을 특징으로 하는 전도성 필림을 이용한 회로기판의 실장 지그.