KR19990030993A - 고속동작을 위한 모스트랜지스터구조 - Google Patents

고속동작을 위한 모스트랜지스터구조 Download PDF

Info

Publication number
KR19990030993A
KR19990030993A KR1019970051507A KR19970051507A KR19990030993A KR 19990030993 A KR19990030993 A KR 19990030993A KR 1019970051507 A KR1019970051507 A KR 1019970051507A KR 19970051507 A KR19970051507 A KR 19970051507A KR 19990030993 A KR19990030993 A KR 19990030993A
Authority
KR
South Korea
Prior art keywords
gate
insulating film
ldd
edge portion
mos
Prior art date
Application number
KR1019970051507A
Other languages
English (en)
Inventor
김현식
신헌종
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970051507A priority Critical patent/KR19990030993A/ko
Priority to JP06974998A priority patent/JP3602963B2/ja
Priority to US09/149,642 priority patent/US6218715B1/en
Publication of KR19990030993A publication Critical patent/KR19990030993A/ko
Priority to US09/757,747 priority patent/US20010001296A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 LDD구조를 갖는 MOS소자에 있어서, 반도체기판의 채널영역 상에 게이트절연막을 개재하여 게이트가 형성되고, 상기 게이트 엣지부의 게이트절연막 양단에 게이트절연막보다 두꺼운 절연막이 형성되되, 이 게이트 엣지부의 절연막이 상기 채널영역쪽으로 LDD영역을 벗어나지 않는 범위내에 형성되는 MOS구조를 제공함으로써 MOS구조에 있어서의 핫캐리어효과를 방지하면서 전류구동능력도 증가시켜 회로의 특성을 향상시킨다.

Description

고속동작을 위한 모스트랜지스터구조
본 발명은 고속동작을 위한 반도체소자구조에 관한 것으로, 특히 MOSFET의 성능을 향상시키기 위한 게이트영역구조에 관한 것이다.
서브마이크론 소자로의 IC개발이 가속화되면서 MOSFET의 성능향상을 위한 엔지니어링작업에 있어서 새로운 구조 및 새로운 특성평가를 위한 테스트패턴이 요구되고 있다.
기존의 MOS구조는 드레인 엣지에서 고전계에 의한 핫캐리어효과로 인한 신뢰성저하를 개선하기 위하여 일반적으로 LDD영역을 형성하였다. 그러나 소자의 고속특성을 추구하게 됨에 따라 LDD영역의 도핑농도가 증가하면서 게이트 엣지에서 또다시 전계가 증가하게 되었다. 이에 따라 게이트 엣지부근을 부분적으로 산화(GPOX;gate poly oxidation)시켜 줌으로써 이 부분에서의 전계를 최소화시켜 핫캐리어효과를 억제시킬 수 있었다. 이러한 방법은 현재 MOSFET의 게이트구조에서 널리 사용되고 있지만, GPOX의 역할에 대한 정확한 평가가 이루어지지 않은채 핫캐리어효과에 대한 장점만을 도입해왔다.
종래의 GPOX구조는 게이트폴리패턴과 그 다음단계에서 GPOX공정을 진행하여 도 1에 나타낸 것과 같은 최종 구조를 갖게 된다. 이러한 구조는 긴 채널에 대해서는 핫캐리어특성을 개선시키는 장점으로 작용하지만 서브마이크론소자의 숏채널구조에 적용시킬 경우에는 오히려 소자의 특성을 열화시킬 수 있다.
이러한 현상은 GPOX진행시 게이트폴리 엣지에서 게이트산화막의 두께의 변화를 야기시키는 게이트산화막 버즈비크(bird's beak)현상으로 인한 MOS소자의 특성열화로 나타나게 되는데, 이러한 특성변화는 회로의 동작속도를 대변하는 드레인 포화전류(Idsat)의 변화로 관찰이 가능하다.
종래의 GPOX공정은 게이트 엣지에 산화막을 게이트산화막보다 상당히 두껍게 형성시키기 위해 퍼니스(furnace)에서 장시간의 열산화공정으로 진행하였다. 따라서 퍼니스 산화공정시간이 길어짐에 따라 산화시의 산화원(oxidation oxidant source)인 H2/O2가 게이트폴리와 게이트산화막 계면 및 게이트산화막과 실리콘벌크 계면을 따라 게이트 폴리 엣지로부터 게이트폴리 중앙부쪽으로 확산되면서 도 1에 나타낸 바와 같이 게이트폴리 버즈비크(BB)를 야기시키게 된다. 이러한 게이트폴리 버즈비크는 결국 게이트산화막(2)의 두께를 증가시켜 MOS소자의 드레인 포화전류 특성을 열화시킴으로써 고속회로 구현에 커다란 장애요인으로 작용하게 된다.
도 1에 도시한 종래의 MOSFET구조는 다음과 같은 공정에 의해 구현된다. 먼저, p형 실리콘웨이퍼(1)상에 게이트산화막(2)을 형성한 다음, 폴리실리콘을 그위에 증착하고 소정의 게이트패턴 마스크(도시하지 않음)을 이용하여 상기 폴리실리콘층을 패터닝하여 게이트폴리(3)를 형성한다. 이어서 게이트폴리 산화공정을 진행하여 테스트웨이퍼 기준으로 7-17nm정도의 산화막이 형성되도록 함으로써 게이트폴리 엣지에서의 두께가 게이트폴리의 중앙부보다 훨씬 두꺼운 게이트산화막(2)을 형성한다.
이어서 LDD 이온주입공정을 진행하여 N-영역(4)을 형성한 후, 게이트폴리(3) 측면에 측벽(5)을 형성한 다음, 다시 이온주입공정을 진행하여 N+영역(6)을 형성함으로써 LDD구조의 소오스 및 드레인을 완성한다.
이와 같은 기존의 공정으로 진행했을때는 GPOX공정에 의해 핫캐리어효과는 개선시킬 수 있으나, 게이트폴리 버즈비크가 게이트 측면하부로 깊이 형성되는 결과를 낳게 된다. 이러한 게이트폴리 버즈비크는 MOS소자의 특성열화를 가져와 드레인 포화전류를 감소시켜 고속 회로의 구동에 커다란 장애요인으로 작용하게 된다.
본 발명은 상술한 종래기술의 문제를 해결하기 위한 것으로, 게이트폴리 산화에 의해 발생하는 MOS소자의 특성열화를 개선하여 고속회로를 구현할 수 있도록 한 MOS소자구조를 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 고속동작을 위한 반도체소자구조는 LDD구조를 갖는 MOS소자에 있어서, 반도체기판의 채널영역 상에 게이트절연막을 개재하여 게이트가 형성되고, 상기 게이트 엣지부의 게이트절연막 양단에 게이트절연막보다 두꺼운 절연막이 형성되되, 이 게이트 엣지부의 절연막이 상기 채널영역쪽으로 LDD영역을 벗어나지 않는 범위내에 형성된 것을 특징으로 한다.
도 1은 종래의 LDD구조를 갖는 MOS소자구조를 나타낸 단면도,
도 2는 본 발명의 일실시예에 의한 LDD구조를 갖는 MOS소자구조를 나타낸 단면도,
도 3은 본 발명의 다른 실시예에 의한 LDD구조를 갖는 MOS소자구조를 나타낸 단면도.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
본 발명은 게이트 엣지부의 절연막 버즈비크가 MOS소자의 LDD영역을 벗어나지 않거나 MOS소자의 특성열화가 발생하지 않는 범위에서 형성되독 한 MOS구조를 제안한다.
본 발명은 MOS소자의 드레인 포화전류특성을 개선시켜 고속회로를 구현하기 위하여 게이트 엣지에서의 고전계를 감소시키기 위해 게이트폴리 산화공정을 수행하되, 이때 형성되는 게이트폴리 버즈비크의 길이가 MOS소자의 LDD영역을 벗어나지 않도록 게이트산화막을 형성한 MOS구조를 제안한다. 이에 따라 MOS소자의 게이트채널영역에 있어서의 원래의 게이트산화막의 두께를 변화시키지 않음으로써 드레인 포화전류의 저하를 방지한다.
도 2에 본 발명에 의한 MOS구조를 나타내었다. 도시된 바와 같이 LDD구조를 갖는 본 발명의 MOS구조는 반도체기판(1)상에 게이트절연막(2)을 형성하고, 그 상부에 게이트폴리 패턴(3)을 형성한 후, 이 게이트패턴(3)의 엣지부분에 게이트절연막(2)과 유사한 성질의 절연막(2')을 국부적으로 두껍게 형성하되, 이 게이트패턴(3) 엣지부로부터 시작되는 상대적으로 두꺼운 절연막(2')은 게이트패턴(3)의 게이트길이내에 형성되어 있는 LDD영역(4)을 벗어나지 않는 범위내에 형성한다. 즉, LDD영역 안쪽의 채널영역에는 형성되지 않도록 한다.
도 3은 본 발명의 다른 실시예를 나타낸 것으로, 게이트패턴(3)의 엣지에 게이트절연막보다 두껍게 형성된 게이트절연막(2)과 유사한 성질의 절연막(2')이 LDD영역(4)을 벗어나 채널영역 안쪽으로 형성된 경우를 도시한 것이다. 이 경우, 상기 절연막(2')이 LDD영역을 벗어나더라도 채널영역 안쪽으로 형성되는 길이가 MOS제조공정의 최종공정진행후 LDD영역(4)이 끝나는 지점으로부터 10nm이내에 위치하도록 상기 절연막(2')을 형성한다.
상기 게이트엣지부의 절연막(2')을 형성하기 위해 GPOX공정을 테스트웨이퍼 기준으로 2-3nm의 산화막이 형성되도록 진행했을 경우, 기존의 7-17nm로 진행했을때보다 MOS소자의 드레인 포화전류가 약 15%이상 향상되는 것을 확인하였다. 기존의 GPOX공정조건에서는 N-MOSFET Idsat=580㎂/㎛이었고, 본 발명의 MOS구조로 GPOX공정을 진행했을 경우에는 Idsat=650㎂/㎛의 결과가 얻어졌다. 또한, 실제 제조시에는 기존공정의 경우 N-MOSFET Isat=600㎂/㎛, 본 발명의 구조를 적용한 조건에서는 Idsat=710㎂/㎛로서, 실제 제조시에는 상기의 시뮬레이션 결과보다 더 양호한 결과를 얻을 수 있었다. 이러한 MOS소자의 성능향상은 게이트폴리 크기가 80%스케일다운되는 효과와 맞먹는 것으로, 본 발명의 구조로 스케일다운에 따른 특성열화를 방지할 수 있다.
본 발명의 게이트 엣지부의 절연막 버즈비크가 LDD영역을 크게 벗어나지 않는 MOS구조에 있어서, MOS트랜지스터 특성의 개선효과는 숏채널구조로 갈수록 더 커지게 된다. 이는 게이트길이가 1/2서브마이크론으로 내려감에 따라 게이트길이 대비 게이트 엣지부의 버즈비크길이가 차지하는 비중이 커지므로 MOS소자특성에 미치는 영향이 더 커지기 때문이다. 게이트길이가 짧아질수록 동일한 게이트엣지부 버즈비크길이에 따른 드레인 포화전류는 더 커진다.
따라서 본 발명의 게이트엣지부 버즈비크구조는 게이트길이가 1/2서브마이크론인 소자로 발전함에 따라 더욱 더 중요한 요소로 작용하게 될 것이다.
이상 상술한 바와 같이 본 발명에 의하면, MOS구조에 있어서의 핫캐리어효과를 방지하면서 전류구동능력도 증가시켜 회로의 특성을 향상시킬 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (4)

  1. LDD구조를 갖는 MOS소자에 있어서, 반도체기판의 채널영역 상에 게이트절연막을 개재하여 게이트가 형성되고, 상기 게이트 엣지부의 게이트절연막 양단에 게이트절연막보다 두꺼운 절연막이 형성되되, 이 게이트 엣지부의 절연막이 상기 채널영역쪽으로 LDD영역을 벗어나지 않는 범위내에 형성된 것을 특징으로 하는 고속동작을 위한 모스트랜지스터구조.
  2. 제1항에 있어서, 상기 게이트엣지부의 절연막이 상기 게이트절연막과 유사한 성질을 갖는 것을 특징으로 하는 고속동작을 위한 모스트랜지스터구조.
  3. LDD구조를 갖는 MOS소자에 있어서, 반도체기판의 채널영역 상에 게이트절연막을 개재하여 게이트가 형성되고, 상기 게이트 엣지부의 게이트절연막 양단에 게이트절연막보다 두꺼운 절연막이 형성되되, LDD영역이 끝나는 지점으로부터 채널영역쪽으로 10nm이내에 위치하도록 상기 게이트 엣지부 절연막이 형성된 것을 특징으로 하는 고속동작을 위한 모스트랜지스터구조.
  4. 제3항에 있어서,
    상기 게이트엣지부의 절연막이 상기 게이트절연막과 유사한 성질을 갖는 것을 특징으로 하는 고속동작을 위한 모스트랜지스터구조.
KR1019970051507A 1997-10-08 1997-10-08 고속동작을 위한 모스트랜지스터구조 KR19990030993A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019970051507A KR19990030993A (ko) 1997-10-08 1997-10-08 고속동작을 위한 모스트랜지스터구조
JP06974998A JP3602963B2 (ja) 1997-10-08 1998-03-19 Ｍｏｓトランジスタ
US09/149,642 US6218715B1 (en) 1997-10-08 1998-09-08 MOS transistor for high-speed operation
US09/757,747 US20010001296A1 (en) 1997-10-08 2001-01-10 Method of making MOS transistor for high-speed operation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970051507A KR19990030993A (ko) 1997-10-08 1997-10-08 고속동작을 위한 모스트랜지스터구조

Publications (1)

Publication Number Publication Date
KR19990030993A true KR19990030993A (ko) 1999-05-06

Family

ID=19522349

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970051507A KR19990030993A (ko) 1997-10-08 1997-10-08 고속동작을 위한 모스트랜지스터구조

Country Status (3)

Country Link
US (2) US6218715B1 (ko)
JP (1) JP3602963B2 (ko)
KR (1) KR19990030993A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355580B1 (en) 1998-09-03 2002-03-12 Micron Technology, Inc. Ion-assisted oxidation methods and the resulting structures
KR100393205B1 (ko) * 2000-05-30 2003-07-31 삼성전자주식회사 자기정렬 콘택구조를 가진 메모리영역과 샐리사이디드된듀얼 게이트 구조의 로직영역이 병합된 ｍｍｌ 반도체소자 및 그 제조방법
KR100438772B1 (ko) * 2001-08-07 2004-07-05 삼성전자주식회사 버블 디펙트를 방지할 수 있는 반도체 소자의 제조방법
KR20030044343A (ko) * 2001-11-29 2003-06-09 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 및 그 제조 방법
KR100557531B1 (ko) * 2004-03-11 2006-03-03 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR100628642B1 (ko) * 2004-12-31 2006-09-26 동부일렉트로닉스 주식회사 고전압 모스 트랜지스터 및 고전압 모스 트랜지스터의형성방법
US20070241372A1 (en) * 2006-04-18 2007-10-18 Ching-Hung Kao Image sensor device and method of manufacturing the same
KR100840661B1 (ko) * 2006-09-13 2008-06-24 동부일렉트로닉스 주식회사 반도체 소자 및 그의 제조방법
JP5435720B2 (ja) * 2009-12-21 2014-03-05 パナソニック株式会社 半導体装置
US11195754B2 (en) 2018-10-09 2021-12-07 International Business Machines Corporation Transistor with reduced gate resistance and improved process margin of forming self-aligned contact

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5146291A (en) * 1988-08-31 1992-09-08 Mitsubishi Denki Kabushiki Kaisha MIS device having lightly doped drain structure
US5543646A (en) * 1988-09-08 1996-08-06 Mitsubishi Denki Kabushiki Kaisha Field effect transistor with a shaped gate electrode
KR970011744B1 (ko) * 1992-11-04 1997-07-15 마쯔시다덴기산교 가부시기가이샤 상보형 반도체장치 및 그 제조방법
US5554544A (en) * 1995-08-09 1996-09-10 United Microelectronics Corporation Field edge manufacture of a T-gate LDD pocket device

Also Published As

Publication number Publication date
JP3602963B2 (ja) 2004-12-15
US6218715B1 (en) 2001-04-17
JPH11121738A (ja) 1999-04-30
US20010001296A1 (en) 2001-05-17

Similar Documents

Publication Publication Date Title
US4225875A (en) Short channel MOS devices and the method of manufacturing same
KR0177785B1 (ko) 오프셋 구조를 가지는 트랜지스터 및 그 제조방법
US6300207B1 (en) Depleted sidewall-poly LDD transistor
KR19990030993A (ko) 고속동작을 위한 모스트랜지스터구조
KR100268409B1 (ko) 반도체 장치의 제조 방법
JPH1187704A (ja) 半導体装置およびその製造方法
US6350641B1 (en) Method of increasing the depth of lightly doping in a high voltage device
KR950011020B1 (ko) 절연 게이트형 반도체 장치 및 그 제작방법
KR100444918B1 (ko) 반도체 장치의 제조 방법
KR980012560A (ko) 반도체 장치 제조 방법
JPH0878684A (ja) 半導体装置およびその製造方法
JPS5917865B2 (ja) ハンドウタイソウチノセイゾウホウホウ
KR100267010B1 (ko) 반도체 장치의 제조 방법
KR19990051079A (ko) 절연막 경사식각을 이용한 전력소자 제조방법
KR0151066B1 (ko) 게이트 전극으로 티타늄 질화막을 사용하는 반도체 장치의 제조방법
EP0206481A2 (en) Semiconductor device having a multi-layered wiring
JPH08236757A (ja) Ｌｄｍｏｓ装置
RU2298856C2 (ru) Способ изготовления мдп-транзистора на структуре кремний на сапфире
KR101004807B1 (ko) 채널 펀치 내성이 증가된 굽은 채널의 고전압트랜지스터의 구조 및 그 제조방법
JPH05291573A (ja) 半導体装置およびその製造方法
JP2001250941A (ja) 半導体装置およびその製法
KR100225383B1 (ko) 반도체 소자의 제조 방법
KR100505036B1 (ko) 반도체 장치에서 듀얼 게이트 전극 형성 방법
KR100235980B1 (ko) 모스패트 제조방법
JPH03148834A (ja) Ｍｏｓトランジスタの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application