KR19980079404A - 아날로그 및 디지털 회로를 더 큰 회로내에서 테스트하기 위한방법 및 장치 - Google Patents
아날로그 및 디지털 회로를 더 큰 회로내에서 테스트하기 위한방법 및 장치 Download PDFInfo
- Publication number
- KR19980079404A KR19980079404A KR1019970051870A KR19970051870A KR19980079404A KR 19980079404 A KR19980079404 A KR 19980079404A KR 1019970051870 A KR1019970051870 A KR 1019970051870A KR 19970051870 A KR19970051870 A KR 19970051870A KR 19980079404 A KR19980079404 A KR 19980079404A
- Authority
- KR
- South Korea
- Prior art keywords
- analog
- digital
- circuit
- signals
- input
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 160
- 238000000034 method Methods 0.000 title claims abstract description 40
- 230000004044 response Effects 0.000 claims description 29
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 238000010998 test method Methods 0.000 claims 2
- 230000010354 integration Effects 0.000 claims 1
- 210000004027 cell Anatomy 0.000 description 107
- 210000003888 boundary cell Anatomy 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 아날로그 회로와, 아날로그 회로로부터 분할된 디지털 회로 및, 아날로그와 디지털 회로사이의 경계를 따라 분포하는 경계 스캔 셀 체인(boundary scan cell chain)을 포함하는 회로에 관한 것이다. 테스트중에 아날로그와 디지털 회로사이의 경계를 따라 분포하는 노드들에 선택된 테스트 신호들을 보내고, 디지털 회로로부터 아날로그 회로를 분리시키도록 체인은 제어될 수 있다. 전형적으로, 회로는, 아날로그 회로와 디지털 회로 및 경계 스캔 셀 체인 각각에 직접 신호들을 보내고, 아날로그 회로와 디지털 회로 및 경계 스캔 셀 체인 각각으로부터 직접 신호들을 수신하기 위하여, 외부 핀들을 가지고 있는 집적 회로이다. 가급적, 체인의 각각의 셀은, 제 1 의 멀티플렉서와, 플립-플롭 및, 플립-플롭의 출력에 연결된 입력과 아날로그 회로와 디지털 회로중의 하나에 연결된 또 다른 입력 및 아날로그 회로와 디지털 회로중의 또 다른 하나에 연결된 출력을 가지고 있는, 제 2의 멀티플렉서로 구성되어 있다. 셀들은 연속적으로 함께 연결되어 있어서, 체인은 다음의 4 가지 모드중의 임의의 모드로 작동할 수 있도록 제어될 수 있다: 체인이 아날로그와 디지털 회로에 투과적인 비테스트 모드와, 체인으로부터 또는 체인으로 순차적으로 데이터 값들이 이동되는 연속적 이동 모드(한편 체인은 아날로그 및 디지털 회로에 투과적이다)와, 데이터 값들이 순차적으로 체인으로 이동되고, 이러한 데이터 값들이 또한 순차적으로 아날로그 회로와 디지털 회로로 이동되는 병렬적 부하 모드 및, (전에 체인에 적재된) 데이터 값들이 아날로그와 디지털 회로에 동시에 보내지는 테스트 모드. 다른 실시예들은 이러한 회로에 사용되는 형태의 경계 스캔 셀 체인과, 이러한 체인에 사용되는 셀들중의 하나 및, 이러한 회로를 테스트하는 방법들이다.
Description
본 발명은 회로들의 테스트에 관한 것이다. 특히, 본 발명은 아날로그와 디지털 회로를 포함하는 더 큰 회로(전형적으로 집적 회로)의 테스트를 단순화하기 위한 방법 및 장치에 관한 것이다.
집적 회로의 제조 공정이 완전히 끝난 후에, 보통 그 회로를 테스트하는 것이 필요하다. 집적 회로의 테스트는 전체 비용의 상당한 부분이 되었다는 것은 잘 알려져 있다. 이런 테스트를 단순화할 수 있는 기술들은 제조 비용을 감소시키는 데 도움을 줄 수 있다.
기존 장치들로부터 새로운 그리고/또는 다른 능력들, 예를 들면 메가셀 혼합 및 배합 접근법(megacell mix and match approach)을 창조함으로써 집적 회로들을 규격화하는 것은 점차적으로 보편화되고 있다. 예를 들면, 아날로그 회로는 디지털 회로와 서로 연결될 수 있고, 그리고 나서 연결된 아날로그 및 디지털 회로는 단일 집적 회로에 매입될 수 있다. 이러한 집적 회로에서, 아날로그 회로의 기능성은, 일반적으로 아날로그 회로의 상태에 의존하는 디지털 회로의 상태에 달려 있어서, 아날로그 및 디지털 회로사이의 경계들에서 집적 회로의 내부 노드들의 상태를 제어함이 없이 집적 회로의 외부 핀들에 테스트 신호들을 보냄으로써 아날로그 회로의 기능성만을 테스트한다는 것은 매우 어렵거나 불가능하다. 이와 유사하게, 이러한 집적 회로에서, 디지털 회로의 기능성은 일반적으로 디지털 회로의 상태에 의존하는 아날로그 회로의 상태에 달려있어서, 아날로그 및 디지털 회로사이의 경계들에서 집적 회로의 내부 노드들의 상태를 제어함이 없이, 집적 회로의 외부 핀들에 테스트 신호들을 공급함으로써 디지털 회로의 기능성만을 테스트하는 것은 매우 어렵거나 불가능하다.
아날로그 회로가 집적 회로로서 구현되고 디지털 회로가 집적 회로로서 분리되어 구현되었을 때는, 각각의 개별적인 집적 회로를 테스트하기 위하여 특별히 설계된 테스트 자극 및 반응(stimulus and response)을 창조하기 위하여 상당한 양의 시간과 노력이 전형적으로 요구된다.
그런데, 아날로그 및 디지털 회로가 양쪽 모두 단일 집적 회로에 구현되었을 때는(이때 이들은 서로 상호작용한다), 개별적인 장치들을 테스트하기 위하여 사용되는 자극 및 반응은, 장치 각각의 입력들과 출력들을 더 이상 이용할 수 없기 때문에, 일반적으로 재사용될 수 없다.
개별적인 장치들을 더 큰 장치에서 테스트하는 것을 단순화하기 위한 계획들을 개발하기 위한 노력들은 전부터 있어왔다. 그런데, 그러한 계획들은 매우 제한적인 경향이 있었다. 예를 들면, 내장된 모든 기능들을 위하여 입력/출력 핀들을 멀티플렉싱하는 계획이 있었다. 그런데, 이런 계획에 있어서 문제점은 내장된 기능들의 전체를 위한 충분한 I/O 핀들이 없다는 것이다.
따라서, 아날로그 또는 디지털 회로만의(그리고 또한 선택적으로 아날로그 및 디지털 회로 양쪽 모두에 대하여 동시에) 테스트를 단순화하는 방법 그리고/또는 장치에 대한 필요가 있다. 이런 장치에서 아날로그 및 디지털 회로는 더 큰 회로(예를 들면, 집적 회로)에서 매입되어(그리하여 서로 상호작용할수 있도록) 진다.
도 1 은 본 발명의 바람직한 실시예에 따른 집적 회로의 블록도.
도 2 는 도 1 의 집적 회로에 대한 더욱 더 상세한 블록도.
※도면의 주요부분에 대한 부호의 설명※
1 : 칩 2, 4, 6 : 아날로그 회로
3, 5, 7 : A-D 경계 셀 10 : 디지털 로직
11 : 아날로그 입력 14 : 아날로그 출력
13 : 디지털 입력 16 : 디지털 출력
12 : 스캔 입력 데이터 15 : 스캔 출력 데이터
20, 30, 40 : 입력 멀티플렉서 22, 32, 42 : 플립-플롭
24, 34, 44 : 출력 멀티플렉서 50 : 경계 스캔 셀 체인
51 : 테스트 인에이블 52 : 테스트 클럭
53 : 컨트롤
바람직한 실시예들에서, 본 발명은, 아날로그 회로와, 아날로그 회로로부터 분리된 디지털 회로 및, 작동중에 아날로그 회로를 디지털 회로로부터 선택적으로 분리시키기 위하여(그리고 선택된 신호들을 경계를 따라 분포하는 노드들에 공급하기 위하여), 아날로그 및 디지털 회로사이의 경계를 따라 연결된 경계 스캔 셀 체인을 포함하는, 혼합 단일 회로이다. 경계 스캔 셀 체인은 셀들로 구성되어 있는데, 이 때 각각의 셀들은 아날로그 및 디지털 회로사이에 교환되는 신호들중에 각각 상이한 신호를 가로채도록 연결되어 있고, 그리고 아날로그 및 디지털 회로의 다른 한쪽으로 보내기 위하여 의도된, 아날로그 및 디지털 회로중의 하나로부터 수신된 각각의 신호를 경계를 지나 통과하도록 한다는 면에서, 아날로그 및 디지털 회로에 투과적인 비테스트 모드에서 각각의 셀들은 작동할 수 있다. 가급적, 혼합 신호 회로는, 아날로그 회로와 디지털 회로 및 경계 스캔 셀 체인 각각에 직접 신호를 보내고 이들로부터 직접 신호를 수신하기 위한 외부 핀들을 포함하는, 집적 회로이다.
바람직한 실시예에서, 경계 스캔 셀 체인의 각각의 셀은, (스캔 입력 데이터 입력과, 출력 데이터 입력 및, 출력을 가지고 있는) 제 1 의 멀티플렉서와, (테스트 클럭과, 제 1 의 멀티플렉서의 출력에 연결된 데이터 입력 및, 출력을 가지고 있는) 플립-플롭 및, 아날로그 회로 및 디지털 회로중의 하나에 연결된 제 1 의 입력과 플립-플롭의 출력에 연결된 제 2 의 입력 및 아날로그 회로 및 디지털 회로중에 또 다른 것에 연결된 출력을 가지는 제 2 의 멀티플렉서로 구성되어 있다. 셀들은 연속적으로 함께 연결되어 있어서, 체인은 다음의 4 가지 모드중의 임의의 모드로 작동할 수 있도록 제어될 수 있다: 체인이 아날로그와 디지털 회로에 투과적인 비테스트 모드(때때로 여기에서 정상적인 작동 모드로 명명됨)와, 체인으로부터 또는 체인으로 순차적으로 데이터 값들이 이동되는 (한편 체인은 아날로그 및 디지털 회로에 투과적이다) 스캔 이동(scan shift) 모드(또한 여기에서 연속적 이동 모드로 명명됨)와, 데이터 값들이 순차적으로 체인으로 이동되고, 이러한 데이터 값들이 또한 순차적으로 아날로그 회로와 디지털 회로로 이동되는 병렬적 부하 모드 및, (전에 체인에 로드된) 데이터 값들이 아날로그와 디지털 회로에 동시에 보내지는 테스트 모드.
본 발명의 다른 실시예들은 발명의 혼합 신호 회로에서 사용되는 형태의 경계 스캔 셀 체인과, 이러한 경계 스캔 셀 체인에 사용되는 셀들중에 하나이다.
본 발명의 다른 실시예들은, 아날로그 회로와, 아날로그 회로에 연결된(그러나 그로부터 분리된) 디지털 회로 및, 아날로그 및 디지털 회로사이의 경계 스캔 셀 체인을 포함하는, 가급적 집적 회로인, 혼합 신호 회로를 테스트하는 방법들이다. 혼합 신호 회로의 정상적 작동중에(즉, 비테스트 모드 작동중에) 혼합 신호 회로에서, 디지털 회로는 아날로그 회로에 신호들(디지털/아날로그 신호들)을 보내고, 그리고 아날로그 회로는 디지털 회로에 신호들(아날로그/디지털 신호들)을 보낸다. 아날로그 회로를 테스트하기 위한 바람직한 실시예들의 한 부류에서, 그 방법은 다음의 단계들을 포함한다:
(a) 모든 디지털/아날로그 신호들을 (상기 테스트 값들을 가지고 있는 테스트 신호들을 순차적으로 경계 스캔 셀 체인으로 이동시키는 스캔 이동 작동을 수행함으로써) 바라는 테스트 값들로 설정하는 단계와,
(b) 테스트 값들을 아날로그 회로에 보내는 동시에, (외부 장치로부터) 하나 또는 그 이상의 첨가적 테스트 신호들을 아날로그 회로의 하나 또는 그 이상의 외부 핀들에 직접 인가하고, 아날로그 회로의 하나 또는 그이상의 외부 핀들에서 결과적인 출력 신호를 (외부 장치에서) 수신함으로써, 아날로그 회로를 테스트하는 단계.
또한 선택적으로, 다음의 단계가 수행된다:
(c) (b) 단계의 끝에서 아날로그 회로에 의하여 보내지는 아날로그/디지털 신호들을 포착하기 위하여 로드(load) 작동을 수행하는 단계와,
(d) 단계 (c) 후에, 경계 스캔 셀 체인으로부터 순차적으로 포착된 아날로그/디지털 신호들을 이동시키기 위하여 또 다른 스캔 이동 작동을 수행하는 단계.
매번 다른 세트의 입력 자극들을 사용하면서(즉, 단계 (a) 동안에 다른 세트의 디지털/아날로그 신호들을 그리고/또는 단계 (b) 동안에 다른 세트의 테스트 신호들을 매번 보내면서), 이러한 단계들은 반복될 수 있다. 단계 (b) 동안 어느 때라도, 경계 스캔 셀 체인은 아날로그 회로로부터 한 세트의 병렬적인 아날로그/디지털 신호들을 포착하기 위하여 제어될 수 있고, 이러한 포착된 신호들은 (아날로그 및 디지털 회로사이의 진정한 상호 연관성을 테스트하기 위한) 분석을 위하여 경계 스캔 셀 체인으로부터 (외부 장치로) 이동될 수 있다.
디지털 회로를 테스트하기 위한 바람직한 실시예들의 한 부류에서, 그 방법은 다음의 단계들을 포함한다:
(a) 모든 아날로그/디지털 신호들을 (상기 테스트 값들을 가지고 있는 테스트 신호들을 순차적으로 경계 스캔 셀 체인으로 이동시키는 스캔 이동 작동을 수행함으로써) 바라는 테스트 값들로 설정하는 단계와,
(b) 테스트 값들을 디지털 회로에 보내는 동시에, (외부 장치로부터) 하나 또는 그 이상의 테스트 신호들을 디지털 회로의 하나 또는 그 이상의 외부 핀들에 직접 인가하고, 디지털 회로의 하나 또는 그이상의 외부 핀들에서 결과적인 출력 신호를 (외부 장치에서) 수신함으로써, 디지털 회로를 테스트하는 단계.
또한 선택적으로, 다음의 단계가 수행된다:
(c) (b) 단계의 끝에서 디지털 회로에 의하여 보내지는 디지털/아날로그 신호들을 포착하기 위하여 로드 작동을 수행하는 단계와,
(d) 단계 (c) 후에, 경계 스캔 셀 체인으로부터 순차적으로 포착된 디지털/아날로그 신호들을 이동시키기 위하여 또 다른 스캔 이동 작동을 수행하는 단계.
매번 다른 세트의 입력 자극들을 사용하면서(즉, 단계 (a) 동안에 다른 세트의 아날로그/디지털 신호들을 그리고/또는 단계 (b) 동안에 다른 세트의 테스트 신호들을 매번 보내면서), 이러한 단계들은 반복될 수 있다. 단계 (b) 동안 어느 때라도, 경계 스캔 셀 체인은 디지털 회로로부터 한 세트의 병렬적인 디지털/아날로그 신호들을 포착하기 위하여 제어될 수 있고, 이러한 포착된 신호들은 (아날로그 및 디지털 회로사이의 진정한 상호 연관성을 테스트하기 위한) 분석을 위하여 경계 스캔 셀 체인으로부터 (외부 장치로) 이동될 수 있다.
도 1 은 본 발명을 구체화하는 집적 회로의 바람직한 실시예의 블록도이다. 도 2 는 도 1 의 회로에 대한 더욱 더 상세한 블록도이다. 도 1 및 도 2 의 집적 회로(칩)는 디지털 논리 회로 (10), 아날로그 회로 (2), 아날로그 회로 (4), 아날로그 회로 (6) 및, 경계 스캔 셀 체인 회로 (50) 를 포함하는 혼합 신호 회로이다. 혼합 신호라는 표현은 여기에서 아날로그 회로 및 디지털 회로를 포함하는 회로를 설명하기 위하여 사용되었다. 본 발명의 혼합 신호 회로는, 디지털 회로에 의한 수신을 위하여 아날로그 회로에 의하여 보내진 각각의 신호(각각 아날로그/디지털 신호)가 경계 스캔 셀 체인의 한 셀을 통하여 디지털 회로로 전파되고, 디지털 회로에 의한 수신을 위하여 아날로그 회로에 의하여 보내진 각각의 신호가 경계 스캔 셀 체인의 한 셀을 통하여 아날로그 회로로 전파된다는 의미에서, 디지털 회로로부터 분리된 아날로그 회로를 포함한다.
도 1 과 도 2 를 참조해 보면, 경계 스캔 셀 체인 회로 (50) 는 경계 셀 (3), 경계 셀 (5) 및, 외부 핀 (12) 과 외부 핀 (15) 사이에서 그림에 보여진 것처럼 연속적으로 연결된 경계 셀 (7) 을 포함하고 있다. 칩 1 은, 경계 스캔 셀 체인 (50) 의 셀들만을 통하여 아날로그 회로 (2), (4) 및, (6) 와 디지털 회로 (10) 사이에서 신호들이 흐른다는 의미에서, 디지털 논리 회로 (10) 로부터 분리된 아날로그 회로 (2), (4) 및, (6) 를 포함하도록 설계되어 있다.
아날로그 회로 (2), 아날로그 회로 (4) 및, 아날로그 회로 (6) 는 그림에 나타난 것처럼 외부 핀 (11) (대안적 실시예들에서, 한 세트의 외부 핀들에 대체 될 수 있다) 과 외부 핀 (14) (대안적 실시예들에서, 한 세트의 외부 핀들에 의하여 대체될 수 있다) 사이에 연속적으로 연결되어 있다. 디지털 논리 회로 (10) 는 외부 핀 (13) (대안적 실시예들에서, 한 세트의 외부 핀들에 대체 될 수 있다) 과 외부 핀 (16) (대안적 실시예들에서, 한 세트의 외부 핀들에 대체 될 수 있다) 사이에 연결되어 있다.
경계 스캔 셀 체인 (50) 과 그 위의 변화들은 그 자체가 본 발명의 실시예들이다. 각각의 이러한 셀 체인은, 혼합 신호 회로들의 테스트를 단순화하기 위하여, 분리된 디지털 및 아날로그 회로 부분들을 가지고 있는 다양한 혼합 신호 회로들중에 임의의 방식으로 구현될 수 있는 특징적인 것이다. 셀 체인 (50) 은 아날로그 또는 디지털 회로를 마치 독자적인(stand alone) 장치처럼 고립시키고 테스트 하는 능력을 제공한다.
집적 회로 (1) 의 정상적인 (즉, 비테스트 모드) 작동 동안에, 디지털 논리 (10) 는 체인 (50) 을 통하여 신호들(여기에서는 디지털/아날로그 신호들로 명명됨)을 아날로그 회로 (2), (4) 및, (6) 으로 보내고, 아날로그 회로는 신호들을(여기에서는 아날로그/디지털 신호들이라 명명됨) 체인 (50) 을 통하여 디지털 논리 (10) 으로 보낸다. 체인 (50) 의 셀들 (3), (5) 및, (7) 은, 비록 그들중의 일부가(예를 들면, 셀 (3)) 정상적인 작동 중에 단지 디지털/아날로그 신호들만을 통과시키고, 그들중의 나머지들은 (예를 들면, 셀 (5)) 정상적인 작동 중에 단지 아날로그/디지털 신호들만을 통과시킬지라도, 모두 동일한 디자인을 가질 수 있다. 도 2 를 참조하여 설명되어질, 셀들 (3), (5) 및, (7) 각각의 바람직한 실시예와 이 실시예상의 변화들은 본 발명의 태양들이다.
셀들 (3), (5) 및, (7) 의 바람직한 실시예상의 변화들에서, 아날로그/디지털 신호들을 수신하는 각각의 셀은 디지털/아날로그 신호들을 수신하는 각각의 셀과 한가지 측면에서 다르다: 전자의 셀은 신호 변환 회로를 포함하고 있으나, 후자의 셀은 신호 변환 회로를 포함하고 있지 않다. 신호 변환 회로는, 아날로그/디지털 신호들을 셀로 보내는 아날로그 회로와 셀의 입력 데이터 멀티플렉서 사이에(예를 들면, 아날로그 회로 (4) 와 도 2 의 입력 데이터 멀티플렉서 사이에) 연결되어 있다. 신호 변환 회로는 아날로그/디지털 신호들상에서, 신호들이 입력 데이터 멀티플렉서에 의하여 처리될 수 있는 형태로 이런 신호들을 설정하기 위하여 필요로 되어지는 임의의 신호 변환(예를 들면, 전류에서 전압으로의 변환 그리고/또는 전압 레벨 이동)을 수행한다.
제어 신호들 테스트 인에이블과 컨트롤 및 시계 신호 테스트 클럭에 반응하여, 경계 스캔 셀 체인 (50) 은 또한 다음의 임의의 모드에서 작동할 수 있다: 데이터 값들이 (핀 (12) 으로부터) 체인으로 순차적으로 이동되거나 또는 체인으로부터 (핀 (15) 으로) 순차적으로 이동되는 한편, 체인은 아날로그 및 디지털 회로에 (체인의 각각의 출력 멀티플렉서가, 아날로그 회로가 디지털 회로로부터 받는 디지털/아날로그 신호들을 아날로그 회로로 통과시키고, 디지털 회로가 아날로그 회로로부터 받는 아날로그/디지털 신호들을 디지털 신호로 통과시키도록 제어될 수 있다는 의미에서) 투과적인 연속적 이동 모드와, 데이터 값들이 (핀 (12) 으로부터) 체인으로 순차적으로 이동되고 이러한 데이터 값들은 또한 순차적으로 아날로그 회로 및 디지털 회로로 순차적으로 이동되는 병렬적 로드 모드 및, (전에 체인에 로드된) 데이터 값들이 아날로그 회로 (2), (4) 및, (6) 와 디지털 회로 (10) 로 동시에 보내지는 테스트 모드. 테스트 모드(그리고 병렬적 로드 모드)에서, 셀들 (3), (5) 및, (7) 은 디지털 회로 (10) 로부터 아날로그 회로 (2), (4) 및, (6) 를 분리시키고, 선택된 신호들을(예를 들면, 외부 장치로부터 체인 (50) 으로 연속적으로 이동되는 테스트 값들을) 아날로그 회로 (2), (4) 및, (6) 와 디지털 회로 (10) 사이의 경계를 따라 있는 칩 (1) 의 노드들에 보낸다.
테스트 인에이블, 테스트 클럭 및, 컨트롤과 같은 신호들은 외부장치로부터 공급되어 경계 스캔 셀 체인 (50) 의 외부 핀들 (51), (52) 및, (53) 에 각각(도 1 과 도 2 에 나타난 것처럼) 보내진다. 대안적인 실시예들에서, 테스트 인에이블, 테스트 클럭 및, 컨트롤 과 같은 신호들은 발명의 경계 스캔 셀 체인내에서(또는 발명의 경계 스캔 셀 체인을 포함하는 집적 회로내에서) 제어 회로에 의하여 생성되어진다. 디지털 회로 (10) 는, 디지털 회로 (10) 만이 테스트되는 테스트 모드에서의 사용을 위하여 (차례로 디지털 스캔 체인을 포함할 수 있는) 자기 자신의 테스트 회로를 포함할 수 있다. 테스트 인에이블 신호는 (테스트 모드에서의 사용을 위하여 테스트 회로를 가동시키기 위하여) 회로 (10) 내의 테스트 회로 및 경계 스캔 셀 체인 (50) 양쪽 모두로 공급될 수 있다.
칩 (1) 의 정상적인 작동 모드 동안에, 테스트 인에이블, 컨트롤 및, 테스트 클럭과 같은 신호들은, 경계 스캔 셀 체인 (50) 의 셀들 (3), (5) 및, (7) 들로 하여금 아날로그와 디지털 회로 (2), (4), (6) 및, (8) 들에 대하여, 셀 (3) 과 (7) 은 아날로그 회로 (2) 와 (6) 각각으로 그들이 디지털 회로로부터 받는 디지털/아날로그 신호들을 통과시키고, 셀 (5) 은 디지털 회로 (10) 로 그 회로가 아날로그 회로 (4) 로부터 받는 아날로그/디지털 신호 각각을 통과시킨다는 면에서, 투과적이 되게 하는 값들을 갖는다(예를 들면, 컨트롤 및 테스트 인에이블의 각각은 논리적으로 0 을 나타내는 일정한 값를 갖는다). 이러한 정상적인 작동 모드에서, 칩 (1) 은 핀 (11) 에서 아날로그 입력 신호들을 그리고/또는 핀 (13) 에서 디지털 입력 신호를 전형적으로 수신하고, 그리고 반응하여 핀 (14) 에 아날로그 출력 신호들을 그리고 핀 (16) 에 디지털 출력 신호들을 보낸다(동시에 아날로그 (2), (4) 및, (6) 와 디지털 회로 (10) 사이의 경계에 분포하는 내부 노드들에 디지털/아날로그 신호들을 그리고 아날로그/디지털 신호들을 보낸다). 정상적 작동 모드에서, 테스트 클럭은 전형적으로 사각 파형을 가지고 있다(그러나 테스트 클럭은 논리적으로 0 을 나타내는평탄한 파형과 같은 또 다른 파형을 가질 수 있다).
칩 (1) 의 제 1 의 테스트 모드 동안에, 제 1 의 세트의 테스트 신호들은 경계 스캔 셀 체인 (50) 의 셀들로 이동되고(shifted), 그리고나서 아날로그 회로 (2), (4) 및, (6) 와 디지털 회로 (10) 로 보내지고(이때 아날로그 및 디지털 회로는 서로 분리되어 있다), 그리고 나서 아날로그 회로와 디지털 회로중의 하나(또는 양쪽 다)가, 서로 분리되어 있는 동안에, 테스트된다. 제 1 의 테스트 모드의 제 1 의 부분동안에, 체인 (50) 은 위에서 언급된 연속적인 이동 모드에서 작동할 수 있도록 제어된다. 연속적인 이동 모드 동안에, 테스트 인에이블, 컨트롤 및, 테스트 클럭 등의 신호들은, 제 1 의 세트의 테스트 신호들에서 셀들 (3), (5) 및, (7) 로 순차적으로 이동하게 되어서 셀들 (3), (5) 및, (7) 로하여금 제 1 의 세트의 테스트 신호들(예를 들면, 테스트 인에이블은 논리적으로 1 을 나타내는 값를 갖고, 컨트롤은 논리적으로 0 을 나타내는 값를 가지고, 그리고 테스트 클럭은 고정된 구간동안 사각파 파형을 가지게 된다)로 로드되게 하는 한편, 회로 (2), (4), (6) 및, (10) 에 투과적인, 값들을 초기에 가지게 된다. (제 1 의 세트의 테스트 신호들이 연속적으로 체인 (50) 으로 이동된 후에) 제 1 의 테스트 모드의 제 2 의 부분 동안에, 테스트 인에이블, 컨트롤 및, 테스트 클럭 등의 신호들은, 셀들 (3), (5) 및, (7) 로 하여금, 셀들이 제 1 의 세트에 있는 모든 테스트 신호들을 동시에(병렬적으로) 아날로그 및 디지털 회로로 보내는, 테스트 모드에 남아있게 하는 값들을 취한다(예를 들면, 테스트 인에이블은 논리적으로 0 을 나타내는 값를 취하고, 컨트롤은 논리적으로 1 을 나타내는 값를 취하고, 그리고 테스트 클럭은 계속해서 사각파 파형을 가지게 된다). 이런 테스트 모드 동안에, 제 1 의 세트의 테스트 신호들이 병렬적으로 아날로그 및 디지털 회로들에 보내지는 한편, 첨가적인 테스트 신호들은 아날로그 회로 그리고/또는 디지털 회로로 보내지고(예를 들면, 하나 또는 그 이상의 외부 장치로부터 도 1 및 도 2 에 나타난 핀 (12) 그리고/또는 핀 (13)으로), 아날로그 그리고/또는 디지털 회로의 제 1 의 세트의 테스트 신호들과 첨가적인 테스트 신호들 양쪽 모두에 대한 반응성은 모니터된다(예를 들면, 도 1 과 도 2 에 나타나 있는 핀 (14) 과 핀 (16) 에 보내진 출력 신호들을 모니터함으로써).
칩 (1) 의 전형적인 구현들에서, 테스트 클럭 신호의 각각의 천이는, 멀티플렉서 (20) 로부터 플립-플롭 (22) 으로 한 비트(예를 들면 테스트 비트)의 로딩 및 플립-플롭 (22) 으로부터 전에 로드된 비트를 멀티플렉서 (24) 와 (30) 로 보내는 것의 시작과, 멀티플렉서 (30) 로부터 한 비트를 플립-플롭 (32) 으로 로딩 및 플립-플롭 (32) 으로부터 전에 로드된 비트를 멀티플렉서 (34) 와 (40) 로 보내는 것의 시작 및, 멀티플렉서 (40) 로부터 한 비트를 플립-플롭 (42) 로 로딩 및 플립-플롭 (42) 으로부터 전에 로드된 비트를 멀티플렉서 (44) 와 핀 (15) 으로 보내는 것을 시작한다. 제어 신호 테스트 인에이블은 멀티플렉서 (20), (30) 및, (40) 각각에 대한 두 개의 입력 중에서 어느 것이 그러한 멀티플렉서 각각의 출력으로 보내지는 가를 제어하고, 제어 신호 컨트롤은 멀티플렉서 (24), (34) 및, (44) 각각에 대한 두 개의 입력 중에서 어느 것이 그러한 멀티플렉서 각각의 출력으로 보내지는 가를 제어한다.
위에서 언급된 칩 (1) 의 병렬적 로드 모드에서, 체인 (50) 은 핀 (12) 으로부터 순차적으로 체인 (50) 의 셀들로 데이터 값들을 이동시키고, 또한 이러한 데이터 값들을 아날로그 회로 (2) 와 (6) 그리고 디지털 회로 (10) 로 순차적으로 이동시키도록 제어된다. 바람직한 구현에서, 테스트 인에이블 신호는 논리적으로 1 을 나타내는 값를 가지고, 컨트롤은 논리적으로 1 을 나타내는 값를 가지고, 그리고 테스트 클럭은 병렬적인 로드 모드 동안에 고정된 구간에서 사각파 파형을 가진다. 따라서, 각 셀에 있어서 입력 멀티플렉서(멀티플렉서 (20), (30) 및, (40))는 핀 (12) 으로부터 스캔 입력 데이터(또는 이전 셀의 플립-플롭으로부터 스캔 출력 데이터)를 선택하고, 각 셀에 있어서 출력 멀티플렉서(멀티플렉서 (24), (34) 및, (44))는 그런 셀의 플립-플롭의 출력을 선택한다(예를 들면, 멀티플렉서 (24) 는 셀 (3) 에 있는 플립-플롭 (22) 의 출력을 선택한다. 따라서, 테스트 클럭의 천이들에 반응하여, 데이터 값들은 핀 (12) 으로부터 체인 (50) 의 플립-플롭 (22), (32) 및, (42) 를 통하여, 또한 출력 멀티플렉서 (24) 를 통하여 아날로그 회로 (2) 로 및, 출력 멀티플렉서 (34) 를 통하여 디지털 회로 (10) 로, 그리고 출력 멀티플렉서 (44) 를 통하여 아날로그 회로 (6) 로 순차적으로 이동된다.
칩 (1) 의 세 번째 테스트 모드 동안에, 한 세트의 신호들(이들이 하나 또는 그이상의 아날로그 회로 (2), (4) 및, (6) 또는 디지털 회로 (10) 의 상태를 나타내기 때문에 상태 신호들이라 칭함)은, 아날로그 또는 디지털 회로로부터 경계 스캔 셀 체인 (50) 의 셀들로 (병렬적으로) 로드되고, 그리고 나서 상태 신호들은 셀들로부터 외부 장치로(예를 들면, 도 1 및 도 2 에 나타난 핀 (15) 으로) 이동된다. 예를 들면, 체인 (50) 은 아날로그 회로 (2), (4) 및, (6) 의 이전 테스트를 뒤이어 세 번째 테스트 모드에서 다음과 같이 작동할 수 있다: 외부 장치로부터 아날로그 회로의 외부 핀 (11) 으로 테스트 신호들이 보내진 후 바라는 시간에(한편, 경계 스캔 셀 체인 (50) 의 제 1 의 서브세트는 아날로그 회로의 내부 노드들에 테스트 값들을 보낸다), 체인 (50) 은, (테스트 인에이블과, 컨트롤 및, 테스트 클럭의 적절한 신호들에 반응하여, 즉, 논리적으로 0 을 나타내는 값를 가진 테스트 인에이블 및 컨트롤 각각에 및, 아날로그/디지털 신호들을 클럭 인(clock in)하기 위하여 테스트 클럭의 한 천이를 제 2 의 서브세트에 있는 각각의 셀들내에 있는 플립-플롭으로 보내는 것에 반응하여) 아날로그 회로에 의하여 보내지는 아날로그/디지털 신호들을 (체인 (50) 의 셀들의 제 2 의 서브세트에서) 포착하기 위하여 로드 작동을 수행하도록 제어된다. 그리고 나서 포착된 값들은 체인 (50) 으로부터, (논리적으로 1 을 나타내는 값를 가지고 있는 테스트 인에이블과, 고정된 구간에서 사각 파로서의 테스트 클럭을 보냄으로써) 외부 장치에 전형적으로 연결된 핀 (15) 에 이동된다. 다른 예를 들면, 체인 (50) 은 디지털 회로 (10) 의 이전 테스트의 뒤를 이어 세 번째 테스트 모드에서 다음과 같이 작동할 수 있다: 외부 장치로부터 디지털 회로 (10)의 외부 핀 (13) 으로 테스트 신호들이 보내진 후 바라는 시간에(한편, 제 2 의 서브세트에 있는 셀들은 디지털 회로의 내부 노드들에 테스트 값들을 보낸다), (예를 들면, 논리적으로 0 을 가지고 있는 테스트 인에이블과 컨트롤 각각을 보냄으로써, 그리고 디지털에서 아날로그에로의 신호들을 클럭 인 하기 위하여 테스트 클럭의 한 천이를 제 1 의 서브세트에 있는 각 셀내의 플립-플롭으로 보냄으로써) 디지털 회로에 의하여 보내지는 디지털/아날로그 신호들을 (체인 (50) 의 셀들의 제 1 의 서브세트에서) 포착하기 위하여 로드 작동이 수행된다. 그리고 나서 포착된 값들은 체인 (50) 으로부터, (논리적으로 1을 나타내는 값를 가지고 있는 테스트 인에이블과, 고정된 구간에서 사각 파로서의 테스트 클럭을 보냄으로써) 외부 장치에 전형적으로 연결된 핀 (15) 에 스캔된다.
도 2 를 참조해보면, 경계 스캔 셀 체인 (50) 의 각각의 셀은 (스캔 입력 데이터 입력, 출력 데이터 및, 출력을 가지고 있는) 입력 멀티플렉서와, (테스트 클럭 입력, 입력 멀티플렉서의 출력에 연결된 데이터 입력 및, 출력을 가지고 있는) 플립-플롭 및, (아날로그 회로와 디지털 회로중의 하나에 연결된 제 1 의 입력과, 플립-플롭의 출력에 연결된 제 2 의 입력 및, 아날로그 회로와 디지털 회로의 또 다른 하나에 연결되어 있는 출력을 가지고 있는) 출력 멀티플렉서를 가급적 포함하고 있다. 예를 들면, 셀 (3) 은 이런 형태의 입력 멀티플렉서 (20)와, 이런 형태의 플립-플롭 (22) 및, 이런 형태의 출력 멀티플렉서 (24) 를 포함하고 있고, 셀 (5) 은 이런 형태의 입력 멀티플렉서 (30) 와, 이런 형태의 플립-플롭 (32) 및, 이런 형태의 출력 멀티플렉서 (34) 를 포함하고 있고, 그리고 셀 (7) 은 이런 형태의 입력 멀티플렉서 (40)와, 이런 형태의 플립-플롭 (42) 및, 이런 형태의 출력 멀티플렉서 (44) 를 포함하고 있다. (셀 (5) 의) 멀티플렉서 (34) 의 제 1 의 입력은 (그것의 내부 노드로부터 아날로그/디지털 신호를 수신하기 위하여) 아날로그 회로 (4) 에 연결되어 있다. 이와는 대조적으로, 멀티플렉서 (24) 와 (44) 각각의 제 1 의 입력은 디지털 회로 (10) 에 연결되어 있다(이때 멀티플렉서 각각은 디지털 회로 (10) 의 다른 내부 노드로부터 디지털/아날로그 신호를 수신하기 위한 것이다).
셀들 (3), (5) 및, (7) 은 (핀 (12) 에 연결된 멀티플렉서 (20) 의 스캔 입력 데이터 입력과, 핀 (15) 에 연결된 플립-플롭 (42) 의 출력과 더불어) 그림에 나타난 것처럼 연속적으로 함께 연결되어, (핀 (12) 으로부터 테스트 값들을 경계 스캔 셀 체인 (50) 으로 순차적으로 이동시키는 연속적인 이동 작동(한편, 셀들 (3), (5) 및, (7) 은 칩 (1) 의 아날로그 회로 및 칩 (1) 의 디지털 회로에 투과적이다) 또는 (핀 (12) 으로부터) 체인으로 순차적으로 데이터 값들이 이동되고 이러한 값들은 또한 아날로그 회로 및 디지털 회로로 순차적으로 이동되는 병렬적 로드 작동을 수행할 수 있게 하거나, 한 세트의 세 개의 신호들(이 신호들 각각은 셀들중의 다른 셀로 로드되었다)을 병렬적으로 하나 또는 그이상의 회로들 (2), (4), (6) 및, (10) 에 보내게 된다.
비록 도 1 과 도 2 의 경계 스캔 셀 체인 (50) 이 세 개의 동일한 셀들(셀 (3), (5) 및, (7))을 가지고 있다할지라도, 체인은 선택적으로 그러한 셀들의 임의의 수를 가질 수 있다. 이때, 각각의 셀들은 아날로그 또는 디지털 회로들 (2), (4), (6) 및, (10) 중의 하나의 다른 노드에 연결된, 셀의 출력 멀티플렉서의 제 1 의 입력을 가지고 있다. 더욱 더 일반적으로, 발명의 경계 스캔 셀 체인은 연속적으로 연결된 (가급적이면 동일한 ) 셀들의 임의의 수를 가질 수 있다. 이때, 각각의 셀은 아날로그 회로와 디지털 회로사이의 연결을 위하여 2:1 멀티플렉서를 가지고 있다(셀에서 아날로그 및 디지털 회로들은 집적 회로의 (서로 분리된) 부분들이다. 2:1 멀티플렉서는 아날로그 회로와 디지털 회로중의 하나의 노드에의 연결을 위하여 배열된 하나의 입력과, 셀들중의 또 다른 하나에의 연결을 위하여 배열된 또 다른 입력 및, 아날로그 회로 및 디지털 회로의 다른 하나에의 연결을 위하여 배열된 출력을 가지고 있다.
바람직한 실시예들에서, (아날로그 회로와 아날로그 회로로부터 분리된 디지털 회로 및, 아날로그 및 디지털 회로 사이의 경계를 따라 배열된 경계 스캔 셀 체인을 포함하는) 본 발명의 혼합 신호 회로는 집적 회로로서 구현되어 있다. 경계 스캔 셀 체인은 집적 회로의 (아날로그 및 디지털 회로사이의 경계를 따라 분포하고 집적 회로의 외부 핀들에 직접 연결되어 있지 않은) 내부 노드들에의 접근을 제공하여 이런 내부 노드들의 상태가 집적 회로의 테스트동안에 모니터 될 수 있도록 그리고 내부 노드들이 집적 회로의 테스트 동안에 원하는 테스트 전압들에 유지되도록 (또는 테스트 전압들의 원하는 순서에 의하여 자극되도록) 한다. 선택적으로, (아날로그 회로와, 아날로그 회로로부터 분리된 디지털 회로 및, 아날로그 및 디지털 회로 사이의 경계를 따라 배열된 경계 스캔 셀 체인을 포함하는) 본 발명의 혼합 신호 회로는 집적 회로로서 구현되지 않는다. 그러한 대안적 실시예들에서, (아날로그 및 디지털 회로사이의 경계를 따라 분포하는), 경계 스캔 셀이 연결되어 있는 노드들이 테스트 프로브(probes) 또는 이와 유사한 것들에 접근할 수 있음에도 불구하고, 경계 스캔 셀 체인의 존재는 다음의 중요한 잇점을 제공한다. 경계 스캔 셀 체인의 존재는 혼합 신호 회로로 하여금 다음의 모드들중의 어느 하나에서 작동하도록 한다: 경계 스캔 셀 체인이 아날로그 및 디지털 회로에 투과적인 정상적 작동 모드와, 체인이 아날로그 회로를 디지털 회로로부터 분리시키고 아날로그 및 디지털 회로에 (이전에 체인에 로드된) 테스트 신호들을 보내는 (그렇지 않으면 정상적 작동 모드에서 경계를 지나 보내질 아날로그/디지털 및 디지털/아날로그 신호들 대신에) 적어도 하나의 테스트 모드.
본 발명의 또 다른 면은, 아래의 단계로 이루어지는, (가급적 집적 회로로 구현되는) 혼합 신호 회로를 디자인하고 제조하는 방법이다:
(a) 회로의 아날로그 부분들이 회로의 디지털 부분들과 분리되도록 혼합 신호 회로를 디자인하는 단계와,
(b) 아날로그 및 디지털 부분들사이에 경계 스캔 셀 체인을 디자인에 포함되도록 하여, 체인의 각 셀이 신호들중의 다른 것을 가로채어 아날로그 및 디지털 부분들 사이에서 교환되도록 하는 단계 및,
(c) 상기 디자인에 따라서 혼합 신호 회로를 제조하는 단계.
디지털 부분은, 디지털 부분만이 테스트되는 테스트 모드에서의 사용을 위하여 그 자신의 스캔 체인 (디지털 스캔 체인)을 포함하도록 디자인될 수 있다. 경계 스캔 셀 체인은 디지털 스캔 셀 체인의 일부분으로서 구현될 수 있다.
여기 기재된 본 발명의 실시예들에 대한 다양한 다른 변형예들이 본 발명을 실시하는데 있어서 적용될 수 있다는 것을 이해해야 한다. 다음의 특허청구항들은 본 발명의 범위를 한정하고, 이에 의하여 특허청구항들의 범위내에서의 구성들 및 방법들과 그들의 균등물들이 다루어지도록 의도된다.
본 발명에 의하여 아날로그 또는 디지털 회로만의(그리고 또한 선택적으로 아날로그 및 디지털 회로 양쪽 모두에 대하여 동시에) 테스트를 단순화하는 방법 그리고/또는 장치를 제공할 수 있다.
Claims (34)
- 아날로그/디지털 신호들을 보내도록 배열된 아날로그 회로와,디지털/아날로그 신호들을 보내도록 배열된 디지털 회로 및,아날로그 회로 및 디지털 회로사이에 연결되고 컨트롤 신호들을 수신하도록 연결된 경계 스캔 셀 체인을 포함하며,상기 경계 스캔 셀 체인은 컨트롤 값의 제 1 의 값들에 반응하여 정상적 작동 모드에서 작동하고 컨트롤 값의 제 2 의 값들에 반응하여 테스트 모드에서 작동하도록 배열되어 있고, 상기 아날로그 회로에 의하여 보내지는 각 아날로그/디지털 신호와 상기 디지털 회로에 의하여 보내지는 각 디지털/아날로그 신호는 상기 경계 스캔 셀 체인에 보내지고, 정상적 작동 모드에서 상기 경계 스캔 셀 체인은 상기 각 아날로그/디지털 신호를 디지털 회로로 및 상기 각 디지털/아날로그 신호를 아날로그 회로로 보내고, 상기 경계 스캔 셀 체인은 테스트 모드에서 상기 디지털 회로로부터 상기 아날로그 회로를 분리시키는 것을 특징으로 하는 혼합 신호 회로.
- 제 1 항에 있어서,상기 혼합 신호 회로는 입력 노드와 출력 노드를 갖고, 상기 경계 스캔 셀 체인은 입력 노드 및 출력 노드사이에 연속적으로 함께 연결된 한 세트의 셀들로 이루어지고,상기 셀들은,테스트 신호들을 입력 노드로부터 순차적으로 셀들로 이동시키기 위하여 연속적 이동 작동을 수행하는 한편, 상기 셀들이 테스트 신호들로 로드될 때까지 컨트롤 신호들의 제 3 의 값들에 반응하여, 상기 경계 스캔 셀 체인은 상기 연속적인 이동 작동 동안에 수신된 각 아날로그/디지털 신호를 상기 디지털 회로에 및 상기 연속적 이동 작동 동안에 수신된 디지털/아날로그 각 신호를 상기 아날로그 회로에 보내고, 그리고 나서 셀들에 병렬적으로 로드되었던 상기 테스트 신호들을 상기 컨트롤 신호들의 상기 제 2 의 값들에 반응하여 상기 아날로그 회로 및 디지털 회로에 보내도록 되어 있는 것을 특징으로 하는 혼합 신호 회로.
- 제 2 항에 있어서,상기 셀들은 컨트롤 신호의 제 4 의 값들에 반응하여 로드 작동을 수행하도록 또한 배열되고, 테스트 신호들이 로드 작동 동안에 입력 노드로부터 상기 셀들로 순차적으로 이동되고 상기 테스트 신호들이 또한 상기 로드 작동 동안에 상기 아날로그 회로 및 디지털 회로의 적어도 하나로 상기 셀들로부터 순차적으로 이동되는 것을 특징으로 하는 혼합 신호 회로.
- 제 1 항에 있어서,상기 혼합 신호 회로는 입력 노드와 출력 노드를 갖고,상기 경계 스캔 셀 체인은,제 1 의 입력, 제 2 의 입력, 상기 컨트롤 신호들중의 제 1 의 신호를 수신하기 위하여 연결되어 있는 컨트롤 입력 및, 출력을 가지고 있는 상기 입력 멀티플렉서와,상기 컨트롤 신호들중의 제 2 의 신호를 수신하기 위하여 연결된 클럭 입력, 상기 입력 멀티플렉서의 상기 출력에 연결된 데이터 입력 및, 데이터 출력을 가지고 있는 플립-플롭 및,상기 아날로그 및 디지털 회로중의 하나에 연결된 제 1 의 입력과, 상기 플립-플롭의 상기 데이터 출력에 연결된 제 2 의 입력과, 상기 아날로그 회로 및 디지털 회로의 또 다른 것에 및 상기 입력 멀티플렉서의 상기 제 1 의 입력에 연결된 출력 및, 상기 컨트롤 신호들중의 제 3 의 것을 수신하기 위하여 연결된 컨트롤 입력을 가지는 출력 멀티플렉서로 각각 구성되어 있는, 입력 노드 및 출력 노드사이에 함께 연속적으로 연결된 한 세트의 셀들로 이루어져 있고,상기 셀들중의 제 1 의 셀의 상기 입력 멀티플렉서의 상기 제 2 의 입력은 입력 노드에 연결되어 있고, 다른 셀들 각각의 상기 입력 멀티플렉서의 상기 제 2 의 입력은 셀들중의 선행하는 셀의 상기 플립-플롭의 상기 데이터 출력에 연결되어 있고, 셀들중의 마지막 셀의 상기 플립-플롭의 상기 데이터 출력은 출력 노드에 연결되어 있는 것을 특징으로 하는 혼합 신호 회로.
- 제 4 항에 있어서,상기 셀들중의 제 1 의 서브세트 각각은, 상기 컨트롤 신호들중의 상기 제 1 의 값들에 반응하여 상기 디지털 회로로부터 디지털/아날로그 신호들중의 하나를 셀의 상기 플립-플롭 상에서 포착하기 위하여 배열되어 있고,상기 셀들중의 제 2 의 서브세트 각각은, 상기 컨트롤 신호들중의 상기 제 1 의 값들에 반응하여 아날로그/디지털 신호들중의 하나를 셀의 상기 플립-플롭 상에서 포착하기 위하여 배열되어 있는 것을 특징으로 하는 혼합 신호 회로.
- 제 1 항에 있어서,상기 혼합 신호 회로가 집적 회로인 것을 특징으로 하는 혼합 신호 회로.
- 제 6 항에 있어서, 적분 회로는,상기 아날로그 회로에 신호들을 직접 보내기 위하여 연결된 하나 이상의 제 1 의 외부 핀, 신호들을 상기 아날로그 회로로부터 직접 수신하기 위하여 연결된 하나 이상의 제 2 의 외부 핀, 신호들을 상기 디지털 회로에 직접 보내기 위하여 연결된 하나 이상의 제 3 의 외부 핀, 상기 디지털 회로로부터 직접 신호들을 수신하기 위하여 연결된 하나 이상의 제 4 의 외부 핀, 신호들을 상기 경계 스캔 셀 체인에 직접 보내기 위하여 연결된 하나 이상의 제 5 의 외부 핀 및, 신호들을 상기 경계 스캔 셀 체인으로부터 직접 수신하기 위하여 연결된 하나 이상의 제 6 의 외부 핀을 갖는 것을 특징으로 하는 혼합 신호 회로.
- 제 7 항에 있어서, 상기 경계 스캔 셀 체인은,상기 제 5 의 외부 핀과 상기 제 6 의 외부 핀사이에 함께 연속적으로 연결된 한 세트의 셀들을 포함하고,상기 셀들은, 상기 셀들이 테스트 신호들로 로드될 때까지, 상기 컨트롤 신호들의 상기 제 3 의 값들에 반응하여 상기 셀들로 순차적으로 상기 제 5 의 외부 핀으로부터의 테스트 신호들을 이동시키는 연속적인 이동 작동을 수행하도록 되어있고,상기 경계 스캔 셀 체인은 상기 연속적인 이동 작동 동안에 수신된 각 아날로그/디지털 신호를 상기 디지털 회로에 및 상기 연속적인 이동 작동 동안에 수신된 각 디지털/아날로그 신호를 상기 아날로그 회로로 보내고, 그리고 나서 상기 컨트롤 신호들의 상기 제 2 의 값들에 반응하여, 상기 셀들에 병렬적으로 로드되었던 상기 테스트 신호들을 상기 아날로그 및 디지털 회로들에 보내는 것을 특징으로 하는 혼합 신호 회로.
- 제 7 항에 있어서, 상기 경계 스캔 셀 체인은,제 1 의 입력, 제 2 의 입력, 상기 컨트롤 신호들중의 제 1 의 신호를 수신하기 위하여 연결된 컨트롤 입력 및, 출력을 가지는 입력 멀티플렉서와,상기 컨트롤 신호들중의 제 2 의 신호를 수신하기 위하여 연결된 클럭 입력, 상기 입력 멀티플렉서의 출력에 연결된 데이터 입력 및, 데이터 출력을 가지는 플립 플롭 및,상기 아날로그 회로 및 디지털 회로중의 하나에 연결된 제 1 의 입력, 상기 플립-플롭의 데이터 출력에 연결된 제 2 의 입력, 상기 아날로그 회로 및 디지털 회로중의 또 다른 하나에 및 상기 입력 멀티플렉서의 상기 제 1 의 입력에 연결된 출력 및, 상기 컨트롤 신호들중의 제 3 의 신호를 수신하기 위하여 연결된 컨트롤 입력을 가지는 출력 멀티플렉서를 각각 포함하는, 상기 제 5 의 외부 핀과 상기 제 6 의 외부 핀사이에 함께 연속적으로 연결된 한 세트의 셀들을 포함하고,상기 셀들중의 제 1 의 셀의 상기 입력 멀티플렉서의 상기 제 2 의 입력은 제 5 의 외부 핀에 연결되어 있고, 상기 다른 셀들 각각의 상기 입력 멀티플렉서의 상기 제 2 의 입력은 상기 셀들중의 선행하는 것의 상기 플립-플롭의 데이터 출력에 연결되어 있고, 상기 셀들중의 마지막 것의 상기 플립-플롭의 데이터 출력은 상기 제 6 의 외부 핀에 연결되어 있는 것을 특징으로 하는 혼합 신호 회로.
- 제 1 항에 있어서,상기 혼합 신호 회로는 입력 노드와 출력 노드를 가지고,상기 경계 스캔 셀 체인은 상기 입력 노드와 상기 출력 노드사이에 연결되어 있고, 상기 경계 스캔 셀 체인이 테스트 신호들로 로드될 때까지, 상기 컨트롤 신호들중의 제 3 의 값들에 반응하여 상기 입력 노드로부터 순차적으로 테스트 신호들을 이동시키는 연속적인 이동 작동을 수행하도록 되어 있고,상기 경계 스캔 셀 체인은 상기 연속적인 이동 작동 동안에 수신된 각 아날로그/디지털 신호를 상기 디지털 회로에 보내고 상기 연속적인 이동 작동 동안에 수신된 각 디지털/아날로그 신호를 상기 아날로그 회로에 보내도록 배열되어 있는 것을 특징으로 하는 혼합 신호 회로.
- 제 10 항에 있어서, 상기 경계 스캔 셀 체인은,상기 컨트롤 신호들중의 제 4 의 값들에 반응하여 로드 작동을 수행하도록 되어 있고,테스트 신호들은 상기 로드 작동 동안에 상기 입력 노드로부터 상기 셀들로 순차적으로 이동되고, 또한 상기 로드 작동 동안에 상기 아날로그 회로 및 디지털 회로중의 적어도 하나로 상기 셀들로부터 순차적으로 이동되는 것을 특징으로 하는 혼합 신호 회로.
- 아날로그/디지털 신호들을 보내도록 배열된 아날로그 회로와 상기 아날로그 회로로부터 분리되어 디지털/아날로그 신호들을 보내도록 배열된 디지털 회로를 포함하는 혼합 신호 회로에의 연결을 위한 경계 스캔 셀 체인으로서,입력 노드와,출력 노드 및,제 1 의 입력과 제 2 의 입력과 제 1 의 컨트롤 신호를 수신하기 위한 컨트롤 입력 및 출력을 가진 입력 멀티플렉서와, 테스트 클럭 신호를 수신하기 위한 클럭 입력과 상기 입력 멀티플렉서의 출력에 연결된 데이터 입력 및 데이터 출력을 가진 플립 플롭 및, 상기 아날로그 회로 및 디지털 회로중의 하나에 연결시키기 위한 제 1 의 입력과 상기 플립 플롭의 데이터 출력에 연결된 제 2 의 입력과 상기 아날로그 회로 및 디지털 회로중의 다른 하나에 연결시키기 위한 출력 및 제 2 의 컨트롤 신호를 수신하기 위한 컨트롤 입력을 가지고 있는 출력 멀티플렉서를 각각 포함하는, 상기 입력 노드와 상기 출력 노드사이에 함께 연속적으로 연결된 한 세트의 셀들로 이루어져 있고,상기 출력 멀티플렉서의 출력이 상기 입력 멀티플렉서의 제 1 의 입력에 연결되어 있고,상기 셀들중의 제 1 의 셀의 상기 입력 멀티플렉서의 상기 제 2 의 입력이 상기 입력 노드에 연결되어 있고,상기 다른 셀들의 각각의 상기 입력 멀티플렉서의 제 2 의 입력은 상기 셀들중의 선행 셀의 상기 플립 플롭의 데이터 출력에 연결되어 있고,상기 셀들중의 마지막 셀의 상기 플립 플롭의 데이터 출력은 상기 출력 노드에 연결되어 있는 것을 특징으로 하는 경계 스캔 셀 체인.
- 제 12 항에 있어서,각각의 상기 셀들은 상기 제 1 의 컨트롤 신호의 제 1 의 값과 상기 제 2 의 컨트롤 신호의 제 1 의 값에 반응하여 정상 작동 모드와, 상기 제 1 의 컨트롤 신호의 상기 제 1 의 값과 상기 제 2 의 컨트롤 신호의 상기 제 2 의 값에 반응하여 테스트 모드에서 작동하도록 되어 있고,상기 각각의 셀들은 셀의 상기 출력 멀티플렉서의 제 1 의 입력에서 수신된 각각의 신호를 상기 정상 작동 모드에서 셀의 상기 출력 멀티플렉서의 출력으로 보내고,셀의 상기 출력 멀티플렉서의 상기 제 1 의 입력을 상기 테스트 모드에서 셀의 상기 출력 멀티플렉서의 출력으로부터 분리시키도록 되어 있는 것을 특징으로 하는 경계 스캔 셀 체인.
- 제 13 항에 있어서, 상기 각 셀은,상기 테스트 클럭 신호에 반응하여 셀의 상기 입력 멀티플렉서로부터 순차적으로 신호들을 셀의 상기 플립 플롭의 데이터 출력으로 이동시키고,상기 제 2 의 컨트롤 신호의 상기 제 2 의 값에 반응하여 셀의 상기 출력 멀티플렉서의 출력으로 셀의 상기 출력 멀티플렉서의 상기 제 2 의 입력으로부터 신호를 보내고,상기 제 2 의 컨트롤 신호의 상기 제 1 의 값에 반응하여 셀의 상기 출력 멀티플렉서의 출력으로 상기 출력 멀티플렉서의 상기 제 1 의 값으로부터 신호를 보내도록 되어 있는 것을 특징으로 하는 경계 스캔 셀 체인.
- 제 13 항에 있어서, 상기 각 셀은,상기 제 1 의 컨트롤 신호의 제 2 의 값과 상기 제 2 의 컨트롤 신호의 상기 제 1 의 값에 반응하여 연속적 이동 모드에서 작동하도록 되어 있는 것을 특징으로 하는 경계 스캔 셀 체인.
- 제 13 항에 있어서, 상기 각 셀은,상기 제 1 의 컨트롤 신호의 제 2 의 값과 상기 제 2 의 컨트롤 신호의 상기 제 2 의 값에 반응하여 병렬적 로드 모드에서 작동하도록 되어 있는 것을 특징으로 하는 경계 스캔 셀 체인.
- 아날로그/디지털 신호들을 보내도록 되어 있는 아날로그 회로와 상기 아날로그 회로로부터 분리되어 디지털/아날로그 신호들을 보내도록 구성된 디지털 회로를 포함하는 혼합 신호 회로에의 연결을 위한 경계 스캔 셀로서,제 1 의 입력과 제 2 의 입력과 제 1 의 컨트롤 신호를 수신하기 위한 컨트롤 입력 및 출력을 가진 입력 멀티플렉서와, 테스트 클럭 신호를 수신하기 위한 클럭 입력과 상기 입력 멀티플렉서의 출력에 연결된 데이터 입력 및 데이터 출력을 가진 플립 플롭 및, 상기 아날로그 회로 및 디지털 회로중의 하나에 연결시키기 위한 제 1 의 입력과 상기 플립 플롭의 데이터 출력에 연결된 제 2 의 입력과 상기 아날로그 회로 및 디지털 회로중의 다른 하나에 연결시키기 위한 출력 및 제 2 의 컨트롤 신호를 수신하기 위한 컨트롤 입력을 가지고 있는 출력 멀티플렉서를 포함하고,상기 출력 멀티플렉서의 출력이 상기 입력 멀티플렉서의 상기 제 1 의 입력에 연결되어 있는 것을 특징으로 하는 경계 스캔 셀.
- 제 17 항에 있어서, 상기 경계 스캔 셀은,상기 제 2 의 컨트롤 신호의 제 1 의 값에 반응하여 상기 출력 멀티플렉서의 출력으로 상기 멀티플렉서의 제 1 의 입력에서 수신된 각 신호를 보내고,상기 제 2 의 컨트롤 신호의 제 2 의 값에 반응하여 상기 출력 멀티플렉서의 출력으로부터 상기 출력 멀티플렉서의 제 1 의 입력을 분리시키도록 배열되어 있는 것을 특징으로 하는 경계 스캔 셀.
- 제 18 항에 있어서, 상기 경계 스캔 셀은,상기 테스크 클럭 신호에 반응하여 상기 입력 멀티플렉서로부터 상기 플립 플롭의 데이터 출력으로 신호들을 순차적으로 이동시키고,상기 제 2 의 컨트롤 신호의 제 2 의 값에 반응하여 상기 출력 멀티플렉서의 제 2 의 입력으로부터 상기 출력 멀티플렉서의 출력으로 신호를 보내도록 배열되어 있는 것을 특징으로 하는 경계 스캔 셀.
- 제 18 항에 있어서, 상기 경계 스캔 셀은상기 제 1 의 컨트롤 신호의 제 1 의 값과 상기 제 2 의 컨트롤 신호의 제 2 의 값에 반응하여 테스트 모드에서 작동하도록 배열되어 있는 것을 특징으로 하는 경계 스캔 셀.
- 제 20 항에 있어서, 상기 경계 스캔 셀은,상기 제 1 의 컨트롤 신호의 제 2 의 값과 상기 제 2 의 컨트롤 신호의 상기 제 1 의 값에 반응하여 연속적 이동 이동 모드에서 작동하도록 배열되어 있는 것을 특징으로 하는 경계 스캔 셀.
- 제 20 항에 있어서, 상기 경계 스캔 셀은,상기 제 2 의 컨트롤 신호의 상기 제 2 의 값과 상기 제 1 의 컨트롤 신호의 제 2 의 값에 반응하여 병렬적 로드 모드에서 작동하도록 배열되어 있는 것을 특징으로 하는 경계 스캔 셀.
- 혼합 신호 회로의 정상적 작동중에, 디지털 회로는 디지털/아날로그 신호들을 경계 스캔 셀 체인을 통하여 아날로그 회로로 보내고, 상기 아날로그 회로는 아날로그/디지털 신호들을 상기 경계 스캔 셀 체인을 통하여 상기 디지털 회로에 보내며, 아날로그 회로와 상기 아날로그 회로로부터 분리된 디지털 회로 및 상기 아날로그 회로와 상기 디지털 회로사이에 연결되어 있는 경계 스캔 셀 체인을 포함하는 혼합 신호 회로를 테스트 하는 방법으로서,(a) 한 세트의 테스트 값들을 나타내는 테스트 신호들을 순차적으로 상기 경계 스캔 셀 체인으로 이동시키는 스캔 이동 작동을 수행하고, 디지털/아날로그 신호들보다 오히려 상기 테스트 신호들을 상기 아날로그 회로에 보내는 단계와,(b) 상기 아날로그 회로에 상기 테스트 신호들을 보내면서, 상기 아날로그 회로의 하나 이상의 입력 노드에 하나 이상의 추가적인 테스트 신호를 인가하여 상기 아날로그 회로의 하나 이상의 출력 노드로부터 결과적인 출력 신호들을 검출하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제 23 항에 있어서, 상기 단계 (a) 는,상기 디지털 회로가 상기 디지털/아날로그 신호들을 경계 스캔 셀 체인을 통하여 아날로그 회로에 보내고 상기 아날로그 회로는 상기 아날로그/디지털 신호들을 상기 경계 스캔 셀 체인을 통하여 상기 디지털 회로에 보내는 연속적 이동 작동을 수행하는 단계와,상기 연속적 이동 작동을 수행한 후에, 상기 디지털/아날로그 신호들보다 오히려 상기 테스트 신호들을 상기 아날로그 회로에 보내는 단계를 포함하는 것을 특징으로 하는 방법.
- 제 23 항에 있어서, 상기 단계 (a) 는,상기 아날로그 회로로부터 상기 디지털 회로를 분리시키고, 상기 테스트 신호들을 순차적으로 상기 아날로그 회로와 상기 디지털 회로에 이동시키는 상기 스캔 이동 작동을 수행하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제 23 항에 있어서,(c) 상기 단계 (b) 의 마지막에 상기 아날로그 회로에 의하여 보내지는 상기 아날로그/디지털 신호들을 포착하기 위하여 로드 작동을 수행하는 단계와,(d) 상기 단계 (c) 후에, 포착된 상기 아날로그/디지털 신호들을 순차적으로 상기 경계 스캔 셀 체인으부터 이동시키기 위한 또 다른 스캔 이동 작동을 수행하는 단계를 또한 포함하는 것을 특징으로 하는 방법.
- 제 23 항에 있어서,상기 혼합 신호 회로는 신호들을 직접 상기 아날로그 회로에 보내기 위한 하나 이상의 제 1 의 외부 핀과, 상기 아날로그 회로로부터 직접 신호들을 수신하기 위한 하나 이상의 제 2 의 외부 핀과, 신호들을 직접 상기 경계 스캔 셀 체인으로 보내기 위한 하나 이상의 제 3 의 외부 핀 및, 상기 경계 스캔 셀 체인으로부터 직접 신호들을 수신하기 위한 하나 이상의 제 4 의 외부 핀을 가지고 있는 집적 회로이며,상기 단계 (a) 는 상기 테스트 신호들을 상기 제 3 의 외부 핀으로부터 순차적으로 상기 경계 스캔 셀 체인으로 이동시키기 위한 스캔 이동 작동을 수행하는 단계를 포함하고,상기 단계 (b) 는 외부 장치로부터 상기 하나 또는 그 이상의 신호들을 직접 상기 제 1 의 외부 핀으로 인가하고 상기 외부 장치에서 상기 제 2 의 외부 핀으로 보내졌던 상기 결과적인 출력 신호들을 수신하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제 27 항에 있어서,(c) 상기 단계 (b) 의 마지막에 상기 아날로그 회로에 의하여 상기 경계 스캔 셀 체인에 보내지는 하나 이상의 아날로그/디지털 신호를 포착하기 위한 로드 작동을 수행하는 단계와,(d) 상기 단계 (c) 후에, 상기 경계 스캔 셀 체인으로부터 상기 단계 (c) 동안에 포착된 상기 아날로그/디지털 신호를 상기 제 4 의 외부 핀에 이동시키기 위한 또 다른 스캔 이동 작동을 수행하는 단계를 더 포함하는 것을 특징으로 하는 방법.
- 상기 혼합 신호 회로의 정상적 작동 중에, 상기 디지털 회로는 디지털/아날로그 신호들을 상기 경계 스캔 셀 체인을 통하여 상기 아날로그 회로에 보내고, 상기 아날로그 회로는 아날로그/디지털 신호들을 상기 경계 스캔 셀 체인을 통하여 상기 디지털 회로에 보내며, 아날로그 회로와, 상기 아날로그 회로로부터 분리된 디지털 회로 및, 상기 아날로그 회로와 상기 디지털 회로사이에 연결된 경계 스캔 셀 체인을 포함하고 있는 혼합 신호를 테스트 하는 방법으로서,(a) 한 세트의 테스트 값들을 나타내는 테스트 신호들을 순차적으로 상기 경계 스캔 셀 체인으로 이동시키기 위한 스캔 이동 작동을 수행하고, 상기 아날로그/디지털 신호보다 오히려 상기 테스트 신호들을 상기 디지털 회로에 보내는 단계와,(b) 상기 테스트 신호들을 상기 디지털 회로에 보내면서, 상기 디지털 회로의 하나 이상의 입력 노드에 하나 이상의 추가적인 테스트 신호를 인가하고 결과적인 출력 신호들을 상기 디지털 회로의 하나 이상의 출력 노드로부터 검출하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제 29 항에 있어서, 상기 단계 (a) 는,상기 디지털 회로가 상기 디지털/아날로그 신호들을 상기 경계 스캔 셀 체인을 통하여 상기 아날로그 회로에 보내고 상기 아날로그 회로는 상기 아날로그/디지털 신호들을 상기 경계 스캔 셀 체인을 통하여 상기 디지털 회로에 보내는 연속적 이동 작동을 수행하는 단계와,상기 연속적 이동 작동을 수행한 후에, 상기 아날로그/디지털 신호들보다 오히려 상기 테스트 신호들을 보내는 단계를 포함하는 것을 특징으로 하는 방법.
- 제 29 항에 있어서, 상기 단계 (a) 는,상기 아날로그 회로로부터 상기 디지털 회로를 분리시키고, 상기 테스트 신호들을 순차적으로 상기 디지털 회로와 상기 아날로그 회로로 이동시키는 스캔 이동 작동을 수행하는 것을 특징으로 하는 방법.
- 제 29 항에 있어서,(c) 상기 단계 (b) 의 마지막에 상기 디지털 회로에 의하여 보내지는 하나 이상의 디지털/아날로그 신호를 포착하기 위한 로드 작동을 수행하는 단계와,(d) 상기 단계 (c) 후에, 상기 단계 (c) 동안에 포착된 상기 디지털/아날로그 신호를 순차적으로 상기 경계 스캔 셀 체인으로부터 이동시키기 위한 또 다른 스캔 이동 작동을 수행하는 단계를 또한 포함하는 것을 특징으로 하는 방법.
- 제 29 항에 있어서,상기 혼합 신호 회로는 신호들을 직접 상기 디지털 회로에 보내기 위한 하나 이상의 제 1 의 외부 핀과, 상기 디지털 회로로부터 직접 신호들을 수신하기 위한 하나 이상의 제 2 의 외부 핀과, 신호들을 직접 상기 경계 스캔 셀 체인으로 보내기 위한 하나 이상의 제 3 의 외부 핀 및, 상기 경계 스캔 셀 체인으로부터 직접 신호들을 수신하기 위한 하나 이상의 제 4 의 외부 핀을 가지고 있는 집적 회로이며,상기 단계 (a) 는 상기 테스트 신호들을 상기 제 3 의 외부 핀으로부터 순차적으로 상기 경계 스캔 셀 체인으로 이동시키기 위한 스캔 이동 작동을 수행하는 단계를 포함하고,상기 단계 (b) 는 외부 장치로부터 상기 하나 또는 그 이상의 신호들을 직접 상기 제 1 의 외부 핀으로 인가하고 상기 외부 장치에서 상기 제 2 의 외부 핀으로 보내졌던 상기 결과적인 출력 신호들을 수신하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제 33 항에 있어서,(c) 상기 단계 (b) 의 마지막에 상기 디지털 회로에 의하여 상기 경계 스캔 셀 체인으로 보내지는 하나 이상의 디지털/아날로그 신호를 포착하기 위하여 로드 작동을 수행하는 단계와,(d) 상기 단계 (c) 후에, 상기 단계 (c) 동안에 포착된 상기 디지털/아날로그 신호를 상기 경계 스캔 셀 체인으로부터 상기 제 4 의 외부 핀으로 이동시키기 위한 또 다른 스캔 이동 작동을 수행하는 단계를 더 포함하는 것을 특징으로 하는 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US8/832,704 | 1997-04-11 | ||
| US08/832,704 US5793778A (en) | 1997-04-11 | 1997-04-11 | Method and apparatus for testing analog and digital circuitry within a larger circuit |
| US08/832,704 | 1997-04-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980079404A true KR19980079404A (ko) | 1998-11-25 |
| KR100356078B1 KR100356078B1 (ko) | 2002-12-18 |
Family
ID=25262400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970051870A KR100356078B1 (ko) | 1997-04-11 | 1997-10-09 | 보다큰회로내의아날로그및디지털회로소자를테스트하는방법및장치 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5793778A (ko) |
| KR (1) | KR100356078B1 (ko) |
| DE (1) | DE19758841B4 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101222737B1 (ko) * | 2010-09-27 | 2013-01-15 | 삼성전기주식회사 | 내장형 기판의 경계 스캔 테스트 장치 및 그 방법 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5974578A (en) * | 1996-08-06 | 1999-10-26 | Matsushita Electronics Corporation | Integrated circuit and test method therefor |
| KR100582807B1 (ko) * | 1998-04-23 | 2006-05-24 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 아날로그 회로 및 디지털 회로를 구비하는 검사 가능한 집적 회로 |
| US6182256B1 (en) * | 1998-06-16 | 2001-01-30 | National Semiconductor Corporation | Scan flip-flop that simultaneously holds logic values from a serial load and a subsequent parallel load |
| JP3486107B2 (ja) * | 1998-06-19 | 2004-01-13 | 株式会社東芝 | 半導体装置 |
| US6260164B1 (en) * | 1998-07-31 | 2001-07-10 | International Business Machines Corporation | SRAM that can be clocked on either clock phase |
| US6651129B1 (en) * | 1999-07-21 | 2003-11-18 | National Semiconductor Corporation | Apparatus and method for establishing a data communication interface to control and configure an electronic system with analog and digital circuits |
| US6947883B1 (en) * | 2000-07-19 | 2005-09-20 | Vikram Gupta | Method for designing mixed signal integrated circuits and configurable synchronous digital noise emulator circuit |
| EP1368670B1 (en) * | 2001-02-07 | 2005-03-23 | Koninklijke Philips Electronics N.V. | Test circuitry of an integrated circuit comprising only one selection element for each signal path |
| US7032151B2 (en) * | 2001-11-13 | 2006-04-18 | Georgia Tech Research Corporation | Systems and methods for testing integrated circuits |
| GB0213882D0 (en) * | 2002-06-17 | 2002-07-31 | Univ Strathclyde | A digital system & method for testing analogue & mixed-signal circuits or systems |
| US7088091B2 (en) * | 2003-08-14 | 2006-08-08 | Intel Corporation | Testing a multi-channel device |
| US7315177B1 (en) * | 2004-11-22 | 2008-01-01 | National Semiconductor Corporation | Mixed signal integrated circuits with self-test capability |
| US20070016835A1 (en) * | 2005-07-12 | 2007-01-18 | Integrated Device Technology, Inc. | Method and apparatus for parameter adjustment, testing, and configuration |
| US7671618B2 (en) * | 2005-10-26 | 2010-03-02 | Nxp B.V. | Analog IC having test arrangement and test method for such an IC |
| US7694200B2 (en) * | 2007-07-18 | 2010-04-06 | Allegro Microsystems, Inc. | Integrated circuit having built-in self-test features |
| JP4999632B2 (ja) * | 2007-10-12 | 2012-08-15 | オンセミコンダクター・トレーディング・リミテッド | 半導体集積回路 |
| US8856601B2 (en) * | 2009-08-25 | 2014-10-07 | Texas Instruments Incorporated | Scan compression architecture with bypassable scan chains for low test mode power |
| US8615694B2 (en) * | 2011-02-07 | 2013-12-24 | Texas Instruments Incorporated | Interposer TAP boundary register coupling stacked die functional input/output data |
| US8880749B2 (en) * | 2012-06-30 | 2014-11-04 | Silicon Laboratories Inc. | Apparatus for mixed signal interface circuitry and associated methods |
| JP6268461B2 (ja) * | 2013-03-28 | 2018-01-31 | セイコーエプソン株式会社 | 半導体装置、物理量センサー、電子機器及び移動体 |
| US10073136B2 (en) | 2013-12-26 | 2018-09-11 | Allegro Microsystems, Llc | Methods and apparatus for sensor diagnostics including sensing element operation |
| US9851416B2 (en) | 2014-07-22 | 2017-12-26 | Allegro Microsystems, Llc | Systems and methods for magnetic field sensors with self-test |
| US10156461B2 (en) | 2014-10-31 | 2018-12-18 | Allegro Microsystems, Llc | Methods and apparatus for error detection in a magnetic field sensor |
| US10527703B2 (en) | 2015-12-16 | 2020-01-07 | Allegro Microsystems, Llc | Circuits and techniques for performing self-test diagnostics in a magnetic field sensor |
| US10867689B2 (en) * | 2019-02-12 | 2020-12-15 | Micron Technology, Inc. | Test access port architecture to facilitate multiple testing modes |
| US11848682B2 (en) | 2022-01-11 | 2023-12-19 | Allegro Microsystems, Llc | Diagnostic circuits and methods for analog-to-digital converters |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9008544D0 (en) * | 1990-04-17 | 1990-06-13 | Smiths Industries Plc | Electrical assemblies |
| GB9115097D0 (en) * | 1991-07-12 | 1991-08-28 | Motorola Inc | Microcomputer with boundary-scan facility |
| US5574731A (en) * | 1995-02-22 | 1996-11-12 | National Semiconductor Corporation | Set/reset scan flip-flops |
| US5600658A (en) * | 1995-10-19 | 1997-02-04 | National Semiconductor Corporation | Built-in self tests for large multiplier, adder, or subtractor |
-
1997
- 1997-04-11 US US08/832,704 patent/US5793778A/en not_active Expired - Lifetime
- 1997-10-09 KR KR1019970051870A patent/KR100356078B1/ko not_active IP Right Cessation
- 1997-10-10 DE DE19758841A patent/DE19758841B4/de not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101222737B1 (ko) * | 2010-09-27 | 2013-01-15 | 삼성전기주식회사 | 내장형 기판의 경계 스캔 테스트 장치 및 그 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19758841B4 (de) | 2012-08-09 |
| KR100356078B1 (ko) | 2002-12-18 |
| US5793778A (en) | 1998-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19980079404A (ko) | 아날로그 및 디지털 회로를 더 큰 회로내에서 테스트하기 위한방법 및 장치 | |
| US11879941B1 (en) | Scan testing using scan frames with embedded commands | |
| KR0138257B1 (ko) | 집적 회로의 테스팅 장치 및 테스팅 방법 | |
| US11243253B2 (en) | Wafer scale testing using a 2 signal JTAG interface | |
| US5463338A (en) | Dual latch clocked LSSD and method | |
| US20010037480A1 (en) | Dual mode test access port method and apparatus | |
| US20050050413A1 (en) | Selectively accessing test access ports in a multiple test access port environment | |
| US20090217114A1 (en) | Selectable dual mode test access port method and apparatus | |
| JPH05256921A (ja) | デジタルシステムの相互接続を試験する装置 | |
| US4933575A (en) | Electric circuit interchangeable between sequential and combination circuits | |
| US4780666A (en) | Semiconductor integrated circuit device having rest function | |
| KR100582807B1 (ko) | 아날로그 회로 및 디지털 회로를 구비하는 검사 가능한 집적 회로 | |
| KR100393472B1 (ko) | 스캔테스트용자동리세트바이패스제어 | |
| JPH10185999A (ja) | テスト回路及びテスト方法 | |
| KR100502123B1 (ko) | 다중테스트억세스포트환경에서테스트억세스포트의선택적억세싱 | |
| JPH10307167A (ja) | 論理集積回路のテスト装置 | |
| KR100504688B1 (ko) | 반도체칩테스트회로 | |
| KR200279213Y1 (ko) | 바운더리스캔회로 | |
| JPS6319571A (ja) | 集積回路 | |
| JPH0989993A (ja) | スキャン回路 | |
| KR20020062647A (ko) | 일정 로직 값 조작 스캔 테스트 체인, 일정 로직 값 스캔테스트 조작 회로 및 일정 로직 값 스캔 테스트 조작 방법 | |
| JPH0666890A (ja) | 半導体装置の試験装置 | |
| JPH06300821A (ja) | コントローラ内蔵のｌｓｉ | |
| KR20010047489A (ko) | 두 위상 클락을 가지는 회로의 바운더리 스캔을 이용한테스트 방법 | |
| JPS608764A (ja) | テスト容易化論理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120830 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20130830 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20140828 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20160629 Year of fee payment: 15 |
|
| EXPY | Expiration of term |