JP2536459B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2536459B2 JP2536459B2 JP6254189A JP25418994A JP2536459B2 JP 2536459 B2 JP2536459 B2 JP 2536459B2 JP 6254189 A JP6254189 A JP 6254189A JP 25418994 A JP25418994 A JP 25418994A JP 2536459 B2 JP2536459 B2 JP 2536459B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- metal plane
- lead frame
- leads
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 63
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000002184 metal Substances 0.000 claims description 66
- 238000000034 method Methods 0.000 claims description 17
- 239000012212 insulator Substances 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 3
- 238000003475 lamination Methods 0.000 claims description 2
- 238000003466 welding Methods 0.000 description 13
- 239000000470 constituent Substances 0.000 description 6
- 238000005304 joining Methods 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 239000002390 adhesive tape Substances 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49537—Plurality of lead frames mounted in one device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49527—Additional leads the additional leads being a multilayer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01077—Iridium [Ir]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【0001】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に関し、特にその電気的特性を改善する半導体装置
及びその製造方法に関する。
方法に関し、特にその電気的特性を改善する半導体装置
及びその製造方法に関する。
【0002】
【従来の技術】従来、電源パッドと接地パッド間のイン
ダクタンスの低減など電気特性を改善する半導体装置の
製造方法として、例えば特開昭63−246851号公報には、
以下に説明するような、集積回路をプラスチックパッケ
ージ内に収容する方法が提案されている。
ダクタンスの低減など電気特性を改善する半導体装置の
製造方法として、例えば特開昭63−246851号公報には、
以下に説明するような、集積回路をプラスチックパッケ
ージ内に収容する方法が提案されている。
【0003】図4は、前記特開昭63−246851号公報に開
示された従来の半導体装置のリードフレーム構成部材を
説明する斜視図、図5は図4に示したリードフレームを
用いた半導体装置の部分断面図である。
示された従来の半導体装置のリードフレーム構成部材を
説明する斜視図、図5は図4に示したリードフレームを
用いた半導体装置の部分断面図である。
【0004】図4を参照して、従来の半導体装置は、内
部リード8、外部リード9を備えるリードフレーム7の
下面に、環状の絶縁性テープ4、電源系金属プレーン
5、絶縁性テープ4、及び接地系金属プレーン1をこの
順で積層し、電源系金属プレーン5及び接地系金属プレ
ーン1のそれぞれ外周縁に形成されているタブ(溶接用
タブ)14を、内部リード8内の所定の電源リード及び接
地リードにそれぞれ電気溶接により接合して形成され
る。
部リード8、外部リード9を備えるリードフレーム7の
下面に、環状の絶縁性テープ4、電源系金属プレーン
5、絶縁性テープ4、及び接地系金属プレーン1をこの
順で積層し、電源系金属プレーン5及び接地系金属プレ
ーン1のそれぞれ外周縁に形成されているタブ(溶接用
タブ)14を、内部リード8内の所定の電源リード及び接
地リードにそれぞれ電気溶接により接合して形成され
る。
【0005】そして、図5に示すように、半導体素子10
上の電源系電極から電源系金属プレーン5に、また接地
系電極から接地系金属プレーン1にそれぞれワイヤボン
ディングが施され、電気的に接続されている。接地系金
属プレーン1及び電源系金属プレーン5は、各々に設け
られたタブ14が対応する内部リード8とそれぞれ接合さ
れ、それぞれの内部リード8と電気的に接続されてい
る。
上の電源系電極から電源系金属プレーン5に、また接地
系電極から接地系金属プレーン1にそれぞれワイヤボン
ディングが施され、電気的に接続されている。接地系金
属プレーン1及び電源系金属プレーン5は、各々に設け
られたタブ14が対応する内部リード8とそれぞれ接合さ
れ、それぞれの内部リード8と電気的に接続されてい
る。
【0006】以上のような構成により、半導体素子10の
電源路と接地路において、接地端子と電源端子を各種の
接地リードと電源リードへ直結する必要がなくなり、多
リード半導体素子等におけるインダクタンスの大きいリ
ード部の経路が、インダクタンスの小さい金属プレーン
部に置き換えられるため、インダクタンスを大幅に低減
することができる。
電源路と接地路において、接地端子と電源端子を各種の
接地リードと電源リードへ直結する必要がなくなり、多
リード半導体素子等におけるインダクタンスの大きいリ
ード部の経路が、インダクタンスの小さい金属プレーン
部に置き換えられるため、インダクタンスを大幅に低減
することができる。
【0007】
【発明が解決しようとする課題】しかしながら、前記従
来の半導体装置においては、電源系金属プレーン及び接
地系金属プレーンの外周縁に形成されているタブを、内
部リード内の所定の電源リード及び接地リードとそれぞ
れ電気溶接により接合することが必要とされるため、高
度な溶接加工技術が必要となり、この結果、コスト高の
原因にもなっていた。
来の半導体装置においては、電源系金属プレーン及び接
地系金属プレーンの外周縁に形成されているタブを、内
部リード内の所定の電源リード及び接地リードとそれぞ
れ電気溶接により接合することが必要とされるため、高
度な溶接加工技術が必要となり、この結果、コスト高の
原因にもなっていた。
【0008】また、接合部は溶接不良等による接続不良
や半導体装置をIRリフロー等の方法によって半田付実
装を行う際の熱ストレスによって破損する恐れもあり、
信頼性の上でも問題がある。
や半導体装置をIRリフロー等の方法によって半田付実
装を行う際の熱ストレスによって破損する恐れもあり、
信頼性の上でも問題がある。
【0009】従って本発明は、前記問題点を解消し、金
属プレーンを内蔵し、半導体素子の電源路、接地路のイ
ンダクタンスを低減させ、かつ安価な半導体装置及びそ
の製造方法を提供することを目的とする。
属プレーンを内蔵し、半導体素子の電源路、接地路のイ
ンダクタンスを低減させ、かつ安価な半導体装置及びそ
の製造方法を提供することを目的とする。
【0010】
【課題を解決するための手段】前記目的を達成するため
本発明は、接地系端子として機能するリードが設けられ
た接地系金属プレーンと、電源系端子として機能するリ
ードが設けられた電源系金属プレーンと、前記接地系金
属プレーン及び電源系金属プレーンのそれぞれリードに
対応する位置にはリードが除かれたリードフレームと、
が積層して構成された半導体装置を提供する。
本発明は、接地系端子として機能するリードが設けられ
た接地系金属プレーンと、電源系端子として機能するリ
ードが設けられた電源系金属プレーンと、前記接地系金
属プレーン及び電源系金属プレーンのそれぞれリードに
対応する位置にはリードが除かれたリードフレームと、
が積層して構成された半導体装置を提供する。
【0011】本発明の半導体装置においては、好ましく
は、前記接地系金属プレーン及び電源系金属プレーン
が、リードフレームと同一形状の樹脂封止ダムバーを有
するように構成される。
は、前記接地系金属プレーン及び電源系金属プレーン
が、リードフレームと同一形状の樹脂封止ダムバーを有
するように構成される。
【0012】また、本発明においては、好ましくは、前
記接地系金属プレーン、電源系金属プレーン、及びリー
ドフレームの所定の箇所に位置決め穴を設けるように構
成してもよい。
記接地系金属プレーン、電源系金属プレーン、及びリー
ドフレームの所定の箇所に位置決め穴を設けるように構
成してもよい。
【0013】そして、本発明は別の視点において、1又
は複数のリードから成る第1群のリードが設けられた第
1の導電板の上に第1の絶縁体を配置し、1又は複数の
リードから成る第2群のリードが設けられた第2の導電
板を前記第1の絶縁体の上に配置し、前記第2の導電板
の上に第2の絶縁体を配置し、前記第1及び第2の導電
体の第1及び第2群のリードに対応する位置にはリード
を欠くように形成されたリードフレームを前記第2の絶
縁体の上に配置し、前記第1の導電板上に配置された半
導体素子の第1群の電極を前記第1の導電板に電気的に
接続し、前記半導体素子の第2群の電極を前記第2の導
電板に電気的に接続すると共に、前記半導体素子の他の
群の電極を前記リードフレームのリードに電気的に接続
してなる各工程を含む半導体装置の製造方法を提供す
る。
は複数のリードから成る第1群のリードが設けられた第
1の導電板の上に第1の絶縁体を配置し、1又は複数の
リードから成る第2群のリードが設けられた第2の導電
板を前記第1の絶縁体の上に配置し、前記第2の導電板
の上に第2の絶縁体を配置し、前記第1及び第2の導電
体の第1及び第2群のリードに対応する位置にはリード
を欠くように形成されたリードフレームを前記第2の絶
縁体の上に配置し、前記第1の導電板上に配置された半
導体素子の第1群の電極を前記第1の導電板に電気的に
接続し、前記半導体素子の第2群の電極を前記第2の導
電板に電気的に接続すると共に、前記半導体素子の他の
群の電極を前記リードフレームのリードに電気的に接続
してなる各工程を含む半導体装置の製造方法を提供す
る。
【0014】本発明の半導体装置の製造方法において
は、前記第1及び第2群のリードが外部リードとして外
側に延在して形成されることを特徴とする。
は、前記第1及び第2群のリードが外部リードとして外
側に延在して形成されることを特徴とする。
【0015】また、本発明の半導体装置の製造方法にお
いては、前記第1及び第2の導電板に、前記リードフレ
ームに設けられた樹脂封止ダムバーと略同一の平面形状
を有する樹脂封止ダムバーが形成されることを特徴とす
る。
いては、前記第1及び第2の導電板に、前記リードフレ
ームに設けられた樹脂封止ダムバーと略同一の平面形状
を有する樹脂封止ダムバーが形成されることを特徴とす
る。
【0016】さらに、本発明の半導体装置の製造方法に
おいては、前記第1の絶縁体、第2の導電体、前記リー
ドフレームが前記半導体素子を置くためにそれぞれ中央
部に開口を備えたことを特徴とする。
おいては、前記第1の絶縁体、第2の導電体、前記リー
ドフレームが前記半導体素子を置くためにそれぞれ中央
部に開口を備えたことを特徴とする。
【0017】そして、本発明の半導体装置の製造方法に
おいては、前記第1の導電板、第2の導電板、及びリー
ドフレームの所定の箇所に積層加工時用の位置決め穴を
設けたことを特徴とする。
おいては、前記第1の導電板、第2の導電板、及びリー
ドフレームの所定の箇所に積層加工時用の位置決め穴を
設けたことを特徴とする。
【0018】
【作用】本発明の半導体装置によれば、接地系端子とし
て機能する外部リードを有する接地系金属プレーンと、
電源系端子として機能する外部リードを有する接地系金
属プレーンと、それぞれに対応する接地系、電源系リー
ドを除いた内部リード、外部リードを備えるリードフレ
ームと、を積層したリードフレームを用い、また、接地
系金属プレーン及び電源系金属プレーンは、リードフレ
ームと同一形状の樹脂封止ダムバーを備えていることに
より、電源路、接地路のインダクタンスの低減等電気的
特性を改善すると共に、接地系金属プレーン及び電源系
金属プレーンと各々対応する外部リードが予め一体とさ
れた半導体装置が得られることになり、従来タブを接合
するために行っていた電気溶接加工が不要とされ、その
結果、半導体装置の低コスト化を達成するものである。
て機能する外部リードを有する接地系金属プレーンと、
電源系端子として機能する外部リードを有する接地系金
属プレーンと、それぞれに対応する接地系、電源系リー
ドを除いた内部リード、外部リードを備えるリードフレ
ームと、を積層したリードフレームを用い、また、接地
系金属プレーン及び電源系金属プレーンは、リードフレ
ームと同一形状の樹脂封止ダムバーを備えていることに
より、電源路、接地路のインダクタンスの低減等電気的
特性を改善すると共に、接地系金属プレーン及び電源系
金属プレーンと各々対応する外部リードが予め一体とさ
れた半導体装置が得られることになり、従来タブを接合
するために行っていた電気溶接加工が不要とされ、その
結果、半導体装置の低コスト化を達成するものである。
【0019】また、本発明の半導体装置においては、接
合部がないことから、溶接不良による接続不良や、半導
体装置をIRリフロー等の方法によって半田付実装を行
う際の熱ストレスによって破損するといった不良を生ず
ることがなく、信頼性の高い半導体装置を提供すること
ができる。
合部がないことから、溶接不良による接続不良や、半導
体装置をIRリフロー等の方法によって半田付実装を行
う際の熱ストレスによって破損するといった不良を生ず
ることがなく、信頼性の高い半導体装置を提供すること
ができる。
【0020】さらに、本発明によれば、積層加工時、位
置決め穴に治具ピン等を用いて位置決めを行うことによ
り、リードフレームに積層する接地系・電源系金属プレ
ーンの各外部リードをリードフレームに対して高精度に
位置決めすることができる。
置決め穴に治具ピン等を用いて位置決めを行うことによ
り、リードフレームに積層する接地系・電源系金属プレ
ーンの各外部リードをリードフレームに対して高精度に
位置決めすることができる。
【0021】同様にして本発明の半導体装置の製造方法
によれば、接地系金属プレーン及び電源系金属プレーン
と各々対応する外部リードが予め一体となった半導体装
置が得られ、従来例において、電気溶接加工等の接合加
工が不要となり、低コスト化を図ることができる。
によれば、接地系金属プレーン及び電源系金属プレーン
と各々対応する外部リードが予め一体となった半導体装
置が得られ、従来例において、電気溶接加工等の接合加
工が不要となり、低コスト化を図ることができる。
【0022】
【実施例】図面を参照して、本発明の実施例を以下に説
明する。
明する。
【0023】
【実施例1】図1は本発明の一実施例に係る半導体装置
におけるリードフレームの構成部材を説明する斜視図、
図2は図1に示したリードフレームを用いた半導体装置
の部分断面図である。
におけるリードフレームの構成部材を説明する斜視図、
図2は図1に示したリードフレームを用いた半導体装置
の部分断面図である。
【0024】図1を参照して、本実施例の半導体装置に
おけるリードフレームの構成として、下から順に接地系
端子として作用する外部リード2を持つ接地系金属プレ
ーン1、環状の絶縁性接着テープ4、電源系端子として
機能する外部リード6を持つ電源系金属プレーン5、環
状の絶縁性接着テープ4、及び内部リード8、外部リー
ド9を備えるリードフレーム7が積層されてなる。
おけるリードフレームの構成として、下から順に接地系
端子として作用する外部リード2を持つ接地系金属プレ
ーン1、環状の絶縁性接着テープ4、電源系端子として
機能する外部リード6を持つ電源系金属プレーン5、環
状の絶縁性接着テープ4、及び内部リード8、外部リー
ド9を備えるリードフレーム7が積層されてなる。
【0025】図1に示すように、リードフレーム7は、
接地系金属プレーン1に設けられた外部リード2及び電
源系金属プレーン5に設けられた外部リード6のそれぞ
れに対応する内部及び外部リードが除かれており、これ
らを積層した後に、外部リードが全て揃う(整列する)
ように構成されている。
接地系金属プレーン1に設けられた外部リード2及び電
源系金属プレーン5に設けられた外部リード6のそれぞ
れに対応する内部及び外部リードが除かれており、これ
らを積層した後に、外部リードが全て揃う(整列する)
ように構成されている。
【0026】また、接地系金属プレーン1及び電源系金
属プレーン5は、各々リードフレーム7と同一形状の樹
脂封止ダムバー3を備えている。
属プレーン5は、各々リードフレーム7と同一形状の樹
脂封止ダムバー3を備えている。
【0027】そして、図2に示すように、接地系金属プ
レーン1の上面に半導体素子10が搭載され、半導体素子
10上の接地系電極から接地系金属プレーン1、電源系電
極から電源系金属プレーン5、信号系電極から各内部リ
ード8へワイヤボンディングが施され、各々電気的に接
続される。
レーン1の上面に半導体素子10が搭載され、半導体素子
10上の接地系電極から接地系金属プレーン1、電源系電
極から電源系金属プレーン5、信号系電極から各内部リ
ード8へワイヤボンディングが施され、各々電気的に接
続される。
【0028】次に、樹脂封止にあたっては、前述のよう
に各金属プレーンはリードフレーム7と同一形状の樹脂
封止ダムバー3を備えていることにより、一括して樹脂
封止することができる。
に各金属プレーンはリードフレーム7と同一形状の樹脂
封止ダムバー3を備えていることにより、一括して樹脂
封止することができる。
【0029】樹脂封止ダムバー3は、リードフレーム7
の樹脂封止ダムバー3の切断除去工程で同時に切断する
ことで容易に除去でき、各外部リードを所定の形状に成
形することで、半導体装置が完成する。
の樹脂封止ダムバー3の切断除去工程で同時に切断する
ことで容易に除去でき、各外部リードを所定の形状に成
形することで、半導体装置が完成する。
【0030】以上本実施例によれば、接地系金属プレー
ン及び電源系金属プレーンと各々対応する外部リードが
予め一体となった半導体装置が得られ、従来接合するた
めに行っていた電気溶接加工が不要となり、その結果、
一個当たり例えば数十円程度低コスト化を図ることがで
きる。
ン及び電源系金属プレーンと各々対応する外部リードが
予め一体となった半導体装置が得られ、従来接合するた
めに行っていた電気溶接加工が不要となり、その結果、
一個当たり例えば数十円程度低コスト化を図ることがで
きる。
【0031】
【実施例2】本発明の第2の実施例について図を参照し
て説明する。図3は本発明の第2の実施例に係る半導体
装置におけるリードフレームの構成部材を説明する斜視
図である。
て説明する。図3は本発明の第2の実施例に係る半導体
装置におけるリードフレームの構成部材を説明する斜視
図である。
【0032】本実施例では、積層する各部材、接地系金
属プレーン1、電源系金属プレーン5、リードフレーム
7に共通する位置決め穴13を設けられている点が前記第
1の実施例と相違している。本実施例においては、積層
加工時、積層する各部材に設けられた位置決め穴13に治
具ピンなどを用いて位置決めを行い加工する。
属プレーン1、電源系金属プレーン5、リードフレーム
7に共通する位置決め穴13を設けられている点が前記第
1の実施例と相違している。本実施例においては、積層
加工時、積層する各部材に設けられた位置決め穴13に治
具ピンなどを用いて位置決めを行い加工する。
【0033】このような構成とすることにより、リード
フレームに積層する接地系・電源系金属プレーンの各外
部リードをリードフレームに対して誤差±0.1mm以下の
高精度に位置決めすることができ、通常リードフレーム
で一体成形されるものと比べても、実用上問題ない位置
精度の半導体装置を提供できる。
フレームに積層する接地系・電源系金属プレーンの各外
部リードをリードフレームに対して誤差±0.1mm以下の
高精度に位置決めすることができ、通常リードフレーム
で一体成形されるものと比べても、実用上問題ない位置
精度の半導体装置を提供できる。
【0034】
【発明の効果】以上説明したように本発明は、接地系端
子として作用する外部リードを持つ接地系金属プレーン
と、電源系端子として作用する外部リードを持つ接地系
金属プレーンと、それぞれに対応する接地系、電源系リ
ードを除いた内部リード、外部リードを備えるリードフ
レームとを積層したリードフレームを用いたことによ
り、電源路、接地路のインダクタンスの低減等電気的特
性を改善すると共に、接地系金属プレーン及び電源系金
属プレーンと各々対応する外部リードがあらかじめ一体
となった半導体装置が得られ、電気溶接加工等の接合加
工が不要とされ、その結果、1個当りの低コスト化を図
ることができる。
子として作用する外部リードを持つ接地系金属プレーン
と、電源系端子として作用する外部リードを持つ接地系
金属プレーンと、それぞれに対応する接地系、電源系リ
ードを除いた内部リード、外部リードを備えるリードフ
レームとを積層したリードフレームを用いたことによ
り、電源路、接地路のインダクタンスの低減等電気的特
性を改善すると共に、接地系金属プレーン及び電源系金
属プレーンと各々対応する外部リードがあらかじめ一体
となった半導体装置が得られ、電気溶接加工等の接合加
工が不要とされ、その結果、1個当りの低コスト化を図
ることができる。
【0035】また、本発明においては、前記接地系金属
プレーン及び電源系金属プレーンは、リードフレームと
同一形状の樹脂封止ダムバーを備えたことにより(請求
項2)、接地系金属プレーン及び電源系金属プレーンと
各々対応する外部リードがあらかじめ一体となった半導
体装置が得られ電気溶接加工等の接合加工が不要とさ
れ、また、一括して樹脂封止を行えるため、製造コスト
の低減を図ることができる。
プレーン及び電源系金属プレーンは、リードフレームと
同一形状の樹脂封止ダムバーを備えたことにより(請求
項2)、接地系金属プレーン及び電源系金属プレーンと
各々対応する外部リードがあらかじめ一体となった半導
体装置が得られ電気溶接加工等の接合加工が不要とさ
れ、また、一括して樹脂封止を行えるため、製造コスト
の低減を図ることができる。
【0036】さらに、本発明によれば、接合部がないこ
とから、溶接不良による接続不良や、半導体装置をIR
リフロー等の方法によって半田付実装を行う際の熱スト
レスによって破損するといった不良を生ずることがな
く、信頼性の高い半導体装置を提供することができる。
とから、溶接不良による接続不良や、半導体装置をIR
リフロー等の方法によって半田付実装を行う際の熱スト
レスによって破損するといった不良を生ずることがな
く、信頼性の高い半導体装置を提供することができる。
【0037】さらにまた、本発明においては、接地系金
属プレーン、電源系金属プレーン、リードフレームに共
通する位置決め穴を設け(請求項3)、積層加工時、こ
れに治具ピン等を用いて位置決めを行うことにより、リ
ードフレームに積層する接地系・電源系金属プレーンの
各外部リードをリードフレームに対して極めて高精度に
位置決めすることができる。
属プレーン、電源系金属プレーン、リードフレームに共
通する位置決め穴を設け(請求項3)、積層加工時、こ
れに治具ピン等を用いて位置決めを行うことにより、リ
ードフレームに積層する接地系・電源系金属プレーンの
各外部リードをリードフレームに対して極めて高精度に
位置決めすることができる。
【0038】そして、本発明の半導体装置の製造方法
(請求項4〜8)においても、接地系金属プレーン及び
電源系金属プレーンと各々対応する外部リードが予め一
体となった半導体装置が得られ、従来例において、従来
必要とされた電気溶接加工等の接合加工が不要となり、
製造工程を容易化して製造コストの低減を達成すると共
に、半導体装置の信頼性の向上を図ることができる。
(請求項4〜8)においても、接地系金属プレーン及び
電源系金属プレーンと各々対応する外部リードが予め一
体となった半導体装置が得られ、従来例において、従来
必要とされた電気溶接加工等の接合加工が不要となり、
製造工程を容易化して製造コストの低減を達成すると共
に、半導体装置の信頼性の向上を図ることができる。
【図1】本発明の一実施例に係る半導体装置におけるリ
ードフレーム構成部材を示す斜視図である。
ードフレーム構成部材を示す斜視図である。
【図2】本発明の一実施例に係るリードフレームを用い
た半導体装置の部分断面図である。
た半導体装置の部分断面図である。
【図3】本発明の第2の実施例に係る半導体装置におけ
るリードフレーム構成部材を示す斜視図である。
るリードフレーム構成部材を示す斜視図である。
【図4】従来の半導体装置のリードフレーム構成部材を
示す斜視図である。
示す斜視図である。
【図5】図4に示したリードフレームを用いた半導体装
置の部分断面図である。
置の部分断面図である。
1 接地系金属プレーン 2 接地系外部リード 3 樹脂封止ダムバー 4 絶縁性接着テープ 5 電源系金属プレーン 6 電源系外部リード 7 リードフレーム 8 内部リード 9 外部リード 10 半導体素子 11 ワイヤ 12 封止樹脂 13 位置決め穴 14 溶接タブ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 27/04
Claims (8)
- 【請求項1】接地系端子として機能するリードが設けら
れた接地系金属プレーンと、 電源系端子として機能するリードが設けられた電源系金
属プレーンと、 前記接地系金属プレーン及び電源系金属プレーンのそれ
ぞれリードに対応する位置にはリードが除かれたリード
フレームと、 が積層して構成された半導体装置。 - 【請求項2】前記接地系金属プレーン及び電源系金属プ
レーンが、リードフレームと同一形状の樹脂封止ダムバ
ーを有することを特徴とする請求項1記載の半導体装
置。 - 【請求項3】前記接地系金属プレーン、電源系金属プレ
ーン、及びリードフレームの所定の箇所に位置決め穴を
設けたことを特徴とする請求項1記載の半導体装置。 - 【請求項4】1又は複数のリードから成る第1群のリー
ドが設けられた第1の導電板の上に第1の絶縁体を配置
し、 1又は複数のリードから成る第2群のリードが設けられ
た第2の導電板を前記第1の絶縁体の上に配置し、 前記第2の導電板の上に第2の絶縁体を配置し、 前記第1及び第2の導電体の第1及び第2群のリードに
対応する位置にはリードを欠くように形成されたリード
フレームを前記第2の絶縁体の上に配置し、 前記第1の導電板上に配置された半導体素子の第1群の
電極を前記第1の導電板に電気的に接続し、前記半導体
素子の第2群の電極を前記第2の導電板に電気的に接続
すると共に、前記半導体素子の他の群の電極を前記リー
ドフレームのリードに電気的に接続してなる、 上記各工程を含む半導体装置の製造方法。 - 【請求項5】前記第1及び第2群のリードが外部リード
として外側に延在して形成されることを特徴とする請求
項4記載の半導体装置の製造方法。 - 【請求項6】前記第1及び第2の導電板に、前記リード
フレームに設けられた樹脂封止ダムバーと略同一の平面
形状を有する樹脂封止ダムバーが形成されることを特徴
とする請求項4記載の半導体装置の製造方法。 - 【請求項7】前記第1の絶縁体、第2の導電体、前記リ
ードフレームが前記半導体素子を置くためにそれぞれ中
央部に開口を備えたことを特徴とする請求項4記載の半
導体装置の製造方法。 - 【請求項8】前記第1の導電板、第2の導電板、及びリ
ードフレームの所定の箇所に積層加工時用の位置決め穴
を設けたことを特徴とする請求項4ないし7のいずれか
一に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6254189A JP2536459B2 (ja) | 1994-09-26 | 1994-09-26 | 半導体装置及びその製造方法 |
US08/531,119 US5726490A (en) | 1994-09-26 | 1995-09-20 | Semiconductor device |
KR1019950031587A KR0175417B1 (ko) | 1994-09-26 | 1995-09-25 | 반도체 장치 및 그의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6254189A JP2536459B2 (ja) | 1994-09-26 | 1994-09-26 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0897349A JPH0897349A (ja) | 1996-04-12 |
JP2536459B2 true JP2536459B2 (ja) | 1996-09-18 |
Family
ID=17261481
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6254189A Expired - Lifetime JP2536459B2 (ja) | 1994-09-26 | 1994-09-26 | 半導体装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5726490A (ja) |
JP (1) | JP2536459B2 (ja) |
KR (1) | KR0175417B1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980063740A (ko) * | 1996-12-04 | 1998-10-07 | 윌리엄비.켐플러 | 몰딩된 패키지용 다층 리드프레임 |
US5892270A (en) * | 1997-05-23 | 1999-04-06 | Samsung Electronics Co., Ltd. | Chip on board assembly without wire bonding |
US6054754A (en) | 1997-06-06 | 2000-04-25 | Micron Technology, Inc. | Multi-capacitance lead frame decoupling device |
US6159764A (en) * | 1997-07-02 | 2000-12-12 | Micron Technology, Inc. | Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages |
JP3892139B2 (ja) * | 1998-03-27 | 2007-03-14 | 株式会社ルネサステクノロジ | 半導体装置 |
JP2008103060A (ja) | 2006-09-20 | 2008-05-01 | Fujitsu Ltd | ヘッドic、リード回路及び媒体記憶装置 |
JP4724098B2 (ja) | 2006-11-29 | 2011-07-13 | 東芝ストレージデバイス株式会社 | ヘッドic、リード回路及び媒体記憶装置 |
JP2009117002A (ja) | 2007-11-09 | 2009-05-28 | Fujitsu Ltd | ヘッドic、リード回路及び媒体記憶装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2199988B (en) * | 1987-01-12 | 1990-04-25 | Intel Corp | Multi-layer molded plastic ic package |
JPH0360050A (ja) * | 1989-07-27 | 1991-03-15 | Nec Ic Microcomput Syst Ltd | 半導体装置 |
JP2966067B2 (ja) * | 1990-09-04 | 1999-10-25 | 新光電気工業株式会社 | 多層リードフレーム |
JPH04199563A (ja) * | 1990-11-28 | 1992-07-20 | Mitsubishi Electric Corp | 半導体集積回路用パッケージ |
JPH06169051A (ja) * | 1992-11-27 | 1994-06-14 | Sumitomo Special Metals Co Ltd | リードフレームとその製造方法並びに半導体パッケージ |
-
1994
- 1994-09-26 JP JP6254189A patent/JP2536459B2/ja not_active Expired - Lifetime
-
1995
- 1995-09-20 US US08/531,119 patent/US5726490A/en not_active Expired - Fee Related
- 1995-09-25 KR KR1019950031587A patent/KR0175417B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR0175417B1 (ko) | 1999-02-01 |
US5726490A (en) | 1998-03-10 |
JPH0897349A (ja) | 1996-04-12 |
KR960012450A (ko) | 1996-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05160339A (ja) | 半導体装置の内部配線構造 | |
JPH09260538A (ja) | 樹脂封止型半導体装置及び製造方法とその実装構造 | |
US20090147490A1 (en) | Substrate for wiring, semiconductor device for stacking using the same, and stacked semiconductor module | |
JPH0738028A (ja) | 電子回路デバイス・パッケージ | |
JP2536459B2 (ja) | 半導体装置及びその製造方法 | |
JPH04213867A (ja) | 電子部品搭載用基板フレーム | |
JPH088385A (ja) | 樹脂封止型半導体装置 | |
JPH0740576B2 (ja) | フィルムキャリヤ半導体装置の電気試験方法 | |
US6281043B1 (en) | Fabrication of hybrid semiconductor devices | |
JPH04503283A (ja) | 半導体チップを含むインダクタンスの小さいカプセル封じパッケージ | |
JP2596399B2 (ja) | 半導体装置 | |
JP3398556B2 (ja) | 半導体装置の製造方法 | |
JPH1140563A (ja) | 半導体装置およびその電気特性変更方法 | |
JPS6070752A (ja) | 半導体装置の製造方法 | |
JPS63185035A (ja) | 半導体装置 | |
JP3061728B2 (ja) | 半導体パッケージ | |
JP2003092380A (ja) | 半導体装置 | |
JPH0722469A (ja) | Tab用テープキャリア | |
JP3482900B2 (ja) | Bga型半導体装置の製造方法 | |
JP3024046B2 (ja) | 半導体パッケージ | |
JP2944247B2 (ja) | 半導体装置 | |
JPH07321285A (ja) | 半導体装置およびその組立方法 | |
JPS6343897B2 (ja) | ||
JP2643898B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JP2700434B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960514 |