CN114628263B - 一种光电混合封装结构及其制造方法 - Google Patents

一种光电混合封装结构及其制造方法 Download PDF

Info

Publication number
CN114628263B
CN114628263B CN202210516615.4A CN202210516615A CN114628263B CN 114628263 B CN114628263 B CN 114628263B CN 202210516615 A CN202210516615 A CN 202210516615A CN 114628263 B CN114628263 B CN 114628263B
Authority
CN
China
Prior art keywords
conductive metal
lead frame
chip
wiring pattern
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210516615.4A
Other languages
English (en)
Other versions
CN114628263A (zh
Inventor
张曙光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Weihai 3d Curved Board Intelligent Equipment Co ltd
Original Assignee
Weihai 3d Curved Board Intelligent Equipment Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Weihai 3d Curved Board Intelligent Equipment Co ltd filed Critical Weihai 3d Curved Board Intelligent Equipment Co ltd
Priority to CN202210516615.4A priority Critical patent/CN114628263B/zh
Publication of CN114628263A publication Critical patent/CN114628263A/zh
Application granted granted Critical
Publication of CN114628263B publication Critical patent/CN114628263B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供了一种光电混合封装结构及其制造方法，涉及半导体芯片封装测试技术领域。本发明先形成底侧的封装层，再利用引线框架进行键合，实现光芯片和电芯片的混合封装，其利用底侧的封装层中的导热金属块实现底部散热，并利用引线框架的第二引脚的抬高部分实现顶部散热，提高散热效率，且导热金属块和抬高部分在横向上错开，实现散热的高效性。

Description

一种光电混合封装结构及其制造方法
技术领域
本发明涉及半导体芯片封装测试技术领域，具体涉及一种光电混合封装结构及其制造方法。
背景技术
对于光通信模块，往往需要集成光芯片和电芯片，模块的散热问题以及封装的薄型化问题均是亟待解决的。现有的光电混合封装结构，往往是利用中介板的上下表面分别集成光芯片和电芯片，或者在中介板上叠置光芯片和电芯片，以此实现光通信模块的集成封装。这样，得到的光通信模块厚度较大，且散热性较差。
发明内容
基于解决上述问题，本发明提供了一种光电混合封装结构的制造方法，其包括以下步骤：
（1）提供一临时载板，所述临时载板上形成布线图案；
（2）在所述布线图案上形成多个导电金属柱以及一导热金属块；
（3）在所述临时载板上形成第一树脂层，其中所述第一树脂层的顶面与所述多个导电金属柱和导热金属块的顶面齐平；
（4）提供电芯片，将所述电芯片键合于所述多个导电金属柱的一部分上；
（5）提供一引线框架，所述引线框架具有一抬高部分，将所述引线框架键合于所述多个导电金属柱和导热金属块，其中，所述抬高部分的底部热接合于所述电芯片的上表面；
（6）在所述引线框架上接合光芯片，并利用第二树脂层密封所述引线框架和光芯片；
（7）移除所述临时载板，并在所述第一树脂层的下表面形成钝化层，并在所述钝化层中形成露出所述布线图案的多个开口，最后在多个开口中形成电连接所述布线图案的多个焊球。
进一步的，步骤（1）包括：在所述临时载板上通过沉积、图案化工艺形成所述布线图案。
进一步的，步骤（3）具体包括：通过注塑、模塑、压铸或点涂方式形成所述第一树脂层，所述第一树脂层经由化学机械抛光露出所述多个导电金属柱和导热金属块的顶面。
进一步的，步骤（6）具体包括：利用粘结胶在所述临时载板上固定所述光芯片，所述光芯片通过引线分别电连接至所述引线框架的单个第一引脚上，以此实现光芯片的电引出。
进一步的，步骤（4）包括：利用焊接技术在所述多个导电金属柱的一部分上固定电芯片，所述电芯片的高度被预先的选择或设定，以适应性安装引线框架。
本发明还提供了一种光电混合封装结构，其通过上述的光电混合封装结构的制造方法形成，包括：布线图案；多个导电金属柱以及一导热金属块，形成在所述布线图案上；第一树脂层，所述第一树脂层的顶面与所述多个导电金属柱和导热金属块的顶面齐平，所述第一树脂层的底面与所述布线图案的底面齐平；电芯片，键合于所述多个导电金属柱的一部分上；引线框架，所述引线框架具有一抬高部分，所述引线框架键合于所述多个导电金属柱和导热金属块上，其中，所述抬高部分的底部热接合于所述电芯片的上表面；光芯片，接合在所述引线框架上；第二树脂层，密封所述引线框架和光芯片；以及钝化层，形成在所述第一树脂层的下表面，所述钝化层中具有露出所述布线图案的多个开口，多个焊球，形成在多个开口中且电连接所述布线图案。
进一步的，所述引线框架包括基岛部、多个第一引脚和多个第二引脚，其中多个第一引脚和多个第二引脚围绕于所述基岛部周围，且所述多个第二引脚部包括所述抬高部分。
进一步的，所述基岛部热接合于所述导热金属块。
进一步的，所述第二引脚包括所述抬高部分、引线接合部和连接部，其中，所述连接部倾斜的连接所述抬高部分和所述引线接合部，所述引线接合部电连接于所述多个导电金属柱的一部分；所述光芯片通过引脚直接电连接于所述第一引脚和所述引线接合部。
进一步的，所述第二树脂层的顶面露出所述抬高部分的上表面。
本发明先形成底侧的封装层，再利用引线框架进行键合，实现光芯片和电芯片的混合封装，其利用底侧的封装层中的导热金属块实现底部散热，并利用引线框架的第二引脚的抬高部分实现顶部散热，提高散热效率，且导热金属块和抬高部分在横向上错开，实现散热的高效性。
附图说明
图1为本发明的光电混合封装结构的剖面图；
图2为在临时载板上形成布线图案、导电金属柱以及导热金属块的示意图；
图3为在接合电芯片之后的示意图；
图4为接合引线框架之后的示意图；
图5为在接合光芯片之后的示意图；
图6为形成第二塑封层之后的示意图；
图7为移除临时载板并形成下部电连接的示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
下面将结合附图对根据本发明公开实施例的光电混合封装结构进行详细的描述。
请参照图1，本申请的光电混合封装结构，其包括布线图案11，该布线图案11包括多条线路层以及一散热层，多条线路层与散热层绝缘设置，且多条线路层和散热层在相同的步骤中同时形成，其通过采用化学气相沉积、物理气相沉积、溅射或电镀方法形成，并经由蚀刻图案化形成布线图案11。
在布线图案11上形成有多个导电金属柱12，多个导电金属柱12分别与布线图案11的的多条线路层电连接。多个导电金属柱12具有相同的高度，且多个导电金属柱12具有相同的直径。在布线图案11的散热层上具有一导热金属块13，该导热金属块13的直径大于所述多个导电金属柱12的直径，且导热金属块13和多个导电金属柱12具有相同的高度，并在相同的步骤中形成。其中，该导热金属块13用于对光芯片22进行有效的散热，导热金属块13和多个导电金属柱12可以采用散热性较好的铜、铝或者其他金属材料形成。
在多个导电金属柱12和导热金属块13周围包裹有第一树脂层14，该第一树脂层14的底面与布线图案11的底面齐平，该第一树脂层14的顶面与多个导电金属柱12和导热金属块13的顶面齐平。第一树脂层14可以是常规的密封材料，例如可以是环氧树脂或聚酰亚胺。
在多个导电金属柱12的一部分上固定有电芯片15，电芯片15的高度可以被预先的选择或设定，以适应性安装引线框架。
引线框架包括基岛部17、多个第一引脚18和多个第二引脚16，其中多个第一引脚18和多个第二引脚16围绕于所述基岛部17周围，且所述多个第二引脚部16包括引线接合部20、连接部21和抬高部分19。其中，所述连接部21倾斜的连接所述抬高部分19和所述引线接合部20，所述引线接合部20电连接于所述多个导电金属柱12的一部分。引线框架的基岛部17与所述导热金属块13热接合，以便于散热。
光芯片22固定于所述基岛部17上，且光芯片22通过引线23分别电连接至所述第一引脚18和引线接合部20，以此实现光芯片的电引出。光芯片22的受光面背离所述引线框架，且通过粘合剂粘合于所述基岛部17上。
在电芯片15和光芯片22周围包覆有第二树脂层24，第二树脂层24与第一树脂层14直接接合，且还包覆引线框架。特别的，多个第二引脚16的抬高部分19的顶面从所述抬高部分的上表面露出，以此实现封装结构的顶部散热，提高散热效率。导热金属块13和抬高部分19在横向上错开，实现散热的高效性。
此外，在第一树脂层14的下方还设置有钝化层25。钝化层25具有多个露出布线图案11的开口，并在开口中形成有焊球26，焊球26作为引出端子使用。
上述光电混合封装结构的制造方法也是简单可行的，具体包括：
（1）提供一临时载板，所述临时载板上形成布线图案；
（2）在所述布线图案上形成多个导电金属柱以及一导热金属块；
（3）在所述临时载板上形成第一树脂层，其中所述第一树脂层的顶面与所述多个导电金属柱和导热金属块的顶面齐平；
（4）提供电芯片，将所述电芯片键合于所述多个导电金属柱的一部分上；
（5）提供一引线框架，所述引线框架具有一抬高部分，将所述引线框架键合于所述多个导电金属柱和导热金属块，其中，所述抬高部分的底部热接合于所述电芯片的上表面；
（6）在所述引线框架上接合光芯片，并利用第二树脂层密封所述引线框架和光芯片；
（7）移除所述临时载板，并在所述第一树脂层的下表面形成钝化层，并在所述钝化层中形成露出所述布线图案的多个开口，最后在多个开口中形成电连接所述布线图案的多个焊球。
具体可以首先参见图2，在一临时载板10上通过沉积、图案化工艺形成布线图案11，该布线图案11。布线图案11包括多条线路层以及一散热层，多条线路层与散热层绝缘设置，且多条线路层和散热层在相同的沉积工艺中形成，其通过采用化学气相沉积、物理气相沉积、溅射或电镀方法形成，并经由蚀刻图案化形成布线图案11。
然后，通过电镀工艺形成多个导电金属柱12和一导热金属块13。多个导电金属柱12分别与布线图案11的的多条线路层电连接。多个导电金属柱12具有相同的高度，且多个导电金属柱12具有相同的直径。在布线图案11的散热层上具有一导热金属块13，该导热金属块13的直径大于所述多个导电金属柱12的直径，且导热金属块13和多个导电金属柱12具有相同的高度，并在相同的步骤中形成。其中，该导热金属块13用于对光芯片22进行有效的散热，导热金属块13和多个导电金属柱12可以采用散热性较好的铜、铝或者其他金属材料形成。
接着，通过注塑、模塑、压铸、点涂等方式形成第一树脂层14，第一树脂层14经由化学机械抛光露出多个导电金属柱12和导热金属块13的顶面。利用焊接技术在多个导电金属柱12的一部分上固定电芯片15，电芯片15的高度可以被预先的选择或设定，以适应性安装引线框架，具体参见图3。
参见图4，提供一引线框架，该引线框架包括基岛部17、多个第一引脚18和多个第二引脚16，其中多个第一引脚18和多个第二引脚16围绕于所述基岛部17周围，且所述多个第二引脚16部包括抬高部分19、引线接合部20和连接部21，其中，所述连接部21倾斜的连接所述抬高部分19和所述引线接合部20，所述引线接合部20电连接于所述多个导电金属柱12的一部分。所述抬高部分19的底部热接合于所述电芯片15的上表面，所述基岛部17热接合于所述导热金属块13。
然后，利用粘结胶在基岛部17上固定一光芯片22，光芯片22通过引线23分别电连接至所述第一引脚18和引线接合部20，以此实现光芯片的电引出。光芯片22的受光面背离所述引线框架，且通过粘合剂粘合于所述基岛部17上，具体参见图5。
接着参见图6，利用第二树脂层24密封所述引线框架和光芯片22，该第二树脂层24为透明材料，以保证光芯片22的正常工作。所述第二树脂层24的顶面露出所述抬高部分19的上表面，以此实现封装结构的顶部散热，提高散热效率。
最后，参见图7，移除所述临时载板10，并在所述第一树脂层14的下表面形成钝化层25，并在所述钝化层25中形成露出所述布线图案11的多个开口，最后在多个开口中形成电连接所述布线图案11的多个焊球26。
本发明先形成底侧的封装层，再利用引线框架进行键合，实现光芯片和电芯片的混合封装，其利用底侧的封装层中的导热金属块实现底部散热，并利用引线框架的第二引脚的抬高部分实现顶部散热，提高散热效率，且导热金属块和抬高部分在横向上错开，实现散热的高效性。
本发明中使用的表述“示例性实施例”、“示例”等不是指同一实施例，而是被提供来着重描述不同的特定特征。然而，上述示例和示例性实施例不排除他们与其他示例的特征相组合来实现。例如，即使在另一示例中未提供特定示例的描述的情况下，除非另有陈述或与其他示例中的描述相反，否则该描述可被理解为与另一示例相关的解释。
本发明中使用的术语仅用于示出示例，而无意限制本发明。除非上下文中另外清楚地指明，否则单数表述包括复数表述。
虽然以上示出并描述了示例实施例，但对本领域技术人员将明显的是，在不脱离由权利要求限定的本发明的范围的情况下，可做出变型和改变。

Claims (10)

1.一种光电混合封装结构的制造方法，其特征在于，包括以下步骤：
（1）提供一临时载板，所述临时载板上形成布线图案；
（2）在所述布线图案上形成多个导电金属柱以及一导热金属块；
（3）在所述临时载板上形成第一树脂层，其中所述第一树脂层的顶面与所述多个导电金属柱和导热金属块的顶面齐平；
（4）提供电芯片，将所述电芯片键合于所述多个导电金属柱的一部分上；
（5）提供一引线框架，所述引线框架具有一抬高部分，将所述引线框架键合于所述多个导电金属柱和导热金属块，其中，所述抬高部分的底部热接合于所述电芯片的上表面；
（6）在所述引线框架上接合光芯片，并利用第二树脂层密封所述引线框架和光芯片；
（7）移除所述临时载板，并在所述第一树脂层的下表面形成钝化层，并在所述钝化层中形成露出所述布线图案的多个开口，最后在多个开口中形成电连接所述布线图案的多个焊球。
2.根据权利要求1所述的光电混合封装结构的制造方法，其特征在于，步骤（1）包括：在所述临时载板上通过沉积、图案化工艺形成所述布线图案。
3.根据权利要求2所述的光电混合封装结构的制造方法，其特征在于，步骤（3）具体包括：通过注塑、压铸或点涂方式形成所述第一树脂层，所述第一树脂层经由化学机械抛光露出所述多个导电金属柱和导热金属块的顶面。
4.根据权利要求3所述的光电混合封装结构的制造方法，其特征在于，步骤（6）具体包括：利用粘结胶在所述临时载板上固定所述光芯片，所述光芯片通过引线分别电连接至所述引线框架的单个第一引脚上，以此实现光芯片的电引出。
5.根据权利要求4所述的光电混合封装结构的制造方法，其特征在于，步骤（4）包括：利用焊接技术在所述多个导电金属柱的一部分上固定电芯片，所述电芯片的高度被预先的选择或设定，以适应性安装引线框架。
6.一种光电混合封装结构，其通过权利要求1所述的光电混合封装结构的制造方法形成，其特征在于，该光电混合封装结构包括：
布线图案；
多个导电金属柱以及一导热金属块，形成在所述布线图案上；
第一树脂层，所述第一树脂层的顶面与所述多个导电金属柱和导热金属块的顶面齐平，所述第一树脂层的底面与所述布线图案的底面齐平；
电芯片，键合于所述多个导电金属柱的一部分上；
引线框架，所述引线框架具有一抬高部分，所述引线框架键合于所述多个导电金属柱和导热金属块上，其中，所述抬高部分的底部热接合于所述电芯片的上表面；
光芯片，接合在所述引线框架上；
第二树脂层，密封所述引线框架和光芯片；以及
钝化层，形成在所述第一树脂层的下表面，所述钝化层中具有露出所述布线图案的多个开口，多个焊球，形成在多个开口中且电连接所述布线图案。
7.根据权利要求6所述的光电混合封装结构，其特征在于，所述引线框架包括基岛部、多个第一引脚和多个第二引脚，其中多个第一引脚和多个第二引脚围绕于所述基岛部周围，且所述多个第二引脚部包括所述抬高部分。
8.根据权利要求7所述的光电混合封装结构，其特征在于，所述基岛部热接合于所述导热金属块。
9.根据权利要求8所述的光电混合封装结构，其特征在于，所述第二引脚包括所述抬高部分、引线接合部和连接部，其中，所述连接部倾斜的连接所述抬高部分和所述引线接合部，所述引线接合部电连接于所述多个导电金属柱的一部分；所述光芯片通过引脚直接电连接于所述第一引脚和所述引线接合部。
10.根据权利要求9所述的光电混合封装结构，其特征在于，所述第二树脂层的顶面露出所述抬高部分的上表面。
CN202210516615.4A 2022-05-13 2022-05-13 一种光电混合封装结构及其制造方法 Active CN114628263B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210516615.4A CN114628263B (zh) 2022-05-13 2022-05-13 一种光电混合封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210516615.4A CN114628263B (zh) 2022-05-13 2022-05-13 一种光电混合封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN114628263A CN114628263A (zh) 2022-06-14
CN114628263B true CN114628263B (zh) 2022-08-05

Family

ID=81907210

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210516615.4A Active CN114628263B (zh) 2022-05-13 2022-05-13 一种光电混合封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN114628263B (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980063740A (ko) * 1996-12-04 1998-10-07 윌리엄비.켐플러 몰딩된 패키지용 다층 리드프레임
JP2005051109A (ja) * 2003-07-30 2005-02-24 Matsushita Electric Ind Co Ltd パワー半導体モジュール
US7847375B2 (en) * 2008-08-05 2010-12-07 Infineon Technologies Ag Electronic device and method of manufacturing same
TW201423938A (zh) * 2012-12-07 2014-06-16 Powertech Technology Inc 具特性阻抗控制之導線架式半導體封裝構造
KR101963271B1 (ko) * 2014-01-28 2019-07-31 삼성전기주식회사 파워모듈 패키지 및 그 제조방법
CN105244347B (zh) * 2014-07-07 2018-09-11 万国半导体股份有限公司 一种嵌入式封装及封装方法
JP6732477B2 (ja) * 2016-03-02 2020-07-29 ローム株式会社 Ｌｅｄ発光装置
JP2020527864A (ja) * 2017-07-18 2020-09-10 ルミレッズ リミテッド ライアビリティ カンパニー リードフレーム及び絶縁材料を含む発光デバイス
KR102008278B1 (ko) * 2017-12-07 2019-08-07 현대오트론 주식회사 파워칩 통합 모듈과 이의 제조 방법 및 양면 냉각형 파워 모듈 패키지

Also Published As

Publication number Publication date
CN114628263A (zh) 2022-06-14

Similar Documents

Publication Publication Date Title
US10128211B2 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
CN210200700U (zh) 芯片结构
CN104520987B (zh) 具有引线键合互连且基板少的堆叠封装
US7361533B1 (en) Stacked embedded leadframe
US7193161B1 (en) SiP module with a single sided lid
CN101252096B (zh) 芯片封装结构以及其制作方法
CN109494202B (zh) 一种半导体芯片封装方法及封装结构
TW200427029A (en) Thermally enhanced semiconductor package and fabrication method thereof
CN209045531U (zh) 一种半导体芯片封装结构
TW202226515A (zh) 用於改善附接位置的遮罩設計
CN111293112B (zh) 半导体封装和其制造方法
KR100271676B1 (ko) 반도체장치용패키지및반도체장치와그들의제조방법
US20240088000A1 (en) Fan-out system-level packaging structure and packaging method
US8482139B2 (en) Methods of promoting adhesion between transfer molded IC packages and injection molded plastics for creating over-molded memory cards
CN210467768U (zh) 晶圆级芯片封装结构
CN114628263B (zh) 一种光电混合封装结构及其制造方法
CN213366617U (zh) 一种扇出型led封装结构
CN212303700U (zh) Led芯片***级封装结构
CN113725096B (zh) 半导体封装方法及半导体封装结构
CN211045375U (zh) 晶圆级芯片封装结构
KR100253397B1 (ko) 칩단위 패키지 및 그의 제조방법
CN114203882A (zh) 一种扇出型led封装结构及其封装方法
CN114446918A (zh) Mcm封装结构及其制作方法
CN112582287A (zh) 晶圆级芯片封装结构及封装方法
US11894357B2 (en) System-level packaging structure and method for LED chip

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant