KR950003906B1 - 탭 패키지 - Google Patents
탭 패키지Info
- Publication number
- KR950003906B1 KR950003906B1 KR1019920014391A KR920014391A KR950003906B1 KR 950003906 B1 KR950003906 B1 KR 950003906B1 KR 1019920014391 A KR1019920014391 A KR 1019920014391A KR 920014391 A KR920014391 A KR 920014391A KR 950003906 B1 KR950003906 B1 KR 950003906B1
- Authority
- KR
- South Korea
- Prior art keywords
- package
- base film
- semiconductor chip
- tab package
- tab
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 61
- 239000002184 metal Substances 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 claims description 17
- 238000005452 bending Methods 0.000 claims description 15
- 239000004593 Epoxy Substances 0.000 claims description 5
- 229910000679 solder Inorganic materials 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 3
- 239000010408 film Substances 0.000 description 26
- 229920005989 resin Polymers 0.000 description 15
- 239000011347 resin Substances 0.000 description 15
- 230000001681 protective effect Effects 0.000 description 8
- 239000004840 adhesive resin Substances 0.000 description 3
- 229920006223 adhesive resin Polymers 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000004080 punching Methods 0.000 description 3
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920000728 polyester Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920006336 epoxy molding compound Polymers 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
내용 없음.
Description
제1도는 종래 테이프 케리어의 평면도.
제2도는 종래 탭 패키지의 단면도.
제3도는 제2도의 LCD 판넬에 장착된 탭 패키지의 단면도.
제4도는 이 발명에 따른 일 실시예를 나타내는 테이프 케리어의 평면도.
제5도는 이 발명에 따른 탭 패키지의 단면도.
제6도는 이 발명에 따른 탭 패키지의 실장 공정을 설명하기 위한 개략도.
제7도는 이 발명에 따른 다른 실시예를 나타내는 테이프 케리어의 평면도.
제8도는 이 발명에 따른 또 다른 실시예를 나타내는 테이프 케리어의 평면도.
제9(a)도~제9(c)도는 이 발명에 따른 탭 패키지들의 장착 상태를 나타내는 단면도이다.
이 발명은 베이스 필름상에 금속 배선이 형성되어 있는 테이프 케리어에 반도체 칩이 실장되는 탭(TAB; tape automated bonding) 패키지에 관한 것으로서, 더욱 상세하게는 탭 패키지에서 내부 리이드와 외부 리이드 사이의 금속 배선을 절곡하여 금속 배선의 일부를 반도체 칩의 측면에 절연 접착시켜 탭 패키지의 입출력 단자와 반도체 칩과의 거리를 감소시켜 반도체 장치를 경박단소화할 수 있는 탭 패키지에 관한 것이다.
일반적으로, IC 또는 LSI 등의 반도체 칩은 반도체 패키지에 밀봉되어 인쇄회로기판에 장착된다. 상기 반도체 패키지의 기본형은 반도체 칩이 방열판 금속인 다이패드상에 장착되며, 본딩 와이어에 의해 반도체 칩의 전극단자인 패드와 외부회로 접속용의 리이드가 접속되어 있고, 에폭시 몰딩 컴파운드(epoxy moulding compound)로 형성된 패키지 몸체가 상기 반도체 칩과 와이어를 감싸 보호하는 구조를 갖는다. 이와 같은 반도체 칩용 패키지는 상기 리이드가 반도체 칩용 패키지의 양변으로부터 수직아래방향으로 돌출되어 있는 DIP(dual in line packing) 방식과, 상기 리이드가 반도체 칩용 패키지의 4변으로 돌출되어 있는 QFP(quad flat packing) 방식이 주류를 이루고 있다.
상기 QFP는 리이드의 수를 DIP 보다 비교적 많이 형성할 수 있으므로 인쇄회로기판상의 실장밀도를 약간더 높일 수 있는 이점이 있다.
최근 반도체 장치는 고집적화, 메모리 용량의 증가, 신호 처리속도 및 소비 전력의 증가, 다기능화 및 고밀도 실장의 요구등이 가속화되는 추세에 따라 반도체 패키지의 중요성이 증대되고 있다. 즉 상기 반도체 장치의 고집적화 및 메모리 용량의 증가등으로 입출력 단자 수가 증가하여 반도체 장치의 외부와의 접속을 위한 리이드의 수가 증가되므로 리이드가 미세피치(fine pitch)화 된다. 또한 반도체 장치의 신호 처리 속도 및 소비전력이 증가하여 반도체 장치에서 다량의 열이 발생되므로, 이 열을 발산하기 위하여 반도체 패키지에 별도의 히트 싱크를 부착하거나 열전도율이 높은 재료로 패키지 몸체를 형성한다. 또한 다기능화에 따라 여러 가지 기능을 갖는 패키지가 요구되고 있으며, 고밀도 실장의 요구에 따라 반도체 패키지를 적층하거나, 반도체 소자를 직접 인쇄회로 기판에 실장하는 방법등이 연구 실행되고 있다.
따라서 상기와 같은 요구에 따라 반도체 패키지는 TQFP(Thin Quad Flat Package), TSOP(Thin Small Outline Package) 및 TAB(Tape Automated Bonding) 등의 방식이 연구 및 실행되어 왔다. 이들 중 TQFP와 TSOP의 방식은 기존의 패키지 조립공정을 이용하여 제조될 수 있으나, TAB의 방식은 리이드 프레임과 와이어의 역할을 수행하는 금속패턴이 절연 필름상에 형성되어 있으며, 도전 물질로 이루어진 범프(bump)에 의하여 상기 절연 필름상의 금속패턴과 반도체 칩의 패드를 본딩(bonding)하는 표면 실장형 패키지 기술의 일종으로서 본딩 와이어(bonding wire)를 사용하는 방식과는 전혀 다른 기술이며 소형 계산기, LCD 및 컴퓨터등에 널리 사용되고 있다. 또한 상기 탭 패키지도 소형화 박형화를 위하여 슬림 탭 또는 스몰 탭 패키지등이 개발되고 있다.
제1도는 종래 탭 패키지의 테이프 케리어의 평면도로서, 소정회로가 형성되어 있는 반도체 칩이 실장되는 테이프 케리어(12)는 폴리이미드, 폴리에스텔, 폴리에테르술폰(PES) 폴리파라아낙산(PPA) 등으로 형성된 절연재질의 베이스 필름(13)의 양측이 일정 간격으로 펀칭 가공되어 스프로켓 구멍(sprocket hole, 14)이 형성되어 있으며, 상기 베이스 필름(13)상에 부착된 18~35μm 두께의 금속 박막이 사진식각되어 내부 리이드(15) 및 외부 리이드(16)로 구성된 금속 배선부가 형성되어 있다. 또한 상기 베이스 필름(13)의 중앙부가 펀칭 가공되어 상기 내부 리이드(15)들의 끝단이 노출되도록 디바이스 구멍(17)이 형성되어 있으며, 외부와의 전기적 연결을 위하여 외부 리이드(16)들의 일측이 노출되도록 슬로트(slot; 18)가 형성되어 있다.
제2도는 종래 탭 패키지(21)의 단면도로서, 내부 리이드(23) 및 외부 라이드(24)로 이루어지는 S자 형상으로 완만하게 절곡되어진 금속 배선부(22)가 있으며, 상기 금속배선부(22)의 소정 부분의 하부에 베이스필름(25)이 부착되어 있다. 또한 상기 내부 리이드(23)의 하부가 소정회로가 형성되어 있는 반도체 칩(26)의 전극과 범프(bump; 27)로 열압착(thermo-compression)방식에 의해 결합되어 있다. 이때 상기 범프(27)는 Au로 형성되어 있으며, 상기 내부 리이드(24), 범프(27) 및 반도체 칩(26)의 상부표면 등이 보호되도록 보호 수지층(28)이 형성되어 탭 패키지(21)를 형성한다.
제3도는 제2도의 탭 패키지(21)가 LCD 판넬(31) 및 인쇄회로기판(35)에 장착된 상태의 단면도로서, 상기 LCD 판넬(31)은 일측에 ITO 전극(32)이 형성되어 있으며, 타측에는 유리 기판(33)이 장착되어 있다. 또한 인쇄회로기판(35)상에 금속 배선(36)이 형성되어 있다. 상기 탭 패키지(21)를 진공 흡입구를 구비한 진공척이 흡착 이송하여 상기 탭 패키지(21)의 외부 리이드(24)의 일측과 상기 ITO 전극(32)을 이방성 도전 수지로 접속시킨 후, 상기 외부 리이드(24)의 타측을 인쇄회로기판(35)상의 금속 배선(36)과 솔더 또는 도전성 에폭시로 접착시킨다. 또한 상기 ITO 전극(32)과 외부 리이드(24)를 에폭시 등의 절연 물질로 형성되어 있는 보호 수지층(37)으로 감싸 보호한다.
상술한 종래의 탭 패키지는 베이스 필름상에 내부 리이드 및 외부 리이드로 구성되는 금속 배선이 형성되어 있는 테이프 케리어가 있으며, 상기 내부 리이드와 반도체 칩이 범프를 사이에 두고 접착되어 있다. 또한 상기 금속 배선이 완만하게 절곡되어 있으며, 상기 내부 리이드와 반도체 칩의 표면을 보호하는 보호 수지층이 형성되어 있다. 이러한 종래의 탭 패키지는 인쇄회로기판 또는 LCD 판넬 등의 면적 및 부피를 많이 차지하여 반도체 장치의 경박단소화가 어려운 문제점이 있다.
따라서 이 발명의 목적은 인쇄회로기판 또는 LCD 판넬등의 반도체 장치의 면적 및 부피를 적게 차지하여 반도체 장치를 경박단소화할 수 있는 탭 패키지를 제공함에 있다.
상기와 같은 목적을 달성하기 위하여 이 발명은 베이스 필름의 양측에 일정 간격으로 스프로켓 구멍이 형성되어 있으며, 상기 베이스 필름상에 반도체 칩과 연결되는 내부 리이드 및 외부와 연결되는 외부 리이드로 구성되는 금속배선부가 형성되어 있고, 상기 내부 리이드들의 끝단이 노출되도록 상기 베이스 필름이 제거되어 디바이스 구멍이 형성되어 있는 테이프 케리어 반도체 칩이 실장되는 탭 패키지에 있어서, 상기 외부 리이드와 디바이스 구멍 사이의 베이스 필름이 소정 부분 제거되어 상기 금속배선부가 노출되도록 형성되어 있는 적어도 하나 이상의 절곡용 슬리트를 구비하여 반도체 칩 실장시에 상기 절곡용 슬리트가 절곡되며 실장되는 반도체 칩이 측면에 상기 노출된 금속 배선이 절연 접착되는 탭 패키지를 특징으로 한다.
이하, 첨부한 도면을 참조하여 이 발명에 따른 탭 패키지를 상세히 설명한다.
제4도는 이 발명에 따른 일실시예를 나타내는 테이프 케리어의 평면도로서, 사방으로 금속 배선이 형성되어 있는 테이프 케리어이다. 폴리이미드, 폴리에스텔, 폴리에테르술폰(PES), 폴리파라아닉산(PPA) 등이 절연 재질로 형성되어 있는 베이스 필름(41)의 양측에 일정 간격으로 펀칭 가공되어 스프로켓 구멍(42)이 형성되어 있으며, 상기 베이스 필름(41)의 중앙부가 펀칭 가공되어 반도체 칩을 실장하기 위한 사각 형상의 디바이스 구멍(43)이 형성되어 있으며, 상기 디바이스 구멍(43)은 실장된 반도체 칩의 크기보다 약간 크게 형성되어 있다.
또한 상기 베이스 필름(41)상에 부착된 18~35μm 두께의 Cu 등의 금속 박막이 사진 식각되어 내부 리이드(44) 및 외부 리이드(45)로 구성되는 금속 배선(46)들이 형성되어 있으며, 상기 내부 리이드(44)들의 끝단은 디바이스 구멍(43)의 주변에 노출되어 있다. 또한 외부와의 전기적인 연결을 위하여 상기 디바이스 구멍(43)과 스프로켓 구멍(42) 사이의 베이스 필름(41)이 폭 1~2mm 정도 펀칭, 화학 식각등의 방법으로 제거되어 슬로트(47)가 형성되어 있으며, 상기 슬로트(47)에는 상기 외부 리이드(45)들이 노출되어 있다. 또한 상기 디바이스 구멍(43)과 슬로트(47) 사이의 베이스 필름(41)이 펀칭 가공되어 절곡용 슬리트(48)가 0.5mm 정도의 폭으로 형성되어 있으며, 상기 절곡용 슬리트(48)에는 상기 금속 배선(46)들의 일부가 노출되어 있다. 이때 상기 절곡용 슬리트(48)는 그 폭을 최대로 작게 형성하여 후속 절곡 공정시 금속 배선(46)에 미치는 기계적 물리적 응력을 최소화하며, 펀칭 또는 화학 식각등의 방법으로 형성한다.
제5도는 제4도의 이 발명에 따른 탭 패키지(50)의 단면도로서, 제4도의 동일한 부분은 동일한 참조 번호를 부여하였다. 상기 금속배선부(46)의 절곡용 슬리트(48)가 형성되어 있는 부분이 절곡되어 상기 금속배선부(46)가 S자 형상을 이루고 있으며, 노출된 금속배선부(46)의 내측이 상기 반도체 칩(51)의 측면에 절연접착수지(52)로 접착되어 있어 상기 반도체 칩(51)의 측면과 금속배선부(46) 사이의 단락을 방지하였다. 또한 상기 금속배선부(46)의 외측에는 베이스 필름(41)이 부착되어 있다. 이때 상기 디바이스 구멍(43)의 주변에 노출되어 있는 내부 리이드(44)는 반도체 칩(51)의 전극과의 사이에 개재되어 있는 Au 등의 도전 물질로 형성된 범프(53)와 열압착 방식에 의해 접착되어 있으며, 상기 내부 리이드(44), 범프(53) 및 반도체 칩(51)의 표면을 감싸 보호되도록 절연 에폭시 등의 수지로 보호 수지층(54)이 형성되어 있다. 또한 상기 탭 패키지가 스트레이트형 금속배선부(46)를 갖는 경우 상기 금속배선부(46)가 J자 형상으로 절곡되어 외브리이드(45)가 반도체 칩(51)의 하부에 접착되어 있을 수도 있다.
제6도는 제5도의 이 발명에 따른 탭 패키지를 인쇄회로기판에 장착하는 공정의 개략도이며, 제5도와 동일한 부분은 동일한 참조 번호를 부여하였다. 상기 탭 패키지(50)를 진공흡입구(56)를 구비하는 진공척(57)이 흡입하여 인쇄회로기판(58)상에 형성되어 있는 배선(59)의 상부로 이송한다. 이때 상기 배선(59)의 상부에는 솔더가 도포되어 있다. 그 다음 상기 배선(59)상에 외부 리이드(45)를 정렬한 후, 진공척(57)이 하강하여 외부 리이드(45)를 배선(59)상에 올려놓고 상기 진공척(57)이 분리된다. 그다음 상기 탭 패키지(50)를 압착할 수 있도록 탭 패키지(50) 형상의 요부가 하부표면에 형성되어 있는 본드장치(bond tool; 60)가 하강하여 상기 탭 패키지(50)를 압착하여 상기 배선(59)에 완전하게 접합한 후, 상기 본드장치(60)가 상승한다.
제7도 및 제8도는 이 발명에 따른 실시예들을 나타내는 테이프 케리어의 평면도로서, 금속배선부(69)가 양쪽에 형성되어 있는 듀엘 탭 패키지이다. 절연 재질의 베이스 필름(65)의 양쪽에 스프로켓 구멍(66)이 형성되어 있으며, 장방형의 반도체 칩을 실장하기 위한 디바이스 구멍(67)이 상기 베이스 필름(65)의 중앙에 펀칭 가공되어 형성되어 있다. 상기 베이스 필름(65)상에 내부 리이드(68) 및 외부 리이드(69)로 구성되는 금속배선부(70)가 양방향으로 형성되어 있으며, 상기 금속배선부(70)의 내부 리이드(68)가 상기 디바이스 구멍(67)의 양변에 노출되어 있다. 또한 상기 디바이스 구멍(67)과 외부 리이드(69) 사이의 베이스 필름(65)이 약 0.5mm 정도의 폭으로 제거되어 절곡용 슬리트(71)가 형성되어 있어 반도체 칩 실장시 절곡되어 진다. 이때 상기 제8도는 외부 리이드(69)를 노출시키는 슬로트(72)가 외부 리이드(69)의 일측에 형성되어 있다.
제9(a)도~제9(c)도는 이 발명에 따른 탭 패키지의 장착 상태를 나타내는 단면도이다.
제9(a)도를 참조하면, 소정 회로가 형성되어 있는 반도체 칩(81)이 S자형으로 절곡되어 있는 금속배선부(82)의 내부 리이드(83)와 범프(85)로 연결되어 있으며, 상기 반도체 칩(81)의 측면과 금속배선부(82)의 내측이 절연접착수지(86)로 접합되어 있다. 또한 상기 금속배선부(62)의 외측에는 베이스 필름(87)이 부착되어 있으며, 상기 반도체 칩(81), 범프(85) 및 내부 리이드(83)는 보호 수지(66)로 덮여 있다. 상기 금속 배선부(82)의 외부 리이드(84)의 일측은 LCD 판넬(90)상의 ITO 전극(91)과 도전성 수지로 연결되어 있으며, 상기 외부 리이드(84)의 타측은 인쇄회로기판(92)상의 랜드 패턴(93)과 솔더 또는 도전성 에폭시로 연결되어 있고, 상기 ITO 전극(91)과 외부 리이드(84)의 일측을 보호하도록 보호 수지(94)가 형성되어 있다. 상기 절연접착수지(86)의 두께를 최소로 형성하여 입출력 단자와 반도체 칩(81)간의 거리를 최소화하였다.
제9(b)도를 참조하면, 탭 패키지의 금속배선부(82)의 외부 리이드(84)의 일측이 LCD 판넬(95)상의 ITO 전극(96)과 연결되어 있으며, 상기 반도체 칩(81)의 밑면은 상기 LCD 판넬(95)상에 절연수지(96)로 접착되어 있다. 또한 외부 리이드(84)의 타측은 인쇄회로기판(97)상의 랜드 패턴(98)과 연결되어 있고, 상기 ITO 전극(96)과 외부 리이드(84)의 일측을 보호하도록 보호 수지(99)로 감싸여져 있다.
제9(c)도를 참조하면, 탭 패키지가 통상의 COG(chip on glass)의 방식과 유사한 TOG(TAB on glass) 방식으로 LCD 판넬(100)상에 장착되어 있으며, 상기 탭 패키지의 상부를 보호하도록 보호수지(101)가 도포되어 있다. 또한 상기 반도체 칩(81)의 하부는 LCD 판넬(100)과 절연수지(102)로 접착되어 있다. 이때 상기 LCD 판넬(100)상에 전원 입출력을 위한 전극 패턴(103)이 형성되어 있으며, 외부 리이드(84)의 일측은 ITO 전극(104)과 도전성 수지로 연결되어 있고, 상기 외부 리이드(84)의 타측은 전극 패턴(103)과 연결되어 있다. 이때 입출력전원의 공급은 외부 리이드(84)에 프렉시블한 배선단자를 연결하여 실현된다. 따라서 LCD 판넬(100)과 연결되는 전원 공급을 주변 장치를 제거하여 LCD 장치를 소형화할 수 있다.
상술한 바와 같이 이 발명은 베이스 필름의 상부에 금속 배선이 형성되어 있는 테이프 케리어 상에 반도체 칩이 실장되는 탭 패키지에서, 상기 탭 패키지의 금속 배선의 내부 리이드와 외부 리이드 사이의 베이스 필름을 소정부분 제거하여 절곡용 슬리트를 형성하여 상기 금속 배선이 노출되도록 하였다. 반도체 칩 실장시 상기 절곡용 슬리트로 노출된 금속 배선을 S자 또는 J자 형상등으로 절곡한 후, 상기 금속 배선의 내측과 상기 반도체 칩의 측면에 절연 수지를 개재시켜 접착하였다.
따라서 상기 탭 패키지의 입출력단자와 반도체 칩의 전극간의 거리를 최소화하였으며 탭 패키지가 인쇄회로기판이나 LCD 판넬에서 차지하는 면적 및 부피를 감소시켜 반도체 장치를 경박단소화할 수 있는 이점이 있다.
또한 탭 패키지를 LCD 판넬에 실장하는 경우, 상기 LCD 판넬상의 일측에 전원 입출력용의 배선을 별도로 구비하여 상기 탭 패키지를 COG방법으로 LCD 판넬상에 실장한 후, 상기 탭 패키지 및 전원 입출력선과 연결시킬 수 있으므로, LCD 등 반도체 장치의 주변장치를 경박단소화할 수 있는 이점이 있다.
Claims (6)
- 베이스 필름의 양측에 일정 간격으로 스프로켓 구멍이 형성되어 있으며, 상기 베이스 필름상에 반도체 칩과 연결되는 내부 리이드 및 외부와 연결되는 외부 리이드로 구성되는 금속배선부가 형성되어 있고, 상기 내부 리이드들의 끝단이 노출되도록 상기 베이스 필름이 제거되어 디바이스 구멍이 형성되어 있는 테이프 케리어 반도체 칩이 실장되는 탭 패키지에 있어서, 상기 외부 리이드와 디바이스 구멍 사이의 베이스 필름이 소정 부분 제거되어 상기 금속배선부가 노출되도록 형성되어 있는 적어도 하나 이상의 절곡용 슬리트를 구비하여, 반도체 칩 실장시에 상기 절곡용 슬리트가 절곡되며, 실장되는 반도체 칩의 측면에 노출된 금속 배선이 절연 접착되는 탭 패키지.
- 제1항에 있어서, 상기 베이스 필름에 외부 리이드를 노출시키기 위한 슬로트가 추가로 형성되어 있고, 상기 절곡용 슬리트가 디바이스 구멍과 슬로트의 사이에 적어도 하나 이상 형성되어 있는 탭 패키지.
- 제1항에 있어서, 상기 금속배선부가 S자 또는 J자 형상으로 절곡되는 탭 패키지.
- 제1항에 있어서, 상기 탭 패키지의 실장 공정시 상기 탭 패키지의 상부를 압착할 수 있는 요부가 하부표면에 형성되어 있는 본드장치를 구비하며, 상기 본드장치가 상기 탭 패키지를 압착하여 배선의 전극상에 실장되는 탭 패키지.
- 제4항에 있어서, 상기 탭 패키지 실장 공정시 180~250℃ 정도의 온도에서 상기 본드장치가 외부 리이드와 배선 전극을 압착하여 실장되는 탭 패키지.
- 제4항에 있어서, 상기 외부 리이드와 배선 전극의 사이에 도전성 에폭시 및 솔더로 이루어지는 군에서 임의로 선택되는 하나의 도전물질을 개재시켜 실장되는 탭 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920014391A KR950003906B1 (ko) | 1992-08-11 | 1992-08-11 | 탭 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920014391A KR950003906B1 (ko) | 1992-08-11 | 1992-08-11 | 탭 패키지 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940004794A KR940004794A (ko) | 1994-03-16 |
| KR950003906B1 true KR950003906B1 (ko) | 1995-04-20 |
Family
ID=19337789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920014391A KR950003906B1 (ko) | 1992-08-11 | 1992-08-11 | 탭 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950003906B1 (ko) |
-
1992
- 1992-08-11 KR KR1019920014391A patent/KR950003906B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940004794A (ko) | 1994-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0169820B1 (ko) | 금속 회로 기판을 갖는 칩 스케일 패키지 | |
| KR20030085993A (ko) | 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법 | |
| US6448110B1 (en) | Method for fabricating a dual-chip package and package formed | |
| EP0623954B1 (en) | Molded plastic packaging of electronic devices | |
| US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
| KR100251868B1 (ko) | 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법 | |
| KR100196991B1 (ko) | 칩 스케일 패키지 어셈블리 및 이를 구비한 멀티 칩 모듈 어셈블리 | |
| KR950003906B1 (ko) | 탭 패키지 | |
| KR100207902B1 (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| US7019410B1 (en) | Die attach material for TBGA or flexible circuitry | |
| KR100533761B1 (ko) | 반도체패키지 | |
| KR100235107B1 (ko) | 탭 패키지 | |
| JPH10154768A (ja) | 半導体装置及びその製造方法 | |
| KR100212392B1 (ko) | 반도체 패키지 | |
| KR19990015823A (ko) | 비지에이패키지 및 그 제조방법 | |
| KR100237329B1 (ko) | 칩 스케일 반도체 패키지의 구조 및 제조 방법 | |
| KR100542672B1 (ko) | 반도체패키지 | |
| KR100385087B1 (ko) | 멀티칩 반도체 모듈 및 그 제조 방법 | |
| KR100230919B1 (ko) | 반도체 패키지 | |
| KR960000215B1 (ko) | 집적회로 카드용 반도체 패키지 | |
| KR100419950B1 (ko) | 가용성회로기판을이용한볼그리드어레이반도체패키지의제조방법 | |
| KR100195511B1 (ko) | 리드 프레임을 이용한 볼 그리드 어레이 패키지 | |
| KR100533762B1 (ko) | 반도체패키지 | |
| KR100369501B1 (ko) | 반도체패키지 | |
| KR940006578B1 (ko) | 반도체 패케이지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070327 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |