KR19980037176A - 반도체 소자의 층간절연막 형성방법 - Google Patents
반도체 소자의 층간절연막 형성방법 Download PDFInfo
- Publication number
- KR19980037176A KR19980037176A KR1019960055892A KR19960055892A KR19980037176A KR 19980037176 A KR19980037176 A KR 19980037176A KR 1019960055892 A KR1019960055892 A KR 1019960055892A KR 19960055892 A KR19960055892 A KR 19960055892A KR 19980037176 A KR19980037176 A KR 19980037176A
- Authority
- KR
- South Korea
- Prior art keywords
- interlayer insulating
- insulating film
- forming
- film
- semiconductor device
- Prior art date
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체 소자의 SOG막과 층간절연막 형성시, SOG막과 층간절연막을 인시투(In-Situ)진행을 함으로써 SOG막의 열처리로 발생되는 결함을 개선하고, 층간절연막 형성시 지연시간을 단축하여 안정도를 높인 반도체 소자의 층간절연막 형성방법이 개시된다.
Description
본 발명은 다중 금속 배선 구조를 갖는 반도체 소자의 금속 층간절연막 형성방법에 관한 것으로, 특히 표면 평탄화에 사용되는 SOG막과 층간절연막을 형성하는 일련의 공정을 단축시킬 수 있는 방법에 관한 것이다.
종래 반도체 제조공정에서, 금속 배선간의 절연을 위해 제 1 층간절연막을 형성한 다음 표면의 평탄화를 위해 SOG막과 제 2 층간 절연막이 순차적으로 형성하게 된다. 그런데 상기 SOG막을 형성하는데 있어서, 실리콘기판에 SOG 용액을 도포한 다음 튜브(Tube) 내에서 장시간 열처리 공정을 실시하게 된다. 이때 장시간의 열처리로 인하여 실리콘기판에 결함(Crack)이 발생하기 쉽다. 그리고 상기 열처리 공정 후, 제 2 층간절연막을 형성하기 위하여 다른 챔버로 이동하는 사이에 공기중에 노출된 SOG막은 수분을 흡수하게 된다. 그후 상기 수분을 흡수한 SOG막 상에 제 2 층간 절연막을 형성하게 되면 소자의 안정도가 떨어지는 문제가 발생하게 된다.
따라서 본 발명은 SOG막과 제 2 층간절연막을 형성시, 다중챔버내에서 두 공정을 동시에 실시하는 인시투(In-situ)진행으로 상술한 문제점을 해결할 수 있는 반도체 소자의 금속층간 절연막 형성 방법을 제공하는데 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 금속 층간절연막 형성 방법은 실리콘 기판에 형성되며 패터닝 된 금속층이 형성되는 단계와, 상기 단계로부터 제 1 층간 절연막을 형성하는 단계와, 상기 단계로부터 챔버내에서 SOG용액을 도포하는 단계와, 상기 단계로부터 상기 챔버내에서 상기 SOG용액을 열처리하여 SOG막을 형성하는 단계와, 상기 단계로부터 상기 챔버내에서 제 2 층간절연막을 형성하는 단계로 이루어지는 반도체 소자의 층간 절연막 형성방법에 있어서, 상기 SOG용액의 열처리 및 상기 제 2 층간절연막 형성공정은 인시투 공정으로 실시되는 것을 특징으로 한다.
도 1A 내지 도 1B는 본 발명에 따라 반도체 소자의 층간절연막을 형성하는 방법을 설명하기 위한 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 실리콘기판2 : 금속층
3 : 제 1 층간절연막4 : SOG막
5 : 제 2 층간절연막
이하, 본 발명을 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 1A 내지 도 1B는 본 발명에 따른 반도체 소자의 층간절연 및 평탄화 방법을 설명하기 위한 소자의 단면도이다.
도 1A는 실리콘기판(1)상에 패턴닝된 금속층(2) 및 제 1 층간 절연막(3)을 형성한 상태를 도시한다.
도 1B는 제 1 층간절연막(3) 전체 상부에 SOG막(4) 및 제 2 층간절연막(5)을 형성한 상태를 도시한다. 이때 다중챔버 내에서 상기 SOG막(4)을 형성하기 위하여 SOG용액을 열처리하는 공정과 상기 제 2 층간절연막(5)을 형성하는 두 공정이 인시투 진행을 한다.
상술한 바와 같이 본 발명에 의하면 단일 다중 챔버 내에서 SOG막 및 제 2 층간절연막 형성을 인시투 진행을 함으로써, 공정이 간소화되고 소자가 공기에 노출이 되지 않게 된다. 따라서 생산시간 단축, 소자의 안정성 개선 및 열공정으로 인한 결함이 억제되는 등의 효과가 있다.
Claims (2)
- 실리콘기판상에 금속층을 형성하고 패터닝하는 단계와,상기 단계로부터 제 1 층간절연막을 형성하는 단계와,상기 단계로부터 챔버내에서 SOG용액을 도포하는 단계와,상기 단계로부터 상기 챔버내에서 상기 SOG용액을 열처리하여 SOG막을 형성하는 단계와,상기 단계로부터 상기 챔버내에서 제 2 층간절연막을 형성하는 단계로 이루어지는 반도체 소자의 층간 절연막 형성방법에 있어서,상기 SOG용액의 열처리 및 상기 제 2 층간절연막 형성공정은 인시투 공정으로 실시되는 것을 특징으로 하는 반도체 소자의 층간절연막 형성방법.
- 제 1 항에 있어서,상기 챔버는 다중챔버를 이용하는 것을 특징으로 하는 반도체 소자의 층간절연막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960055892A KR19980037176A (ko) | 1996-11-21 | 1996-11-21 | 반도체 소자의 층간절연막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960055892A KR19980037176A (ko) | 1996-11-21 | 1996-11-21 | 반도체 소자의 층간절연막 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980037176A true KR19980037176A (ko) | 1998-08-05 |
Family
ID=66321424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960055892A KR19980037176A (ko) | 1996-11-21 | 1996-11-21 | 반도체 소자의 층간절연막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980037176A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100315416B1 (ko) * | 1999-01-22 | 2001-11-28 | 한신혁 | 트랜치 캐패시터의 칼라 산화막 형성 방법 |
-
1996
- 1996-11-21 KR KR1019960055892A patent/KR19980037176A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100315416B1 (ko) * | 1999-01-22 | 2001-11-28 | 한신혁 | 트랜치 캐패시터의 칼라 산화막 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5866476A (en) | Methods for forming moisture blocking layers | |
| KR970052338A (ko) | 반도체 소자의 제조방법 | |
| KR19980037176A (ko) | 반도체 소자의 층간절연막 형성방법 | |
| KR0172539B1 (ko) | 반도체 소자의 에스.오.지막 형성방법 | |
| KR100333546B1 (ko) | 반도체소자의 제조방법 | |
| KR100200297B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR0121562B1 (ko) | 반도체 장치의 비아홀 형성방법 | |
| KR0127246B1 (ko) | 반도체 장치의 층간 절연막 형성방법 | |
| KR100443363B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100571254B1 (ko) | 반도체소자의산화막형성방법 | |
| KR980006122A (ko) | 반도체 소자의 금속층간 절연막 형성 방법 | |
| KR100212710B1 (ko) | Sog막의 열처리 방법 | |
| KR100443352B1 (ko) | 반도체장치의실리사이드막형성방법 | |
| KR100192475B1 (ko) | 반도체 장치의 평탄화 방법 | |
| KR970053557A (ko) | 반도체 소자의 제조방법 | |
| KR950021353A (ko) | 반도체 소자의 층간 절연막 평탄화 방법 | |
| KR100431988B1 (ko) | Ｓｏｇ막의 미세 파티클 제거 방법 | |
| KR940002966A (ko) | 폴리실리콘 식각 잔류물에 의한 층간단락 제거방법 | |
| KR940002949A (ko) | 반도체 장치의 금속배선 접촉 영역 식각방법 | |
| KR970052853A (ko) | 반도체 소자의 제조방법 | |
| KR19980060885A (ko) | 반도체 소자의 제조방법 | |
| KR970052781A (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| JPH07115136A (ja) | 半導体集積回路装置およびその製造方法 | |
| TW367580B (en) | Manufacturing method for metal interlayer dielectric without thermosetting process | |
| KR19980038456A (ko) | 반도체 소자의 비트라인 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |