KR102678654B1 - 비휘발성 메모리 장치, 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

비휘발성 메모리 장치, 데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR102678654B1
KR102678654B1 KR1020170023887A KR20170023887A KR102678654B1 KR 102678654 B1 KR102678654 B1 KR 102678654B1 KR 1020170023887 A KR1020170023887 A KR 1020170023887A KR 20170023887 A KR20170023887 A KR 20170023887A KR 102678654 B1 KR102678654 B1 KR 102678654B1
Authority
KR
South Korea
Prior art keywords
memory cell
erased
unstable
memory cells
read
Prior art date
Application number
KR1020170023887A
Other languages
English (en)
Other versions
KR20180097218A (ko
Inventor
이형민
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170023887A priority Critical patent/KR102678654B1/ko
Priority to US15/785,567 priority patent/US10186324B2/en
Priority to TW106138073A priority patent/TWI735694B/zh
Priority to CN201711250833.3A priority patent/CN108511020B/zh
Publication of KR20180097218A publication Critical patent/KR20180097218A/ko
Application granted granted Critical
Publication of KR102678654B1 publication Critical patent/KR102678654B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G11C2029/3602—Pattern generator

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

데이터 저장 장치의 동작 방법은 소거된 메모리 셀로부터 리드된 리드 데이터에 근거하여 상기 소거된 메모리 셀을 불안정한 메모리 셀로 판단하는 단계; 상기 불안정한 메모리 셀에 라이트될 라이트 데이터에 근거하여 상기 불안정한 메모리 셀을 라이트 불가능한 메모리 셀로 판단하는 단계; 및 복수의 소거된 메모리 셀들 중 라이트 불가능한 메모리 셀들의 개수에 따라, 상기 복수의 소거된 메모리 셀들을 사용 금지하는 단계를 포함한다.

Description

비휘발성 메모리 장치, 데이터 저장 장치 및 그것의 동작 방법{NONVOLATILE MEMORY DEVICE, DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 비휘발성 메모리 장치를 포함하는 데이터 저장 장치에 관한 것이다.
데이터 저장 장치는 외부 장치의 라이트 요청에 응답하여, 외부 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 데이터 저장 장치는 외부 장치의 리드 요청에 응답하여, 저장된 데이터를 외부 장치로 제공하도록 구성될 수 있다. 외부 장치는 데이터를 처리할 수 있는 전자 장치로서, 컴퓨터, 디지털 카메라 또는 휴대폰 등을 포함할 수 있다. 데이터 저장 장치는 외부 장치에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 외부 장치에 연결됨으로써 동작할 수 있다.
선행기술문헌 1: 공개특허공보 제10-2015-0122493호
선행기술문헌 2: 공개특허공보 제10-2015-0044738호
본 발명의 실시 예는 불안정한 메모리 영역에 대해 라이트 데이터에 근거하여 라이트 가능 여부를 판단함으로써 메모리 영역 사용률을 향상시키고, 명확한 기준에 따라 라이트 가능 여부를 판단함으로써 데이터 신뢰성을 확보하는 데이터 저장 장치 및 그것의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은 소거된 메모리 셀로부터 리드된 리드 데이터에 근거하여 상기 소거된 메모리 셀을 불안정한 메모리 셀로 판단하는 단계; 상기 불안정한 메모리 셀에 라이트될 라이트 데이터에 근거하여 상기 불안정한 메모리 셀을 라이트 불가능한 메모리 셀로 판단하는 단계; 및 복수의 소거된 메모리 셀들 중 라이트 불가능한 메모리 셀들의 개수에 따라, 상기 복수의 소거된 메모리 셀들을 사용 금지하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은 소거된 메모리 셀로부터 리드된 리드 데이터를 제1 값과 비교하는 단계; 상기 소거된 메모리 셀에 라이트될 라이트 데이터를 제2 값과 비교하는 단계; 및 비교 결과에 따라, 상기 소거된 메모리 셀을 라이트 불가능한 메모리 셀로 판단하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은 소거된 메모리 셀이 기준 전압보다 높은 문턱 전압을 가졌는지 여부에 따라 상기 소거된 메모리 셀을 불안정한 메모리 셀로 판단하는 단계; 라이트 데이터가 상기 불안정한 메모리 셀에 라이트되면 상기 불안정한 메모리 셀이 복수의 문턱 전압 분포들 중 가장 낮은 문턱 전압 분포에 위치하게 될 것인지 여부에 따라 상기 불안정한 메모리 셀을 라이트 불가능한 메모리 셀로 판단하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 복수의 소거된 메모리 셀들을 포함하는 비휘발성 메모리 장치; 및 소거된 메모리 셀로부터 리드된 리드 데이터에 근거하여 상기 소거된 메모리 셀을 불안정한 메모리 셀로 판단하고, 상기 불안정한 메모리 셀에 라이트될 라이트 데이터에 근거하여 상기 불안정한 메모리 셀을 라이트 불가능한 메모리 셀로 판단하고, 상기 복수의 소거된 메모리 셀들 중 라이트 불가능한 메모리 셀들의 개수에 따라 상기 복수의 소거된 메모리 셀들을 사용 금지하도록 구성된 컨트롤러를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 복수의 소거된 메모리 셀들을 포함하는 비휘발성 메모리 장치; 및 소거된 메모리 셀로부터 리드된 리드 데이터를 제1 값과 비교하고, 상기 소거된 메모리 셀에 라이트될 라이트 데이터를 제2 값과 비교하고, 비교 결과에 따라 상기 소거된 메모리 셀을 라이트 불가능한 메모리 셀로 판단하도록 구성된 컨트롤러를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 복수의 소거된 메모리 셀들을 포함하는 비휘발성 메모리 장치; 및 소거된 메모리 셀이 기준 전압보다 높은 문턱 전압을 가졌는지 여부에 따라 상기 소거된 메모리 셀을 불안정한 메모리 셀로 판단하고, 라이트 데이터가 상기 불안정한 메모리 셀에 라이트되면 상기 불안정한 메모리 셀이 복수의 문턱 전압 분포들 중 가장 낮은 문턱 전압 분포에 위치하게 될 것인지 여부에 따라 상기 불안정한 메모리 셀을 라이트 불가능한 메모리 셀로 판단하도록 구성된 컨트롤러를 포함할 수 있다.
본 발명의 실시 예에 따른 비휘발성 메모리 장치는 복수의 소거된 메모리 셀들; 및 라이트 판단부를 포함하되, 상기 라이트 판단부는, 소거된 메모리 셀로부터 리드된 리드 데이터에 근거하여 상기 소거된 메모리 셀을 불안정한 메모리 셀로 판단하고, 상기 불안정한 메모리 셀에 라이트될 라이트 데이터에 근거하여 상기 불안정한 메모리 셀을 라이트 불가능한 메모리 셀로 판단하고, 복수의 소거된 메모리 셀들 중 라이트 불가능한 메모리 셀들의 개수에 따라, 상기 복수의 소거된 메모리 셀들의 사용 금지 여부를 판단할 수 있다.
본 발명의 실시 예에 따른 비휘발성 메모리 장치는 복수의 소거된 메모리 셀들; 및 라이트 판단부를 포함하되, 상기 라이트 판단부는, 소거된 메모리 셀로부터 리드된 리드 데이터를 제1 값과 비교하고, 상기 소거된 메모리 셀에 라이트될 라이트 데이터를 제2 값과 비교하고, 비교 결과에 따라, 상기 소거된 메모리 셀을 라이트 불가능한 메모리 셀로 판단할 수 있다.
본 발명의 실시 예에 따른 비휘발성 메모리 장치는 복수의 소거된 메모리 셀들; 및 라이트 판단부를 포함하되, 상기 라이트 판단부는, 소거된 메모리 셀이 기준 전압보다 높은 문턱 전압을 가졌는지 여부에 따라 상기 소거된 메모리 셀을 불안정한 메모리 셀로 판단하고, 라이트 데이터가 상기 불안정한 메모리 셀에 라이트되면 상기 불안정한 메모리 셀이 복수의 문턱 전압 분포들 중 가장 낮은 문턱 전압 분포에 위치하게 될 것인지 여부에 따라 상기 불안정한 메모리 셀을 라이트 불가능한 메모리 셀로 판단할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치 및 그것의 동작 방법은 불안정한 메모리 영역에 대해 라이트 데이터에 근거하여 라이트 가능 여부를 판단함으로써 메모리 영역 사용률을 향상시키고, 명확한 기준에 따라 라이트 가능 여부를 판단함으로써 데이터 신뢰성을 확보할 수 있다.
도1은 본 발명의 실시 예에 따른 데이터 저장 장치를 도시한 블록도,
도2는 메모리 셀의 문턱 전압 분포들을 예시적으로 도시하는 도면,
도3은 라이트 동작을 수행하는 방법을 예시적으로 도시하는 도면,
도4는 공통의 워드라인에 연결된 소거된 메모리 셀들이 불안정한 상태에 놓여진 경우를 예시적으로 도시하는 도면,
도5는 라이트 불가능한 메모리 셀을 판단하는 방법을 구체적으로 도시하는 도면,
도6은 데이터 저장 장치의 동작 방법을 예시적으로 도시하는 순서도,
도7은 본 발명의 다른 실시 예에 따른 데이터 저장 장치를 도시하는 블록도,
도8은 본 발명의 실시 예에 따른 SSD를 도시하는 블록도,
도9는 본 발명의 실시 예에 따른 데이터 저장 장치가 적용된 데이터 처리 시스템을 도시하는 블록도이다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도1은 본 발명의 실시 예에 따른 데이터 저장 장치(10)를 도시한 블록도이다.
데이터 저장 장치(10)는 외부 장치의 라이트 요청에 응답하여, 외부 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 데이터 저장 장치(10)는 외부 장치의 리드 요청에 응답하여, 저장된 데이터를 외부 장치로 제공하도록 구성될 수 있다.
데이터 저장 장치(10)는 PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어 카드, 메모리 스틱, 다양한 멀티 미디어 카드(MMC, eMMC, RS-MMC, MMC-micro), SD(Secure Digital) 카드(SD, Mini-SD, Micro-SD), UFS(Universal Flash Storage) 또는 SSD(Solid State Drive) 등으로 구성될 수 있다.
데이터 저장 장치(10)는 컨트롤러(100) 및 비휘발성 메모리 장치(200)를 포함할 수 있다.
컨트롤러(100)는 데이터 저장 장치(10)의 제반 동작을 제어할 수 있다. 컨트롤러(100)는 외부 장치로부터 전송된 라이트 요청에 응답하여 비휘발성 메모리 장치(200)에 대해 라이트 동작을 수행하고, 외부 장치로부터 전송된 리드 요청에 응답하여 비휘발성 메모리 장치(200)에 대해 리드 동작을 수행할 수 있다.
컨트롤러(100)는 라이트 판단부(110)를 포함할 수 있다. 라이트 판단부(110)는 메모리 영역(210)에 포함된 복수의 소거된 메모리 셀들에 라이트 데이터(WD)를 라이트하기 전에, 해당 소거된 메모리 셀들로부터 리드된 리드 데이터(RD)에 근거하여 해당 소거된 메모리 셀들에 라이트 데이터(WD)를 라이트할 것인지 여부를 결정할 수 있다.
구체적으로, 우선 라이트 판단부(110)는 메모리 영역(210)의 소거된 메모리 셀들 각각에 대해, 소거된 메모리 셀로부터 리드된 리드 데이터(RD)에 근거하여 소거된 메모리 셀을 불안정한 메모리 셀로 판단할 수 있다. 이때, 라이트 판단부(110)는 리드 데이터(RD)에 근거하여, 소거된 메모리 셀이 기준 전압보다 높은 문턱 전압을 가진 것으로 판단될 때, 소거된 메모리 셀을 불안정한 메모리 셀로 판단할 수 있다. 불안정한 메모리 셀을 판단하는 방법은 도4를 통해 구체적으로 설명될 것이다.
소거된 메모리 셀이 불안정한 메모리 셀로 판단되면, 라이트 판단부(110)는 불안정한 메모리 셀에 라이트될 라이트 데이터(WD)에 근거하여 불안정한 메모리 셀을 라이트 불가능한 메모리 셀로 판단할 수 있다. 이때, 라이트 판단부(110)는, 라이트 데이터(WD)가 불안정한 메모리 셀에 라이트되면 불안정한 메모리 셀이 복수의 문턱 전압 분포들 중 가장 낮은 문턱 전압 분포에 위치하게 될 것으로 판단될 때, 불안정한 메모리 셀을 라이트 불가능한 메모리 셀로 판단할 수 있다. 라이트 불가능한 메모리 셀을 판단하는 방법은 도5를 통해 구체적으로 설명될 것이다.
그리고, 라이트 판단부(110)는 소거된 메모리 셀들 중 라이트 불가능한 메모리 셀들의 개수에 따라, 소거된 메모리 셀들을 사용 금지시킬 수 있다. 예를 들어, 라이트 불가능한 메모리 셀들의 개수가 임계 개수를 초과하지 않을 때, 라이트 판단부(110)는 소거된 메모리 셀들에 라이트 데이터(WD)를 라이트하도록 비휘발성 메모리 장치(200)를 제어할 수 있다. 그러나, 라이트 불가능한 메모리 셀들의 개수가 임계 개수를 초과할 때, 라이트 판단부(110)는 소거된 메모리 셀들을 사용 금지시킬 수 있다. 이때, 소거된 메모리 셀들은, 공통의 워드라인에 연결될 수 있다. 다른 말로 하면, 라이트 판단부(110)는 라이트 동작을 수행하기 위해 공통의 워드라인을 통해 동시에 액세스되는 메모리 셀들을 사용 금지시킬 수 있다. 만일, 소거된 메모리 셀들에 라이트 데이터(WD)를 라이트하지 않을 것으로 결정하는 경우, 라이트 판단부(110)는 다른 소거된 메모리 셀들에 라이트 데이터(WD)를 라이트할 수 있다. 이때, 라이트 판단부(110)는 다른 소거된 메모리 셀들에 대해서도 상술한 방법에 따라 라이트 데이터(WD)를 라이트할 것인지 여부를 판단할 수 있다.
상술한 방법에 따르면, 라이트 판단부(110)는 소거된 메모리 셀들 각각에 대해, 소거된 메모리 셀이 불안정한 메모리 셀이 되는 조건을 만족하는지 판단한 뒤, 불안정한 메모리 셀이 라이트 불가능한 메모리 셀이 되는 조건을 만족하는지를 단계적으로 판단할 수 있다. 그러나, 실시 예에 따라, 라이트 판단부(110)는 소거된 메모리 셀들 각각에 대해, 소거된 메모리 셀이 불안정한 메모리 셀이 되는 조건과 라이트 불가능한 메모리 셀이 되는 조건을 모두 만족하는지 여부를 동시에 판단할 수도 있다.
라이트 판단부(110)는 비교부(111) 및 카운터(112)를 포함할 수 있다.
비교부(111)는, 소거된 메모리 셀이 불안정한 메모리 셀인지 여부를 판단하기 위해, 리드 데이터(RD)를 제1 값과 비교할 수 있다. 제1 값은, 기준 전압보다 높은 문턱 전압을 가진 소거된 메모리 셀로 기준 전압을 인가할 때 리드되는 데이터일 수 있다. 기준 전압은, 메모리 셀에 저장된 데이터를 리드하기 위해 사용하는 하나 이상의 리드 전압들 중 가장 낮은 레벨의 리드 전압 이하일 수 있다. 따라서, 비교부(111)는, 리드 데이터(RD)가 제1 값과 동일할 때, 소거된 메모리 셀을 불안정한 메모리 셀로 판단할 수 있다.
또한, 비교부(111)는, 불안정한 메모리 셀이 라이트 불가능한 메모리 셀인지 여부를 판단하기 위해, 라이트 데이터(WD)를 제2 값과 비교할 수 있다. 제2 값은, 라이트 동작이 수행된 메모리 셀들의 복수의 문턱 전압 분포들 중 가장 낮은 문턱 전압 분포에 위치하는 메모리 셀에 라이트된 데이터일 수 있다. 따라서, 비교부(111)는, 라이트 데이터(WD)가 제2 값과 동일할 때, 불안정한 메모리 셀을 라이트 불가능한 메모리 셀로 판단할 수 있다.
카운터(112)는 소거된 메모리 셀들 중 라이트 불가능한 메모리 셀들의 개수를 카운트할 수 있다.
비휘발성 메모리 장치(200)는 컨트롤러(100)의 제어에 따라, 컨트롤러(100)로부터 전송된 데이터를 저장하고, 저장된 데이터를 리드하여 컨트롤러(100)로 전송할 수 있다. 비휘발성 메모리 장치(200)는 데이터를 저장하기 위한 메모리 영역(210)을 포함할 수 있다. 메모리 영역(210)은 공통의 워드라인을 통해 액세스될 수 있는 복수의 메모리 셀들을 포함할 수 있다. 비휘발성 메모리 장치(200)는 워드라인을 통해 메모리 영역(210)의 복수의 메모리 셀들에 데이터를 동시에 라이트하고, 복수의 메모리 셀들로부터 데이터를 동시에 리드할 수 있다.
비휘발성 메모리 장치(200)는 낸드 플래시(NAND Flash) 또는 노어 플래시(NOR Flash)와 같은 플래시 메모리 장치, FeRAM(Ferroelectrics Random Access Memory), PCRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory) 또는 ReRAM(Resistive Random Access Memory) 등을 포함할 수 있다.
한편, 도1은 데이터 저장 장치(10)가 1개의 비휘발성 메모리 장치(200)를 포함하는 것으로 도시하나, 데이터 저장 장치(10)에 포함되는 비휘발성 메모리 장치들의 개수는 이에 제한되지 않는다.
도2는 메모리 셀의 문턱 전압 분포들(VD1~VD4)을 예시적으로 도시하는 도면이다. 가로축(Vth)은 메모리 셀의 문턱 전압을 의미하고, 세로축(Cell #)은 문턱 전압에 대한 메모리 셀들의 개수를 의미할 수 있다.
도2를 참조하면, 메모리 셀 당 2비트의 데이터가 저장될 때, 메모리 셀은 저장된 데이터에 따라 문턱 전압 분포들(VD1~VD4) 중 어느 하나에 위치할 수 있다. 라이트 동작이 수행될 때, 메모리 셀은 라이트될 2비트의 데이터에 따라 4개의 문턱 전압 분포들(VD1~VD4) 중 어느 하나에 위치하도록 제어될 수 있다. 예를 들어, 데이터 "11"이 라이트된 메모리 셀은 문턱 전압 분포(VD1)에 대응하는 문턱 전압을 가질 수 있다. 데이터 "10"이 라이트된 메모리 셀은 문턱 전압 분포(VD2)에 대응하는 문턱 전압을 가질 수 있다. 데이터 "00"이 라이트된 메모리 셀은 문턱 전압 분포(VD3)에 대응하는 문턱 전압을 가질 수 있다. 데이터 "01"이 라이트된 메모리 셀은 문턱 전압 분포(VD4)에 대응하는 문턱 전압을 가질 수 있다. 한편, 본 발명의 실시 예에 따르면, 메모리 셀 당 저장되는 비트들의 개수는 이에 제한되지 않는다. 메모리 셀 당 k개의 비트들이 저장될 때, 메모리 셀은 저장된 데이터에 따라 2^k개의 문턱 전압 분포들 중 어느 하나에 위치할 수 있다.
한편, 공통의 워드라인에 연결된 메모리 셀들은 2개의 페이지들, 즉, LSB(Least Significant Bit) 페이지 및 MSB(Most Significant Bit) 페이지에 대응할 수 있다. 메모리 셀에 저장된 하위 비트 및 상위 비트는 LSB 페이지 및 MSB 페이지에 각각 저장될 수 있다. 즉, LSB 페이지는 공통의 워드라인에 연결된 메모리 셀들의 하위 비트들이 저장되는 영역이고, MSB 페이지는 공통의 워드라인에 연결된 메모리 셀들의 상위 비트들이 저장되는 영역일 수 있다. 메모리 셀 당 k개의 비트들이 저장될 때, 공통의 워드라인에 연결된 메모리 셀들은 k개의 페이지들에 대응할 수 있다.
이제, 메모리 셀에 대한 리드 동작을 설명하면, 우선, 메모리 셀은, 워드라인을 통해 소정의 리드 전압이 인가될 때, 문턱 전압에 따라 턴온/턴오프될 수 있다. 구체적으로, 메모리 셀은 자신의 문턱 전압보다 높은 리드 전압이 인가되면, 턴온될 수 있고, 자신의 문턱 전압보다 낮은 리드 전압이 인가되면 턴오프될 수 있다. 이러한 경우, 메모리 셀이 턴온/턴오프될 때 형성되는 커런트를 센싱함으로써 메모리 셀의 문턱 전압이 리드 전압보다 높은지 또는 낮은지가 판단될 수 있다. 따라서, 비휘발성 메모리 장치(200)는 소정 리드 전압을 메모리 셀로 인가함으로써, 리드 전압보다 낮은 문턱 전압을 가진 메모리 셀로부터 예를 들어, 데이터 "1"을 리드할 수 있고, 리드 전압보다 높은 문턱 전압을 가진 메모리 셀로부터, 예를 들어, 데이터 "0"을 리드할 수 있다.
결국, 비휘발성 메모리 장치(200)는 문턱 전압 분포들(VD1~VD4)의 사이에 위치하는 리드 전압들(RV1~RV3)을 메모리 셀로 인가함으로써 메모리 셀에 저장된 데이터를 리드할 수 있다. 예를 들어, 문턱 전압 분포(VD2)에 위치하는 메모리 셀은 리드 전압(RV1)이 인가될 때 턴오프되고 리드 전압(RV2)이 인가될 때 턴온될 것이므로, 이러한 작동에 근거하여 데이터 "10"이 리드될 수 있다.
도3은 라이트 동작을 수행하는 방법을 예시적으로 도시하는 도면이다. 라이트 동작은 상술한 바와 같이, 공통의 워드라인에 연결된 복수의 메모리 셀들에 대해 동시에 수행될 수 있고, 문턱 전압 분포들(VD1~VD4)은 라이트 동작의 수행 결과, 공통의 워드라인에 연결된 복수의 메모리 셀들에 의해 형성된 것일 수 있다. 또한, 라이트 동작은 메모리 셀들의 LSB 페이지 및 MSB 페이지에 데이터를 동시에 저장하도록 수행될 수 있다.
우선, 시점(T11)에서, 메모리 셀들은 소거된 상태에 있고, 문턱 전압 분포(E)를 형성할 수 있다. 소거된 메모리 셀은 소거 데이터 "11"가 저장되어 있는 것으로 볼 수 있다. 소거 데이터 "11"는 소거된 메모리 셀에 대해 리드 전압들(RV1~RV3)을 사용하여 리드 동작이 수행될 때 리드되는 데이터일 수 있다.
시점(T12)에서, 일부 메모리 셀들은 라이트 전압을 인가받아 상승된 문턱 전압을 가지게 되고, 문턱 전압 분포(D1)를 형성할 수 있다. 나머지 메모리 셀들은 소거된 상태로 유지되고 문턱 전압 분포(VD1)를 형성할 수 있다.
시점(T13)에서, 문턱 전압 분포(D1)를 형성하던 일부 메모리 셀들은, 더 높은 라이트 전압을 인가받아 더 상승된 문턱 전압을 가지게 되고, 문턱 전압 분포(D2)를 형성할 수 있다. 문턱 전압 분포(D1)를 형성하던 나머지 메모리 셀들은 문턱 전압 분포(VD2)를 생성할 수 있다.
시점(T14)에서, 문턱 전압 분포(D2)를 형성하던 일부 메모리 셀들은, 더 높은 라이트 전압을 인가받아 더 상승된 문턱 전압을 가지게 되고, 문턱 전압 분포(VD4)를 형성할 수 있다. 문턱 전압 분포(D2)를 형성하던 나머지 메모리 셀들은 문턱 전압 분포(VD3)를 생성할 수 있다.
즉, 라이트 동작이 수행되는 동안, 소거된 상태에 있던 메모리 셀들은 라이트될 데이터에 따라 문턱 전압의 상승을 겪게 된다. 이때, 소거 데이터 "11"와 동일한 데이터가 라이트될 메모리 셀들, 즉, 문턱 전압 분포(VD1)에 위치하게 될 메모리 셀들은, 문턱 전압의 상승이 금지되고 소거된 상태로 유지될 수 있다.
도4는 공통의 워드라인에 연결된 소거된 메모리 셀들이 불안정한 상태에 놓여진 경우를 예시적으로 도시하는 도면이다. 문턱 전압 분포들(E, E1) 각각은 공통의 워드라인에 연결된 복수의 메모리 셀들에 의해 형성된 것일 수 있다.
시점(T21)에서, 소거된 메모리 셀들은 리드 전압(RV1)보다 낮은 레벨의 문턱 전압 분포(E)를 형성할 때, 안정한 상태일 것이다. 이때, 리드 전압(RV1)을 사용하여 리드 동작이 수행되면, 모든 소거된 메모리 셀들은 리드 전압(RV1)보다 낮은 문턱 전압을 가지므로 턴온되고 리드 데이터(RD) "1"이 리드될 수 있다.
시점(T22)에서, 소거된 메모리 셀들 중 일부 메모리 셀들(401)이 다양한 이유에 의해 불안정한 상태에 놓일 수 있고, 소거된 메모리 셀들은 문턱 전압 분포(E1)를 형성할 수 있다. 불안정한 상태에 놓인 소거된 메모리 셀들, 즉, 불안정한 메모리 셀들(401)은 리드 전압(RV1)보다 큰 문턱 전압을 가질 수 있다. 불안정한 메모리 셀들(401)은 예를 들어, 불완전한 소거 동작에 의해 불안정한 상태에 놓여질 수 있다. 또한, 서든 파워 오프가 발생하면 불안정한 메모리 셀들(401)은 디스터브 영향에 의해 불안정한 상태에 놓여질 수 있다. 리드 전압(RV1)을 사용하여 리드 동작이 수행되면, 불안정한 메모리 셀들은 리드 전압(RV1)보다 높은 문턱 전압을 가지므로 턴오프되고 리드 데이터(RD) "0"을 출력할 수 있다.
한편, 이미 리드 전압(RV1)보다 상승된 문턱 전압을 가지는 불안정한 메모리 셀들(401)은 라이트 동작을 통해 문턱 전압 분포(VD1)에 위치할 수 없을 것이다. 왜냐하면 도3을 참조하여 설명한 바와 같이, 라이트 동작은 메모리 셀의 문턱 전압을 상승시킴으로써 수행되는 것이기 때문이다. 따라서, 불안정한 메모리 셀들(401)은 소거 데이터 "11"와 일치하는 라이트 데이터(WD)를 저장하기에 부적당할 수 있다. 그러나, 불안정한 메모리 셀들(401)일지라도, 소거 데이터 "11"와 일치하지 않는 라이트 데이터(WD)를 저장하는 데는 사용될 수 있다.
따라서, 본 발명에 따르면, 라이트 판단부(110)는 소거된 메모리 셀들로부터 리드된 리드 데이터(RD)를 참조하여 소거된 메모리 셀들 중 불안정한 메모리 셀들(401)을 판단하고, 불안정한 메모리 셀들(401)에 라이트될 라이트 데이터(WD)를 참조하여, 불안정한 메모리 셀들 중 라이트 불가능한 메모리 셀들을 판단할 수 있다. 라이트 불가능한 메모리 셀은 상술한 바와 같이, 불안정한 메모리 셀들 중 소거 데이터 "11"와 일치하는 라이트 데이터(WD)가 라이트될 메모리 셀일 수 있다. 그리고, 라이트 불가능한 메모리 셀들의 개수가 임계 개수를 초과할 때, 라이트 판단부(110)는 공통의 워드라인에 연결된 메모리 셀들을 사용 금지시킬 수 있다. 따라서, 불안정한 메모리 셀들(401) 각각의 라이트 불가능 여부는 라이트될 데이터가 무엇인지에 따라서 다르게 결정될 수 있다. 또한, 공통의 워드라인에 연결된 메모리 셀들의 사용 금지 여부도 라이트될 데이터가 무엇인지에 따라서 다르게 결정될 수 있다.
임계 개수는, 공통의 워드라인에 연결된 메모리 셀들 중에 존재하여도 무관한, 라이트 불가능한 메모리 셀들의 개수일 것이다. 라이트 불가능한 메모리 셀들은 데이터를 제대로 저장하지 못하고 추후 리드 동작이 수행될 때 에러 비트들을 출력할 것이므로, 실시 예에 따라, 임계 개수는 데이터 저장 장치(10)의 에러 정정 능력을 고려하여 결정될 수 있다. 즉, 에러 비트들을 포함하는 리드 데이터(RD)는 에러 정정 동작을 통해 정상적인 데이터로 회복할 수 있기 때문에, 이를 고려한 임계 개수까지 라이트 불가능한 메모리 셀들이 허용될 수 있다.
도5는 라이트 불가능한 메모리 셀을 판단하는 방법을 구체적으로 도시하는 도면이다. 도5는 워드라인(WL)에 연결된 복수의 소거된 메모리 셀들(C1~Ci) 중 라이트 불가능한 메모리 셀(C1)을 판단하는 방법을 도시한다.
복수의 메모리 셀들(C1~Ci)에 라이트 데이터(WD)를 라이트하기 전에, 라이트 판단부(110)는 리드 동작을 수행하여 메모리 셀들(C1~Ci)로부터 리드 데이터(RD)를 획득할 수 있다. 리드 동작은 기준 전압(RFV)을 사용하여 수행될 수 있다. 예시적으로, 기준 전압(RFV)보다 작은 문턱 전압을 가진 메모리 셀들(C2, C3)은 리드 데이터(RD) "1"을 출력하고, 기준 전압(RFV)보다 높은 문턱 전압을 가진 메모리 셀들(C1, Ci)은 리드 데이터(RD) "0"을 출력할 수 있다. 라이트 판단부(110)는 리드 데이터(RD)가 "1"인 메모리 셀들(C2, C3)을 안정한 메모리 셀들로 판단하고, 라이트 판단부(110)는 리드 데이터(RD)가 "0"인 메모리 셀들(C1, Ci)을 불안정한 메모리 셀들로 판단할 수 있다.
한편, 기준 전압(RFV)은 도2 내지 도4에 도시된 리드 전압(RV1)일 수 있다. 또는, 좀더 엄격한 기준으로 불안정한 메모리 셀을 판단하도록 기준 전압(RFV)은 리드 전압(RV1)보다 낮은 전압일 수 있다.
이어서, 라이트 판단부(110)는 불안정한 메모리 셀들(C1, Ci)에 라이트될 라이트 데이터(WD)가 "11"인지 여부를 판단할 수 있다. 따라서, 라이트 판단부(110)는 라이트 데이터(WD)가 "11"인 불안정한 메모리 셀(C1)을 라이트 불가능한 메모리 셀로 결정할 수 있다.
실시 예에 따라, 라이트 판단부(110)는 메모리 셀들(C1~Ci) 각각에 대해, 리드 데이터(RD)와 라이트 데이터(WD)가 구성하는 패턴이 소정 패턴과 일치하는지 여부를 판단할 수 있다. 다른 말로 하면, 라이트 판단부(110)는 리드 데이터(RD)가 "0"이고, 라이트 데이터(WD)가 "11"인지 여부를 동시에 판단할 수 있다. 따라서, 라이트 판단부(110)는 메모리 셀들(C1~Ci) 중 메모리 셀(C1)에 대해, 리드 데이터(RD)와 라이트 데이터(WD)의 패턴이 소정 패턴과 일치한다고 판단하고, 메모리 셀(C1)을 라이트 불가능한 메모리 셀로 결정할 수 있다.
한편, 리드 데이터(RD) "1"을 출력한 안정한 메모리 셀들(C2, C3)은 라이트 데이터(WD)가 무엇인지에 상관 없이 라이트 가능할 수 있다. 그리고, 리드 데이터(RD) "0"을 출력한 불안정한 메모리 셀(Ci)은 현재 문턱 전압보다 높은 문턱 전압에 대응하는 라이트 데이터(WD) "01"을 저장할 것이므로, 라이트 가능할 수 있다.
이러한 방식으로 라이트 판단부(110)는 메모리 셀들(C1~Ci) 중 라이트 불가능한 메모리 셀들을 결정하고, 라이트 불가능한 메모리 셀들의 개수를 카운트할 수 있다. 그리고, 라이트 판단부(110)는 카운트된 개수가 임계 개수를 초과할 때, 메모리 셀들(C1~Ci)을 사용 금지시킬 수 있다.
한편, 도5에서, 메모리 셀 당 2비트가 라이트될 것이므로 라이트 데이터(WD)는 "11"인지 여부가 판단된다. 그러나, 메모리 셀 당 i개의 비트들이 라이트된다면, 라이트 데이터(WD)는 i개의 "1"들인지 여부가 판단될 수 있다.
정리하면, 본 발명은 라이트 데이터(WD)를 고려함으로써, 메모리 셀들의 사용 여부를 결정하는 기준이 명확하다. 만일, 불안정한 메모리 셀들의 개수로만 메모리 셀들의 사용 여부를 결정하는 경우, 허용가능한 개수를 정하기에 모호할 수 있고, 라이트 데이터(WD)에 따라서 결과적으로 라이트 동작이 실패할 수도 있다. 그러나, 본 발명은, 구체적으로 특정 라이트 데이터(WD)가 라이트될 수 있는지 여부를 고려하므로 라이트 동작이 실패하는 경우를 원천적으로 차단하며, 따라서, 높은 데이터 신뢰성을 보장할 수 있다. 나아가, 본 발명은 메모리 영역(210)의 사용률을 증가시킬 수 있다.
도6은 데이터 저장 장치(10)의 동작 방법을 예시적으로 도시하는 순서도이다. 도6은 라이트 판단부(110)가 메모리 영역(210)의 소거된 메모리 셀들에 라이트 데이터(WD)를 라이트할 것인지 여부를 결정하는 방법을 도시한다.
단계(S110)에서, 라이트 판단부(110)는 소거된 메모리 셀들 각각에 대해, 소거된 메모리 셀로부터 리드된 리드 데이터(RD)에 근거하여 소거된 메모리 셀을 불안정한 메모리 셀로 판단할 수 있다. 구체적으로, 라이트 판단부(110)는 리드 데이터(RD)에 근거하여, 소거된 메모리 셀이 기준 전압보다 높은 문턱 전압을 가진 것으로 판단될 때, 소거된 메모리 셀을 불안정한 메모리 셀로 판단할 수 있다. 이때, 기준 전압은, 메모리 셀에 저장된 데이터를 리드하기 위해 사용하는 하나 이상의 리드 전압들 중 가장 낮은 레벨의 리드 전압 이하일 수 있다.
단계(S120)에서, 라이트 판단부(110)는 불안정한 메모리 셀에 라이트될 라이트 데이터(WD)에 근거하여 불안정한 메모리 셀을 라이트 불가능한 메모리 셀로 판단할 수 있다. 구체적으로, 라이트 판단부(110)는, 라이트 데이터(WD)가 불안정한 메모리 셀에 라이트되면 불안정한 메모리 셀이 복수의 문턱 전압 분포들 중 가장 낮은 문턱 전압 분포에 위치하게 될 것으로 판단될 때, 불안정한 메모리 셀을 라이트 불가능한 메모리 셀로 판단할 수 있다.
단계(S130)에서, 라이트 판단부(110)는 소거된 메모리 셀들 중 라이트 불가능한 메모리 셀들의 개수에 따라, 소거된 메모리 셀들을 사용 금지시킬 수 있다. 예를 들어, 라이트 불가능한 메모리 셀들의 개수가 임계 개수를 초과할 때, 라이트 판단부(110)는 소거된 메모리 셀들을 사용 금지시킬 수 있다. 사용 금지되는 소거된 메모리 셀들은, 공통의 워드라인에 연결되는 메모리 셀들일 수 있다.
도7은 본 발명의 다른 실시 예에 따른 데이터 저장 장치(20)를 도시하는 블록도이다.
도7에 도시된 데이터 저장 장치(20)에서 라이트 판단부(420)는 도1에서 라이트 판단부(110)가 컨트롤러(100)에 포함된 것과 달리 비휘발성 메모리 장치(400)에 포함될 수 있다. 라이트 판단부(420)는 비교부(421) 및 카운터(422)를 포함할 수 있다. 비교부(421) 및 카운터(422)는 도1의 비교부(111) 및 카운터(112)와 실질적으로 동일하게 동작할 수 있다.
라이트 판단부(420)는 메모리 영역(410)의 소거된 메모리 셀들에 라이트될 라이트 데이터(WD)를 컨트롤러(300)로부터 전송받을 수 있다. 그리고, 라이트 판단부(420)는 컨트롤러(300)의 제어에 따라 소거된 메모리 셀들로부터 리드 데이터(RD)를 리드할 수 있다. 그리고, 라이트 판단부(420)는 도1의 라이트 판단부(110)와 동일한 방법으로, 리드 데이터(RD) 및 라이트 데이터(WD)에 근거하여 소거된 메모리 셀들 중 라이트 불가능한 메모리 셀들의 개수를 카운트하고, 카운트된 개수에 따라 소거된 메모리 셀들이 사용 가능한지 여부를 판단할 수 있다. 라이트 판단부(420)는 라이트 불가능한 메모리 셀들의 개수가 임계 개수를 초과하지 않을 때, 즉, 소거된 메모리 셀들이 사용 가능하다고 판단될 때, 라이트 데이터(WD)를 소거된 메모리 셀들에 라이트할 수 있다. 그러나, 라이트 판단부(420)는 라이트 불가능한 메모리 셀들의 개수가 임계 개수를 초과할 때, 즉, 소거된 메모리 셀들이 사용 금지되어야 한다고 판단될 때, 판단 결과(DET)를 컨트롤러(100)로 보고할 수 있다.
컨트롤러(100)는 라이트 판단부(420)의 판단 결과(DET)에 근거하여, 소거된 메모리 셀들을 사용 금지시키고 다른 소거된 메모리 셀들에 대해 사용 가능 여부를 판단하도록 라이트 판단부(420)를 제어할 수 있다.
도8은 본 발명의 실시 예에 따른 SSD(1000)를 도시하는 블록도이다.
SSD(1000)는 컨트롤러(1100)와 저장 매체(1200)를 포함할 수 있다.
컨트롤러(1100)는 호스트 장치(1500)와 저장 매체(1200) 사이의 데이터 교환을 제어할 수 있다. 컨트롤러(1100)는 내부 버스(1170)을 통해 연결된 프로세서(1110), 램(1120), 롬(1130), ECC부(1140), 호스트 인터페이스(1150) 및 저장 매체 인터페이스(1160)를 포함할 수 있다.
프로세서(1110)는 컨트롤러(1100)의 제반 동작을 제어할 수 있다. 프로세서(1110)는 호스트 장치(1500)의 데이터 처리 요청에 따라 저장 매체(1200)에 데이터를 저장하고, 저장 매체(1200)로부터 저장된 데이터를 리드할 수 있다. 프로세서(1110)는 저장 매체(1200)를 효율적으로 관리하기 위해서, 머지 동작 및 웨어 레벨링 동작 등과 같은 SSD(1000)의 내부 동작을 제어할 수 있다.
프로세서(1110)는 라이트 판단부(1115)를 포함할 수 있다. 라이트 판단부(1115)는 도1의 라이트 판단부(110)와 동일하게 구성되고 동작할 수 있다. 즉, 라이트 판단부(1115)는 어떤 비휘발성 메모리 장치의 소거된 메모리 셀들 각각에 대해, 소거된 메모리 셀로부터 리드된 리드 데이터에 근거하여 소거된 메모리 셀을 불안정한 메모리 셀로 판단할 수 있다. 그리고, 라이트 판단부(1115)는 불안정한 메모리 셀에 라이트될 라이트 데이터에 근거하여 불안정한 메모리 셀을 라이트 불가능한 메모리 셀로 판단할 수 있다. 그리고, 라이트 판단부(1115)는 소거된 메모리 셀들 중 라이트 불가능한 메모리 셀들의 개수에 따라, 소거된 메모리 셀들을 사용 금지시킬 수 있다.
램(1120)은 프로세서(1110)에 의해 사용되는 프로그램 및 프로그램 데이터를 저장할 수 있다. 램(1120)은 호스트 인터페이스(1150)로부터 전송된 데이터를 저장 매체(1200)에 전달하기 전에 임시 저장할 수 있고. 저장 매체(1200)로부터 전송된 데이터를 호스트 장치(1500)로 전달하기 전에 임시 저장할 수 있다.
롬(1130)은 프로세서(1110)에 의해 리드되는 프로그램 코드를 저장할 수 있다. 프로그램 코드는 프로세서(1110)가 컨트롤러(1100)의 내부 유닛들을 제어하기 위해서 프로세서(1110)에 의해 처리되는 명령들을 포함할 수 있다.
ECC부(1140)는 저장 매체(1200)에 저장될 데이터를 인코딩하고, 저장 매체(1200)로부터 리드된 데이터를 디코딩할 수 있다. ECC부(1140)는 ECC 알고리즘에 따라 데이터에 발생된 에러를 검출하고 정정할 수 있다.
호스트 인터페이스(1150)는 호스트 장치(1500)와 데이터 처리 요청 및 데이터 등을 교환할 수 있다.
저장 매체 인터페이스(1160)는 저장 매체(1200)로 제어 신호 및 데이터를 전송할 수 있다. 저장 매체 인터페이스(1160)는 저장 매체(1200)로부터 데이터를 전송받을 수 있다. 저장 매체 인터페이스(1160)는 저장 매체(1200)와 복수의 채널들(CH0~CHn)을 통해 연결될 수 있다.
저장 매체(1200)는 복수의 비휘발성 메모리 장치들(NVM0~NVMn)을 포함할 수 있다. 복수의 비휘발성 메모리 장치들(NVM0~NVMn) 각각은 컨트롤러(1100)의 제어에 따라 라이트 동작 및 리드 동작을 수행할 수 있다.
한편, 실시 예에 따라, SSD(1000)은, 도7의 데이터 저장 장치(20)와 동일하게 구성되고 동작할 수 있다. 이러한 경우, 복수의 비휘발성 메모리 장치들(NVM0~NVMn) 각각은, 도7의 비휘발성 메모리 장치(400)가 라이트 판단부(420)을 포함한 것과 같이, 라이트 판단부를 포함할 수 있다.
도9는 본 발명의 실시 예에 따른 데이터 저장 장치(10, 20)가 적용된 데이터 처리 시스템(2000)을 도시하는 블록도이다.
데이터 처리 시스템(2000)은 컴퓨터, 랩탑, 넷북, 스마트폰, 디지털 TV, 디지털 카메라, 네비게이션 등을 포함할 수 있다. 데이터 처리 시스템(2000)은 메인 프로세서(2100), 메인 메모리 장치(2200), 데이터 저장 장치(2300) 및 입출력 장치(2400)를 포함할 수 있다. 데이터 처리 시스템(2000)의 내부 유닛들은 시스템 버스(2500)를 통해서 데이터 및 제어 신호 등을 주고받을 수 있다.
메인 프로세서(2100)는 데이터 처리 시스템(2000)의 제반 동작을 제어할 수 있다. 메인 프로세서(2100)는, 예를 들어, 마이크로프로세서와 같은 중앙 처리 장치일 수 있다. 메인 프로세서(2100)는 운영 체제, 애플리케이션 및 장치 드라이버 등의 소프트웨어들을 메인 메모리 장치(2200) 상에서 수행할 수 있다.
메인 메모리 장치(2200)는 메인 프로세서(2100)에 의해 사용되는 프로그램 및 프로그램 데이터를 저장할 수 있다. 메인 메모리 장치(2200)는 데이터 저장 장치(2300) 및 입출력 장치(2400)로 전송될 데이터를 임시 저장할 수 있다.
데이터 저장 장치(2300)는 컨트롤러(2310) 및 저장 매체(2320)를 포함할 수 있다. 데이터 저장 장치(2300)는 도1 또는 도7의 데이터 저장 장치(10, 20)와 실질적으로 유사하게 구성되고 동작할 수 있다.
입출력 장치(2400)는 사용자로부터 데이터 처리 시스템(2000)을 제어하기 위한 명령을 입력받거나 처리된 결과를 사용자에게 제공하는 등 사용자와 정보를 교환할 수 있는 키보드, 스캐너, 터치스크린, 스크린 모니터, 프린터 및 마우스 등을 포함할 수 있다.
실시 예에 따라, 데이터 처리 시스템(2000)은 LAN(Local Area Network), WAN(Wide Area Network) 및 무선 네트워크 등의 네트워크(2600)를 통해 적어도 하나의 서버(2700)와 통신할 수 있다. 데이터 처리 시스템(2000)은 네트워크(2600)에 접속하기 위해서 네트워크 인터페이스(미도시)를 포함할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 데이터 저장 장치
100: 컨트롤러
110: 라이트 판단부
RD: 리드 데이터
WD: 라이트 데이터
111: 비교부
112: 카운터
200: 비휘발성 메모리 장치
210: 메모리 영역

Claims (48)

  1. 소거된 메모리 셀로부터 리드된 리드 데이터에 근거하여 상기 소거된 메모리 셀을 불안정한 메모리 셀로 판단하는 단계;
    상기 불안정한 메모리 셀에 라이트될 라이트 데이터에 근거하여 상기 불안정한 메모리 셀을 라이트 불가능한 메모리 셀 또는 라이트 가능한 메모리 셀로 판단하는 단계; 및
    복수의 소거된 메모리 셀들 중 라이트 불가능한 메모리 셀들의 개수에 따라, 상기 복수의 소거된 메모리 셀들을 사용 금지하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  2. 제1항에 있어서,
    상기 소거된 메모리 셀을 상기 불안정한 메모리 셀로 판단하는 단계는,
    상기 리드 데이터에 근거하여, 상기 소거된 메모리 셀이 기준 전압보다 높은 문턱 전압을 가진 것으로 판단될 때, 상기 소거된 메모리 셀을 상기 불안정한 메모리 셀로 판단하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  3. 제2항에 있어서,
    상기 기준 전압은, 메모리 셀에 저장된 데이터를 리드하기 위해 사용하는 하나 이상의 리드 전압들 중 가장 낮은 레벨의 리드 전압 이하인 데이터 저장 장치의 동작 방법.
  4. 제1항에 있어서,
    상기 불안정한 메모리 셀을 상기 라이트 불가능한 메모리 셀로 판단하는 단계는,
    상기 라이트 데이터가 상기 불안정한 메모리 셀에 라이트되면 상기 불안정한 메모리 셀이 복수의 문턱 전압 분포들 중 가장 낮은 문턱 전압 분포에 위치하게 될 것으로 판단될 때, 상기 불안정한 메모리 셀을 상기 라이트 불가능한 메모리 셀로 판단하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  5. 제1항에 있어서,
    상기 복수의 소거된 메모리 셀들은, 공통의 워드라인에 연결되는 데이터 저장 장치의 동작 방법.
  6. 소거된 메모리 셀로부터 리드된 리드 데이터를 제1 값과 비교하는 단계;
    상기 소거된 메모리 셀에 라이트될 라이트 데이터를 제2 값과 비교하는 단계; 및
    비교 결과에 따라, 상기 소거된 메모리 셀을 라이트 불가능한 메모리 셀로 판단하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  7. 제6항에 있어서,
    상기 소거된 메모리 셀로 기준 전압을 인가함으로써 상기 리드 데이터를 리드하는 단계를 더 포함하되,
    상기 제1 값은, 상기 기준 전압보다 높은 문턱 전압을 가진 소거된 메모리 셀로 상기 기준 전압을 인가할 때 리드되는 데이터인 데이터 저장 장치의 동작 방법.
  8. 제7항에 있어서,
    상기 기준 전압은, 메모리 셀에 저장된 데이터를 리드하기 위해 사용하는 하나 이상의 리드 전압들 중 가장 낮은 레벨의 리드 전압 이하인 데이터 저장 장치의 동작 방법.
  9. 제6항에 있어서,
    상기 제2 값은, 라이트 동작이 수행된 메모리 셀들의 복수의 문턱 전압 분포들 중 가장 낮은 문턱 전압 분포에 위치하는 메모리 셀에 라이트된 데이터인 데이터 저장 장치의 동작 방법.
  10. 제6항에 있어서,
    복수의 소거된 메모리 셀들 중 라이트 불가능한 메모리 셀들의 개수에 따라, 상기 복수의 소거된 메모리 셀들을 사용 금지하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  11. 제10항에 있어서,
    상기 복수의 소거된 메모리 셀들은, 공통의 워드라인에 연결되는 데이터 저장 장치의 동작 방법.
  12. 소거된 메모리 셀이 기준 전압보다 높은 문턱 전압을 가졌는지 여부에 따라 상기 소거된 메모리 셀을 불안정한 메모리 셀로 판단하는 단계;
    라이트 데이터가 상기 불안정한 메모리 셀에 라이트되면 상기 불안정한 메모리 셀이 복수의 문턱 전압 분포들 중 가장 낮은 문턱 전압 분포에 위치하게 될 것인지 여부에 따라 상기 불안정한 메모리 셀을 라이트 불가능한 메모리 셀로 판단하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  13. 제12항에 있어서,
    상기 소거된 메모리 셀을 상기 불안정한 메모리 셀로 판단하는 단계는,
    상기 소거된 메모리 셀로 상기 기준 전압을 인가함으로써 리드 데이터를 리드하는 단계; 및
    상기 리드 데이터를 제1 값과 비교한 결과에 따라 상기 소거된 메모리 셀을 상기 불안정한 메모리 셀로 판단하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  14. 제12항에 있어서,
    상기 기준 전압은, 메모리 셀에 저장된 데이터를 리드하기 위해 사용하는 하나 이상의 리드 전압들 중 가장 낮은 레벨의 리드 전압 이하인 데이터 저장 장치의 동작 방법.
  15. 제12항에 있어서,
    복수의 소거된 메모리 셀들 중 라이트 불가능한 메모리 셀들의 개수에 따라, 상기 복수의 소거된 메모리 셀들을 사용 금지하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  16. 제15항에 있어서,
    상기 복수의 소거된 메모리 셀들은, 공통의 워드라인에 연결되는 데이터 저장 장치의 동작 방법.
  17. 복수의 소거된 메모리 셀들을 포함하는 비휘발성 메모리 장치; 및
    소거된 메모리 셀로부터 리드된 리드 데이터에 근거하여 상기 소거된 메모리 셀을 불안정한 메모리 셀로 판단하고, 상기 불안정한 메모리 셀에 라이트될 라이트 데이터에 근거하여 상기 불안정한 메모리 셀을 라이트 불가능한 메모리 셀 또는 라이트 가능한 메모리 셀로 판단하고, 상기 복수의 소거된 메모리 셀들 중 라이트 불가능한 메모리 셀들의 개수에 따라 상기 복수의 소거된 메모리 셀들을 사용 금지하도록 구성된 컨트롤러를 포함하는 데이터 저장 장치.
  18. 제17항에 있어서,
    상기 컨트롤러는, 상기 리드 데이터에 근거하여, 상기 소거된 메모리 셀이 기준 전압보다 높은 문턱 전압을 가진 것으로 판단될 때, 상기 소거된 메모리 셀을 상기 불안정한 메모리 셀로 판단하는 데이터 저장 장치.
  19. 제18항에 있어서,
    상기 기준 전압은, 메모리 셀에 저장된 데이터를 리드하기 위해 사용하는 하나 이상의 리드 전압들 중 가장 낮은 레벨의 리드 전압 이하인 데이터 저장 장치.
  20. 제17항에 있어서,
    상기 컨트롤러는, 상기 라이트 데이터가 상기 불안정한 메모리 셀에 라이트되면 상기 불안정한 메모리 셀이 복수의 문턱 전압 분포들 중 가장 낮은 문턱 전압 분포에 위치하게 될 것으로 판단될 때, 상기 불안정한 메모리 셀을 상기 라이트 불가능한 메모리 셀로 판단하는 데이터 저장 장치.
  21. 제17항에 있어서,
    상기 복수의 소거된 메모리 셀들은, 공통의 워드라인에 연결되는 데이터 저장 장치.
  22. 복수의 소거된 메모리 셀들을 포함하는 비휘발성 메모리 장치; 및
    소거된 메모리 셀로부터 리드된 리드 데이터를 제1 값과 비교하고, 상기 소거된 메모리 셀에 라이트될 라이트 데이터를 제2 값과 비교하고, 비교 결과에 따라 상기 소거된 메모리 셀을 라이트 불가능한 메모리 셀로 판단하도록 구성된 컨트롤러를 포함하는 데이터 저장 장치.
  23. 제22항에 있어서,
    상기 컨트롤러는, 상기 소거된 메모리 셀로 기준 전압을 인가함으로써 상기 리드 데이터를 리드하고,
    상기 제1 값은, 상기 기준 전압보다 높은 문턱 전압을 가진 소거된 메모리 셀로 상기 기준 전압을 인가할 때 리드되는 데이터인 데이터 저장 장치.
  24. 제23항에 있어서,
    상기 기준 전압은, 메모리 셀에 저장된 데이터를 리드하기 위해 사용하는 하나 이상의 리드 전압들 중 가장 낮은 레벨의 리드 전압 이하인 데이터 저장 장치.
  25. 제22항에 있어서,
    상기 제2 값은, 라이트 동작이 수행된 메모리 셀들의 복수의 문턱 전압 분포들 중 가장 낮은 문턱 전압 분포에 위치하는 메모리 셀에 라이트된 데이터인 데이터 저장 장치.
  26. 제22항에 있어서,
    상기 컨트롤러는, 상기 복수의 소거된 메모리 셀들 중 라이트 불가능한 메모리 셀들의 개수에 따라, 상기 복수의 소거된 메모리 셀들을 사용 금지하는 데이터 저장 장치.
  27. 제26항에 있어서,
    상기 복수의 소거된 메모리 셀들은, 공통의 워드라인에 연결되는 데이터 저장 장치.
  28. 복수의 소거된 메모리 셀들을 포함하는 비휘발성 메모리 장치; 및
    소거된 메모리 셀이 기준 전압보다 높은 문턱 전압을 가졌는지 여부에 따라 상기 소거된 메모리 셀을 불안정한 메모리 셀로 판단하고, 라이트 데이터가 상기 불안정한 메모리 셀에 라이트되면 상기 불안정한 메모리 셀이 복수의 문턱 전압 분포들 중 가장 낮은 문턱 전압 분포에 위치하게 될 것인지 여부에 따라 상기 불안정한 메모리 셀을 라이트 불가능한 메모리 셀로 판단하도록 구성된 컨트롤러를 포함하는 데이터 저장 장치.
  29. 제28항에 있어서,
    상기 컨트롤러는, 상기 소거된 메모리 셀로 상기 기준 전압을 인가함으로써 리드 데이터를 리드하고, 상기 리드 데이터를 제1 값과 비교한 결과에 따라 상기 소거된 메모리 셀을 상기 불안정한 메모리 셀로 판단하는 데이터 저장 장치.
  30. 제28항에 있어서,
    상기 기준 전압은, 메모리 셀에 저장된 데이터를 리드하기 위해 사용하는 하나 이상의 리드 전압들 중 가장 낮은 레벨의 리드 전압 이하인 데이터 저장 장치.
  31. 제28항에 있어서,
    상기 컨트롤러는, 상기 복수의 소거된 메모리 셀들 중 라이트 불가능한 메모리 셀들의 개수에 따라, 상기 복수의 소거된 메모리 셀들을 사용 금지하는 데이터 저장 장치.
  32. 제31항에 있어서,
    상기 복수의 소거된 메모리 셀들은, 공통의 워드라인에 연결되는 데이터 저장 장치.
  33. 복수의 소거된 메모리 셀들; 및
    라이트 판단부를 포함하되,
    상기 라이트 판단부는, 소거된 메모리 셀로부터 리드된 리드 데이터에 근거하여 상기 소거된 메모리 셀을 불안정한 메모리 셀로 판단하고, 상기 불안정한 메모리 셀에 라이트될 라이트 데이터에 근거하여 상기 불안정한 메모리 셀을 라이트 불가능한 메모리 셀로 판단하고, 복수의 소거된 메모리 셀들 중 라이트 불가능한 메모리 셀들의 개수에 따라, 상기 복수의 소거된 메모리 셀들의 사용 금지 여부를 판단하는 비휘발성 메모리 장치.
  34. 제33항에 있어서,
    상기 라이트 판단부는, 상기 리드 데이터에 근거하여, 상기 소거된 메모리 셀이 기준 전압보다 높은 문턱 전압을 가진 것으로 판단될 때, 상기 소거된 메모리 셀을 상기 불안정한 메모리 셀로 판단하는 비휘발성 메모리 장치.
  35. 제34항에 있어서,
    상기 기준 전압은, 메모리 셀에 저장된 데이터를 리드하기 위해 사용하는 하나 이상의 리드 전압들 중 가장 낮은 레벨의 리드 전압 이하인 비휘발성 메모리 장치.
  36. 제33항에 있어서,
    상기 라이트 판단부는, 상기 라이트 데이터가 상기 불안정한 메모리 셀에 라이트되면 상기 불안정한 메모리 셀이 복수의 문턱 전압 분포들 중 가장 낮은 문턱 전압 분포에 위치하게 될 것으로 판단될 때, 상기 불안정한 메모리 셀을 상기 라이트 불가능한 메모리 셀로 판단하는 비휘발성 메모리 장치.
  37. 제33항에 있어서,
    상기 복수의 소거된 메모리 셀들은, 공통의 워드라인에 연결되는 비휘발성 메모리 장치.
  38. 복수의 소거된 메모리 셀들; 및
    라이트 판단부를 포함하되,
    상기 라이트 판단부는, 소거된 메모리 셀로부터 리드된 리드 데이터를 제1 값과 비교하고, 상기 소거된 메모리 셀에 라이트될 라이트 데이터를 제2 값과 비교하고, 비교 결과에 따라, 상기 소거된 메모리 셀을 라이트 불가능한 메모리 셀로 판단하는 비휘발성 메모리 장치.
  39. 제38항에 있어서,
    상기 라이트 판단부는, 상기 소거된 메모리 셀로 기준 전압을 인가함으로써 상기 리드 데이터를 리드하고,
    상기 제1 값은, 상기 기준 전압보다 높은 문턱 전압을 가진 소거된 메모리 셀로 상기 기준 전압을 인가할 때 리드되는 데이터인 비휘발성 메모리 장치.
  40. 제39항에 있어서,
    상기 기준 전압은, 메모리 셀에 저장된 데이터를 리드하기 위해 사용하는 하나 이상의 리드 전압들 중 가장 낮은 레벨의 리드 전압 이하인 비휘발성 메모리 장치.
  41. 제38항에 있어서,
    상기 제2 값은, 라이트 동작이 수행된 메모리 셀들의 복수의 문턱 전압 분포들 중 가장 낮은 문턱 전압 분포에 위치하는 메모리 셀에 라이트된 데이터인 비휘발성 메모리 장치.
  42. 제38항에 있어서,
    상기 라이트 판단부는, 복수의 소거된 메모리 셀들 중 라이트 불가능한 메모리 셀들의 개수에 따라, 상기 복수의 소거된 메모리 셀들의 사용 금지 여부를 판단하는 비휘발성 메모리 장치.
  43. 제42항에 있어서,
    상기 복수의 소거된 메모리 셀들은, 공통의 워드라인에 연결되는 비휘발성 메모리 장치.
  44. 복수의 소거된 메모리 셀들; 및
    라이트 판단부를 포함하되,
    상기 라이트 판단부는, 소거된 메모리 셀이 기준 전압보다 높은 문턱 전압을 가졌는지 여부에 따라 상기 소거된 메모리 셀을 불안정한 메모리 셀로 판단하고, 라이트 데이터가 상기 불안정한 메모리 셀에 라이트되면 상기 불안정한 메모리 셀이 복수의 문턱 전압 분포들 중 가장 낮은 문턱 전압 분포에 위치하게 될 것인지 여부에 따라 상기 불안정한 메모리 셀을 라이트 불가능한 메모리 셀로 판단하는 비휘발성 메모리 장치.
  45. 제44항에 있어서,
    상기 라이트 판단부는, 상기 소거된 메모리 셀로 상기 기준 전압을 인가함으로써 리드 데이터를 리드하고, 상기 리드 데이터를 제1 값과 비교한 결과에 따라 상기 소거된 메모리 셀을 상기 불안정한 메모리 셀로 판단하는 비휘발성 메모리 장치.
  46. 제44항에 있어서,
    상기 기준 전압은, 메모리 셀에 저장된 데이터를 리드하기 위해 사용하는 하나 이상의 리드 전압들 중 가장 낮은 레벨의 리드 전압 이하인 비휘발성 메모리 장치.
  47. 제44항에 있어서,
    상기 라이트 판단부는, 상기 복수의 소거된 메모리 셀들 중 라이트 불가능한 메모리 셀들의 개수에 따라, 상기 복수의 소거된 메모리 셀들의 사용 금지 여부를 판단하는 비휘발성 메모리 장치.
  48. 제47항에 있어서,
    상기 복수의 소거된 메모리 셀들은, 공통의 워드라인에 연결되는 비휘발성 메모리 장치.
KR1020170023887A 2017-02-23 2017-02-23 비휘발성 메모리 장치, 데이터 저장 장치 및 그것의 동작 방법 KR102678654B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170023887A KR102678654B1 (ko) 2017-02-23 2017-02-23 비휘발성 메모리 장치, 데이터 저장 장치 및 그것의 동작 방법
US15/785,567 US10186324B2 (en) 2017-02-23 2017-10-17 Nonvolatile memory device, memory system including thereof and operating method thereof
TW106138073A TWI735694B (zh) 2017-02-23 2017-11-03 非揮發性記憶體裝置、包括其的記憶體系統及操作方法
CN201711250833.3A CN108511020B (zh) 2017-02-23 2017-12-01 非易失性存储器装置、包括其的存储器***及操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170023887A KR102678654B1 (ko) 2017-02-23 2017-02-23 비휘발성 메모리 장치, 데이터 저장 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20180097218A KR20180097218A (ko) 2018-08-31
KR102678654B1 true KR102678654B1 (ko) 2024-06-27

Family

ID=63167985

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170023887A KR102678654B1 (ko) 2017-02-23 2017-02-23 비휘발성 메모리 장치, 데이터 저장 장치 및 그것의 동작 방법

Country Status (4)

Country Link
US (1) US10186324B2 (ko)
KR (1) KR102678654B1 (ko)
CN (1) CN108511020B (ko)
TW (1) TWI735694B (ko)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6571312B1 (en) * 1999-02-19 2003-05-27 Mitsubishi Denki Kabushiki Kaisha Data storage method and data processing device using an erasure block buffer and write buffer for writing and erasing data in memory
JP4165990B2 (ja) * 1999-12-20 2008-10-15 Ｔｄｋ株式会社 メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリへのデータの書き込み方法
US6711701B1 (en) * 2000-08-25 2004-03-23 Micron Technology, Inc. Write and erase protection in a synchronous memory
JP2005108273A (ja) * 2003-09-26 2005-04-21 Toshiba Corp 不揮発性半導体記憶装置
WO2005093760A1 (ja) * 2004-03-26 2005-10-06 Spansion Llc 半導体装置および半導体装置にデータを書き込む方法
JP2006294143A (ja) * 2005-04-12 2006-10-26 Toshiba Corp 不揮発性半導体記憶装置
KR101075504B1 (ko) * 2009-01-29 2011-10-21 주식회사 하이닉스반도체 불휘발성 메모리 소자의 소거 동작 방법
US8261011B2 (en) * 2009-10-29 2012-09-04 Freescale Semiconductor, Inc. One-time programmable memory device and methods thereof
KR20120121167A (ko) * 2011-04-26 2012-11-05 에스케이하이닉스 주식회사 반도체 장치 및 이를 이용한 소거 방법
JP5112566B1 (ja) * 2011-12-16 2013-01-09 株式会社東芝 半導体記憶装置、不揮発性半導体メモリの検査方法、及びプログラム
KR20130072518A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
KR101975406B1 (ko) * 2012-07-11 2019-05-07 삼성전자주식회사 비휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템 및 그것의 메모리 블록 관리, 소거, 및 프로그램 방법들
US9146882B2 (en) * 2013-02-04 2015-09-29 International Business Machines Corporation Securing the contents of a memory device
KR102065665B1 (ko) 2013-10-17 2020-01-13 삼성전자 주식회사 더미 워드라인을 포함하는 불휘발성 메모리 장치, 메모리 시스템 및 메모리 시스템의 동작방법
JP6267497B2 (ja) * 2013-11-29 2018-01-24 ラピスセミコンダクタ株式会社 半導体メモリの制御装置及び不安定メモリ領域の検出方法
KR20150122493A (ko) 2014-04-23 2015-11-02 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Also Published As

Publication number Publication date
US10186324B2 (en) 2019-01-22
TWI735694B (zh) 2021-08-11
CN108511020B (zh) 2022-05-24
US20180240528A1 (en) 2018-08-23
TW201842508A (zh) 2018-12-01
CN108511020A (zh) 2018-09-07
KR20180097218A (ko) 2018-08-31

Similar Documents

Publication Publication Date Title
US11782627B2 (en) Read count scaling factor for data integrity scan
US11650755B2 (en) Proactive return of write credits in a memory system
US20140359382A1 (en) Memory controller and operating method providing replacement block for bad block
US10268540B2 (en) Data storage device and operating method thereof
KR102378541B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102356523B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US11200957B2 (en) Read disturb scan consolidation
US10204701B2 (en) Non-volatile memory device and read threshold voltage adjustment method for the same
KR102564441B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US10579518B2 (en) Memory management method and storage controller
KR102369307B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102513505B1 (ko) 비휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치의 동작 방법
CN107045484B (zh) 数据存储装置
KR20170086840A (ko) 데이터 저장 장치 및 그것의 동작 방법
US10372377B2 (en) Memory controller, memory system, and control method
US10248503B2 (en) Data storage device and operating method thereof
US10152372B2 (en) Data storage device and operating method thereof
KR102678654B1 (ko) 비휘발성 메모리 장치, 데이터 저장 장치 및 그것의 동작 방법
US9646707B1 (en) Data storage device and operating method thereof
US20160322087A1 (en) Data storage device and operating method thereof
US11507302B2 (en) Scheduling media management operations based on determined host system usage requirements
US10747661B2 (en) Data storage device and operating method thereof
KR20240051659A (ko) 스토리지 장치 및 컨트롤러의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right