KR102586315B1 - 피가공물의 가공 방법 - Google Patents
피가공물의 가공 방법 Download PDFInfo
- Publication number
- KR102586315B1 KR102586315B1 KR1020190008592A KR20190008592A KR102586315B1 KR 102586315 B1 KR102586315 B1 KR 102586315B1 KR 1020190008592 A KR1020190008592 A KR 1020190008592A KR 20190008592 A KR20190008592 A KR 20190008592A KR 102586315 B1 KR102586315 B1 KR 102586315B1
- Authority
- KR
- South Korea
- Prior art keywords
- workpiece
- grinding
- protection member
- chip
- surface protection
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 9
- 238000010438 heat treatment Methods 0.000 claims abstract description 21
- 239000000463 material Substances 0.000 claims abstract description 19
- 239000000853 adhesive Substances 0.000 claims abstract description 17
- 230000001070 adhesive effect Effects 0.000 claims abstract description 17
- 230000001681 protective effect Effects 0.000 claims description 13
- 238000003672 processing method Methods 0.000 claims description 7
- 239000002390 adhesive tape Substances 0.000 claims description 6
- 230000001678 irradiating effect Effects 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 7
- 238000003384 imaging method Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000003028 elevating effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 229920000098 polyolefin Polymers 0.000 description 1
- 229920000915 polyvinyl chloride Polymers 0.000 description 1
- 239000004800 polyvinyl chloride Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
- Laser Beam Processing (AREA)
- Grinding Of Cylindrical And Plane Surfaces (AREA)
- Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
- Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
Abstract
(과제) 피가공물을 마무리 두께로 형성해도, 이웃하는 칩 사이의 간극에 연삭 부스러기를 포함하는 연삭수가 침입하지 않도록 한다.
(해결 수단) 피가공물의 가공 방법은, 피가공물 (W) 의 표면 (Wa) 을 표면 보호 부재 (1) 로 덮는 표면 보호 스텝과, 표면 보호 부재 (1) 의 점착재를 경화 수축시키는 보호 부재 가열 스텝과, 피가공물 (W) 의 내부에 변질층 (M) 을 형성하는 변질층 형성 스텝과, 피가공물 (W) 의 이면 (Wb) 을 연삭하여 칩의 마무리 두께로 형성하는 이면 연삭 스텝과, 피가공물 (W) 을 개개의 칩 (C) 으로 분할함과 함께 칩 간격 (7) 을 확장시키는 보호 부재 확장 스텝을 포함하고, 보호 부재 가열 스텝에서 표면 보호 부재 (1) 의 점착재를 경화 수축시킴으로써, 이면 연삭 스텝에서 칩 분할이 완전히 되지 않는 미분할 영역이 피가공물 (W) 에 형성되도록 구성하였기 때문에, 이면 연삭시에 칩 (C) 사이에 간극을 발생시키지 않고, 칩 (C) 의 측면에 연삭 부스러기가 부착되는 것을 방지할 수 있다.
(해결 수단) 피가공물의 가공 방법은, 피가공물 (W) 의 표면 (Wa) 을 표면 보호 부재 (1) 로 덮는 표면 보호 스텝과, 표면 보호 부재 (1) 의 점착재를 경화 수축시키는 보호 부재 가열 스텝과, 피가공물 (W) 의 내부에 변질층 (M) 을 형성하는 변질층 형성 스텝과, 피가공물 (W) 의 이면 (Wb) 을 연삭하여 칩의 마무리 두께로 형성하는 이면 연삭 스텝과, 피가공물 (W) 을 개개의 칩 (C) 으로 분할함과 함께 칩 간격 (7) 을 확장시키는 보호 부재 확장 스텝을 포함하고, 보호 부재 가열 스텝에서 표면 보호 부재 (1) 의 점착재를 경화 수축시킴으로써, 이면 연삭 스텝에서 칩 분할이 완전히 되지 않는 미분할 영역이 피가공물 (W) 에 형성되도록 구성하였기 때문에, 이면 연삭시에 칩 (C) 사이에 간극을 발생시키지 않고, 칩 (C) 의 측면에 연삭 부스러기가 부착되는 것을 방지할 수 있다.
Description
본 발명은, 피가공물의 가공 방법에 관한 것이다.
반도체 디바이스 제조 공정에 있어서는, 대략 원판 형상인 피가공물의 표면에 격자상으로 배열된 스트리트라고 불리는 분할 예정 라인에 의해 복수의 영역이 구획되고, 이 구획된 영역에 IC, LSI 등의 회로 (기능 소자) 가 형성된다. 그리고, 피가공물을 분할 예정 라인을 따라 절단함으로써 회로가 형성된 영역을 분할하여 개개의 칩을 제조하고 있다.
피가공물을 분할 예정 라인을 따라 절단하는 방법으로서, 분할해야 하는 영역의 내부에 집광점을 맞추어 피가공물에 대해 투과성을 갖는 펄스 레이저 광선을 조사하는 레이저 가공 방법이 있다. 이 레이저 가공 방법을 사용한 분할 방법에서는, 피가공물의 일방의 면측으로부터 내부에 집광점을 맞추어 피가공물에 대해 투과성을 갖는 적외광 영역의 펄스 레이저 광선을 조사하여, 피가공물의 내부에 분할 예정 라인을 따라 변질층을 연속적으로 형성하고, 이 변질층이 형성됨으로써 강도가 저하된 분할 예정 라인을 따라, 피가공물의 이면을 연삭하는 응력에 의해, 피가공물을 파단하여 개개의 칩으로 분할할 수 있다 (예를 들어, 하기의 특허문헌 1 을 참조).
그러나, 분할된 칩 사이에는 간극이 발생하기 때문에, 칩 분할 후에 마무리 두께까지 연삭을 실시하면 칩 사이의 간극에 연삭 부스러기를 포함하는 연삭수가 침입하여 칩 측면에 연삭 부스러기가 부착된다. 칩 측면에 부착된 연삭 부스러기는 연삭 장치의 세정 기구로 세정해도 제거하는 것은 매우 곤란하다.
본 발명은, 상기의 사정을 감안하여 이루어진 것으로, 피가공물을 마무리 두께로 형성해도, 이웃하는 칩 사이의 간극에 연삭 부스러기를 포함하는 연삭수가 침입하지 않도록 하는 것을 목적으로 하고 있다.
본 발명은, 표면에 격자상으로 형성된 분할 예정 라인에 의해 구획된 영역에 기능 소자가 형성된 피가공물을, 분할 예정 라인을 따라 개개의 칩으로 분할하는 피가공물의 가공 방법으로서, 그 피가공물의 표면의 그 기능 소자가 형성된 영역을 표면 보호 부재로 덮는 표면 보호 스텝과, 그 표면 보호 부재의 점착재를 경화 수축시키는 보호 부재 가열 스텝과, 그 피가공물의 이면측으로부터 분할 예정 라인을 따라 그 피가공물에 대해 투과성을 갖는 레이저 광선을 조사하여, 칩의 마무리 두께에 상당하는 위치보다 이면측에 변질층을 형성하는 변질층 형성 스텝과, 변질층이 형성된 피가공물의 이면을 연삭하여, 칩의 마무리 두께로 형성하는 이면 연삭 스텝과, 그 피가공물을 개개의 칩으로 분할함과 함께 칩 간격을 확장시키는 보호 부재 확장 스텝을 포함하고, 보호 부재 가열 스텝에서 그 표면 보호 부재의 그 점착재를 경화 수축시킴으로써, 그 이면 연삭 스텝에서 칩 분할이 완전히 되지 않는 미분할 영역이 피가공물에 형성되는 것을 특징으로 한다. 상기 표면 보호 부재는, 점착 테이프인 것이 바람직하다.
본 발명에 관련된 피가공물의 가공 방법은, 피가공물의 표면의 기능 소자가 형성된 영역을 표면 보호 부재로 덮는 표면 보호 스텝과, 표면 보호 부재의 점착재를 경화 수축시키는 보호 부재 가열 스텝과, 피가공물의 이면측으로부터 분할 예정 라인을 따라 피가공물에 대해 투과성을 갖는 레이저 광선을 조사하여, 칩의 마무리 두께에 상당하는 위치보다 이면측에 변질층을 형성하는 변질층 형성 스텝과, 변질층이 형성된 피가공물의 이면을 연삭하여, 칩의 마무리 두께로 형성하는 이면 연삭 스텝과, 피가공물을 개개의 칩으로 분할함과 함께 칩 간격을 확장시키는 보호 부재 확장 스텝을 포함하고, 보호 부재 가열 스텝에서 표면 보호 부재의 점착재를 경화 수축시킴으로써, 이면 연삭 스텝에서 칩 분할이 완전히 되지 않는 미분할 영역이 피가공물에 형성되도록 구성하였기 때문에, 이면 연삭시에 변질층으로부터 발생하는 균열이 피가공물의 표면까지 신전되는 것을 막아 칩 사이에 간극을 발생시키지 않는다. 이와 같이, 본 발명에 의하면, 연삭 부스러기를 포함하는 연삭수가 칩 측면에 침입할 우려를 방지하여, 칩 측면에 연삭 부스러기가 부착되는 것을 방지할 수 있다. 상기 표면 보호 부재가, 점착 테이프에 의해 구성되어 있는 경우에는, 상기 표면 보호 스텝을 용이하게 실시할 수 있다.
도 1 은, 표면 보호 스텝을 나타내는 사시도이다.
도 2 는, 보호 부재 가열 스텝을 나타내는 단면도이다.
도 3 은, 변질층 형성 스텝을 나타내는 사시도 및 단면도이다.
도 4 는, 이면 연삭 스텝을 나타내는 사시도 및 단면도이다.
도 5 는, 보호 부재 확장 스텝을 나타내는 단면도이다.
도 2 는, 보호 부재 가열 스텝을 나타내는 단면도이다.
도 3 은, 변질층 형성 스텝을 나타내는 사시도 및 단면도이다.
도 4 는, 이면 연삭 스텝을 나타내는 사시도 및 단면도이다.
도 5 는, 보호 부재 확장 스텝을 나타내는 단면도이다.
도 1 에 나타내는 피가공물 (W) 은, 원형판상의 기판을 갖고, 기판의 표면 (Wa) 에 격자상으로 형성된 복수의 분할 예정 라인 (S) 에 의해 구획된 각 영역에 각각 기능 소자 (도시된 예에서는 디바이스 (D)) 가 형성되어 있다. 피가공물 (W) 의 표면 (Wa) 과 반대측인 이면 (Wb) 은, 소정의 가공이 실시되는 피가공면으로 되어 있다. 피가공물 (W) 의 재질, 두께 및 크기는 특별히 한정되는 것은 아니다. 이하에서는, 피가공물 (W) 을, 분할 예정 라인 (S) 을 따라 개개의 칩으로 분할하는 피가공물의 가공 방법에 대해 설명한다.
(1) 표면 보호 스텝
도 1 에 나타내는 바와 같이, 피가공물 (W) 의 표면 (Wa) 의 디바이스 (D) 가 형성된 영역을 표면 보호 부재 (1) 로 덮는다. 본 실시형태에 나타내는 표면 보호 부재 (1) 는, 점착성을 갖고, 또한, 피가공물 (W) 과 대략 동일한 직경의 크기를 갖고 있다. 또, 표면 보호 부재 (1) 는, 예를 들어, 폴리올레핀이나 폴리염화비닐 등이 되는 기재에 점착재가 적층된 점착 테이프인 것이 바람직하다. 표면 보호 부재 (1) 를 피가공물 (W) 의 표면 (Wa) 에 첩착 (貼着) 하여, 그 표면 (Wa) 의 전체면을 덮음으로써, 각 디바이스 (D) 가 보호된다. 표면 보호 부재 (1) 가 점착 테이프에 의해 구성되어 있기 때문에, 표면 보호 스텝을 용이하게 실시 가능해진다. 표면 보호 스텝은, 도시하지 않았지만, 예를 들어, 점착 테이프를 피가공물 (W) 의 표면 (Wa) 에 첩착하는 테이핑기에서 실시된다.
(2) 보호 부재 가열 스텝
도 2 에 나타내는 바와 같이, 피가공물 (W) 에 첩착된 표면 보호 부재 (1) 측부터 가열 부재 (2) 상에 재치하여, 표면 보호 부재 (1) 를 가열한다. 가열 부재 (2) 는, 예를 들어 적외선 히터로 이루어진다. 가열 부재 (2) 에서는, 표면 보호 부재 (1) 를 예를 들어 80 ℃ 에서 1 분간 정도 가열함으로써, 표면 보호 부재 (1) 의 점착재를 경화 수축시킨다. 이로써, 표면 보호 부재 (1) 의 점착재가 단단해지는 점에서, 후술하는 이면 연삭 스텝을 실시할 때에, 연삭시의 응력의 영향을 작게 하여 이웃하는 칩의 움직임을 억제할 수 있다. 가열 부재 (2) 는, 표면 보호 부재 (1) 에 온풍을 분사하여 점착재를 가온시키는 히터로 구성해도 된다. 보호 부재 가열 스텝은, 상기한 테이핑기 내에서 실시해도 되고, 후기하는 레이저 가공 장치 (3) 내에서 실시해도 된다.
(3) 변질층 형성 스텝
이어서, 도 3(a) 에 나타내는 레이저 가공 장치 (3) 에 피가공물 (W) 을 반송하고, 레이저 가공에 의해 피가공물 (W) 의 내부에 변질층 (M) 을 형성한다. 레이저 가공 장치 (3) 는, 피가공물 (W) 을 유지하는 유지 테이블 (30) 과, 유지 테이블 (30) 의 상방측에 배치 형성된 레이저 가공 수단 (31) 을 적어도 구비하고 있다. 유지 테이블 (30) 의 상면은, 도시되지 않은 흡인원으로부터의 흡인 작용을 받아 피가공물 (W) 을 흡인 유지하는 유지면 (30a) 으로 되어 있다. 유지 테이블 (30) 의 하방에는, 유지 테이블 (30) 과 레이저 가공 수단 (31) 을 연직 방향과 직교하는 수평 방향 (X 축 방향 및 Y 축 방향) 으로 상대 이동시키는 이동 수단이 접속되어 있다.
레이저 가공 수단 (31) 은, 유지 테이블 (30) 에 유지된 피가공물 (W) 에 대해 투과성을 갖는 파장의 레이저 광선 (LB) 을 조사하는 레이저 헤드 (32) 와, 선단에 레이저 헤드 (32) 가 장착된 케이싱 (33) 을 구비하고 있다. 케이싱 (33) 의 내부에는, 레이저 광선 (LB) 을 발진하는 발진기 및 레이저 광선 (LB) 의 출력을 조정하는 출력 조정기가 수용되고, 레이저 헤드 (32) 의 내부에는, 발진기로부터 발진된 레이저 광선 (LB) 을 집광하기 위한 집광 렌즈가 내장되어 있다. 또, 레이저 가공 수단 (31) 은, 집광 렌즈에 의해 집광되는 레이저 광선 (LB) 의 집광점의 위치를 조정하기 위한 위치 조정 유닛 (도시 생략) 을 구비하고 있다. 케이싱 (33) 의 측방에는, 촬상 수단 (34) 이 배치 형성되어 있다. 촬상 수단 (34) 은, 예를 들어 CCD 이미지 센서를 내장한 적외선 카메라이다.
변질층 형성 스텝을 실시할 때에는, 피가공물 (W) 은 표면 (Wa) 측을 아래로 하여 표면 보호 부재 (1) 를 개재하여 유지 테이블 (30) 의 유지면 (30a) 에 흡인 유지된다. 유지 테이블 (30) 을 촬상 수단 (34) 의 바로 아래에 위치시키고, 촬상 수단 (34) 에 의해 피가공물 (W) 을 상방으로부터 촬상하여, 패턴 매칭 등의 화상 처리를 실시함으로써, 레이저 광선 (LB) 을 조사해야 하는 영역 (분할 예정 라인 (S)) 을 검출한다.
이어서, 레이저 헤드 (32) 를 피가공물 (W) 에 접근하는 방향으로 하강시켜, 도 3(b) 에 나타내는 바와 같이, 피가공물 (W) 에 대해 투과성을 갖는 파장의 레이저 광선 (LB) 의 집광점을 피가공물 (W) 의 내부의 소정 위치에 위치시킨 상태에서, 유지 테이블 (30) 을 소정의 가공 이송 속도로 X 축 방향으로 가공 이송하면서, 레이저 헤드 (32) 에 의해 피가공물 (W) 의 이면 (Wb) 측으로부터 도 1 에 나타낸 분할 예정 라인 (S) 을 따라 조사하여, 칩의 마무리 두께에 상당하는 위치보다 이면 (Wb) 측에 변질층 (M) 을 형성한다. 변질층 (M) 은, 피가공물 (W) 의 내부의 강도나 물리적인 특성이 변화된 영역이며, 피가공물 (W) 을 개개의 칩으로 분할할 때의 분할 기점이 된다.
1 개의 분할 예정 라인 (S) 을 따라 레이저 광선 (LB) 을 조사하여 변질층 (M) 을 형성할 때마다, 유지 테이블 (30) 을 Y 축 방향으로 산출 이송하여 다음 분할 예정 라인 (S) 을 따라 레이저 광선 (LB) 을 조사한다. X 축 방향을 향하는 모든 분할 예정 라인 (S) 에 대해 레이저 광선 (LB) 의 조사가 완료되면, 도 3(a) 에 나타내는 유지 테이블 (30) 을 90 °회전시켜, Y 축 방향을 향해 있던 분할 예정 라인 (S) 을 X 축 방향을 향하게 한다. 그리고, 모든 분할 예정 라인 (S) 을 따라 상기 동일한 레이저 가공을 반복 실시하여, 분할 예정 라인 (S) 을 따른 변질층 (M) 을 형성한다.
(4) 이면 연삭 스텝
다음으로, 도 4(a) 에 나타내는 연삭 장치 (4) 를 사용하여, 피가공물 (W) 의 이면 (Wb) 을 연삭하여 칩의 마무리 두께로 형성한다. 연삭 장치 (4) 는, 피가공물 (W) 을 유지하는 유지 테이블 (40) 과, 유지 테이블 (40) 을 회전시키는 회전 수단 (41) 과, 유지 테이블 (40) 에 유지된 피가공물 (W) 에 대해 연삭을 실시하는 연삭 수단 (42) 을 구비하고 있다. 유지 테이블 (40) 의 상면은, 도시되지 않은 흡인원으로부터의 흡인 작용을 받아 피가공물 (W) 을 흡인 유지하는 유지면 (40a) 으로 되어 있다.
연삭 수단 (42) 은, 유지면 (40a) 과 직교하는 연직 방향의 축심을 갖는 스핀들 (43) 과, 스핀들 (43) 의 하단에 마운트 (44) 를 통하여 장착된 연삭휠 (45) 과, 연삭휠 (45) 의 하부에 환상으로 고착된 연삭 지석 (46) 을 구비하고 있다. 연삭 수단 (42) 에는, 도시되지 않은 승강 수단이 접속되며, 승강 수단에 의해 연삭휠 (45) 을 회전시키면서 연삭 수단 (42) 전체를 승강시킬 수 있다.
피가공물 (W) 을 연삭하는 경우에는, 도 4(b) 에 나타내는 바와 같이, 피가공물 (W) 의 표면 (Wa) 에 첩착된 표면 보호 부재 (1) 측을 유지 테이블 (40) 의 유지면 (40a) 에 의해 유지하여, 피가공물 (W) 의 이면 (Wb) 을 상향으로 노출시키고, 유지 테이블 (40) 을 예를 들어 화살표 A 방향으로 회전시킨다. 이어서, 연삭 수단 (42) 은, 연삭휠 (45) 을 예를 들어 화살표 A 방향으로 회전시키면서, 소정의 연삭 이송 속도로 하강시켜, 회전하는 연삭 지석 (46) 으로 피가공물 (W) 의 이면 (Wb) 을 칩의 마무리 두께에 이를 때까지 가압하면서 연삭한다. 피가공물 (W) 의 연삭 중에는, 도시하지 않았지만, 회전하는 연삭 지석 (46) 과 피가공물 (W) 의 접촉면에 연삭수를 공급한다.
이면 연삭 스텝에서는, 상기 보호 부재 가열 스텝에서 표면 보호 부재 (1) 의 점착재를 경화 수축시키고 있어, 연삭 가공이 진행되어 피가공물 (W) 이 마무리 두께로 형성되어 연삭시의 응력이 표면 보호 부재 (1) 에 작용해도 표면 보호 부재 (1) 가 휘지 않기 때문에, 칩의 움직임을 억제하여 칩 분할이 완전히 되지 않는 미분할 영역이 피가공물 (W) 에 형성된다. 이 미분할 영역에서는, 이웃하는 칩 사이에 간극이 발생하지 않아, 연삭 부스러기가 혼입된 연삭수가 간극에 침입할 우려가 없다. 다만, 피가공물 (W) 이 마무리 두께에 도달하면, 피가공물 (W) 에는 변질층 (M) 이 기점이 되어 칩으로 분할되는 영역도 부분적으로는 발생하지만, 본 실시형태에 나타내는 이면 연삭 스텝에서는, 표면 보호 부재 (1) 의 점착재가 단단하게 되어 있기 때문에, 피가공물 (W) 이 전체적으로 원형판상의 형태를 유지하면서 피가공물 (W) 을 마무리 두께로 형성할 수 있다.
(5) 보호 부재 확장 스텝
도 5(a) 에 나타내는 바와 같이, 예를 들어 확장 장치 (5) 를 사용하여, 피가공물 (W) 을 개개의 칩 (C) 으로 분할함과 함께 칩 간격을 확장시킨다. 확장 장치 (5) 는, 피가공물 (W) 을 하방으로부터 지지하는 지지 테이블 (50) 과, 지지 테이블 (50) 의 외주측에 배치 형성되고 중앙에 개구를 갖는 프레임 (F) 이 재치되는 프레임 재치대 (51) 와, 프레임 재치대 (51) 에 재치된 프레임 (F) 을 클램프하는 클램프부 (52) 와, 프레임 재치대 (51) 의 하부에 연결되고 프레임 재치대 (51) 를 상하 방향으로 승강시키는 승강 수단 (53) 을 구비하고 있다. 승강 수단 (53) 은, 실린더 (53a) 와, 실린더 (53a) 에 의해 승강 구동되는 피스톤 (53b) 에 의해 구성되고, 피스톤 (53b) 이 상하로 이동함으로써, 프레임 재치대 (51) 를 승강시킬 수 있다.
확장 장치 (5) 에 피가공물 (W) 을 반송할 때에는, 피가공물 (W) 의 표리를 반전시켜, 프레임 (F) 에 첩착되고 개구로부터 노출된 테이프 (T) 상에 피가공물 (W) 의 이면 (Wb) 을 첩착함과 함께, 피가공물 (W) 의 표면 (Wa) 으로부터 도 4 에 나타낸 표면 보호 부재 (1) 를 벗긴다. 이와 같이 하여, 테이프 (T) 를 개재하여 프레임 (F) 과 피가공물 (W) 을 일체로 형성해 둔다. 이면 연삭 스텝을 실시한 피가공물 (W) 은, 완전히는 분할되어 있지 않지만, 이웃하는 칩 (C) 사이에 도 4(a) 에 나타낸 변질층 (M) 으로부터 피가공물 (W) 의 두께 방향으로 균열 (6) 이 발생되어 있다. 이 균열 (6) 은, 피가공물 (W) 의 표면 (Wa) 에까지는 신전되어 있지 않다.
피가공물 (W) 을, 테이프 (T) 를 개재하여 피가공물 (W) 의 이면 (Wb) 측을 지지 테이블 (50) 에 재치함과 함께, 프레임 (F) 을 프레임 재치대 (51) 에 재치한다. 클램프부 (52) 에 의해 프레임 (F) 의 상면을 눌러 움직이지 않도록 고정시킨다. 도 5(b) 에 나타내는 바와 같이, 피스톤 (53b) 이 하방으로 이동하여 프레임 재치대 (51) 를 하강시켜, 지지 테이블 (50) 에 대해 상대적으로 프레임 재치대 (51) 를 하강시킨다. 이로써, 테이프 (T) 가 방사상으로 확장되면, 피가공물 (W) 에 방사 방향의 외력이 부여되고, 피가공물 (W) 이 균열 (6) 을 따라 개개의 칩 (C) 으로 분할된다. 피가공물 (W) 의 칩 (C) 으로의 완전 분할은, 이웃하는 칩 (C) 사이에 균열 (6) 이 들어가 있기 때문에, 테이프 (T) 를 확장시킴으로써 용이하게 실시할 수 있다. 소정의 확장량만큼 테이프 (T) 를 확장시킴으로써, 이웃하는 칩 (C) 사이의 칩 간격 (7) 을 확장시킨다. 그리고, 모든 이웃하는 칩 (C) 사이에 칩 간격 (7) 을 형성하면, 보호 부재 확장 스텝이 완료된다. 분할된 칩 (C) 은, 도시되지 않은 반출 수단 등에 의해 픽업되어 다음 공정에 반송된다.
이상과 같이, 본 발명에 관련된 피가공물의 가공 방법은, 피가공물 (W) 의 표면 (Wa) 의 디바이스 (D) 가 형성된 영역을 표면 보호 부재 (1) 로 덮는 표면 보호 스텝과, 표면 보호 부재 (1) 의 점착재를 경화 수축시키는 보호 부재 가열 스텝과, 피가공물 (W) 의 이면 (Wb) 측으로부터 분할 예정 라인 (S) 을 따라 피가공물 (W) 에 대해 투과성을 갖는 레이저 광선 (LB) 을 조사하여, 칩의 마무리 두께에 상당하는 위치보다 이면 (Wb) 측에 변질층 (M) 을 형성하는 변질층 형성 스텝과, 변질층 (M) 이 형성된 피가공물 (W) 의 이면 (Wb) 을 연삭하여, 칩의 마무리 두께로 형성하는 이면 연삭 스텝과, 피가공물 (W) 을 개개의 칩 (C) 으로 분할함과 함께 칩 간격 (7) 을 확장시키는 보호 부재 확장 스텝을 포함하고, 보호 부재 가열 스텝에서 표면 보호 부재 (1) 의 점착재를 경화 수축시킴으로써, 이면 연삭 스텝에서 칩 분할이 완전히 되지 않는 미분할 영역이 피가공물에 형성되도록 구성하였기 때문에, 이면 연삭시에 변질층 (M) 으로부터 발생하는 균열 (6) 이 피가공물 (W) 의 표면 (Wa) 까지 신전되는 것을 막아 칩 (C) 사이에 간극을 발생시키지 않는다. 따라서, 연삭 부스러기를 포함하는 연삭수가 칩 (C) 의 측면에 침입할 우려를 방지하여, 칩 (C) 의 측면에 연삭 부스러기가 부착되는 것을 방지할 수 있다.
1 : 표면 보호 부재
2 : 가열 부재
3 : 레이저 가공 장치
30 : 유지 테이블
31 : 레이저 가공 수단
32 : 레이저 헤드
33 : 케이싱
34 : 촬상 수단
4 : 연삭 장치
40 : 유지 테이블
41 : 회전 수단
42 : 연삭 수단
43 : 스핀들
44 : 마운트
45 : 연삭휠
46 : 연삭 지석
5 : 확장 장치
50 : 지지 테이블
51 : 프레임 재치대
52 : 클램프부
53 : 승강 수단
53a : 실린더
53b : 피스톤
6 : 균열
7 : 칩 간격
2 : 가열 부재
3 : 레이저 가공 장치
30 : 유지 테이블
31 : 레이저 가공 수단
32 : 레이저 헤드
33 : 케이싱
34 : 촬상 수단
4 : 연삭 장치
40 : 유지 테이블
41 : 회전 수단
42 : 연삭 수단
43 : 스핀들
44 : 마운트
45 : 연삭휠
46 : 연삭 지석
5 : 확장 장치
50 : 지지 테이블
51 : 프레임 재치대
52 : 클램프부
53 : 승강 수단
53a : 실린더
53b : 피스톤
6 : 균열
7 : 칩 간격
Claims (2)
- 표면에 격자상으로 형성된 분할 예정 라인에 의해 구획된 영역에 기능 소자가 형성된 피가공물을, 분할 예정 라인을 따라 개개의 칩으로 분할하는 피가공물의 가공 방법으로서,
그 피가공물의 표면의 그 기능 소자가 형성된 영역을 표면 보호 부재로 덮는 표면 보호 스텝과,
그 표면 보호 부재의 점착재를 경화 수축시키는 보호 부재 가열 스텝과,
그 피가공물의 이면측으로부터 분할 예정 라인을 따라 그 피가공물에 대해 투과성을 갖는 레이저 광선을 조사하여, 칩의 마무리 두께에 상당하는 위치보다 이면측에 변질층을 형성하는 변질층 형성 스텝과,
변질층이 형성된 피가공물의 이면을 연삭하여, 칩의 마무리 두께로 형성하는 이면 연삭 스텝과,
그 피가공물을 개개의 칩으로 분할함과 함께 칩 간격을 확장시키는 보호 부재 확장 스텝을 포함하고,
변질층 형성 스텝의 실시 전의 보호 부재 가열 스텝에서 그 표면 보호 부재의 그 점착재를 경화 수축시킴으로써, 그 이면 연삭 스텝에서 칩 분할이 완전히 되지 않는 미분할 영역이 피가공물에 형성되는 것을 특징으로 하는 피가공물의 가공 방법. - 제 1 항에 있어서,
상기 표면 보호 부재는, 점착 테이프인 것을 특징으로 하는 피가공물의 가공 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018034805A JP7075242B2 (ja) | 2018-02-28 | 2018-02-28 | 被加工物の加工方法 |
| JPJP-P-2018-034805 | 2018-02-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190103942A KR20190103942A (ko) | 2019-09-05 |
| KR102586315B1 true KR102586315B1 (ko) | 2023-10-06 |
Family
ID=67784982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190008592A KR102586315B1 (ko) | 2018-02-28 | 2019-01-23 | 피가공물의 가공 방법 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP7075242B2 (ko) |
| KR (1) | KR102586315B1 (ko) |
| CN (1) | CN110211926B (ko) |
| TW (1) | TWI787471B (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI734549B (zh) * | 2020-07-06 | 2021-07-21 | 荌益國際有限公司 | 基板移轉方法及裝置 |
| CN115319563B (zh) * | 2022-08-30 | 2024-01-19 | 上海积塔半导体有限公司 | 固定装置和芯片打磨方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011151070A (ja) | 2010-01-19 | 2011-08-04 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
| JP2012099622A (ja) * | 2010-11-02 | 2012-05-24 | Panasonic Corp | 半導体装置の製造方法および製造装置 |
| JP2012109357A (ja) * | 2010-11-16 | 2012-06-07 | Tokyo Seimitsu Co Ltd | 半導体基板の切断方法及び半導体基板の切断装置 |
| JP2016213318A (ja) | 2015-05-08 | 2016-12-15 | 株式会社ディスコ | ウエーハの加工方法 |
| JP2017050404A (ja) | 2015-09-02 | 2017-03-09 | 株式会社ディスコ | ウエーハの加工方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4733934U (ko) | 1971-05-15 | 1972-12-15 | ||
| JP2005223283A (ja) * | 2004-02-09 | 2005-08-18 | Disco Abrasive Syst Ltd | ウエーハの分割方法 |
| JP2015056446A (ja) * | 2013-09-10 | 2015-03-23 | 古河電気工業株式会社 | 半導体ウエハ表面保護用粘着テープおよび半導体ウエハの加工方法 |
| JP6257365B2 (ja) * | 2014-02-07 | 2018-01-10 | 株式会社ディスコ | ウェーハの加工方法 |
| JP6295154B2 (ja) * | 2014-07-18 | 2018-03-14 | 株式会社ディスコ | ウェーハの分割方法 |
| JP2016115800A (ja) * | 2014-12-15 | 2016-06-23 | 株式会社ディスコ | ウエーハの加工方法 |
| JP2016119370A (ja) * | 2014-12-19 | 2016-06-30 | 株式会社ディスコ | ウエーハの加工方法 |
| JP2017054843A (ja) * | 2015-09-07 | 2017-03-16 | 株式会社ディスコ | ウェーハの加工方法 |
-
2018
- 2018-02-28 JP JP2018034805A patent/JP7075242B2/ja active Active
-
2019
- 2019-01-23 KR KR1020190008592A patent/KR102586315B1/ko active IP Right Grant
- 2019-02-21 CN CN201910128396.0A patent/CN110211926B/zh active Active
- 2019-02-25 TW TW108106378A patent/TWI787471B/zh active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011151070A (ja) | 2010-01-19 | 2011-08-04 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
| JP2012099622A (ja) * | 2010-11-02 | 2012-05-24 | Panasonic Corp | 半導体装置の製造方法および製造装置 |
| JP2012109357A (ja) * | 2010-11-16 | 2012-06-07 | Tokyo Seimitsu Co Ltd | 半導体基板の切断方法及び半導体基板の切断装置 |
| JP2016213318A (ja) | 2015-05-08 | 2016-12-15 | 株式会社ディスコ | ウエーハの加工方法 |
| JP2017050404A (ja) | 2015-09-02 | 2017-03-09 | 株式会社ディスコ | ウエーハの加工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110211926A (zh) | 2019-09-06 |
| CN110211926B (zh) | 2024-02-09 |
| KR20190103942A (ko) | 2019-09-05 |
| JP7075242B2 (ja) | 2022-05-25 |
| TW201937578A (zh) | 2019-09-16 |
| JP2019149518A (ja) | 2019-09-05 |
| TWI787471B (zh) | 2022-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI760532B (zh) | 晶圓加工方法 | |
| TWI438834B (zh) | 分割結合至晶圓之黏著劑膜的方法 | |
| KR102198123B1 (ko) | 웨이퍼의 가공 방법 | |
| KR102272434B1 (ko) | 웨이퍼의 가공 방법 | |
| KR102196934B1 (ko) | 웨이퍼 가공 방법 | |
| TWI574314B (zh) | Wafer processing method | |
| TW201626447A (zh) | 晶圓之加工方法 | |
| TWI732824B (zh) | 晶圓的加工方法 | |
| US9627242B2 (en) | Wafer processing method | |
| KR20150142597A (ko) | 웨이퍼 가공 방법 | |
| KR102250216B1 (ko) | 웨이퍼의 가공 방법 | |
| KR20130111292A (ko) | 디바이스 웨이퍼의 분할 방법 | |
| JP2017005158A (ja) | ウエーハの裏面研削方法 | |
| KR102586315B1 (ko) | 피가공물의 가공 방법 | |
| JP2018125479A (ja) | ウェーハの加工方法 | |
| KR102409135B1 (ko) | 웨이퍼의 가공 방법 | |
| TW201624557A (zh) | 晶圓之加工方法 | |
| KR102305385B1 (ko) | 칩 간격 유지 방법 | |
| KR102256562B1 (ko) | 적층 기판의 가공 방법 | |
| TW200849353A (en) | Method of processing wafers | |
| JP6800524B2 (ja) | チップ間隔維持方法 | |
| TWI831925B (zh) | 晶圓之加工方法 | |
| JP2020161618A (ja) | ウエーハの加工方法 | |
| JP2024019854A (ja) | 被加工物の分割方法 | |
| CN114914197A (zh) | Daf分割确认方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |