KR102196934B1 - 웨이퍼 가공 방법 - Google Patents
웨이퍼 가공 방법 Download PDFInfo
- Publication number
- KR102196934B1 KR102196934B1 KR1020150059727A KR20150059727A KR102196934B1 KR 102196934 B1 KR102196934 B1 KR 102196934B1 KR 1020150059727 A KR1020150059727 A KR 1020150059727A KR 20150059727 A KR20150059727 A KR 20150059727A KR 102196934 B1 KR102196934 B1 KR 102196934B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- crystal
- shield tunnel
- laser beam
- processing method
- Prior art date
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 14
- 239000013078 crystal Substances 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims abstract description 17
- 239000011148 porous material Substances 0.000 claims abstract description 8
- 238000002834 transmittance Methods 0.000 claims abstract description 4
- 230000002093 peripheral effect Effects 0.000 abstract description 13
- 239000000463 material Substances 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 66
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000001678 irradiating effect Effects 0.000 description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 238000002679 ablation Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02021—Edge treatment, chamfering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02013—Grinding, lapping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/2633—Bombardment with radiation with high-energy radiation for etching, e.g. sputteretching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Laser Beam Processing (AREA)
Abstract
단결정 잉곳을 슬라이스하여 형성한 웨이퍼에 휘어짐이 생기지 않도록 가공할 수 있는 웨이퍼 가공 방법을 제공한다.
단결정 잉곳을 슬라이스하여 형성한 웨이퍼 가공 방법으로서, 웨이퍼의 외주에 잔존하고 있는 결정 변형을 제거하는 결정 변형 제거 공정을 실시한다. 결정 변형 제거 공정에서는, 웨이퍼의 한쪽의 면측으로부터 외주 가장자리보다 미리 정해진 양 내측의 위치에 외주 가장자리를 따라 웨이퍼에 대하여 투과성을 갖는 파장의 레이저 빔을 조사하고, 웨이퍼의 한쪽의 면으로부터 다른쪽의 면에 걸쳐 세공과 이 세공을 실드하는 비정질을 성장시켜 환형의 실드 터널을 형성한다. 그리고, 실드 터널을 따라 외력을 부여함으로써 실드 터널의 영역에서 웨이퍼를 파단하여 결정 변형이 잔류하고 있는 외주부를 제거한다.
단결정 잉곳을 슬라이스하여 형성한 웨이퍼 가공 방법으로서, 웨이퍼의 외주에 잔존하고 있는 결정 변형을 제거하는 결정 변형 제거 공정을 실시한다. 결정 변형 제거 공정에서는, 웨이퍼의 한쪽의 면측으로부터 외주 가장자리보다 미리 정해진 양 내측의 위치에 외주 가장자리를 따라 웨이퍼에 대하여 투과성을 갖는 파장의 레이저 빔을 조사하고, 웨이퍼의 한쪽의 면으로부터 다른쪽의 면에 걸쳐 세공과 이 세공을 실드하는 비정질을 성장시켜 환형의 실드 터널을 형성한다. 그리고, 실드 터널을 따라 외력을 부여함으로써 실드 터널의 영역에서 웨이퍼를 파단하여 결정 변형이 잔류하고 있는 외주부를 제거한다.
Description
본 발명은 LED 등의 광 디바이스를 형성하는 발광층을 적층하는 기판이 되는 탄화규소(SiC), 질화갈륨(GaN) 등의 웨이퍼 가공 방법에 관한 것이다.
LED 등의 광 디바이스를 형성하는 발광층이 적층되는 탄화규소(SiC), 질화갈륨(GaN) 등의 웨이퍼는, 탄화규소(SiC), 질화갈륨(GaN) 등의 단결정 잉곳을 와이어 소우 등에 의해 소정의 두께로 슬라이스하여 형성된다(예컨대, 특허문헌 1 참조).
단결정 잉곳을 슬라이스하여 형성한 웨이퍼는, 앞뒷면이 연삭되어 경면(鏡面)으로 마무리된다.
그러나, 웨이퍼의 표면 또는 이면을 연삭하면, 웨이퍼에 휘어짐이 생겨 파손되는 경우가 있어 생산성이 나쁘다는 문제가 있다.
또한, 웨이퍼에 휘어짐이 생기면 발광층을 균일하게 적층할 수 없어, LED 등의 광 디바이스의 품질에 불균일이 생긴다고 하는 문제가 있다.
이와 같이 웨이퍼의 표면 또는 이면을 연삭함으로써 휘어짐이 발생하는 것은, 잉곳을 생성할 때에 외주부에 결정 변형이 잔존하고 있기 때문이라고 여겨진다.
본 발명은 상기 사실을 감안하여 이루어진 것으로, 그 주된 기술 과제는, 단결정 잉곳을 슬라이스하여 형성한 웨이퍼에 휘어짐이 생기지 않도록 가공할 수 있는 웨이퍼 가공 방법을 제공하는 것이다.
상기 주된 기술 과제를 해결하기 위해, 본 발명에 따르면, 단결정 잉곳을 슬라이스하여 형성한 웨이퍼 가공 방법으로서,
웨이퍼의 외주에 잔존하고 있는 결정 변형을 제거하는 결정 변형 제거 공정을 실시하는 것을 특징으로 하는 웨이퍼 가공 방법이 제공된다.
상기 결정 변형 제거 공정에서는, 웨이퍼의 한쪽의 면측으로부터 외주 가장자리보다 미리 정해진 양 내측의 위치에서 외주 가장자리를 따라 웨이퍼에 대하여 투과성을 갖는 파장의 레이저 광선을 조사하고, 웨이퍼의 한쪽의 면으로부터 다른쪽의 면에 걸쳐 세공과 이 세공을 실드하는 비정질을 성장시켜 환형의 실드 터널을 형성하며, 상기 실드 터널을 따라 외력을 부여함으로써 상기 실드 터널의 영역에서 웨이퍼를 파단하여 결정 변형이 잔류하고 있는 외주부를 제거한다.
또한, 상기 결정 변형 제거 공정에서는, 웨이퍼의 한쪽의 면측으로부터 외주 가장자리보다 미리 정해진 양 내측의 위치에서 외주 가장자리를 따라 웨이퍼에 대하여 흡수성을 갖는 파장의 레이저 광선을 조사하고, 외주 가장자리를 따라 어블레이션(ablation) 가공을 실시하여 레이저 가공 홈을 형성함으로써, 결정 변형이 잔류하고 있는 웨이퍼의 외주부를 제거한다.
또한, 웨이퍼의 한쪽의 면의 레이저 광선 조사 영역의 내측에 결정 방위를 나타내는 마크를 형성하는 마크 형성 공정을 실시하는 것이 바람직하다.
본 발명에 따른 단결정 잉곳을 슬라이스하여 형성한 웨이퍼 가공 방법은, 웨이퍼의 외주에 잔존하고 있는 결정 변형을 제거하는 결정 변형 제거 공정을 실시하기 때문에, 웨이퍼의 한쪽의 면 또는 다른쪽의 면을 연삭하여도 결정 변형이 잔류하고 있는 것에 의한 휘어짐이 생기는 경우는 없다. 따라서, 후속 공정에 있어서 웨이퍼의 연삭된 한쪽의 면에 발광층을 적층할 때에, 휘어짐이 없기 때문에 균일한 두께의 발광층을 형성할 수 있다.
도 1은 단결정 잉곳을 슬라이스하여 형성된 웨이퍼의 사시도이다.
도 2는 결정 변형 제거 공정의 제1 실시형태를 실시하기 위한 레이저 가공 장치의 주요부 사시도이다.
도 3은 결정 변형 제거 공정의 제1 실시형태의 설명도이다.
도 4는 결정 변형 제거 공정의 제1 실시형태가 실시된 웨이퍼에 결정 방위를 나타내는 마크를 형성하는 마크 형성 공정의 설명도이다.
도 5는 결정 변형 제거 공정에 있어서의 외주부 제거 공정의 설명도이다.
도 6은 결정 변형 제거 공정의 제2 실시형태를 실시하기 위한 레이저 가공 장치의 주요부 사시도이다.
도 7은 결정 변형 제거 공정의 제2 실시형태의 설명도이다.
도 8은 연삭 공정의 설명도이다.
도 2는 결정 변형 제거 공정의 제1 실시형태를 실시하기 위한 레이저 가공 장치의 주요부 사시도이다.
도 3은 결정 변형 제거 공정의 제1 실시형태의 설명도이다.
도 4는 결정 변형 제거 공정의 제1 실시형태가 실시된 웨이퍼에 결정 방위를 나타내는 마크를 형성하는 마크 형성 공정의 설명도이다.
도 5는 결정 변형 제거 공정에 있어서의 외주부 제거 공정의 설명도이다.
도 6은 결정 변형 제거 공정의 제2 실시형태를 실시하기 위한 레이저 가공 장치의 주요부 사시도이다.
도 7은 결정 변형 제거 공정의 제2 실시형태의 설명도이다.
도 8은 연삭 공정의 설명도이다.
이하, 본 발명에 따른 웨이퍼 가공 방법에 대해서 첨부 도면을 참조하여, 더욱 상세하게 설명한다.
도 1에는, 본 발명에 따른 웨이퍼 가공 방법에 따라 가공되는 웨이퍼의 사시도가 나타나 있다. 도 1에 나타내는 웨이퍼(2)는, 탄화규소(SiC), 질화갈륨(GaN) 등의 단결정 잉곳을 와이어 소우 등에 의해 소정의 두께(예컨대 700 ㎛∼800 ㎛)로 슬라이스하여 형성되어 있고, 외주에 결정 방위를 나타내는 노치(21)가 마련되어 있다. 이와 같이 단결정 잉곳을 슬라이스하여 형성된 웨이퍼(2)의 외주에는 결정 변형이 잔류하고 있다.
본 발명의 웨이퍼 가공 방법은, 웨이퍼(2)의 외주에 잔존하고 있는 결정 변형을 제거하는 결정 변형 제거 공정을 실시한다. 이 결정 변형 제거 공정의 제1 실시형태는, 도 2에 나타내는 레이저 가공 장치(3)를 이용하여 실시한다. 도 2에 나타내는 레이저 가공 장치(3)는, 피가공물을 유지하는 척 테이블(31)과, 상기 척 테이블(31) 상에 유지된 피가공물에 레이저 광선을 조사하는 레이저 광선 조사 수단(32)을 구비하고 있다. 척 테이블(31)은, 피가공물을 흡인 유지하도록 구성되어 있고, 도시하지 않는 회전 기구에 의해 도 2에 있어서 화살표(31a)로 나타내는 방향으로 회전되도록 되어 있다.
상기 레이저 광선 조사 수단(32)은, 실질적으로 수평으로 배치된 원통 형상의 케이싱(321)을 포함하고 있다. 케이싱(321) 내에는 도시하지 않는 펄스 레이저 광선 발진기나 반복 주파수 설정 수단을 구비한 펄스 레이저 광선 발진 수단이 설치되어 있다. 상기 케이싱(321)의 선단부에는, 펄스 레이저 광선 발진 수단으로부터 발진된 펄스 레이저 광선을 집광하기 위한 집광 렌즈(322a)(도 3 참조)를 구비한 집광기(322)가 장착되어 있다. 이 집광기(322)의 집광 렌즈(322a)는, 개구수(NA)가 다음과 같이 설정되어 있다. 즉, 집광 렌즈(322a)의 개구수(NA)는, 개구수(NA)를 단결정 기판의 굴절률(N)로 나눈 값이 0.05∼0.2의 범위로 설정된다(개구수 설정 공정). 또한, 레이저 광선 조사 수단(32)은, 집광기(322)의 집광 렌즈(322a)에 의해 집광되는 펄스 레이저 광선의 집광점 위치를 조정하기 위한 집광점 위치 조정 수단(도시하지 않음)을 구비하고 있다.
전술한 레이저 가공 장치(3)를 이용하여 실시하는 결정 변형 제거 공정의 제1 실시형태에 대해서, 도 3을 참조하여 설명한다.
결정 변형 제거 공정의 제1 실시형태는, 우선 도 3의 (a)에 나타내는 바와 같이 레이저 가공 장치(3)의 척 테이블(31) 상에 웨이퍼(2)의 한쪽의 면(2a)을 위로 하여 다른쪽의 면(2b)을 배치하고, 상기 척 테이블(31) 상에 웨이퍼(2)를 흡인 유지한다. 웨이퍼(2)를 흡인 유지한 척 테이블(31)을 도시하지 않는 이동 기구에 의해 집광기(322)가 위치하는 가공 영역으로 이동시켜, 도 3에 나타내는 바와 같이 웨이퍼(2)의 외주 가장자리보다 미리 정해진 양 내측의 위치가 집광기(322)의 바로 아래가 되도록 위치 부여한다. 그리고, 집광기(322)의 집광 렌즈(322a)에 의해 집광되는 펄스 레이저 광선(LB)의 집광점(P)이 웨이퍼(2)의 두께 방향의 원하는 위치에 위치 부여되도록 도시하지 않는 집광점 위치 조정 수단을 작동시켜 집광기(322)를 광축 방향으로 이동시킨다(위치 부여 공정). 또한, 본 실시형태에 있어서는, 펄스 레이저 광선의 집광점(P)은, 웨이퍼(2)에 있어서의 펄스 레이저 광선이 조사되는 상면[한쪽의 면(2a)측]으로부터 원하는 위치[예컨대 한쪽의 면(2a)으로부터 5 ㎛∼10 ㎛ 다른쪽의 면(2b)측의 위치]에 설정되어 있다.
다음에, 집광기(322)로부터 웨이퍼(2)에 대하여 투과성을 갖는 파장의 펄스 레이저 광선(LB)를 조사하면서 척 테이블(31)을 도 3의 (a)에 있어서 화살표(31a)로 나타내는 방향으로 회전시킨다(실드 터널 형성 공정). 그리고, 척 테이블(31)이 1회전하였다면 도 3의 (b)에서 나타내는 바와 같이 펄스 레이저 광선의 조사를 정지하며 척 테이블(31)의 회전을 정지한다.
전술한 실드 터널 형성 공정을 실시함으로써, 웨이퍼(2)의 내부에는, 도 3의 (b) 및 도 3의 (c)에 나타내는 바와 같이 펄스 레이저 광선(LB)의 집광점(P) 부근[상면인 한쪽의 면(2a)]으로부터 하면인 다른쪽의 면(2b)을 향하여 세공(221)과 이 세공(221)의 주위에 형성된 비정질(222)이 성장하여, 웨이퍼(2)의 외주 가장자리를 따라 비정질의 실드 터널(22)이 환형으로 형성된다. 이 실드 터널(22)은, 서로 인접하는 비정질(222)끼리가 이어지도록 형성된다. 또한, 전술한 실드 터널 형성 공정에 있어서 형성되는 비정질의 실드 터널(22)은, 웨이퍼(2)의 상면인 한쪽의 면(2a)으로부터 하면인 다른쪽의 면(2b)에 걸쳐 형성할 수 있기 때문에, 웨이퍼의 두께가 두꺼워도 펄스 레이저 광선을 1회 조사하면 되기 때문에, 생산성이 매우 양호해진다.
또한, 실드 터널 형성 공정에 있어서의 가공 조건은, 다음과 같이 설정되어 있다.
레이저 광선의 파장: 1030 ㎚
반복 주파수: 50 ㎑
펄스 폭: 10 ㎰
평균 출력: 6 W
스폿 직경: φ 3.3 ㎛∼13 ㎛
[스폿 직경(d)=(2λ)/(π·NA)의 식으로 구할 수 있다. 파장(λ)=1030 ㎚로 하여 계산하면, NA 0.2일 때 d=3.3 ㎛, NA 0.05일 때 d=약 13 ㎛]
주속도: 200 ㎜/초
또한, 전술한 바와 같이실드 터널 형성 공정이 실시된 웨이퍼(2)의 상면[한쪽의 면(2a)]에는, 도 4에 나타내는 바와 같이 레이저 광선 조사 영역의 내측에 있어서의 노치(21)와 대응하는 위치의 바로 위에 집광기(322)를 위치 부여하여 펄스 레이저 광선을 조사함으로써, 결정 방위를 나타내는 마크(23)를 형성하는 마크 형성 공정을 실시하는 것이 바람직하다. 이 마크 형성 공정은, 상기 실드 터널 형성 공정을 실시하기 전에 실시하여도 좋다. 또한, 마크 형성 공정은, 레이저 광선에 한정되는 일없이 다른 인자 수단에 의해 결정 방위를 나타내는 마크(23)를 형성하여도 좋다.
전술한 실드 터널 형성 공정을 실시함으로써 웨이퍼(2)의 외주부에 환형으로 형성된 실드 터널(22)은 강도가 저하되어 있기 때문에, 이 환형으로 형성된 실드 터널(22)을 따라 외력을 부여함으로써, 도 5에 나타내는 바와 같이 실드 터널(22)의 영역에서 파단하여 결정 변형이 잔류하고 있는 외주부(24)가 제거된다(외주부 제거 공정). 또한, 외주부 제거 공정을 실시함으로써, 웨이퍼(2)의 외주에 형성된 결정 방위를 나타내는 노치(21)는 외주부(24)와 함께 제거되지만, 실드 터널(22)의 내측에는 상기 마크 형성 공정에 있어서 노치(21)와 대응하는 위치에 결정 방위를 나타내는 마크(23)가 형성되어 있기 때문에, 외주부(24)가 제거된 후에 있어서도 결정 방위를 확인할 수 있다.
다음에, 웨이퍼(2)의 외주에 잔존하고 있는 결정 변형을 제거하는 결정 변형 제거 공정의 제2 실시형태에 대해서, 도 6 및 도 7을 참조하여 설명한다. 또한, 제2 실시형태를 실시하는 레이저 가공 장치(30)는 상기 도 2에 나타내는 레이저 가공 장치(3)와 실질적으로 동일한 구성이기 때문에, 동일 부재에는 동일 부호를 붙이고 그 설명은 생략한다.
제2 실시형태는, 웨이퍼(2)의 한쪽의 면측으로부터 외주 가장자리보다 미리 정해진 양 내측의 위치에서 외주 가장자리를 따라 웨이퍼(2)에 대하여 흡수성을 갖는 파장의 레이저 광선을 조사하고, 외주 가장자리를 따라 어블레이션 가공을 실시하여 레이저 가공 홈을 형성함으로써, 결정 변형이 잔류하고 있는 외주부를 제거한다. 즉, 도 6 및 도 7의 (a)에 나타내는 바와 같이 척 테이블(31)에 유지된 웨이퍼(2)의 외주 가장자리보다 미리 정해진 양 내측의 위치를 집광기(322)의 바로 아래가 되도록 위치 부여한다. 그리고, 집광기(322)로부터 웨이퍼(2)에 대하여 흡수성을 갖는 파장의 펄스 레이저 광선을 조사하면서 척 테이블(31)을 도 7의 (a)에 있어서 화살표(31a)로 나타내는 방향으로 1회전시킨다. 이때, 집광기(322)로부터 조사되는 펄스 레이저 광선의 집광점(P)을 반도체 웨이퍼(2)의 상면인 한쪽의 면(2a) 부근에 맞춘다. 이 결과, 도 7의 (b)에 나타내는 바와 같이 웨이퍼(2)에는 외주 가장자리보다 미리 정해진 양 내측의 위치에 상면인 한쪽의 면(2a)으로부터 하면인 다른쪽의 면(2b)에 달하는 환형의 레이저 가공 홈(25)이 형성되어, 환형의 레이저 가공 홈(25)의 외측의 결정 변형이 잔류하고 있는 외주부(24)가 제거된다(레이저 가공 홈 형성 공정).
상기 레이저 가공 홈 형성 공정에 있어서의 가공 조건은, 예컨대 다음과 같이 설정되어 있다.
레이저 광선의 파장: 355 ㎚
반복 주파수: 10 ㎑
펄스 폭: 50 ㎱
평균 출력: 7 W
스폿 직경: φ 5 ㎛∼15 ㎛
주속도: 500 ㎜/초
또한, 전술한 바와 같이 레이저 가공 홈 형성 공정의 실시 후 또는 실시하기 전에 웨이퍼(2)의 상면[한쪽의 면(2a)]에는, 레이저 광선 조사 영역의 내측에 있어서의 노치(21)와 대응하는 위치의 바로 위에 집광기(322)를 위치 부여하여 펄스 레이저 광선을 조사함으로써, 결정 방위를 나타내는 마크(23)(도 6 참조)를 형성하는 마크 형성 공정을 실시하는 것이 바람직하다.
전술한 실드 터널 형성 공정이나 레이저 가공 홈 형성 공정으로 이루어지는 결정 변형 제거 공정을 실시하였다면, 외주부가 제거된 웨이퍼의 한쪽의 면을 연삭하여 소정의 마무리 두께로 형성하는 연삭 공정을 실시한다. 이 연삭 공정은, 도 8의 (a)에 나타내는 연삭 장치(4)를 이용하여 실시한다. 도 8의 (a)에 나타내는 연삭 장치(4)는, 피가공물을 유지하는 척 테이블(41)과, 상기 척 테이블(41)에 유지된 피가공물을 연삭하는 연삭 수단(42)을 구비하고 있다. 척 테이블(41)은, 유지면인 상면에 피가공물을 흡인 유지하도록 구성되어 있고, 도시하지 않는 회전 구동 기구에 의해 도 8의 (a)에 있어서 화살표(41a)로 나타내는 방향으로 회전된다. 연삭 수단(42)은, 스핀들 하우징(421)과, 상기 스핀들 하우징(421)에 회전 가능하게 지지되어 도시하지 않는 회전 구동 기구에 의해 회전되는 회전 스핀들(422)과, 상기 회전 스핀들(422)의 하단에 장착된 마운터(423)와, 상기 마운터(423)의 하면에 부착된 연삭 휠(424)을 구비하고 있다. 이 연삭 휠(424)은, 원환형의 베이스(425)와, 상기 베이스(425)의 하면에 환형으로 장착된 연삭 지석(426)으로 이루어져 있고, 베이스(425)가 마운터(423)의 하면에 체결 볼트(427)에 의해 부착되어 있다.
전술한 연삭 장치(4)를 이용하여 상기 연삭 공정을 실시하기 위해서는, 도 8의 (a)에 나타내는 바와 같이 척 테이블(41)의 상면(유지면)에 상기 웨이퍼(2)의 다른쪽의 면(2b)측을 배치한다. 그리고, 도시하지 않는 흡인 수단을 작동시킴으로써 척 테이블(41) 상에 웨이퍼(2)를 흡착 유지한다(웨이퍼 유지 공정). 이와 같이 척 테이블(41) 상에 웨이퍼(2)를 흡인 유지하였다면, 척 테이블(41)을 도 8의 (a)에 있어서 화살표(41a)로 나타내는 방향으로 예컨대 300 rpm으로 회전시키면서, 연삭 수단(42)의 연삭 휠(424)을 도 8의 (a)에 있어서 화살표(424a)로 나타내는 방향으로 예컨대 6000 rpm으로 회전시켜, 도 8의 (b)에 나타내는 바와 같이 연삭 휠(424)을 구성하는 연삭 지석(426)을 피가공면인 웨이퍼(2)의 상면인 한쪽의 면(2a)에 접촉시키고, 연삭 휠(424)을 도 8의 (a) 및 도 8의 (b)에 있어서 화살표(424b)로 나타내는 바와 같이 예컨대 1 ㎛/초의 연삭 이송 속도로 하방[척 테이블(41)의 유지면에 대하여 수직인 방향]으로 미리 정해진 양 연삭 이송한다. 이 결과, 웨이퍼(2)의 상면인 한쪽의 면(2a)이 연삭되어 웨이퍼(2)는 소정의 두께(예컨대 300 ㎛)로 형성된다. 이와 같이 웨이퍼(2)를 연삭하여 소정의 두께로 형성하여도, 전술한 바와 같이 웨이퍼(2)에 있어서의 결정 변형이 잔류하고 있는 외주부가 제거되어 있기 때문에, 휘어짐이 생기는 경우는 없다. 따라서, 후속 공정에 있어서 웨이퍼(2)의 연삭된 한쪽의 면에 발광층을 적층할 때에, 휘어짐이 없기 때문에 균일한 두께의 발광층을 형성할 수 있다.
2: 웨이퍼
21: 노치
22: 실드 터널
23: 결정 방위를 나타내는 마크
3, 30: 레이저 가공 장치
31: 레이저 가공 장치의 척 테이블
32: 레이저 광선 조사 수단
322: 집광기
4: 연삭 장치
41: 연삭 장치의 척 테이블
42: 연삭 수단
424: 연삭 휠
21: 노치
22: 실드 터널
23: 결정 방위를 나타내는 마크
3, 30: 레이저 가공 장치
31: 레이저 가공 장치의 척 테이블
32: 레이저 광선 조사 수단
322: 집광기
4: 연삭 장치
41: 연삭 장치의 척 테이블
42: 연삭 수단
424: 연삭 휠
Claims (4)
- 단결정 잉곳(ingot)을 슬라이스하여 형성한 웨이퍼 가공 방법에 있어서,
웨이퍼의 한쪽의 면측으로부터 외주 가장자리보다 미리 정해진 양 내측의 위치에서 외주 가장자리를 따라 웨이퍼에 대하여 투과성을 갖는 파장의 레이저 광선을 조사하고, 웨이퍼의 한쪽의 면으로부터 다른쪽의 면에 걸쳐 세공과 상기 세공을 실드하는 비정질을 성장시켜 환형의 실드 터널을 형성하며, 상기 실드 터널을 따라 외력을 부여함으로써 상기 실드 터널의 영역에서 파단하여 결정 변형이 잔류하고 있는 외주부를 제거함으로써, 웨이퍼의 외주에 잔존하고 있는 결정 변형을 제거하는 결정 변형 제거 공정을 실시하는 것인, 웨이퍼 가공 방법. - 제1항에 있어서,
웨이퍼의 한쪽의 면의 레이저 광선 조사 영역의 내측에 결정 방위를 나타내는 마크를 형성하는 마크 형성 공정을 실시하는 것인, 웨이퍼 가공 방법. - 삭제
- 삭제
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2014-099447 | 2014-05-13 | ||
JP2014099447A JP6328485B2 (ja) | 2014-05-13 | 2014-05-13 | ウエーハの加工方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20150130226A KR20150130226A (ko) | 2015-11-23 |
KR102196934B1 true KR102196934B1 (ko) | 2020-12-30 |
Family
ID=54361909
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020150059727A KR102196934B1 (ko) | 2014-05-13 | 2015-04-28 | 웨이퍼 가공 방법 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9613795B2 (ko) |
JP (1) | JP6328485B2 (ko) |
KR (1) | KR102196934B1 (ko) |
CN (1) | CN105097448B (ko) |
DE (1) | DE102015208890A1 (ko) |
TW (1) | TWI630971B (ko) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017152569A (ja) * | 2016-02-25 | 2017-08-31 | 株式会社ディスコ | ウエーハの加工方法 |
JP2018012133A (ja) * | 2016-07-22 | 2018-01-25 | 株式会社ディスコ | 円形基板の製造方法 |
JP6908464B2 (ja) * | 2016-09-15 | 2021-07-28 | 株式会社荏原製作所 | 基板加工方法および基板加工装置 |
JP6904793B2 (ja) * | 2017-06-08 | 2021-07-21 | 株式会社ディスコ | ウエーハ生成装置 |
JP6906845B2 (ja) * | 2017-06-22 | 2021-07-21 | 株式会社ディスコ | 被加工物の加工方法 |
JP7045811B2 (ja) * | 2017-07-06 | 2022-04-01 | リンテック株式会社 | 除去装置および除去方法 |
JP6955919B2 (ja) * | 2017-07-06 | 2021-10-27 | リンテック株式会社 | 除去装置および除去方法 |
JP2019016691A (ja) * | 2017-07-06 | 2019-01-31 | リンテック株式会社 | 除去装置および除去方法 |
KR20210005110A (ko) * | 2018-04-27 | 2021-01-13 | 도쿄엘렉트론가부시키가이샤 | 기판 처리 시스템 및 기판 처리 방법 |
WO2020108602A1 (en) * | 2018-11-30 | 2020-06-04 | Changxin Memory Technologies, Inc. | Chip molding structure, wafer level chip scale packaging structure and manufacturing method thereof |
US11251191B2 (en) | 2018-12-24 | 2022-02-15 | Sandisk Technologies Llc | Three-dimensional memory device containing multiple size drain contact via structures and method of making same |
JP2021010936A (ja) * | 2019-07-09 | 2021-02-04 | 株式会社ディスコ | レーザ加工装置 |
CN110323183A (zh) * | 2019-08-01 | 2019-10-11 | 沛顿科技(深圳)有限公司 | 一种使用激光环切解决3d nand晶圆薄片裂片问题的方法 |
JP7481128B2 (ja) | 2020-03-02 | 2024-05-10 | 株式会社東京精密 | ウェーハ表面の改質装置および方法 |
CN112338369A (zh) * | 2020-11-06 | 2021-02-09 | 太仓治誓机械设备科技有限公司 | 一种半导体晶圆切片成型机床 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004039808A (ja) * | 2002-07-02 | 2004-02-05 | Denso Corp | 半導体基板の製造方法及び製造装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58110500A (ja) * | 1981-12-24 | 1983-07-01 | Hitachi Metals Ltd | 単結晶ウエハ−の製造方法 |
US5212394A (en) * | 1989-03-17 | 1993-05-18 | Sumitomo Electric Industries, Ltd. | Compound semiconductor wafer with defects propagating prevention means |
JP3213563B2 (ja) * | 1997-03-11 | 2001-10-02 | 株式会社スーパーシリコン研究所 | ノッチレスウェーハの製造方法 |
JP2006108532A (ja) * | 2004-10-08 | 2006-04-20 | Disco Abrasive Syst Ltd | ウエーハの研削方法 |
US8389099B1 (en) * | 2007-06-01 | 2013-03-05 | Rubicon Technology, Inc. | Asymmetrical wafer configurations and method for creating the same |
JP2010207988A (ja) | 2009-03-11 | 2010-09-24 | Tokyo Cathode Laboratory Co Ltd | ワイヤ放電加工装置 |
US20140326295A1 (en) * | 2012-11-05 | 2014-11-06 | Solexel, Inc. | Systems and methods for monolithically isled solar photovoltaic cells and modules |
JP6151557B2 (ja) * | 2013-05-13 | 2017-06-21 | 株式会社ディスコ | レーザー加工方法 |
-
2014
- 2014-05-13 JP JP2014099447A patent/JP6328485B2/ja active Active
-
2015
- 2015-04-09 TW TW104111422A patent/TWI630971B/zh active
- 2015-04-28 KR KR1020150059727A patent/KR102196934B1/ko active IP Right Grant
- 2015-05-05 US US14/704,474 patent/US9613795B2/en active Active
- 2015-05-13 DE DE102015208890.1A patent/DE102015208890A1/de active Pending
- 2015-05-13 CN CN201510242376.8A patent/CN105097448B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004039808A (ja) * | 2002-07-02 | 2004-02-05 | Denso Corp | 半導体基板の製造方法及び製造装置 |
Also Published As
Publication number | Publication date |
---|---|
US9613795B2 (en) | 2017-04-04 |
DE102015208890A1 (de) | 2015-11-19 |
CN105097448B (zh) | 2019-11-29 |
CN105097448A (zh) | 2015-11-25 |
JP6328485B2 (ja) | 2018-05-23 |
US20150332910A1 (en) | 2015-11-19 |
JP2015216301A (ja) | 2015-12-03 |
TW201544223A (zh) | 2015-12-01 |
TWI630971B (zh) | 2018-08-01 |
KR20150130226A (ko) | 2015-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102196934B1 (ko) | 웨이퍼 가공 방법 | |
JP6506520B2 (ja) | SiCのスライス方法 | |
JP5595716B2 (ja) | 光デバイスウエーハの加工方法 | |
TWI574314B (zh) | Wafer processing method | |
JP6097146B2 (ja) | 光デバイスウエーハの加工方法 | |
TWI703623B (zh) | 光元件晶圓的加工方法 | |
KR102163442B1 (ko) | 단결정 기판의 가공 방법 | |
JP2008283025A (ja) | ウエーハの分割方法 | |
TW201603130A (zh) | 晶圓之加工方法 | |
JP6495056B2 (ja) | 単結晶基板の加工方法 | |
JP2015032771A (ja) | ウェーハの製造方法 | |
KR20170066250A (ko) | 웨이퍼의 가공 방법 | |
TW201705243A (zh) | 光元件晶片之製造方法 | |
JP2019096723A (ja) | SiCインゴットの成型方法 | |
JP2016171214A (ja) | 単結晶基板の加工方法 | |
KR20200019566A (ko) | 반도체 기판의 가공 방법 | |
JP2016119370A (ja) | ウエーハの加工方法 | |
JP2013219271A (ja) | 光デバイスウエーハの加工方法 | |
TWI787471B (zh) | 工件加工方法 | |
JP2013219076A (ja) | 光デバイスウエーハの加工方法 | |
JP2011114018A (ja) | 光デバイスの製造方法 | |
JP2017041604A (ja) | 光デバイスウエーハの加工方法 | |
JP6576782B2 (ja) | ウエーハの加工方法 | |
JP2018014458A (ja) | 円形基板の製造方法 | |
JP2017076713A (ja) | ウエーハの加工方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |