KR102560745B1

KR102560745B1 - 외부 보상용 유기발광 표시장치

Info

Publication number: KR102560745B1
Application number: KR1020180137360A
Authority: KR
Inventors: 조혁력; 오승택; 정진우; 진승태
Original assignee: 엘지디스플레이 주식회사
Priority date: 2018-11-09
Filing date: 2018-11-09
Publication date: 2023-07-27
Also published as: KR20200053893A

Abstract

본 발명의 실시예에 따른 외부 보상용 유기발광 표시장치는 다수의 픽셀들이 구비된 표시패널; 데이터라인을 통해 각 픽셀에 데이터전압을 기입하는 제1 구동전압 생성부; 기준전압 라인을 통해 상기 각 픽셀에 기준전압을 기입하는 제2 구동전압 생성부; 및 상기 데이터라인 및 상기 기준전압 라인 중 어느 하나를 통해 상기 각 픽셀의 구동 특성을 센싱하는 센싱부를 포함한다.

Description

외부 보상용 유기발광 표시장치{Organic Light Emitting Display Device For External Compensation}

본 발명은 외부 보상용 유기발광 표시장치에 관한 것이다.

액티브 매트릭스 타입의 유기발광 표시장치는 유기발광다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)와 구동 TFT(Thin Film Transistor)를 각각 포함한 픽셀들을 매트릭스 형태로 배열하고 영상 데이터의 계조에 따라 픽셀들에서 구현되는 영상의 휘도를 조절한다. 구동 TFT는 자신의 게이트전극과 소스전극 사이에 걸리는 전압(이하, "게이트-소스 간 전압"이라 함)에 따라 OLED에 흐르는 픽셀전류를 제어한다. 픽셀전류에 따라 OLED의 발광량이 결정되며, OLED의 발광량에 따라 영상의 휘도가 결정된다.

구동 TFT의 문턱 전압과 전자 이동도 등은 픽셀의 구동 특성을 결정하므로 모든 픽셀들에서 동일해야 한다. 하지만, 공정 특성, 시변 특성 등 다양한 원인에 의해 픽셀들 간에 구동 특성이 달라질 수 있다. 이러한 구동 특성 편차는 휘도 편차를 초래하여 원하는 화상을 구현하는 데 제약이 된다. 픽셀들 간의 휘도 편차를 보상하기 위해, 픽셀들의 구동 특성을 센싱하고 그 센싱 결과를 기초로 입력 영상의 데이터를 보정하는 외부 보상 기술이 알려져 있다.

그런데, 종래의 외부 보상 기술이 적용되는 픽셀 구조는 복수개의 게이트라인들에 연결된 복수개의 스위치 TFT들을 포함하므로, 픽셀 어레이 공정이 복잡하고 제품 수율이 저하된다.

또한, 종래의 외부 보상 기술에서는 공정 편차에 의해 발생하는 표시패널들 간 휘도 편차를 데이터 구동부의 출력 전압 구간 내에 할당된 보상 전압 구간을 차등적으로 설정함으로써 보상하고 있다. 이러한 보상 방법에 따르면, 초기 문턱전압이 큰 표시패널에서는 보상 전압 범위가 넓어져 데이터 구동부의 출력 전압 구간에 대한 활용성이 저하된다.

따라서, 본 발명은 각 픽셀에 연결된 게이트라인의 개수를 줄여 픽셀 어레이 공정을 단순화하고 제품 수율을 높일 수 있도록 한 외부 보상용 유기발광 표시장치를 제공한다.

또한, 본 발명은 공정 편차에 의해 발생하는 표시패널들 간 휘도 편차를 기준 전압 및/또는 픽셀 전원 전압의 조정을 통해 보상하여 데이터 구동부의 출력 전압 구간에 대한 활용성을 높일 수 있도록 한 외부 보상용 유기발광 표시장치를 제공한다.

본 발명의 실시예에 따른 외부 보상용 유기발광 표시장치는 다수의 픽셀들이 구비된 표시패널; 데이터라인을 통해 각 픽셀에 데이터전압을 기입하는 제1 구동전압 생성부; 기준전압 라인을 통해 상기 각 픽셀에 기준전압을 기입하는 제2 구동전압 생성부; 및 상기 데이터라인 및 상기 기준전압 라인 중 어느 하나를 통해 상기 각 픽셀의 구동 특성을 센싱하는 센싱부를 포함한다. 그리고, 상기 각 픽셀은, 제1 노드에 접속된 게이트전극과 제3 노드를 통해 고전위 픽셀 전압의 입력단에 접속된 제1 전극과 제2 노드에 접속된 제2 전극을 갖는 구동 소자; 제1 게이트라인으로부터의 제1 게이트신호에 따라 턴 온 되어 상기 데이터라인 및 상기 기준전압 라인 중 어느 하나와 상기 제1 노드를 연결하는 제1 스위치 소자; 상기 제1 게이트라인으로부터의 상기 제1 게이트신호에 따라 턴 온 되어 상기 데이터라인 및 상기 기준전압 라인 중 나머지 하나와 상기 제2 노드를 연결하는 제2 스위치 소자; 및 상기 제2 노드와 저전위 픽셀 전압의 입력단 사이에 접속된 발광 소자를 포함한다.

본 발명은 본 발명은 각 픽셀에 연결된 게이트라인의 개수를 줄여 픽셀 어레이 공정을 단순화하고 제품 수율을 높일 수 있다.

본 발명은 공정 편차에 의해 발생하는 표시패널들 간 휘도 편차를 기준 전압 및/또는 픽셀 전원 전압의 조정을 통해 보상하여 데이터 구동부의 출력 전압 구간에 대한 활용성을 높일 수 있다.

본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.

도 1은 본 발명의 실시예에 따른 외부 보상용 유기발광 표시장치를 보여주는 도면이다.
도 2 및 도 3은 도 1의 표시패널에 구비된 픽셀 어레이의 일 예들을 보여주는 도면이다.
도 4는 도 2 및 도 3의 픽셀 어레이들에 연결된 데이터 구동부의 제1 구성을 보여주는 도면이다.
도 5는 도 2 및 도 4에 도시된 PMOS 픽셀의 일 등가 회로도다.
도 6은 도 5의 픽셀에 대한 디스플레이 구동 타이밍도이다.
도 7은 도 5의 픽셀에 대한 센싱 구동 타이밍도이다.
도 8은 도 3 및 도 4에 도시된 PMOS 픽셀의 일 등가 회로도다.
도 9는 도 8의 픽셀에 대한 디스플레이 구동 타이밍도이다.
도 10은 도 8의 픽셀에 대한 센싱 구동 타이밍도이다.
도 11은 도 3 및 도 4에 도시된 PMOS 픽셀의 다른 등가 회로도다.
도 12는 도 11의 픽셀에 대한 디스플레이 구동 타이밍도이다.
도 13은 도 11의 픽셀에 대한 센싱 구동 타이밍도이다.
도 14는 도 3의 픽셀 어레이에 연결된 데이터 구동부의 제2 구성을 보여주는 도면이다.
도 15는 도 3 및 도 14에 도시된 PMOS 픽셀의 일 등가 회로도다.
도 16은 도 15의 픽셀에 대한 디스플레이 구동 타이밍도이다.
도 17은 도 15의 픽셀에 대한 센싱 구동 타이밍도이다.
도 18은 도 2 및 도 3의 픽셀 어레이들에 연결된 데이터 구동부의 제3 구성을 보여주는 도면이다.
도 19는 도 2 및 도 18에 도시된 NMOS 픽셀의 일 등가 회로도다.
도 20은 도 19의 픽셀에 대한 디스플레이 구동 타이밍도이다.
도 21은 도 19의 픽셀에 대한 센싱 구동 타이밍도이다.
도 22는 도 3 및 도 18에 도시된 NMOS 픽셀의 일 등가 회로도다.
도 23은 도 3 및 도 18에 도시된 NMOS 픽셀의 다른 등가 회로도다.
도 24는 도 22 및 도 23의 픽셀들에 대한 디스플레이 구동 타이밍도이다.
도 25는 도 22의 픽셀에 대한 센싱 구동 타이밍도이다.
도 26은 도 23의 픽셀에 대한 센싱 구동 타이밍도이다.
도 27은 도 2 및 도 3의 픽셀 어레이들에 연결된 데이터 구동부의 제4 구성을 보여주는 도면이다.
도 28은 도 2 및 도 27에 도시된 NMOS 픽셀의 일 등가 회로도다.
도 29는 도 3 및 도 27에 도시된 NMOS 픽셀의 일 등가 회로도다.
도 30은 도 3 및 도 27에 도시된 NMOS 픽셀의 다른 등가 회로도다.
도 31은 도 4, 도 14, 도 18, 도 27에 도시된 센싱부의 구성을 보여주는 도면이다.

본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 명세서는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서는 청구항의 범주에 의해 정의될 뿐이다.

본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용될 수 있으나, 이 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 명세서의 기술적 사상 내에서 제2 구성요소일 수도 있다.

본 명세서에서 표시패널의 기판 상에 형성되는 픽셀 회로는 n 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 구조의 TFT로 구현되거나 또는 p 타입 MOSFET 구조의 TFT로 구현될 수도 있다. TFT는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. TFT 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 TFT에서 캐리어가 외부로 나가는 전극이다. 즉, MOSFET에서의 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 타입 TFT (NMOS)의 경우, 캐리어가 전자(electron)이기 때문에 소스에서 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 타입 TFT에서 전자가 소스로부터 드레인 쪽으로 흐르기 때문에 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. 이에 반해, p 타입 TFT(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 타입 TFT에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. MOSFET의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, MOSFET의 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 따라서, 본 명세서의 실시예에 대한 설명에서는 소스와 드레인 중 어느 하나를 제1 전극, 소스와 드레인 중 나머지 하나를 제2 전극으로 기술한다.

한편, 본 명세서에서 TFT의 반도체층은 옥사이드 소자, 아몰포스 실리콘 소자, 폴리 실리콘 소자 중 적어도 어느 하나로 구현될 수 있다.

이하, 첨부된 도면을 참조하여 본 명세서의 실시예를 상세히 설명한다. 이하의 실시예에서, 표시장치는 유기발광 물질을 포함한 유기발광 표시장치를 중심으로 설명한다.

이하의 설명에서, 본 명세서와 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.

도 1은 본 발명의 실시예에 따른 외부 보상용 유기발광 표시장치를 보여주는 도면이다. 그리고, 도 2 및 도 3은 도 1의 표시패널에 구비된 픽셀 어레이의 일 예들을 보여주는 도면이다.

도 1 내지 도 3을 참조하면, 본 발명의 일 실시예에 따른 외부 보상용 유기발광 표시장치는 표시패널(10), 드라이버 IC(D-IC)(20), 보상 IC(30), 호스트 시스템(40), 및 저장 메모리(50)를 포함할 수 있다. 본 발명의 패널 구동부는 표시패널(10)에 구비된 게이트 구동부(15)와, 드라이버 IC(D-IC)(20)에 내장된 데이터 구동부(25)를 포함한다.

표시패널(10)에는 다수의 픽셀 라인들(PNL1~PNL4)이 구비되고, 각 픽셀라인에는 다수의 픽셀들(PXL)과 복수의 신호라인들이 구비된다. 신호라인들은 픽셀들(PXL)에 디스플레이용 데이터전압(VDIS)과 센싱용 데이터전압(VSEN)을 공급하기 위한 데이터라인들(140), 픽셀들(PXL)에 기준전압(VREF)을 공급하기 위한 기준전압 라인들(150), 픽셀들(PXL)에 게이트신호를 공급하는 게이트라인들(160,170), 및 픽셀들(PXL)에 고전위 픽셀 전압을 공급하기 위한 고전위 전원 라인들(PWL)을 포함할 수 있다.

표시패널(10)의 픽셀들(PXL)은 매트릭스 형태로 배치되어 픽셀 어레이(Pixel array)를 구성한다. 도 2 및 도 3의 픽셀 어레이에 포함된 각 픽셀(PXL)는 데이터라인들(140) 중 어느 하나에, 기준전압 라인들(150) 중 어느 하나에, 고전위 전원 라인들(PWL) 중 어느 하나에 연결될 수 있다. 도 2의 픽셀 어레이에 포함된 각 픽셀(PXL)은 1개의 게이트라인(160)에 연결될 수 있고, 도 3의 픽셀 어레이에 포함된 각 픽셀(PXL)은 2개의 게이트라인들(160, 170)에 연결될 수 있다. 그리고, 도 2 및 도 3의 픽셀 어레이 포함된 각 픽셀(PXL)은 전원 생성부로부터 저전위 픽셀 전압을 더 공급받을 수 있다. 전원생성부는 저전위 전원 라인 또는 패드부를 통해서 저전위 픽셀 전압을 픽셀(PXL)에 공급할 수 있다.

표시패널(10)에는 게이트 구동부(15)가 내장될 수 있다.

게이트 구동부(15)는 도 2의 픽셀 어레이에 포함된 제1 게이트라인들(160)에 연결될 수 있다. 이 경우, 게이트 구동부는 픽셀들(PXL)의 제1 및 제2 스위치 소자들을 제어하기 위한 제1 게이트신호를 생성하여 해당되는 제1 게이트라인(160)에 공급할 수 있다.

게이트 구동부(15)는 도 3의 픽셀 어레이에 포함된 제1 게이트라인들(160)과 제2 게이트라인들(160,170)에 연결될 수 있다. 이 경우, 게이트 구동부는 픽셀들(PXL)의 제1 및 제2 스위치 소자들을 제어하기 위한 제1 게이트신호를 생성하여 해당되는 제1 게이트라인(160)에 공급함과 아울러, 픽셀들(PXL)의 제3 스위치 소자를 제어하기 위한 제2 게이트신호를 생성하여 해당되는 제2 게이트라인(170)에 공급할 수 있다.

드라이버 IC(D-IC)(20)는 타이밍 제어부(21)와 데이터 구동부(25)를 포함한다. 데이터 구동부(25)는 센싱부(22)와 구동전압 생성부(23)를 포함할 수 있으나, 이에 한정되지 않는다.

타이밍 제어부(21)는 호스트 시스템(40)으로부터 입력되는 타이밍 신호들, 예컨대 수직 동기신호(Vsync), 수평 동기신호(Hsync), 도트클럭신호(DCLK) 및 데이터 인에이블신호(DE) 등을 참조로 게이트 구동부(15)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와, 데이터 구동부(25)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)를 생성할 수 있다.

데이터 타이밍 제어신호(DDC)는 소스 스타트 펄스(Source Start Pulse), 소스 샘플링 클럭(Source Sampling Clock), 및 소스 출력 인에이블신호(Source Output Enable) 등을 포함할 수 있으나 이에 한정되지 않는다. 소스 스타트 펄스는 구동전압 생성부(23)의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭은 라이징 또는 폴링 에지에 기준하여 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 소스 출력 인에이블신호는 구동전압 생성부(23)의 출력 타이밍을 제어한다.

게이트 타이밍 제어신호(GDC)는 게이트 스타트 펄스(Gate Start Pulse), 게이트 쉬프트 클럭(Gate Shift Clock) 등을 포함할 수 있으나, 이에 한정되지 않는다. 게이트 스타트 펄스는 첫 번째 게이트 출력을 생성하는 스테이지에 인가되어 그 스테이지의 동작을 활성화한다. 게이트 쉬프트 클럭은 스테이지들에 공통으로 입력되는 것으로서 게이트 스타트 펄스를 쉬프트시키기 위한 클럭신호이다.

타이밍 제어부(21)는 패널 구동부의 동작 타이밍을 제어함으로써, 파워 온 기간, 각 프레임의 수직 액티브 기간, 각 프레의 수직 블랭크 기간, 파워 오프 기간 등에서 픽셀들(PXL)의 구동 특성을 센싱할 수 있다. 여기서, 파워 온 기간은 시스템 전원이 인가된 후부터 화면이 켜지기 전에 해당되는 기간이고, 파워 오프 기간은 화면이 꺼진 후부터 시스템 전원이 해제되기 전에 해당되는 기간이다. 수직 액티브 기간은 화면 재생을 위해 영상 데이터가 표시패널(10)에 기입되는 기간이고, 수직 블랭크 기간은 이웃한 수직 액티브 기간들 사이에 위치하며 영상 데이터의 기입이 중지되는 기간이다. 픽셀들(PXL)의 구동 특성은 픽셀들(PXL)에 포함된 구동 소자들의 문턱전압과 전자 이동도를 의미한다.

타이밍 제어부(21)는 표시패널(10)의 픽셀 라인들(PNL1~PNL4)에 대한 센싱 구동 타이밍과 디스플레이 구동 타이밍을 정해진 시퀀스에 따라 제어함으로써, 디스플레이 구동과 센싱 구동을 구현할 수 있다. 본 발명에서 설명되는 “픽셀 라인”은 물리적인 신호라인이 아니라, 게이트라인의 연장 방향을 따라 서로 이웃한 픽셀들(PXL)의 집합체를 의미한다.

타이밍 제어부(21)는 디스플레이 구동을 위한 타이밍 제어신호들(GDC,DDC)과 센싱 구동을 위한 타이밍 제어신호들(GDC,DDC)을 서로 다르게 생성할 수 있다. 센싱 구동은 센싱 대상 픽셀 라인에 포함된 픽셀들(PXL)에 센싱용 데이터전압(VSEN)을 기입하여 해당 픽셀들(PXL)의 구동 특성을 센싱하고, 센싱 결과 데이터(SDATA)를 기초로 해당 픽셀들(PXL)의 구동 특성 변화를 보상하기 위한 보상값을 업데이트하는 것을 의미한다. 그리고, 디스플레이 구동은 업데이트된 보상값을 기반으로 하여, 해당 픽셀들(PXL)에 입력될 디지털 영상 데이터를 보정하고, 보정된 영상 데이터(CDATA)에 대응되는 디스플레이용 데이터전압(VDIS)을 해당 픽셀들(PXL)에 인가하여 입력 영상을 표시하는 것을 의미한다.

센싱 구동시에는 센싱 대상 픽셀 라인에 포함된 픽셀들(PXL)의 발광이 중지된다. 이는 센싱의 정확도를 높이기 위함이다. 센싱 구동이 파워 온 기간이나 파워 오프 기간에서 수행되는 경우에는 화면이 꺼진 상태에서 픽셀 라인들이 센싱되기 때문에, 센싱되는 픽셀 라인들이 눈에 띄지 않는다. 하지만, 센싱 구동이 수직 액티브 기간이나 수직 블랭크 기간에서 수행되는 경우에는 화면이 켜진 상태에서 픽셀 라인들이 센싱되기 때문에, 센싱되는 픽셀 라인들이 눈에 띌 수 있다. 이 경우, 센싱되는 픽셀 라인의 발광 시간은 비 센싱되는 픽셀 라인의 발광 시간에 비해 짧을 수밖에 없다. 발광 시간 차이로 인한 라인 딤의 시인성을 경감하기 위해, 센싱되는 픽셀 라인의 위치는 매 프레임마다 바뀌되, 스캔 순서와 무관하게(즉, 랜덤하게) 바뀐다. 각 프레임 내에서 센싱되는 픽셀 라인의 개수는 단수 개 또는 복수 개일 수 있다.

구동전압 생성부(23)는 디지털 신호를 아날로그 신호로 변환하는 디지털-아날로그 변환기(Digital to Analog converter, 이하 DAC라 함)로 구현된다. 구동전압 생성부(23)는 센싱 구동에 필요한 센싱용 데이터전압(VSEN)과 디스플레이 구동에 필요한 디스플레이용 데이터전압(VDIS)을 생성하여 데이터라인들(140)에 공급한다. 구동전압 생성부(23)는 센싱 구동과 디스플레이 구동에 더 필요한 기준 전압(VREF)을 생성하여 기준전압 라인들(150)에 공급한다.

디스플레이용 데이터전압(VDIS)은 보상 IC(30)에서 보정된 디지털 영상 데이터(CDATA)에 대한 디지털-아날로그 변환 결과로서, 계조값 및 보상값에 따라 픽셀 단위로 그 크기가 달라질 수 있다. 센싱용 데이터전압(VSEN)은 컬러 별로 구동소자의 구동 특성이 다름을 고려하여 R(적색),G(녹색),B(청색),W(백색) 픽셀들 단위로 다르게 설정될 수 있다.

센싱부(22)는 센싱 구동을 위해, 픽셀들(PXL)의 구동 특성, 예컨대, 구동 소자의 문턱전압과 전자 이동도를 센싱 라인들을 통해 센싱할 수 있다. 센싱 라인들은 픽셀 구조에 따라 데이터라인들(140)로 구현될 수도 있고, 기준전압 라인들(150)로 구현될 수도 있다. 센싱부(22)는 각 픽셀(PXL)의 구동 소자에 흐르는 픽셀 전류를 직접 센싱하는 전류 센싱형으로 구현될 수 있으나, 이에 한정되지 않는다. 센싱부(22)는 각 픽셀(PXL)의 특정 노드 전압을 센싱하는 전압 센싱형으로 구현될 수도 있다. 설명의 편의상, 본 발명의 실시예에서는 전류 센싱형으로 구현된 센싱부(22)를 제시한다.

센싱부(22)는 복수의 아날로그 센싱값들을 복수개의 ADC(Aanlog-Digital Conveter)들을 이용하여 동시에 병렬 처리할 수도 있고, 복수의 아날로그 센싱값들을 1개의 ADC를 이용하여 순차적으로 직렬 처리할 수도 있다. ADC의 샘플링 속도와 센싱의 정확도는 트레이드 오프(Trade-off) 관계에 있다. 병렬 처리 방식의 ADC는 직렬 처리 방식의 ADC에 비해 샘플링 속도를 늦출 수 있어 센싱의 정확도를 높이는 데 유리하다. ADC는 플래시 타입의 ADC, 트래킹(tracking) 기법을 이용한 ADC, 연속 근사 레지스터 타입(Successive Approximation Register type)의 ADC 등으로 구현될 수 있다. ADC는 센싱 구동시 아날로그 센싱값들을 디지털 센싱 데이터(SDATA)로 변환한 후, 저장 메모리(50)에 공급한다.

저장 메모리(50)는 센싱 구동시 센싱부(22)로부터 입력되는 디지털 센싱 데이터(SDATA)를 저장한다. 저장 메모리(50)는 플래시 메모리로 구현될 수 있으나, 이에 한정되지 않는다.

보상 IC(30)는 보상부(31)와 보상 메모리(32)를 포함할 수 있다. 보상 메모리(32)는 저장 메모리(50)로부터 읽어들인 디지털 센싱 데이터(SDATA)를 보상부(31)에 전달한다. 보상 메모리(32)는 RAM(Random Access Memory), 예컨대 DDR SDRAM(Double Date Rate Synchronous Dynamic RAM)일 수 있으나, 이에 한정되지 않는다. 보상부(31)는 저장 메모리(50)로부터 읽어들인 디지털 센싱 데이터(SDATA)를 기반으로 각 픽셀 별로 오프셋(Offset)과 게인(Gain)을 연산하고, 연산된 오프셋과 게인에 따라 입력 영상 데이터를 보정하고, 보정된 디지털 영상 데이터(CDATA)를 드라이버 IC(20)에 공급한다.

이하에서 설명되는 본 발명의 실시예는 각 픽셀 구조에서 제1 및 제2 스위치 소자들의 게이트전극들을 하나의 게이트라인에 연결하여 픽셀 어레이 공정을 단순화하고 제품 수율을 높일 수 있는 방안을 설명한다.

또한, 본 발명의 실시예는 각 픽셀 내에 제3 스위치 소자를 더 포함하고, 제3 스위치의 턴 온 및 턴 오프 타이밍을 제어하여 PWM(Pulse Width Modulation) 구동을 구현함으로써 동영상 품질을 향상시키는 방안을 설명한다.

또한, 본 발명의 실시예는 PMOS 기반과 NMOS 기반에 따라 달라지는 픽셀 구조를 설명한다.

또한, 본 발명의 실시예는 기준전압 라인(150)을 센싱 라인으로 활용하는 픽셀 구조와 데이터 구동부(25)의 연결 구성과, 데이터라인(140)을 센싱 라인으로 활용하는 픽셀 구조와 데이터 구동부(25)의 연결 구성을 설명한다.

또한, 본 발명의 실시예는 공정 편차에 의해 발생하는 표시패널들 간 휘도 편차를 기준 전압 및/또는 픽셀 전원 전압의 조정을 통해 보상하여 데이터 구동부(25)의 출력 전압 구간에 대한 활용성을 높일 수 있는 방안을 설명한다.

도 4는 도 2 및 도 3의 픽셀 어레이들에 연결된 데이터 구동부(25)의 제1 구성을 보여주는 도면이다. 도 4의 데이터 구동부(25)는 PMOS 기반으로 이루어진 픽셀들(PXL)의 구동 특성을 기준전압 라인들(150)을 통해 센싱하기 위한 것이다.

도 4를 참조하면, 데이터 구동부(25)는 기준전압 라인(150)을 통해 PMOS 기반으로 이루어진 일 픽셀(PXL)의 제2 노드에 접속되고, 데이터라인(140)을 통해 PMOS 기반으로 이루어진 일 픽셀(PXL)의 제1 노드에 접속될 수 있다. 일 픽셀(PXL)의 제2 노드에는 픽셀 전류(IPIX)가 흐르기 때문에, 제2 스위치 소자를 통해 제2 노드에 접속된 기준전압 라인(150)이 센싱 라인으로 활용될 수 있다.

기준전압 라인(150)은 연결 스위치(SW1,SW2)를 통해 구동전압 생성부(23)와 센싱부(22)에 선택적으로 연결된다. 구동전압 생성부(23)는 센싱용 데이터전압(VSEN)과 디스플레이용 데이터전압(VDIS)을 생성하는 제1 구동전압 생성부(DAC1)와 기준전압(VREF)을 생성하는 제2 구동전압 생성부(DAC2)를 포함한다. 기준전압 라인(150)과 제2 구동전압 생성부(DAC2) 사이에는 제1 연결 스위치(SW1)가 접속되고, 기준전압 라인(150)과 센싱부(22) 사이에는 제2 연결 스위치(SW2)가 접속된다. 제1 연결 스위치(SW1)와 제2 연결 스위치(SW2)는 선택적으로 턴 온 된다. 기준 전압(VREF)이 픽셀(PXL)에 기입되는 타이밍에 동기하여 제1 연결 스위치(SW1)만이 턴 온 되고, 구동 소자에 흐르는 픽셀 전류(IPIX)를 센싱하는 타이밍에 동기하여 제2 연결 스위치(SW2)만이 턴 온 된다. 따라서, 기준전압 라인(150)은 제1 및 제2 연결 스위치들(SW1,SW2)를 통해 제2 구동전압 생성부(DAC2)와 센싱부(22)에 선택적으로 연결된다.

도 5는 도 2 및 도 4에 도시된 PMOS 픽셀의 일 등가 회로도다. 도 6은 도 5의 픽셀에 대한 디스플레이 구동 타이밍도이다. 그리고, 도 7은 도 5의 픽셀에 대한 센싱 구동 타이밍도이다.

도 5를 참조하면, 기준전압 라인(150)을 센싱 라인으로 활용하는 일 PMOS 픽셀(PXL)은 OLED, 구동 TFT(DT), 스위치 TFT들(ST1,ST2), 및 스토리지 커패시터(Cst)를 포함한다. 구동 TFT(DT)와 스위치 TFT들(ST1,ST2)은 PMOS로 구현된다.

OLED는 구동 TFT(DT)로부터 인입되는 픽셀 전류에 대응되는 세기로 발광하는 발광 소자이다. OLED의 애노드 전극은 제2 노드에 접속되고, 캐소드 전극은 저전위 픽셀 전압(EVSS)의 입력단에 접속된다.

구동 TFT(DT)는 게이트-소스 간 전압에 대응하여 픽셀 전류를 생성하는 구동 소자이다. 구동 TFT(DT)의 게이트전극은 제1 노드(N1)에 접속되고, 제1 전극은 고전위 전원 라인(PWL) 상의 제3 노드(N3)를 통해 고전위 픽셀 전압(EVDD)의 입력단에 접속되며, 제2 전극은 제2 노드(N2)에 접속된다.

스위치 TFT들(ST1,ST2)은 구동 TFT(DT)의 게이트-소스 간 전압을 설정하고, 구동 TFT(DT)와 기준전압 라인(150)을 연결하는 스위치 소자들이다.

제1 스위치 TFT(ST1)는 데이터라인(140)과 제1 노드(N1) 사이에 접속되어 제1 게이트라인(160)으로부터의 제1 게이트신호(SCAN)에 따라 턴 온 된다. 제1 스위치 TFT(ST1)는 디스플레이 프로그래밍시 및 센싱 프로그래밍시에 턴 온 된다. 제1 스위치 TFT(ST1)가 턴 온 될 때, 센싱용 데이터전압(VSEN) 또는 디스플레이용 데이터전압(VDIS)이 제1 노드(N1)에 인가된다. 제1 스위치 TFT(ST1)의 게이트전극은 제1 게이트라인(160)에 접속되고, 제1 전극은 데이터 라인(140)에 접속되며, 제2 전극은 제1 노드(N1)에 접속된다.

제2 스위치 TFT(ST2)는 기준전압 라인(150)과 제2 노드(N2) 사이에 접속되어 제1 게이트라인(160)으로부터의 제1 게이트신호(SCAN)에 따라 턴 온 된다. 제2 스위치 TFT(ST2)는 디스플레이 프로그래밍시 및 센싱 프로그래밍시에 턴 온 되어, 기준 전압(VREF)을 제2 노드(N2)에 인가한다. 또한, 제2 스위치 TFT(ST2)는 센싱시에도 턴 온 되어 구동 TFT(DT)에서 생성된 픽셀 전류를 기준전압 라인(150)에 인가한다. 제2 스위치 TFT(ST2)의 게이트전극은 제1 게이트라인(160)에 접속되고, 제1 전극은 기준전압 라인(150)에 접속되며, 제2 전극은 제2 노드(N2)에 접속된다.

스토리지 커패시터(Cst)는 제1 노드(N1)와 제3 노드(N3) 사이에 접속되어 구동 TFT(DT)의 게이트-소스 간 전압을 발광 또는 센싱 기간 동안 유지한다.

도 5의 PMOS 픽셀(PXL)은 도 6의 제1 게이트신호(SCAN)에 따라 디스플레이 구동된다. 디스플레이 구동은 디스플레이 프로그래밍 기간(TP1)과, 발광 기간(TE)으로 이루어질 수 있다.

디스플레이 프로그래밍 기간(TP1)에서, 제1 및 제2 스위치 TFT들(ST1,ST2)은 게이트 온 전압(VON)의 제1 게이트신호(SCAN)에 따라 동시에 턴 온 된다. 그리고, 데이터 구동부(25)의 제1 연결 스위치(SW1)가 턴 온 된다. 제1 스위치 TFT(ST1)의 턴 온에 의해, 구동 TFT(DT)의 게이트-소스 간 전압이 픽셀 전류에 대응되는 “EVDD-VDIS”로 설정된다. 제2 스위치 TFT(ST2)와 제1 연결 스위치(SW1)의 턴 온에 의해, 제2 노드(N2)가 기준 전압(VREF)로 초기화되어, 디스플레이 프로그래밍 기간(TP1) 동안 OLED의 불필요한 발광을 방지한다.

발광 기간(TE)에서, 제1 및 제2 스위치 TFT들(ST1,ST2)은 게이트 오프 전압(VOFF)의 제1 게이트신호(SCAN)에 따라 동시에 턴 오프 되고, 구동 TFT(DT)의 게이트-소스 간 전압은 스토리지 커패시터(Cst)에 의해 유지된다. 따라서, 구동 TFT(DT)에는 픽셀 전류가 흐르고, 이 픽셀 전류는 제2 노드(N2)를 통해 OLED에 인가된다. OLED는 픽셀 전류에 의해 발광한다.

도 5의 PMOS 픽셀(PXL)은 도 7의 제1 게이트신호(SCAN)에 따라 센싱 구동된다. 센싱 구동은 센싱 프로그래밍 기간(TP2)과, 센싱 기간(TS)으로 이루어질 수 있다.

센싱 프로그래밍 기간(TP2)에서, 제1 및 제2 스위치 TFT들(ST1,ST2)은 게이트 온 전압(VON)의 제1 게이트신호(SCAN)에 따라 동시에 턴 온 된다. 그리고, 데이터 구동부(25)의 제1 연결 스위치(SW1)가 턴 온 된다. 제1 스위치 TFT(ST1)의 턴 온에 의해, 구동 TFT(DT)의 게이트-소스 간 전압이 픽셀 전류에 대응되는 “EVDD-VSEN”로 설정된다. 제2 스위치 TFT(ST2)와 제1 연결 스위치(SW1)의 턴 온에 의해, 제2 노드(N2)가 기준 전압(VREF)로 초기화되어, 센싱 프로그래밍 기간(TP2) 동안 OLED의 불필요한 발광을 방지한다.

센싱 기간(TS)에서, 제1 및 제2 스위치 TFT들(ST1,ST2)은 게이트 온 전압(VON)의 제1 게이트신호(SCAN)에 따라 턴 온 상태를 유지하고, 구동 TFT(DT)의 게이트-소스 간 전압은 스토리지 커패시터(Cst)에 의해 유지된다. 이때, 데이터 구동부(25)의 제1 연결 스위치(SW1)가 턴 오프 되고, 제2 연결 스위치(SW2)가 턴 온 된다. 따라서, 구동 TFT(DT)에는 픽셀 전류가 흐르고, 이 픽셀 전류는 제2 노드(N2)와 기준전압 라인(150)을 통해 센싱부(22)에 인가된다. 센싱부(22)는 제2 노드(N2)와 기준전압 라인(150)을 통해 유입되는 픽셀 전류를 센싱한다.

도 8은 도 3 및 도 4에 도시된 PMOS 픽셀의 일 등가 회로도다. 도 9는 도 8의 픽셀에 대한 디스플레이 구동 타이밍도이다. 그리고, 도 10은 도 8의 픽셀에 대한 센싱 구동 타이밍도이다.

도 8을 참조하면, 기준전압 라인(150)을 센싱 라인으로 활용하는 다른 PMOS 픽셀(PXL)은 OLED, 구동 TFT(DT), 스위치 TFT들(ST1~ST3), 및 스토리지 커패시터(Cst)를 포함한다. 구동 TFT(DT)와 스위치 TFT들(ST1~ST3)은 PMOS로 구현된다.

도 8의 PMOS 픽셀(PXL)은 도 5의 PMOS 픽셀(PXL)에 비해 제3 스위치 TFT(ST3)를 더 구비하는 점에서 차이가 있다. 제3 스위치 TFT(ST3)를 제외한 나머지 구성은 도 5에서 설명한 것과 동일하다.

제3 스위치 TFT(ST3)는 고전위 픽셀 전압(EVDD)의 입력단과 제3 노드(N3) 사이에 연결되어 제2 게이트라인(170)으로부터의 제2 게이트신호(EM)에 따라 턴 온 된다. 제3 스위치 TFT(ST3)는 PMOS 픽셀(PXL)의 PWM 구동을 위한 것이다. 제3 스위치 TFT(ST3)의 게이트전극은 제2 게이트라인(170)에 접속되고, 제1 전극은 고전위 픽셀 전압(EVDD)의 입력단에 접속되며, 제2 전극은 제3 노드(N3)에 접속된다.

도 8의 PMOS 픽셀(PXL)은 도 9의 제1 게이트신호(SCAN)와 제2 게이트신호(EM)에 따라 디스플레이 구동된다. 디스플레이 구동은 디스플레이 프로그래밍 기간(TP1)과, 발광 기간(TE)으로 이루어질 수 있다.

디스플레이 프로그래밍 기간(TP1)에서, 제1 및 제2 스위치 TFT들(ST1,ST2)은 게이트 온 전압(VON)의 제1 게이트신호(SCAN)에 따라 동시에 턴 온 되고, 제3 스위치 TFT(ST3)는 게이트 온 전압(VON)의 제2 게이트신호(EM)에 따라 턴 온 된다. 그리고, 데이터 구동부(25)의 제1 연결 스위치(SW1)가 턴 온 된다. 제1 및 제3 스위치 TFT들(ST1,ST3)의 턴 온에 의해, 구동 TFT(DT)의 게이트-소스 간 전압이 픽셀 전류에 대응되는 “EVDD-VDIS”로 설정된다. 제2 스위치 TFT(ST2)와 제1 연결 스위치(SW1)의 턴 온에 의해, 제2 노드(N2)가 기준 전압(VREF)로 초기화되어, 디스플레이 프로그래밍 기간(TP1) 동안 OLED의 불필요한 발광을 방지한다.

발광 기간(TE)에서, 제1 및 제2 스위치 TFT들(ST1,ST2)은 게이트 오프 전압(VOFF)의 제1 게이트신호(SCAN)에 따라 동시에 턴 오프 되고, 제3 스위치 TFT(ST3)는 턴 온 상태를 유지하며, 구동 TFT(DT)의 게이트-소스 간 전압은 스토리지 커패시터(Cst)에 의해 유지된다. 따라서, 구동 TFT(DT)에는 픽셀 전류가 흐르고, 이 픽셀 전류는 제2 노드(N2)를 통해 OLED에 인가된다. OLED는 픽셀 전류에 의해 발광한다.

1 프레임 내에서 발광 기간(TE)의 길이는 제3 스위치 TFT(ST3)의 턴 오프 시점에 의해 결정된다. 제3 스위치 TFT(ST3)가 턴 오프 되면, 구동 TFT(DT)에 고전위 픽셀 전압(EVDD)이 인가되지 못하기 때문에 픽셀 전류는 흐르지 못하고, OLED 발광은 멈춘다. 동영상 재생시 화면 끌림이 방지될 수 있도록 PWM 구동이 이뤄질 수 있다. PWM 구동은 제3 스위치 TFT(ST3)의 턴 오프 시점을 앞당겨 발광 기간(TE)의 길이를 줄이는 것이다.

도 8의 PMOS 픽셀(PXL)은 도 10의 제1 게이트신호(SCAN)와 제2 게이트신호(EM)에 따라 센싱 구동된다. 센싱 구동은 센싱 프로그래밍 기간(TP2)과, 센싱 기간(TS)으로 이루어질 수 있다.

센싱 프로그래밍 기간(TP2)에서, 제1 및 제2 스위치 TFT들(ST1,ST2)은 게이트 온 전압(VON)의 제1 게이트신호(SCAN)에 따라 동시에 턴 온 되고, 제3 스위치 TFT(ST3)는 게이트 온 전압(VON)의 제2 게이트신호(EM)에 따라 턴 온 된다. 그리고, 데이터 구동부(25)의 제1 연결 스위치(SW1)가 턴 온 된다. 제1 및 제3 스위치 TFT들(ST1,ST3)의 턴 온에 의해, 구동 TFT(DT)의 게이트-소스 간 전압이 픽셀 전류에 대응되는 “EVDD-VSEN”로 설정된다. 제2 스위치 TFT(ST2)와 제1 연결 스위치(SW1)의 턴 온에 의해, 제2 노드(N2)가 기준 전압(VREF)로 초기화되어, 센싱 프로그래밍 기간(TP2) 동안 OLED의 불필요한 발광을 방지한다.

센싱 기간(TS)에서, 제1 및 제2 스위치 TFT들(ST1,ST2)은 게이트 온 전압(VON)의 제1 게이트신호(SCAN)에 따라 턴 온 상태를 유지하고, 제3 스위치 TFT(ST3)는 게이트 온 전압(VON)의 제2 게이트신호(EM)에 따라 턴 온 상태를 유지하며, 구동 TFT(DT)의 게이트-소스 간 전압은 스토리지 커패시터(Cst)에 의해 유지된다. 이때, 데이터 구동부(25)의 제1 연결 스위치(SW1)가 턴 오프 되고, 제2 연결 스위치(SW2)가 턴 온 된다. 따라서, 구동 TFT(DT)에는 픽셀 전류가 흐르고, 이 픽셀 전류는 제2 노드(N2)와 기준전압 라인(150)을 통해 센싱부(22)에 인가된다. 센싱부(22)는 제2 노드(N2)와 기준전압 라인(150)을 통해 유입되는 픽셀 전류를 센싱한다.

도 11은 도 3 및 도 4에 도시된 PMOS 픽셀의 다른 등가 회로도다. 도 12는 도 11의 픽셀에 대한 디스플레이 구동 타이밍도이다. 그리고, 도 13은 도 11의 픽셀에 대한 센싱 구동 타이밍도이다.

도 11의 PMOS 픽셀(PXL)은 도 5의 PMOS 픽셀(PXL)에 비해 제3 스위치 TFT(ST3)를 더 구비하는 점에서 차이가 있다. 제3 스위치 TFT(ST3)를 제외한 나머지 구성은 도 5에서 설명한 것과 동일하다.

제3 스위치 TFT(ST3)는 제2 노드(N2)와 OLED 사이에 연결되어 제2 게이트라인(170)으로부터의 제2 게이트신호(EM)에 따라 턴 온 된다. 제3 스위치 TFT(ST3)는 PMOS 픽셀(PXL)의 PWM 구동을 위한 것이다. 제3 스위치 TFT(ST3)의 게이트전극은 제2 게이트라인(170)에 접속되고, 제1 전극은 제2 노드(N2)에 접속되며, 제2 전극은 OLED의 애노드전극에 접속된다.

도 11의 PMOS 픽셀(PXL)은 도 12의 제1 게이트신호(SCAN)와 제2 게이트신호(EM)에 따라 디스플레이 구동된다. 디스플레이 구동은 디스플레이 프로그래밍 기간(TP1)과, 발광 기간(TE)으로 이루어질 수 있다.

디스플레이 프로그래밍 기간(TP1)에서, 제1 및 제2 스위치 TFT들(ST1,ST2)은 게이트 온 전압(VON)의 제1 게이트신호(SCAN)에 따라 동시에 턴 온 되고, 제3 스위치 TFT(ST3)는 게이트 오프 전압(VOFF)의 제2 게이트신호(EM)에 따라 턴 오프 된다. 그리고, 데이터 구동부(25)의 제1 연결 스위치(SW1)가 턴 온 된다. 제1 스위치 TFT(ST1)의 턴 온에 의해, 구동 TFT(DT)의 게이트-소스 간 전압이 픽셀 전류에 대응되는 “EVDD-VDIS”로 설정된다. 제2 스위치 TFT(ST2)와 제1 연결 스위치(SW1)의 턴 온에 의해, 제2 노드(N2)가 기준 전압(VREF)로 초기화되어, 디스플레이 프로그래밍 기간(TP1) 동안 OLED의 불필요한 발광을 방지한다. 그리고, 제3 스위치 TFT(ST3)의 턴 오프에 의해, 디스플레이 프로그래밍 기간(TP1) 동안 OLED의 불필요한 발광이 더욱 방지될 수 있다.

발광 기간(TE)에서, 제1 및 제2 스위치 TFT들(ST1,ST2)은 게이트 오프 전압(VOFF)의 제1 게이트신호(SCAN)에 따라 동시에 턴 오프 되고, 제3 스위치 TFT(ST3)는 게이트 온 전압(VON)의 제2 게이트신호(EM)에 따라 턴 온 되며, 구동 TFT(DT)의 게이트-소스 간 전압은 스토리지 커패시터(Cst)에 의해 유지된다. 따라서, 구동 TFT(DT)에는 픽셀 전류가 흐르고, 이 픽셀 전류는 제2 노드(N2)를 통해 OLED에 인가된다. OLED는 픽셀 전류에 의해 발광한다.

1 프레임 내에서 발광 기간(TE)의 길이는 제3 스위치 TFT(ST3)의 턴 오프 시점에 의해 결정된다. 제3 스위치 TFT(ST3)가 턴 오프 되면, 구동 TFT(DT)와 OLED 간의 전기적 연결이 차단되기 때문에 픽셀 전류는 OLED에 인가되지 못하고, OLED 발광은 멈춘다. 동영상 재생시 화면 끌림이 방지될 수 있도록 PWM 구동이 이뤄질 수 있다. PWM 구동은 제3 스위치 TFT(ST3)의 턴 오프 시점을 앞당겨 발광 기간(TE)의 길이를 줄이는 것이다.

도 11의 PMOS 픽셀(PXL)은 도 13의 제1 게이트신호(SCAN)와 제2 게이트신호(EM)에 따라 센싱 구동된다. 센싱 구동은 센싱 프로그래밍 기간(TP2)과, 센싱 기간(TS)으로 이루어질 수 있다.

센싱 프로그래밍 기간(TP2)에서, 제1 및 제2 스위치 TFT들(ST1,ST2)은 게이트 온 전압(VON)의 제1 게이트신호(SCAN)에 따라 동시에 턴 온 되고, 제3 스위치 TFT(ST3)는 게이트 오프 전압(VOFF)의 제2 게이트신호(EM)에 따라 턴 오프 된다. 그리고, 데이터 구동부(25)의 제1 연결 스위치(SW1)가 턴 온 된다. 제1 스위치 TFT(ST1)의 턴 온에 의해, 구동 TFT(DT)의 게이트-소스 간 전압이 픽셀 전류에 대응되는 “EVDD-VSEN”로 설정된다. 제2 스위치 TFT(ST2)와 제1 연결 스위치(SW1)의 턴 온에 의해, 제2 노드(N2)가 기준 전압(VREF)로 초기화되어, 센싱 프로그래밍 기간(TP2) 동안 OLED의 불필요한 발광을 방지한다. 그리고, 제3 스위치 TFT(ST3)의 턴 오프에 의해, 센싱 프로그래밍 기간(TP2) 동안 OLED의 불필요한 발광이 더욱 방지될 수 있다.

센싱 기간(TS)에서, 제1 및 제2 스위치 TFT들(ST1,ST2)은 게이트 온 전압(VON)의 제1 게이트신호(SCAN)에 따라 턴 온 상태를 유지하고, 제3 스위치 TFT(ST3)는 게이트 오프 전압(VOFF)의 제2 게이트신호(EM)에 따라 턴 오프 상태를 유지하며, 구동 TFT(DT)의 게이트-소스 간 전압은 스토리지 커패시터(Cst)에 의해 유지된다. 이때, 데이터 구동부(25)의 제1 연결 스위치(SW1)가 턴 오프 되고, 제2 연결 스위치(SW2)가 턴 온 된다. 따라서, 구동 TFT(DT)에는 픽셀 전류가 흐르고, 이 픽셀 전류는 제2 노드(N2)와 기준전압 라인(150)을 통해 센싱부(22)에 인가된다. 센싱부(22)는 제2 노드(N2)와 기준전압 라인(150)을 통해 유입되는 픽셀 전류를 센싱한다.

센싱 기간(TS)에서, 제3 스위치 TFT(ST3)를 턴 오프 시키면, 픽셀 전류가 모두 기준전압 라인(150)으로 인가될 수 있기 때문에 센싱의 정확도가 향상되는 장점이 있다.

전술한 도 5, 도 8, 및 도 11의 PMOS 픽셀(PXL) 각각에서, 고전위 픽셀 전압(EVDD)과 저전위 픽셀 전압(EVSS)은 구동 TFT(DT)의 초기 문턱전압 대표값에 따라 표시패널 단위로 조정될 수 있다. 디스플레이 구동시, 구동 TFT(DT)의 게이트-소스 간 전압은 “EVDD-VDIS”로 결정되는 데, 고전위 픽셀 전압(EVDD)과 저전위 픽셀 전압(EVSS)(이하, 픽셀 전원 전압(EVDD,EVSS)이라 함)을 표시패널의 초기 문턱전압 산포에 상관없이 일정하게 설정하면, 공정 편차에 의해 발생하는 표시패널들 간 휘도 편차를 효과적으로 보상하기 어렵다. 이러한 휘도 편차를 보상하기 위해서는 데이터 구동부의 출력 전압 구간 내에 할당된 보상 전압 구간을 차등적으로 설정해야 하는 데, 이 경우 초기 문턱전압이 큰 표시패널에서는 보상 전압 범위가 넓어져 데이터 구동부의 출력 전압 구간에 대한 활용성이 저하될 수 있다. 다시 말해, 보상 전압 범위가 넓을수록 데이터 구동부의 출력 전압 구간 내에서 디스플레이용 데이터전압(VDIS)으로 활용할 수 있는 전압 범위가 좁아져 계조 표현에 한계가 있다.

따라서, 본 발명은 공정 편차에 의해 발생하는 표시패널들 간 휘도 편차를 보상하기 위해, 데이터 구동부의 출력 전압 구간 내에 할당된 보상 전압 구간을 차등적으로 설정하지 않고, 픽셀 전원 전압(EVDD,EVSS)을 초기 문턱전압 대표값에 따라 표시패널 단위로 조정하는 방법을 채택한다. 여기서, 초기 문턱전압 대표값은 각 표시패널에서 문턱전압의 초기 산포를 나타내는 대표값이다. 이 대표값은 픽셀들의 초기 문턱전압들에 대한 평균값, 최빈값, 또는 최대값 등으로 선택될 수 있으나, 이에 한정되지 않는다.

본 발명에 따르면, 구동 TFT(DT)의 초기 문턱전압 대표값이 클수록 픽셀 전원 전압(EVDD,EVSS)을 디폴트 값보다 낮게 조정하고, 이와 반대로 구동 TFT(DT)의 초기 문턱전압 대표값이 작을수록 픽셀 전원 전압(EVDD,EVSS)을 디폴트 값보다 높게 조정한다. 이와 같이, 본 발명은 공정 편차에 의해 발생하는 표시패널들 간 휘도 편차를 픽셀 전원 전압(EVDD,EVSS)의 조정을 통해 보상하여 데이터 구동부의 출력 전압 구간에 대한 활용성을 높일 수 있다.

도 14는 도 3의 픽셀 어레이에 연결된 데이터 구동부의 제2 구성을 보여주는 도면이다. 도 14의 데이터 구동부(25)는 PMOS 기반으로 이루어진 픽셀들(PXL)의 구동 특성을 데이터라인들(140)을 통해 센싱하기 위한 것이다.

도 14를 참조하면, 데이터 구동부(25)는 데이터라인(140)을 통해 PMOS 기반으로 이루어진 일 픽셀(PXL)의 제2 노드에 접속되고, 기준 전압라인(150)을 통해 PMOS 기반으로 이루어진 일 픽셀(PXL)의 제1 노드에 접속될 수 있다. 일 픽셀(PXL)의 제2 노드에는 픽셀 전류(IPIX)가 흐르기 때문에, 제2 스위치 소자를 통해 제2 노드에 접속된 데이터라인(140)이 센싱 라인으로 활용될 수 있다.

데이터라인(140)은 연결 스위치(SW1,SW2)를 통해 구동전압 생성부(23)와 센싱부(22)에 선택적으로 연결된다. 구동전압 생성부(23)는 센싱용 데이터전압(VSEN)과 디스플레이용 데이터전압(VDIS)을 생성하는 제1 구동전압 생성부(DAC1)와 기준전압(VREF)을 생성하는 제2 구동전압 생성부(DAC2)를 포함한다. 데이터라인(140)과 제2 구동전압 생성부(DAC2) 사이에는 제1 연결 스위치(SW1)가 접속되고, 데이터라인(140)과 센싱부(22) 사이에는 제2 연결 스위치(SW2)가 접속된다. 제1 연결 스위치(SW1)와 제2 연결 스위치(SW2)는 선택적으로 턴 온 된다. 데이터전압(VDIS,VSEN)이 픽셀(PXL)에 기입되는 타이밍에 동기하여 제1 연결 스위치(SW1)만이 턴 온 되고, 구동 소자에 흐르는 픽셀 전류(IPIX)를 센싱하는 타이밍에 동기하여 제2 연결 스위치(SW2)만이 턴 온 된다. 따라서, 데이터라인(140)은 제1 및 제2 연결 스위치들(SW1,SW2)를 통해 제2 구동전압 생성부(DAC2)와 센싱부(22)에 선택적으로 연결된다.

도 15는 도 3 및 도 14에 도시된 PMOS 픽셀의 일 등가 회로도다. 도 16은 도 15의 픽셀에 대한 디스플레이 구동 타이밍도이다. 그리고, 도 17은 도 15의 픽셀에 대한 센싱 구동 타이밍도이다.

도 15를 참조하면, 데이터라인(140)을 센싱 라인으로 활용하는 일 PMOS 픽셀(PXL)은 OLED, 구동 TFT(DT), 스위치 TFT들(ST1~ST3), 및 스토리지 커패시터(Cst)를 포함한다. 구동 TFT(DT)와 스위치 TFT들(ST1~ST3)은 PMOS로 구현된다.

스위치 TFT들(ST1~ST3)은 구동 TFT(DT)의 게이트-소스 간 전압을 설정하고, 구동 TFT(DT)와 데이터라인(140)을 연결하는 스위치 소자들이다.

제1 스위치 TFT(ST1)는 기준전압 라인(150)과 제1 노드(N1) 사이에 접속되어 제1 게이트라인(160)으로부터의 제1 게이트신호(SCAN)에 따라 턴 온 된다. 제1 스위치 TFT(ST1)는 디스플레이 프로그래밍시 및 센싱 프로그래밍시에 턴 온 된다. 제1 스위치 TFT(ST1)가 턴 온 될 때, 기준 전압(VREF)이 제1 노드(N1)에 인가된다. 제1 스위치 TFT(ST1)의 게이트전극은 제1 게이트라인(160)에 접속되고, 제1 전극은 기준전압 라인(150)에 접속되며, 제2 전극은 제1 노드(N1)에 접속된다.

제2 스위치 TFT(ST2)는 데이터라인(140)과 제2 노드(N2) 사이에 접속되어 제1 게이트라인(160)으로부터의 제1 게이트신호(SCAN)에 따라 턴 온 된다. 제2 스위치 TFT(ST2)는 디스플레이 프로그래밍시 및 센싱 프로그래밍시에 턴 온 되어, 센싱용 데이터전압(VSEN) 또는 디스플레이용 데이터전압(VDIS)을 제2 노드(N2)에 인가한다. 또한, 제2 스위치 TFT(ST2)는 센싱시에도 턴 온 되어 구동 TFT(DT)에서 생성된 픽셀 전류를 데이터라인(140)에 인가한다. 제2 스위치 TFT(ST2)의 게이트전극은 제1 게이트라인(160)에 접속되고, 제1 전극은 데이터라인(140)에 접속되며, 제2 전극은 제2 노드(N2)에 접속된다.

도 15의 PMOS 픽셀(PXL)은 도 16의 제1 게이트신호(SCAN)와 제2 게이트신호(EM)에 따라 디스플레이 구동된다. 디스플레이 구동은 디스플레이 프로그래밍 기간(TP1)과, 발광 기간(TE)으로 이루어질 수 있다.

디스플레이 프로그래밍 기간(TP1)에서, 제1 및 제2 스위치 TFT들(ST1,ST2)은 게이트 온 전압(VON)의 제1 게이트신호(SCAN)에 따라 동시에 턴 온 되고, 제3 스위치 TFT(ST3)는 게이트 오프 전압(VOFF)의 제2 게이트신호(EM)에 따라 턴 오프 된다. 그리고, 데이터 구동부(25)의 제1 연결 스위치(SW1)가 턴 온 된다. 제1 및 제2 스위치 TFT들(ST1,ST2)의 턴 온 및 제3 스위치 TFT(ST3)의 턴 오프에 의해, 구동 TFT(DT)의 게이트-소스 간 전압이 픽셀 전류에 대응되는 “VDIS-VREF”로 설정된다. 그리고, 제3 스위치 TFT(ST3)의 턴 오프에 의해, 디스플레이 프로그래밍 기간(TP1) 동안 OLED의 불필요한 발광이 방지된다.

도 15의 PMOS 픽셀(PXL)은 도 17의 제1 게이트신호(SCAN)와 제2 게이트신호(EM)에 따라 센싱 구동된다. 센싱 구동은 센싱 프로그래밍 기간(TP2)과, 센싱 기간(TS)으로 이루어질 수 있다.

센싱 프로그래밍 기간(TP2)에서, 제1 및 제2 스위치 TFT들(ST1,ST2)은 게이트 온 전압(VON)의 제1 게이트신호(SCAN)에 따라 동시에 턴 온 되고, 제3 스위치 TFT(ST3)는 게이트 오프 전압(VOFF)의 제2 게이트신호(EM)에 따라 턴 오프 된다. 그리고, 데이터 구동부(25)의 제1 연결 스위치(SW1)가 턴 온 된다. 제1 및 제2 스위치 TFT들(ST1,ST2)의 턴 온에 의해, 구동 TFT(DT)의 게이트-소스 간 전압이 픽셀 전류에 대응되는 “VSEN-VREF”로 설정된다. 그리고, 제3 스위치 TFT(ST3)의 턴 오프에 의해, 센싱 프로그래밍 기간(TP2) 동안 OLED의 불필요한 발광이 방지된다.

센싱 기간(TS)에서, 제1 및 제2 스위치 TFT들(ST1,ST2)은 게이트 온 전압(VON)의 제1 게이트신호(SCAN)에 따라 턴 온 상태를 유지하고, 제3 스위치 TFT(ST3)는 게이트 온 전압(VON)의 제2 게이트신호(EM)에 따라 턴 온 되며, 구동 TFT(DT)의 게이트-소스 간 전압은 스토리지 커패시터(Cst)에 의해 유지된다. 이때, 데이터 구동부(25)의 제1 연결 스위치(SW1)가 턴 오프 되고, 제2 연결 스위치(SW2)가 턴 온 된다. 따라서, 구동 TFT(DT)에는 픽셀 전류가 흐르고, 이 픽셀 전류는 제2 노드(N2)와 데이터라인(140)을 통해 센싱부(22)에 인가된다. 센싱부(22)는 제2 노드(N2)와 데이터라인(140)을 통해 유입되는 픽셀 전류를 센싱한다.

전술한 도 15의 PMOS 픽셀(PXL)에서, 고전위 픽셀 전압(EVDD)과 저전위 픽셀 전압(EVSS), 및/또는 기준 전압(VREF)은 구동 TFT(DT)의 초기 문턱전압 대표값에 따라 표시패널 단위로 조정될 수 있다. 디스플레이 구동시, 구동 TFT(DT)의 게이트-소스 간 전압은 “VDIS-VREF”로 결정되는 데, 픽셀 전원 전압(EVDD,EVSS) 및/또는 기준 전압(VREF)을 표시패널의 초기 문턱전압 산포에 상관없이 일정하게 설정하면, 공정 편차에 의해 발생하는 표시패널들 간 휘도 편차를 효과적으로 보상하기 어렵다. 이러한 휘도 편차를 보상하기 위해서는 데이터 구동부의 출력 전압 구간 내에 할당된 보상 전압 구간을 차등적으로 설정해야 하는 데, 이 경우 초기 문턱전압이 큰 표시패널에서는 보상 전압 범위가 넓어져 데이터 구동부의 출력 전압 구간에 대한 활용성이 저하될 수 있다. 다시 말해, 보상 전압 범위가 넓을수록 데이터 구동부의 출력 전압 구간 내에서 디스플레이용 데이터전압(VDIS)으로 활용할 수 있는 전압 범위가 좁아져 계조 표현에 한계가 있다.

따라서, 본 발명은 공정 편차에 의해 발생하는 표시패널들 간 휘도 편차를 보상하기 위해, 데이터 구동부의 출력 전압 구간 내에 할당된 보상 전압 구간을 차등적으로 설정하지 않고, 픽셀 전원 전압(EVDD,EVSS) 및/또는 기준 전압(VREF)을 초기 문턱전압 대표값에 따라 표시패널 단위로 조정하는 방법을 채택한다. 여기서, 초기 문턱전압 대표값은 각 표시패널에서 문턱전압의 초기 산포를 나타내는 대표값이다. 이 대표값은 픽셀들의 초기 문턱전압들에 대한 평균값, 최빈값, 또는 최대값 등으로 선택될 수 있으나, 이에 한정되지 않는다.

본 발명에 따르면, 구동 TFT(DT)의 초기 문턱전압 대표값이 클수록 픽셀 전원 전압(EVDD,EVSS)을 디폴트 값보다 낮게 조정하고, 이와 반대로 구동 TFT(DT)의 초기 문턱전압 대표값이 작을수록 픽셀 전원 전압(EVDD,EVSS) 을 디폴트 값보다 높게 조정한다. 또한, 구동 TFT(DT)의 초기 문턱전압 대표값이 클수록 기준 전압(VREF)을 디폴트 값보다 높게 조정하고, 이와 반대로 구동 TFT(DT)의 초기 문턱전압 대표값이 작을수록 기준 전압(VREF)을 디폴트 값보다 낮게 조정한다.

이와 같이, 본 발명은 공정 편차에 의해 발생하는 표시패널들 간 휘도 편차를 픽셀 전원 전압 및/또는 기준 전압의 조정을 통해 보상하여 데이터 구동부의 출력 전압 구간에 대한 활용성을 높일 수 있다.

도 18은 도 2 및 도 3의 픽셀 어레이들에 연결된 데이터 구동부의 제3 구성을 보여주는 도면이다. 도 18의 데이터 구동부(25)는 NMOS 기반으로 이루어진 픽셀들(PXL)의 구동 특성을 기준전압 라인들(150)을 통해 센싱하기 위한 것이다.

도 18을 참조하면, 데이터 구동부(25)는 기준전압 라인(150)을 통해 NMOS 기반으로 이루어진 일 픽셀(PXL)의 제2 노드에 접속되고, 데이터라인(140)을 통해 NMOS 기반으로 이루어진 일 픽셀(PXL)의 제1 노드에 접속될 수 있다. 일 픽셀(PXL)의 제2 노드에는 픽셀 전류(IPIX)가 흐르기 때문에, 제2 스위치 소자를 통해 제2 노드에 접속된 기준전압 라인(150)이 센싱 라인으로 활용될 수 있다.

도 19는 도 2 및 도 18에 도시된 NMOS 픽셀의 일 등가 회로도다. 도 20은 도 19의 픽셀에 대한 디스플레이 구동 타이밍도이다. 그리고, 도 21은 도 19의 픽셀에 대한 센싱 구동 타이밍도이다.

도 19를 참조하면, 기준전압 라인(150)을 센싱 라인으로 활용하는 일 NMOS 픽셀(PXL)은 OLED, 구동 TFT(DT), 스위치 TFT들(ST1,ST2), 및 스토리지 커패시터(Cst)를 포함한다. 구동 TFT(DT)와 스위치 TFT들(ST1,ST2)은 NMOS로 구현된다.

스토리지 커패시터(Cst)는 제1 노드(N1)와 제2 노드(N2) 사이에 접속되어 구동 TFT(DT)의 게이트-소스 간 전압을 발광 또는 센싱 기간 동안 유지한다.

도 19의 NMOS 픽셀(PXL)은 도 20의 제1 게이트신호(SCAN)에 따라 디스플레이 구동된다. 디스플레이 구동은 디스플레이 프로그래밍 기간(TP1)과, 발광 기간(TE)으로 이루어질 수 있다.

디스플레이 프로그래밍 기간(TP1)에서, 제1 및 제2 스위치 TFT들(ST1,ST2)은 게이트 온 전압(VON)의 제1 게이트신호(SCAN)에 따라 동시에 턴 온 된다. 그리고, 데이터 구동부(25)의 제1 연결 스위치(SW1)가 턴 온 된다. 제1 스위치 TFT(ST1)의 턴 온에 의해, 구동 TFT(DT)의 게이트-소스 간 전압이 픽셀 전류에 대응되는 “VDIS-VREF”로 설정된다. 제2 스위치 TFT(ST2)와 제1 연결 스위치(SW1)의 턴 온에 의해, 제2 노드(N2)가 기준 전압(VREF)으로 초기화되어, 디스플레이 프로그래밍 기간(TP1) 동안 OLED의 불필요한 발광을 방지한다.

도 19의 NMOS 픽셀(PXL)은 도 21의 제1 게이트신호(SCAN)에 따라 센싱 구동된다. 센싱 구동은 센싱 프로그래밍 기간(TP2)과, 센싱 기간(TS)으로 이루어질 수 있다.

센싱 프로그래밍 기간(TP2)에서, 제1 및 제2 스위치 TFT들(ST1,ST2)은 게이트 온 전압(VON)의 제1 게이트신호(SCAN)에 따라 동시에 턴 온 된다. 그리고, 데이터 구동부(25)의 제1 연결 스위치(SW1)가 턴 온 된다. 제1 스위치 TFT(ST1)의 턴 온에 의해, 구동 TFT(DT)의 게이트-소스 간 전압이 픽셀 전류에 대응되는 “VSEN-VREF”로 설정된다. 제2 스위치 TFT(ST2)와 제1 연결 스위치(SW1)의 턴 온에 의해, 제2 노드(N2)가 기준 전압(VREF)으로 초기화되어, 센싱 프로그래밍 기간(TP2) 동안 OLED의 불필요한 발광을 방지한다.

도 22는 도 3 및 도 18에 도시된 NMOS 픽셀의 일 등가 회로도다. 도 24는 도 22의 픽셀들에 대한 디스플레이 구동 타이밍도이다. 그리고, 도 25는 도 22의 픽셀에 대한 센싱 구동 타이밍도이다.

도 22를 참조하면, 기준전압 라인(150)을 센싱 라인으로 활용하는 다른 NMOS 픽셀(PXL)은 OLED, 구동 TFT(DT), 스위치 TFT들(ST1~ST3), 및 스토리지 커패시터(Cst)를 포함한다. 구동 TFT(DT)와 스위치 TFT들(ST1~ST3)은 NMOS로 구현된다.

도 22의 NMOS 픽셀(PXL)은 도 19의 NMOS 픽셀(PXL)에 비해 제3 스위치 TFT(ST3)를 더 구비하는 점에서 차이가 있다. 제3 스위치 TFT(ST3)를 제외한 나머지 구성은 도 19에서 설명한 것과 동일하다.

제3 스위치 TFT(ST3)는 고전위 픽셀 전압(EVDD)의 입력단과 제3 노드(N3) 사이에 연결되어 제2 게이트라인(170)으로부터의 제2 게이트신호(EM)에 따라 턴 온 된다. 제3 스위치 TFT(ST3)는 NMOS 픽셀(PXL)의 PWM 구동을 위한 것이다. 제3 스위치 TFT(ST3)의 게이트전극은 제2 게이트라인(170)에 접속되고, 제1 전극은 고전위 픽셀 전압(EVDD)의 입력단에 접속되며, 제2 전극은 제3 노드(N3)에 접속된다.

도 22의 NMOS 픽셀(PXL)은 도 24의 제1 게이트신호(SCAN)와 제2 게이트신호(EM)에 따라 디스플레이 구동된다. 디스플레이 구동은 디스플레이 프로그래밍 기간(TP1)과, 발광 기간(TE)으로 이루어질 수 있다.

디스플레이 프로그래밍 기간(TP1)에서, 제1 및 제2 스위치 TFT들(ST1,ST2)은 게이트 온 전압(VON)의 제1 게이트신호(SCAN)에 따라 동시에 턴 온 되고, 제3 스위치 TFT(ST3)는 게이트 오프 전압(VOFF)의 제2 게이트신호(EM)에 따라 턴 오프 된다. 그리고, 데이터 구동부(25)의 제1 연결 스위치(SW1)가 턴 온 된다. 제1 및 제2 스위치 TFT들(ST1,ST2)의 턴 온에 의해, 구동 TFT(DT)의 게이트-소스 간 전압이 픽셀 전류에 대응되는 “VDIS-VREF”로 설정된다. 제2 스위치 TFT(ST2)와 제1 연결 스위치(SW1)의 턴 온에 의해, 제2 노드(N2)가 기준 전압(VREF)로 초기화되어, 디스플레이 프로그래밍 기간(TP1) 동안 OLED의 불필요한 발광을 방지한다.

도 22의 NMOS 픽셀(PXL)은 도 25의 제1 게이트신호(SCAN)와 제2 게이트신호(EM)에 따라 센싱 구동된다. 센싱 구동은 센싱 프로그래밍 기간(TP2)과, 센싱 기간(TS)으로 이루어질 수 있다.

센싱 프로그래밍 기간(TP2)에서, 제1 및 제2 스위치 TFT들(ST1,ST2)은 게이트 온 전압(VON)의 제1 게이트신호(SCAN)에 따라 동시에 턴 온 되고, 제3 스위치 TFT(ST3)는 게이트 오프 전압(VOFF)의 제2 게이트신호(EM)에 따라 턴 오프 된다. 그리고, 데이터 구동부(25)의 제1 연결 스위치(SW1)가 턴 온 된다. 제1 및 제2 스위치 TFT들(ST1,ST2)의 턴 온에 의해, 구동 TFT(DT)의 게이트-소스 간 전압이 픽셀 전류에 대응되는 “VSEN-VREF”로 설정된다. 제2 스위치 TFT(ST2)와 제1 연결 스위치(SW1)의 턴 온에 의해, 제2 노드(N2)가 기준 전압(VREF)로 초기화되어, 센싱 프로그래밍 기간(TP2) 동안 OLED의 불필요한 발광을 방지한다.

센싱 기간(TS)에서, 제1 및 제2 스위치 TFT들(ST1,ST2)은 게이트 온 전압(VON)의 제1 게이트신호(SCAN)에 따라 턴 온 상태를 유지하고, 제3 스위치 TFT(ST3)는 게이트 온 전압(VON)의 제2 게이트신호(EM)에 따라 턴 온 되며, 구동 TFT(DT)의 게이트-소스 간 전압은 스토리지 커패시터(Cst)에 의해 유지된다. 이때, 데이터 구동부(25)의 제1 연결 스위치(SW1)가 턴 오프 되고, 제2 연결 스위치(SW2)가 턴 온 된다. 따라서, 구동 TFT(DT)에는 픽셀 전류가 흐르고, 이 픽셀 전류는 제2 노드(N2)와 기준전압 라인(150)을 통해 센싱부(22)에 인가된다. 센싱부(22)는 제2 노드(N2)와 기준전압 라인(150)을 통해 유입되는 픽셀 전류를 센싱한다.

도 23은 도 3 및 도 18에 도시된 NMOS 픽셀의 다른 등가 회로도다. 도 24는 도 23의 픽셀들에 대한 디스플레이 구동 타이밍도이다. 그리고, 도 26은 도 23의 픽셀에 대한 센싱 구동 타이밍도이다.

도 23의 NMOS 픽셀(PXL)은 도 19의 NMOS 픽셀(PXL)에 비해 제3 스위치 TFT(ST3)를 더 구비하는 점에서 차이가 있다. 제3 스위치 TFT(ST3)를 제외한 나머지 구성은 도 19에서 설명한 것과 동일하다.

제3 스위치 TFT(ST3)는 제2 노드(N2)와 OLED 사이에 연결되어 제2 게이트라인(170)으로부터의 제2 게이트신호(EM)에 따라 턴 온 된다. 제3 스위치 TFT(ST3)는 NMOS 픽셀(PXL)의 PWM 구동을 위한 것이다. 제3 스위치 TFT(ST3)의 게이트전극은 제2 게이트라인(170)에 접속되고, 제1 전극은 제2 노드(N2)에 접속되며, 제2 전극은 OLED의 애노드전극에 접속된다.

도 23의 NMOS 픽셀(PXL)은 도 24의 제1 게이트신호(SCAN)와 제2 게이트신호(EM)에 따라 디스플레이 구동된다. 디스플레이 구동은 디스플레이 프로그래밍 기간(TP1)과, 발광 기간(TE)으로 이루어질 수 있다.

도 23의 NMOS 픽셀(PXL)은 도 26의 제1 게이트신호(SCAN)와 제2 게이트신호(EM)에 따라 센싱 구동된다. 센싱 구동은 센싱 프로그래밍 기간(TP2)과, 센싱 기간(TS)으로 이루어질 수 있다.

센싱 프로그래밍 기간(TP2)에서, 제1 및 제2 스위치 TFT들(ST1,ST2)은 게이트 온 전압(VON)의 제1 게이트신호(SCAN)에 따라 동시에 턴 온 되고, 제3 스위치 TFT(ST3)는 게이트 오프 전압(VOFF)의 제2 게이트신호(EM)에 따라 턴 오프 된다. 그리고, 데이터 구동부(25)의 제1 연결 스위치(SW1)가 턴 온 된다. 제1 스위치 TFT(ST1)의 턴 온에 의해, 구동 TFT(DT)의 게이트-소스 간 전압이 픽셀 전류에 대응되는 “VSEN-VREF”로 설정된다. 제2 스위치 TFT(ST2)와 제1 연결 스위치(SW1)의 턴 온에 의해, 제2 노드(N2)가 기준 전압(VREF)으로 초기화되어, 센싱 프로그래밍 기간(TP2) 동안 OLED의 불필요한 발광을 방지한다. 그리고, 제3 스위치 TFT(ST3)의 턴 오프에 의해, 센싱 프로그래밍 기간(TP2) 동안 OLED의 불필요한 발광이 더욱 방지될 수 있다.

도 27은 도 2 및 도 3의 픽셀 어레이들에 연결된 데이터 구동부의 제4 구성을 보여주는 도면이다. 도 27의 데이터 구동부(25)는 NMOS 기반으로 이루어진 픽셀들(PXL)의 구동 특성을 데이터라인들(140)을 통해 센싱하기 위한 것이다.

도 27을 참조하면, 데이터 구동부(25)는 데이터라인(140)을 통해 NMOS 기반으로 이루어진 일 픽셀(PXL)의 제2 노드에 접속되고, 기준 전압라인(150)을 통해 NMOS 기반으로 이루어진 일 픽셀(PXL)의 제1 노드에 접속될 수 있다. 일 픽셀(PXL)의 제2 노드에는 픽셀 전류(IPIX)가 흐르기 때문에, 제2 스위치 소자를 통해 제2 노드에 접속된 데이터라인(140)이 센싱 라인으로 활용될 수 있다.

도 28은 도 2 및 도 27에 도시된 NMOS 픽셀의 일 등가 회로도다.

도 28을 참조하면, 데이터라인(140)을 센싱 라인으로 활용하는 일 NMOS 픽셀(PXL)은 OLED, 구동 TFT(DT), 스위치 TFT들(ST1,ST2), 및 스토리지 커패시터(Cst)를 포함한다. 구동 TFT(DT)와 스위치 TFT들(ST1,ST2)은 NMOS로 구현된다.

스위치 TFT들(ST1,ST2)은 구동 TFT(DT)의 게이트-소스 간 전압을 설정하고, 구동 TFT(DT)와 데이터라인(140)을 연결하는 스위치 소자들이다.

도 29는 도 3 및 도 27에 도시된 NMOS 픽셀의 일 등가 회로도다.

도 29를 참조하면, 기준전압 라인(150)을 센싱 라인으로 활용하는 다른 NMOS 픽셀(PXL)은 OLED, 구동 TFT(DT), 스위치 TFT들(ST1~ST3), 및 스토리지 커패시터(Cst)를 포함한다. 구동 TFT(DT)와 스위치 TFT들(ST1~ST3)은 NMOS로 구현된다.

도 29의 NMOS 픽셀(PXL)은 도 28의 NMOS 픽셀(PXL)에 비해 제3 스위치 TFT(ST3)를 더 구비하는 점에서 차이가 있다. 제3 스위치 TFT(ST3)를 제외한 나머지 구성은 도 28에서 설명한 것과 동일하다.

도 30은 도 3 및 도 27에 도시된 NMOS 픽셀의 다른 등가 회로도다.

도 30의 NMOS 픽셀(PXL)은 도 28의 NMOS 픽셀(PXL)에 비해 제3 스위치 TFT(ST3)를 더 구비하는 점에서 차이가 있다. 제3 스위치 TFT(ST3)를 제외한 나머지 구성은 도 28에서 설명한 것과 동일하다.

전술한 도 19, 도 22, 도 23, 도 28, 도 29 및 도 30의 NMOS 픽셀(PXL)에서, 기준 전압(VREF)은 구동 TFT(DT)의 초기 문턱전압 대표값에 따라 표시패널 단위로 조정될 수 있다. 도 19, 도 22, 도 23의 NMOS 픽셀(PXL)에서는, 디스플레이 구동시 구동 TFT(DT)의 게이트-소스 간 전압은 “VDIS-VREF”로 결정되고, 도 28, 도 29, 도 30의 NMOS 픽셀(PXL)에서는, 디스플레이 구동시 구동 TFT(DT)의 게이트-소스 간 전압이 “VREF-VDIS”로 결정된다. 그런데, 기준 전압(VREF)을 표시패널의 초기 문턱전압 산포에 상관없이 일정하게 설정하면, 공정 편차에 의해 발생하는 표시패널들 간 휘도 편차를 효과적으로 보상하기 어렵다. 이러한 휘도 편차를 보상하기 위해서는 데이터 구동부의 출력 전압 구간 내에 할당된 보상 전압 구간을 차등적으로 설정해야 하는 데, 이 경우 초기 문턱전압이 큰 표시패널에서는 보상 전압 범위가 넓어져 데이터 구동부의 출력 전압 구간에 대한 활용성이 저하될 수 있다. 다시 말해, 보상 전압 범위가 넓을수록 데이터 구동부의 출력 전압 구간 내에서 디스플레이용 데이터전압(VDIS)으로 활용할 수 있는 전압 범위가 좁아져 계조 표현에 한계가 있다.

따라서, 본 발명은 공정 편차에 의해 발생하는 표시패널들 간 휘도 편차를 보상하기 위해, 데이터 구동부의 출력 전압 구간 내에 할당된 보상 전압 구간을 차등적으로 설정하지 않고, 기준 전압(VREF)을 초기 문턱전압 대표값에 따라 표시패널 단위로 조정하는 방법을 채택한다. 여기서, 초기 문턱전압 대표값은 각 표시패널에서 문턱전압의 초기 산포를 나타내는 대표값이다. 이 대표값은 픽셀들의 초기 문턱전압들에 대한 평균값, 최빈값, 또는 최대값 등으로 선택될 수 있으나, 이에 한정되지 않는다.

구동 TFT(DT)의 게이트-소스 간 전압이 “VDIS-VREF”로 결정되는 도 19, 도 22, 도 23의 NMOS 픽셀(PXL)의 경우, 구동 TFT(DT)의 초기 문턱전압 대표값이 클수록 기준 전압(VREF)을 디폴트 값보다 낮게 조정되고, 이와 반대로 구동 TFT(DT)의 초기 문턱전압 대표값이 작을수록 기준 전압(VREF)을 디폴트 값보다 높게 조정될 수 있다.

이에 반해, 구동 TFT(DT)의 게이트-소스 간 전압 “VREF-VDIS”로 결정되는 도 28, 도 29, 도 30의 NMOS 픽셀(PXL)의 경우, 구동 TFT(DT)의 초기 문턱전압 대표값이 클수록 기준 전압(VREF)을 디폴트 값보다 높게 조정되고, 이와 반대로 구동 TFT(DT)의 초기 문턱전압 대표값이 작을수록 기준 전압(VREF)을 디폴트 값보다 낮게 조정될 수 있다.

이와 같이, 본 발명은 픽셀 전원 전압 및/또는 기준 전압을 표시패널 단위로 조정하여 공정 편차에 의해 발생하는 표시패널들 간 휘도 편차를 보상함으로써 데이터 구동부의 출력 전압 구간에 대한 활용성을 높일 수 있다.

도 31은 도 4, 도 14, 도 18, 도 27에 도시된 센싱부의 구성을 보여주는 도면이다.

도 31을 참조하면, 센싱부(22)는 전류 센싱형으로 구현될 수 있다. 전류 센싱형은 전압 센싱형에 비해 센싱 속도가 빠른 장점이 있다. 전류 센싱형 센싱부(22)는 전류 적분기(CI)와 샘플 앤 홀드 회로(SH)와 ADC를 포함하여, 센싱 대상 픽셀(PXL)의 구동 TFT에 흐르는 픽셀 전류(IPIX)를 센싱 라인(기준전압 라인 또는 데이터라인)을 통해 직접 센싱한다.

전류 적분기(CI)는 소정 기간 내에서 센싱 라인을 통해 유입되는 픽셀 전류(IPIX)를 적분하여 센싱 결과값들을 출력한다. 센싱 결과값들은 전압값이다. 전류 적분기(CI)는 앰프(AMP)와 적분 커패시터(Cfb)와 리셋 스위치(RST)를 포함한다. 앰프(AMP)는 센싱 라인으로부터 구동 TFT의 픽셀 전류(IPIX)를 입력받는 반전 입력단자(-), 초기화 전압(Vpre)을 입력받는 비 반전 입력단자(+), 및 센싱 결과값이 출력되는 출력 단자를 포함한다. 적분 커패시터(Cfb)는 앰프(AMP)의 반전 입력단자(-)와 출력 단자 사이에 접속된다. 앰프(AMP)의 반전 입력단자(-)와 출력 단자 사이에는 적분 커패시터(Cfb)와 병렬로 리셋 스위치(RST)가 더 연결된다.

샘플 앤 홀드 회로(SH)는 전류 적분기(CI)로부터의 센싱 결과값들을 샘플링 및 누적하여 픽셀 전류 누적값을 출력한다. ADC는 샘플 앤 홀드 회로(SH)에서 샘플링된 픽셀 전류 누적값을 아날로그-디지털 변환 동작을 통해 디지털 센싱 데이터(SDATA)로 변환한다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

10: 표시패널 15: 게이트 구동부
20: 드라이버 IC 21: 타이밍 제어부
22: 센싱부 23: 구동전압 생성부
DAC1: 제1 구동전압 생성부 DAC2: 제2 구동전압 생성부
25: 데이터 구동부 30: 보상 IC
31: 보상부 32: 보상 메모리
40: 호스트 시스템 50: 저장 메모리

Claims

다수의 픽셀들이 구비된 표시패널;
데이터라인을 통해 각 픽셀에 데이터전압을 기입하는 제1 구동전압 생성부;
기준전압 라인을 통해 상기 각 픽셀에 기준전압을 기입하는 제2 구동전압 생성부; 및
상기 데이터라인 및 상기 기준전압 라인 중 어느 하나를 통해 상기 각 픽셀의 구동 특성을 센싱하는 센싱부를 포함하고,
상기 각 픽셀은,
제1 노드에 접속된 게이트전극과 제3 노드를 통해 고전위 픽셀 전압의 입력단에 접속된 제1 전극과 제2 노드에 접속된 제2 전극을 갖는 구동 소자;
제1 게이트라인으로부터의 제1 게이트신호에 따라 턴 온 되어 상기 데이터라인 및 상기 기준전압 라인 중 어느 하나와 상기 제1 노드를 연결하는 제1 스위치 소자;
상기 제1 게이트라인으로부터의 상기 제1 게이트신호에 따라 턴 온 되어 상기 데이터라인 및 상기 기준전압 라인 중 나머지 하나와 상기 제2 노드를 연결하는 제2 스위치 소자; 및
상기 제2 노드와 저전위 픽셀 전압의 입력단 사이에 접속된 발광 소자를 포함하고,
상기 고전위 픽셀 전압과 상기 저전위 픽셀 전압을 포함한 픽셀 전원 전압과, 상기 기준전압 중 적어도 하나 이상은 상기 구동 소자의 초기 문턱전압 대표값에 따라 표시패널 단위로 조정되는 외부 보상용 유기발광 표시장치.
제 1 항에 있어서,
상기 제2 구동전압 생성부와 상기 기준전압 라인 사이에 접속된 제1 연결 스위치와, 상기 센싱부와 상기 기준전압 라인 사이에 접속된 제2 연결 스위치를 더 포함하고,
상기 제1 연결 스위치와 상기 제2 연결 스위치는 선택적으로 턴 온 되고,
상기 각 픽셀의 구동 소자와 스위치 소자들은 PMOS 기반으로 이루어진 외부 보상용 유기발광 표시장치.
제 2 항에 있어서,
상기 각 픽셀은,
상기 제1 노드와 상기 제3 노드 사이에 접속된 스토리지 커패시터를 더 포함하고,
상기 제1 스위치소자의 게이트전극은 상기 제1 게이트라인에 접속되고, 상기 제1 스위치소자의 제1 전극은 상기 데이터라인에 접속되며, 상기 제1 스위치소자의 제2 전극은 상기 제1 노드에 접속되고,
상기 제2 스위치소자의 게이트전극은 상기 제1 게이트라인에 접속되고, 상기 제2 스위치소자의 제1 전극은 상기 기준전압 라인에 접속되며, 상기 제2 스위치소자의 제2 전극은 상기 제2 노드에 접속된 외부 보상용 유기발광 표시장치.
제 3 항에 있어서,
상기 각 픽셀은,
상기 고전위 픽셀 전압의 입력단과 상기 제3 노드 사이에 연결되어 제2 게이트라인으로부터의 제2 게이트신호에 따라 턴 온 되는 제3 스위치 소자를 더 포함하고,
상기 제3 스위치 소자의 게이트전극은 상기 제2 게이트라인에 접속되고, 상기 제3 스위치소자의 제1 전극은 상기 고전위 픽셀 전압의 입력단에 접속되며, 상기 제3 스위치소자의 제2 전극은 상기 제3 노드에 접속된 외부 보상용 유기발광 표시장치.
제 3 항에 있어서,
상기 각 픽셀은,
상기 제2 노드와 상기 발광소자 사이에 연결되어 제2 게이트라인으로부터의 제2 게이트신호에 따라 턴 온 되는 제3 스위치 소자를 더 포함하고,
상기 제3 스위치 소자의 게이트전극은 상기 제2 게이트라인에 접속되고, 상기 제3 스위치소자의 제1 전극은 상기 제2 노드에 접속되며, 상기 제3 스위치소자의 제2 전극은 상기 발광소자에 접속된 외부 보상용 유기발광 표시장치.
제 1 항에 있어서,
상기 제1 구동전압 생성부와 상기 데이터라인 사이에 접속된 제1 연결 스위치와, 상기 센싱부와 상기 데이터라인 사이에 접속된 제2 연결 스위치를 더 포함하고,
상기 제1 연결 스위치와 상기 제2 연결 스위치는 선택적으로 턴 온 되고,
상기 각 픽셀의 구동 소자와 스위치 소자들은 PMOS 기반으로 이루어진 외부 보상용 유기발광 표시장치.
제 6 항에 있어서,
상기 각 픽셀은,
상기 제1 노드와 상기 제3 노드 사이에 접속된 스토리지 커패시터; 및
상기 고전위 픽셀 전압의 입력단과 상기 제3 노드 사이에 연결되어 제2 게이트라인으로부터의 제2 게이트신호에 따라 턴 온 되는 제3 스위치 소자를 더 포함하고,
상기 제1 스위치소자의 게이트전극은 상기 제1 게이트라인에 접속되고, 상기 제1 스위치소자의 제1 전극은 상기 기준전압 라인에 접속되며, 상기 제1 스위치소자의 제2 전극은 상기 제1 노드에 접속되고,
상기 제2 스위치소자의 게이트전극은 상기 제1 게이트라인에 접속되고, 상기 제2 스위치소자의 제1 전극은 상기 데이터라인에 접속되며, 상기 제2 스위치소자의 제2 전극은 상기 제2 노드에 접속되고,
상기 제3 스위치 소자의 게이트전극은 상기 제2 게이트라인에 접속되고, 상기 제3 스위치소자의 제1 전극은 상기 고전위 픽셀 전압의 입력단에 접속되며, 상기 제3 스위치소자의 제2 전극은 상기 제3 노드에 접속된 외부 보상용 유기발광 표시장치.
제 1 항에 있어서,
상기 제2 구동전압 생성부와 상기 기준전압 라인 사이에 접속된 제1 연결 스위치와, 상기 센싱부와 상기 기준전압 라인 사이에 접속된 제2 연결 스위치를 더 포함하고,
상기 제1 연결 스위치와 상기 제2 연결 스위치는 선택적으로 턴 온 되고,
상기 각 픽셀의 구동 소자와 스위치 소자들은 NMOS 기반으로 이루어진 외부 보상용 유기발광 표시장치.
제 8 항에 있어서,
상기 각 픽셀은,
상기 제1 노드와 상기 제2 노드 사이에 접속된 스토리지 커패시터를 더 포함하고,
상기 제1 스위치소자의 게이트전극은 상기 제1 게이트라인에 접속되고, 상기 제1 스위치소자의 제1 전극은 상기 데이터라인에 접속되며, 상기 제1 스위치소자의 제2 전극은 상기 제1 노드에 접속되고,
상기 제2 스위치소자의 게이트전극은 상기 제1 게이트라인에 접속되고, 상기 제2 스위치소자의 제1 전극은 상기 기준전압 라인에 접속되며, 상기 제2 스위치소자의 제2 전극은 상기 제2 노드에 접속된 외부 보상용 유기발광 표시장치.
제 9 항에 있어서,
상기 각 픽셀은,
상기 고전위 픽셀 전압의 입력단과 상기 제3 노드 사이에 연결되어 제2 게이트라인으로부터의 제2 게이트신호에 따라 턴 온 되는 제3 스위치 소자를 더 포함하고,
상기 제3 스위치 소자의 게이트전극은 상기 제2 게이트라인에 접속되고, 상기 제3 스위치소자의 제1 전극은 상기 고전위 픽셀 전압의 입력단에 접속되며, 상기 제3 스위치소자의 제2 전극은 상기 제3 노드에 접속된 외부 보상용 유기발광 표시장치.
제 9 항에 있어서,
상기 각 픽셀은,
상기 제2 노드와 상기 발광소자 사이에 연결되어 제2 게이트라인으로부터의 제2 게이트신호에 따라 턴 온 되는 제3 스위치 소자를 더 포함하고,
상기 제3 스위치 소자의 게이트전극은 상기 제2 게이트라인에 접속되고, 상기 제3 스위치소자의 제1 전극은 상기 제2 노드에 접속되며, 상기 제3 스위치소자의 제2 전극은 상기 발광소자에 접속된 외부 보상용 유기발광 표시장치.
제 1 항에 있어서,
상기 제1 구동전압 생성부와 상기 데이터라인 사이에 접속된 제1 연결 스위치와, 상기 센싱부와 상기 데이터라인 사이에 접속된 제2 연결 스위치를 더 포함하고,
상기 제1 연결 스위치와 상기 제2 연결 스위치는 선택적으로 턴 온 되고,
상기 각 픽셀의 구동 소자와 스위치 소자들은 NMOS 기반으로 이루어진 외부 보상용 유기발광 표시장치.
제 12 항에 있어서,
상기 각 픽셀은,
상기 제1 노드와 상기 제2 노드 사이에 접속된 스토리지 커패시터를 더 포함하고,
상기 제1 스위치소자의 게이트전극은 상기 제1 게이트라인에 접속되고, 상기 제1 스위치소자의 제1 전극은 상기 기준전압 라인에 접속되며, 상기 제1 스위치소자의 제2 전극은 상기 제1 노드에 접속되고,
상기 제2 스위치소자의 게이트전극은 상기 제1 게이트라인에 접속되고, 상기 제2 스위치소자의 제1 전극은 상기 데이터라인에 접속되며, 상기 제2 스위치소자의 제2 전극은 상기 제2 노드에 접속된 외부 보상용 유기발광 표시장치.
제 13 항에 있어서,
상기 각 픽셀은,
상기 고전위 픽셀 전압의 입력단과 상기 제3 노드 사이에 연결되어 제2 게이트라인으로부터의 제2 게이트신호에 따라 턴 온 되는 제3 스위치 소자를 더 포함하고,
상기 제3 스위치 소자의 게이트전극은 상기 제2 게이트라인에 접속되고, 상기 제3 스위치소자의 제1 전극은 상기 고전위 픽셀 전압의 입력단에 접속되며, 상기 제3 스위치소자의 제2 전극은 상기 제3 노드에 접속된 외부 보상용 유기발광 표시장치.
제 13 항에 있어서,
상기 각 픽셀은,
상기 제2 노드와 상기 발광소자 사이에 연결되어 제2 게이트라인으로부터의 제2 게이트신호에 따라 턴 온 되는 제3 스위치 소자를 더 포함하고,
상기 제3 스위치 소자의 게이트전극은 상기 제2 게이트라인에 접속되고, 상기 제3 스위치소자의 제1 전극은 상기 제2 노드에 접속되며, 상기 제3 스위치소자의 제2 전극은 상기 발광소자에 접속된 외부 보상용 유기발광 표시장치.
제 3 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 고전위 픽셀 전압과 상기 저전위 픽셀 전압은 상기 구동 소자의 초기 문턱전압 대표값에 따라 표시패널 단위로 조정되는 외부 보상용 유기발광 표시장치.
제 16 항에 있어서,
상기 고전위 픽셀 전압과 상기 저전위 픽셀 전압은, 상기 구동 소자의 초기 문턱전압 대표값이 클수록 디폴트 값보다 낮게 조정되고, 상기 구동 소자의 초기 문턱전압 대표값이 작을수록 디폴트 값보다 높게 조정되는 외부 보상용 유기발광 표시장치.
삭제
제 7 항에 있어서,
상기 고전위 픽셀 전압과 상기 저전위 픽셀 전압은, 상기 구동 소자의 초기 문턱전압 대표값이 클수록 디폴트 값보다 낮게 조정되고, 상기 구동 소자의 초기 문턱전압 대표값이 작을수록 디폴트 값보다 높게 조정되는 외부 보상용 유기발광 표시장치.
제 19 항에 있어서,
상기 기준 전압은 상기 구동 소자의 초기 문턱전압 대표값이 클수록 디폴트 값보다 높게 조정되고, 상기 구동 소자의 초기 문턱전압 대표값이 작을수록 디폴트 값보다 낮게 조정되는 외부 보상용 유기발광 표시장치.
제 9 항 내지 제 11 항 중 어느 한 항에 있어서,
상기 기준 전압은 상기 구동 소자의 초기 문턱전압 대표값에 따라 표시패널 단위로 조정되는 외부 보상용 유기발광 표시장치.
제 21 항에 있어서,
상기 기준 전압은, 상기 구동 소자의 초기 문턱전압 대표값이 클수록 디폴트 값보다 낮게 조정되고, 상기 구동 소자의 초기 문턱전압 대표값이 작을수록 디폴트 값보다 높게 조정되는 외부 보상용 유기발광 표시장치.
제 13 항 내지 제 15 항 중 어느 한 항에 있어서,
상기 기준 전압은 상기 구동 소자의 초기 문턱전압 대표값에 따라 표시패널 단위로 조정되는 외부 보상용 유기발광 표시장치.
제 23 항에 있어서,
상기 기준 전압은, 상기 구동 소자의 초기 문턱전압 대표값이 클수록 디폴트 값보다 높게 조정되고, 상기 구동 소자의 초기 문턱전압 대표값이 작을수록 디폴트 값보다 낮게 조정되는 외부 보상용 유기발광 표시장치.