KR102560370B1 - 스텔스 다이싱용 점착 시트 및 반도체 장치의 제조 방법 - Google Patents

스텔스 다이싱용 점착 시트 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR102560370B1
KR102560370B1 KR1020197030926A KR20197030926A KR102560370B1 KR 102560370 B1 KR102560370 B1 KR 102560370B1 KR 1020197030926 A KR1020197030926 A KR 1020197030926A KR 20197030926 A KR20197030926 A KR 20197030926A KR 102560370 B1 KR102560370 B1 KR 102560370B1
Authority
KR
South Korea
Prior art keywords
pressure
sensitive adhesive
adhesive sheet
stealth dicing
semiconductor wafer
Prior art date
Application number
KR1020197030926A
Other languages
English (en)
Other versions
KR20200024126A (ko
Inventor
코세이 후쿠모토
시게유키 야마시타
마사토모 나카무라
Original Assignee
린텍 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 린텍 가부시키가이샤 filed Critical 린텍 가부시키가이샤
Publication of KR20200024126A publication Critical patent/KR20200024126A/ko
Application granted granted Critical
Publication of KR102560370B1 publication Critical patent/KR102560370B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J5/00—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Dicing (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)

Abstract

적어도, 내부에 개질층이 형성된 반도체 웨이퍼를 -20℃ 이상 10℃ 이하의 환경 하에서 개개의 칩으로 절단 분리하기 위해서 사용되는 스텔스 다이싱용 점착 시트(1)로서, 기재(11)와, 상기 기재(11)의 한쪽 면 측에 적층된 점착제층(12)을 구비하고, 상기 점착제층(12)을 통해 상기 스텔스 다이싱용 점착 시트(1)를 실리콘 웨이퍼에 첩부한 경우에 상기 점착제층(12)과 상기 실리콘 웨이퍼의 계면의 0℃에서의 전단력이 190 N/(3 mm×20 mm) 이상 400 N/(3 mm×20 mm) 이하인 스텔스 다이싱용 점착 시트(1). 이러한 스텔스 다이싱용 점착 시트(1)는, 얻어지는 칩 사이즈가 작은 경우에도, 쿨 익스팬드에 의해서 반도체 웨이퍼를 칩으로 양호하게 개편화할 수 있다.

Description

스텔스 다이싱용 점착 시트 및 반도체 장치의 제조 방법
본 발명은, 스텔스 다이싱(Stealth Dicing)(등록상표) 가공에 이용되는 스텔스 다이싱용 점착 시트, 및 상기 스텔스 다이싱용 점착 시트를 사용한 반도체 장치의 제조 방법에 관한 것이다.
반도체 웨이퍼로부터 칩상의 반도체 장치를 제조할 때에, 종래에는, 반도체 웨이퍼에 세정 등을 목적으로 한 액체를 분무하면서 회전 칼날로 반도체 웨이퍼를 절단하여 칩을 얻는 블레이드 다이싱 가공이 행해지는 것이 일반적이었다. 그렇지만, 최근에는, 건식에서 칩으로 분할할 수 있는 스텔스 다이싱 가공이 채용되고 있다. 스텔스 다이싱 가공으로는, 일례로서 다이싱 시트에 첩부(貼付)된 반도체 웨이퍼에 대해서 개구도(NA)가 큰 레이저광을 조사하고, 반도체 웨이퍼의 표면 근방이 받는 데미지를 최소한으로 하면서 반도체 웨이퍼 내부에 예비적으로 개질층을 형성한다. 그 후, 다이싱 시트를 익스팬드함으로써, 반도체 웨이퍼에 힘을 가해 개개의 칩으로 절단 분리한다.
최근, 상기와 같이 하여 제조된 칩에 대해서 다른 칩을 적층하거나 칩을 필름 기판 상에 접착하는 것이 요구되고 있다. 그리고, 칩의 회로와, 다른 칩 또는 기판 상의 회로를 와이어에 의해 접속하는 페이스 업 타입의 실장으로부터, 돌기상의 전극이 설치된 칩의 전극 형성면과, 다른 칩 또는 기판 상의 회로를 대향시켜, 그 전극에 의해 직접 접속하는 플립 칩 실장이나, Through Silicon Via(TSV)로의 이행이 일부 분야에서는 행해지고 있다. 이러한 플립 칩 실장 등에서의 칩의 적층·접착의 요구에 따라, 다른 칩이나 필름 기판에 대해서, 접착제를 이용하여 전극을 가지는 칩을 고정하는 방법이 제안되고 있다.
그리고, 이러한 용도에 적용하기 쉽도록, 상기의 제조 방법의 과정에서, 전극 형성면과는 반대의 면에 다이싱 시트가 첩부된 전극을 가지는 반도체 웨이퍼 또는 전극을 가지는 개질 반도체 웨이퍼에 대해서, 그 전극 형성면에 필름상의 접착제를 적층하고, 익스팬드 공정에 의해 분할된 전극을 가지는 칩이, 그 전극 형성면에 접착제 층을 구비하도록 하는 것이 제안되고 있다. 이러한 접착제 층으로서 다이 어태치 필름(Die Attatch Film; DAF)이나, 비도전성 접착 필름(Nonconductive film; NCF)으로 불리는 접착용 필름이 사용된다.
특허문헌 1에는, DAF를 웨이퍼에 첩부하고, 스텔스 다이싱 가공을 행하고, 그 후, 익스팬드에 의해 웨이퍼를 칩으로 개편화하는 동시에 DAF를 분할하는 것이 개시되어 있다.
특허문헌 1: 일본 특허공개 2005-019962호 공보
전술한 DAF나 NCF는 저온 영역에서 취성화(脆性化)하는 특성을 가지기 때문에, DAF나 NCF의 분할성을 향상시키기 위해서, 상기 익스팬드를 -20℃ ~ 10℃ 정도의 저온 환경 하에서 실시하는 쿨 익스팬드 공정을 행하는 경우가 많아지고 있다.
또한, 최근에는, 반도체 장치가 탑재되는 제품의 소형화나, MEMS(Micro　Electro　Mechanical　Systems)의 개발이 진행되어, 필요하게 되는 칩 사이즈도 작아지고 있다. 그렇지만, 스텔스 다이싱에 의해서 얻어지는 칩 사이즈가 작아질수록, 상술한 쿨 익스팬드 공정 시에, 반도체 웨이퍼의 절단 분리나 DAF나 NCF의 분할이 의도한 바와 같이 생기지 않거나, 얻어지는 접착제층을 가지는 칩이 파손하는 문제가 생기기 쉬워진다.
본 발명은, 상기와 같은 실상을 감안한 것으로, 얻어지는 칩 사이즈가 작은 경우에도, 쿨 익스팬드에 의해서 반도체 웨이퍼를 칩으로 양호하게 개편화할 수 있는 스텔스 다이싱용 점착 시트 및 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 제1의 본 발명은, 적어도, 내부에 개질층이 형성된 반도체 웨이퍼를 -20℃ 이상 10℃ 이하의 환경 하에서 개개의 칩으로 절단 분리하기 위해서 사용되는 스텔스 다이싱용 점착 시트로서, 기재와, 상기 기재의 한쪽 면 측에 적층된 점착제층을 구비하고, 상기 점착제층을 통해 상기 스텔스 다이싱용 점착 시트를 실리콘 웨이퍼에 첩부한 경우에, 상기 점착제층과 상기 실리콘 웨이퍼의 계면의 0℃에서의 전단력이 190 N/(3 mm×20 mm) 이상 400 N/(3 mm×20 mm) 이하인 것을 특징으로 하는 스텔스 다이싱용 점착 시트를 제공한다(발명 1).
상기 발명(발명 1)과 관련되는 스텔스 다이싱용 점착 시트에서는, 0℃ 전단력이 상기 범위인 것으로, 쿨 익스팬드 시에, 스텔스 다이싱용 점착 시트와 상기 스텔스 다이싱용 점착 시트 상에 적층된 반도체 웨이퍼의 계면에서 어긋남이 생기기 어려워진다. 이것에 의해, 스텔스 다이싱용 점착 시트의 익스팬드에 의해 생기는, 반도체 웨이퍼를 그 주연부 방향으로 인장하는 힘이, 개질층에 집중하기 쉬워지는 결과, 상기 개질층에서 반도체 웨이퍼의 분할이 양호하게 생긴다. 이 때문에, 얻어지는 칩 사이즈가 작은 경우에도, 분할 불량이나 칩 파손 문제의 발생이 억제되어 양호하게 개편화된 칩을 얻을 수 있다.
상기 발명(발명 1)에서, 상기 칩은, 최소 변의 길이가 0.5 mm 이상 20 mm 이하인 것이 바람직하다(발명 2).
상기 발명(발명 1, 2)에서, 상기 반도체 웨이퍼는, 두께가 10μm 이상 1000μm 이하인 것이 바람직하다(발명 3).
상기 발명(발명 1 ~ 3)에서, 상기 점착제층은, 에너지선 경화성 점착제로 구성되는 것이 바람직하다(발명 4).
상기 발명(발명 1 ~ 4)에서, 상기 기재의 0℃에서의 저장 탄성률은, 100 MPa 이상 1500 MPa 이하인 것이 바람직하다(발명 5).
제2의 본 발명은, 상기 스텔스 다이싱용 점착 시트(발명 1 ~ 5)의 상기 점착제층과 반도체 웨이퍼를 첩합하는 첩합(貼合)공정, 상기 반도체 웨이퍼 내부에 개질층을 형성하는 개질층 형성 공정, 및 -20℃ 이상 10℃ 이하의 환경 하에서 상기 스텔스 다이싱용 점착 시트를 익스팬드하여, 내부에 개질층이 형성된 상기 반도체 웨이퍼를 개개의 칩으로 절단 분리하는 쿨 익스팬드 공정을 구비한 것을 특징으로 하는 반도체 장치의 제조 방법을 제공한다(발명 6).
상기 발명(발명 6)에서는, 상기 스텔스 다이싱용 점착 시트에 첩합된 상기 반도체 웨이퍼에서의 상기 스텔스 다이싱용 점착 시트 측과는 반대 측의 면에, 접착용 필름을 적층하는 라미네이트 공정을 더 구비하는 것이 바람직하다(발명 7).
본 발명에 따르면, 얻어지는 칩 사이즈가 작은 경우에도, 쿨 익스팬드에 의해서 반도체 웨이퍼를 칩으로 양호하게 개편화할 수 있는 스텔스 다이싱용 점착 시트 및 반도체 장치의 제조 방법이 제공된다.
도 1은 시험예 1과 관련되는 전단력의 측정 방법을 설명하는 평면도이다.
도 2는 시험예 1과 관련되는 전단력의 측정 방법을 설명하는 단면도이다.
이하, 본 발명의 실시형태에 대해 설명한다.
〔스텔스 다이싱용 점착 시트〕
본 발명의 일 실시형태와 관련되는 스텔스 다이싱용 점착 시트는, 적어도, 내부에 개질층이 형성된 반도체 웨이퍼를 저온 환경 하에서 개개의 칩으로 절단 분리하기 위해서 사용되는 것이다. 여기서, 저온 환경 하란, DAF나 NCF가 충분히 취성화하는 온도 환경 하를 말하고, 예를 들면 10℃ 이하의 환경 하인 것을 의미하고, 특히 6℃ 이하의 환경 하인 것이 바람직하고, 또한 4℃ 이하의 환경 하인 것이 바람직하다. 또한, 여기에서 말하는 저온 환경 하에서의 온도의 하한치는 특별히 제한되지 않고, 예를 들면, 저온 환경 하란, -20℃ 이상의 환경 하인 것을 의미하고, 특히 -15℃ 이상의 환경 하인 것이 바람직하고, 또한 -10℃ 이상의 환경 하인 것이 바람직하다. 10℃를 초과하는 환경 하에서는, DAF나 NCF의 취성화가 불충분하게 되어, 양호한 분할을 행할 수 없을 우려가 있다. 또한, -20℃ 미만의 환경 하에서는, DAF, NCF 또는 점착 시트가 이들의 유리전이온도(Tg) 이하의 환경 하에 놓이게 되기 때문에, 이것들과 반도체 웨이퍼의 밀착성이 저하될 우려가 있고, 또한 익스팬드시에 점착 시트의 파단이 생길 우려가 있다. 반도체 웨이퍼 내부에 개질층을 형성하는 공정(개질층 형성 공정)은, 반도체 웨이퍼가 상기 스텔스 다이싱용 점착 시트에 첩합된 상태에서 행해져도 좋고, 반도체 웨이퍼가 상기 스텔스 다이싱용 점착 시트에 첩합되기 전에 행해져도 좋다. 또한 본 명세서에서 「시트」에는 「테이프」의 개념도 포함되는 것으로 한다.
본 실시형태와 관련되는 스텔스 다이싱용 점착 시트는, 기재와, 상기 기재의 한쪽 면 측에 적층된 점착제층을 구비한다. 기재와 점착제층은 직접 적층되어 있는 것이 바람직하지만, 이것에 한정되는 것은 아니다.
본 실시형태와 관련되는 스텔스 다이싱용 점착 시트가 가지는 점착제층을 통해 상기 스텔스 다이싱용 점착 시트를 실리콘 웨이퍼에 첩부한 경우에, 점착제층과 실리콘 웨이퍼의 계면의 0℃에서의 전단력은, 190 N/(3 mm×20 mm) 이상이고, 195 N/(3 mm×20 mm) 이상인 것이 바람직하고, 특히 200 N/(3 mm×20 mm) 이상인 것이 바람직하다. 또한, 상기 전단력은, 400 N/(3 mm×20 mm) 이하이고, 300 N/(3 mm×20 mm) 이하인 것이 바람직하고, 특히 200 N/(3 mm×20 mm) 이하인 것이 바람직하다. 상기 전단력이 190 N/(3 mm×20 mm) 미만이면, 쿨 익스팬드 시에, 스텔스 다이싱용 점착 시트와 반도체 웨이퍼의 계면에서의 어긋남이 생기기 쉬워지고, 특히 칩 사이즈가 작은 경우에, 반도체 웨이퍼를 양호하게 절단 분리할 수 없다. 한편, 상기 전단력이 400 N/(3 mm×20 mm)를 초과하면, 쿨 익스팬드에 의해서 칩 간격을 충분히 넓힐 수 없다. 또한 상기 전단력의 측정 방법은, 후술하는 시험예에 나타낸 바와 같다.
본 실시형태와 관련되는 스텔스 다이싱용 점착 시트를 이용하여 내부에 개질층이 형성된 반도체 웨이퍼를 저온 환경 하에서 개개의 칩으로 절단 분리하는 경우, 얻어지는 칩은, 최소 변의 길이가 0.5 mm ~ 20 mm인 것이 바람직하고, 특히 상기 길이가 0.7 mm ~ 18 mm인 것이 바람직하고, 또한 상기 길이가 1.0 mm ~ 16 mm인 것이 바람직하다. 본 실시형태와 관련되는 스텔스 다이싱용 점착 시트는, 상술한 바와 같이, 스텔스 다이싱용 점착 시트와 반도체 웨이퍼의 계면에서의 어긋남을 억제하여 반도체 웨이퍼를 양호하게 절단 분리할 수 있기 때문에, 반도체 웨이퍼를 양호하게 절단 분리하여 상기와 같은 칩 사이즈가 작은 칩을 얻을 수 있다.
또한, 본 실시형태와 관련되는 스텔스 다이싱용 점착 시트를 이용하여 내부에 개질층이 형성된 반도체 웨이퍼를 저온 환경 하에서 개개의 칩으로 절단 분리하는 경우, 상기 반도체 웨이퍼는, 두께가 10μm ~ 1000μm 이하인 것이 바람직하고, 특히 상기 두께가 20μm ~ 950μm 이하인 것이 바람직하고, 또한 상기 두께가 30μm ~ 900μm 이하인 것이 바람직하다. 일반적으로, 반도체 웨이퍼의 두께가 두꺼울수록, 쿨 익스팬드 시에, 상기 반도체 웨이퍼를 칩으로 양호하게 절단 분리하는 것이 곤란해진다. 그렇지만, 본 실시형태와 관련되는 스텔스 다이싱용 점착 시트는, 상술한 바와 같이, 스텔스 다이싱용 점착 시트와 반도체 웨이퍼의 계면에서의 어긋남을 억제하여 반도체 웨이퍼를 양호하게 절단 분리할 수 있기 때문에, 상기와 같은 비교적 두께가 두꺼운 반도체 웨이퍼라도 양호하게 절단 분리할 수 있게 된다.
1.점착제층
본 실시형태와 관련되는 스텔스 다이싱용 점착 시트의 점착제층은, 상기의 전단력을 만족하는 것이면, 특별히 한정되지 않는다. 상기 점착제층은, 비에너지선 경화성 점착제로 구성되어도 좋고, 에너지선 경화성 점착제로 구성되어도 좋다. 비에너지선 경화성 점착제로서는, 소망한 점착력 및 재박리성을 가지는 것이 바람직하고, 예를 들면, 아크릴계 점착제, 고무계 점착제, 실리콘계 점착제, 우레탄계 점착제, 폴리에스테르계 점착제, 폴리비닐에테르계 점착제 등을 사용할 수 있다. 이들 중에서도, 개질층 형성 공정이나 쿨 익스팬드 공정 등에서 반도체 웨이퍼나 칩 등의 탈락을 효과적으로 억제할 수 있는 아크릴계 점착제가 바람직하다.
한편, 에너지선 경화성 점착제는, 에너지선 조사에 의해 경화되어 점착력이 저하하기 때문에, 반도체 웨이퍼를 분할하여 얻어진 칩과 스텔스 다이싱용 점착 시트를 분리시키고 싶을 때에는, 에너지선을 조사함으로써, 용이하게 분리시킬 수 있다.
점착제층을 구성하는 에너지선 경화성 점착제는, 에너지선 경화성을 가지는 폴리머를 주성분으로 하는 것이어도 좋고, 비에너지선 경화성 폴리머(에너지선 경화성을 가지지 않는 폴리머)와 적어도 1개 이상의 에너지선 경화성 기를 가지는 모노머 및/또는 올리고머의 혼합물을 주성분으로 하는 것이어도 좋다. 또한, 에너지선 경화성을 가지는 폴리머와 비에너지선 경화성 폴리머의 혼합물이어도 좋고, 에너지선 경화성을 가지는 폴리머와 적어도 1개 이상의 에너지선 경화성 기를 가지는 모노머 및/또는 올리고머의 혼합물이어도 좋고, 이것들 3종의 혼합물이어도 좋다.
최초로, 에너지선 경화성 점착제가, 에너지선 경화성을 가지는 폴리머를 주성분으로 하는 경우에 대해서, 이하 설명한다.
에너지선 경화성을 가지는 폴리머는, 측쇄에 에너지선 경화성을 가지는 관능기(에너지선 경화성 기)가 도입된 (메타)아크릴산 에스테르 (공)중합체(A)(이하 「에너지선 경화형 중합체(A)」라고 하는 경우가 있다.)인 것이 바람직하다. 이 에너지선 경화형 중합체(A)는, 관능기 함유 모노머 단위를 가지는 아크릴계 공중합체(a1)와 그 관능기에 결합된 관능기를 가지는 불포화기 함유 화합물(a2)을 반응시켜 얻어지는 것이 바람직하다. 또한 본 명세서에서, (메타)아크릴산 에스테르란, 아크릴산 에스테르 및 메타크릴산 에스테르의 양쪽 모두를 의미한다. 다른 유사 용어도 마찬가지이다.
아크릴계 공중합체(a1)는, 관능기 함유 모노머로부터 유도되는 구성 단위와 (메타)아크릴산 에스테르 모노머 또는 그 유도체로부터 유도되는 구성 단위를 포함하는 것이 바람직하다.
아크릴계 공중합체(a1)의 구성 단위로서의 관능기 함유 모노머는, 중합성의 이중 결합과 히드록시기, 카르복실기, 아미노기, 치환 아미노기, 에폭시기 등의 관능기를 분자 내에 가지는 모노머인 것이 바람직하다.
히드록시기 함유 모노머로서는, 예를 들면, 2-히드록시에틸 (메타)아크릴레이트, 2-히드록시프로필 (메타)아크릴레이트, 3-히드록시프로필 (메타)아크릴레이트, 2-히드록시부틸 (메타)아크릴레이트, 3-히드록시부틸 (메타)아크릴레이트, 4-히드록시부틸 (메타)아크릴레이트 등을 들 수 있고, 이들은 단독으로 또는 2종 이상을 조합해서 이용된다.
카르복실기 함유 모노머로서는, 예를 들면, 아크릴산, 메타크릴산, 크로톤산, 말레인산, 이타콘산, 시트라콘산 등의 에틸렌성 불포화 카르복실산을 들 수 있다. 이들은 단독으로 이용해도 좋고, 2종 이상을 조합하여 이용해도 좋다.
아미노기 함유 모노머 또는 치환 아미노기 함유 모노머로서는, 예를 들면, 아미노에틸 (메타)아크릴레이트, n-부틸아미노에틸 (메타)아크릴레이트 등을 들 수 있다. 이들은 단독으로 이용해도 좋고, 2종 이상을 조합하여 이용해도 좋다.
아크릴계 공중합체(a1)를 구성하는 (메타)아크릴산 에스테르 모노머로서는, 알킬기의 탄소수가 1 ~ 20인 알킬 (메타)아크릴레이트 외, 예를 들면, 분자 내에 지환식 구조를 가지는 모노머(지환식 구조 함유 모노머)가 바람직하게 이용된다.
알킬 (메타)아크릴레이트로서는, 특히 알킬기의 탄소수가 1 ~ 18인 알킬 (메타)아크릴레이트, 예를 들면, 메틸 (메타)아크릴레이트, 에틸 (메타)아크릴레이트, 프로필 (메타)아크릴레이트, n-부틸 (메타)아크릴레이트, 2-에틸헥실 (메타)아크릴레이트 등이 바람직하게 이용된다. 이들은 1종을 단독으로 이용해도 좋고, 2종 이상을 조합하여 이용해도 좋다.
지환식 구조 함유 모노머로서는, 예를 들면, (메타)아크릴산 시클로헥실, (메타)아크릴산 디시클로펜타닐, (메타)아크릴산 아다만틸, (메타)아크릴산 이소보닐, (메타)아크릴산 디시클로펜테닐, (메타)아크릴산 디시클로펜테닐옥시에틸 등이 바람직하게 이용된다. 이들은 1종을 단독으로 이용해도 좋고, 2종 이상을 조합하여 이용해도 좋다.
아크릴계 공중합체(a1)는, 상기 관능기 함유 모노머로부터 유도되는 구성 단위를, 바람직하게는 1 ~ 35질량%, 특히 바람직하게는 5 ~ 30질량%, 더 바람직하게는 10 ~ 25질량%의 비율로 함유한다. 또한, 아크릴계 공중합체(a1)는, (메타)아크릴산 에스테르 모노머 또는 그 유도체로부터 유도되는 구성 단위를, 바람직하게는 50 ~ 99질량%, 특히 바람직하게는 60 ~ 95질량%, 더 바람직하게는 70 ~ 90질량%의 비율로 함유한다.
아크릴계 공중합체(a1)는, 상기와 같은 관능기 함유 모노머와 (메타)아크릴산 에스테르 모노머 또는 그 유도체를 상법(常法)으로 공중합함으로써 얻어지지만, 이러한 모노머 외에도 디메틸아크릴아미드, 포름산 비닐, 아세트산 비닐, 스티렌 등이 공중합되어도 좋다.
상기 관능기 함유 모노머 단위를 가지는 아크릴계 공중합체(a1)를, 그 관능기에 결합된 관능기를 가지는 불포화기 함유 화합물(a2)과 반응시킴으로써, 에너지선 경화형 중합체(A)가 얻어진다.
불포화기 함유 화합물(a2)이 가지는 관능기는, 아크릴계 공중합체(a1)가 가지는 관능기 함유 모노머 단위의 관능기의 종류에 따라 적절히 선택할 수 있다. 예를 들면, 아크릴계 공중합체(a1)가 가지는 관능기가 히드록시기, 아미노기 또는 치환 아미노기의 경우, 불포화기 함유 화합물(a2)이 가지는 관능기로서는 이소시아네이트기 또는 에폭시기가 바람직하고, 아크릴계 공중합체(a1)가 가지는 관능기가 에폭시기인 경우, 불포화기 함유 화합물(a2)이 가지는 관능기로서는 아미노기, 카르복실기 또는 아지리디닐기가 바람직하다.
또한 상기 불포화기 함유 화합물(a2)에는, 에너지선 중합성의 탄소-탄소 이중 결합이, 1분자 중에 적어도 1개, 바람직하게는 1 ~ 6개, 더 바람직하게는 1 ~ 4개 포함되어 있다. 이러한 불포화기 함유 화합물(a2)의 구체예로서는, 예를 들면, 2-메타크릴로일옥시에틸 이소시아네이트, 메타-이소프로페닐-α,α-디메틸벤질 이소시아네이트, 메타크릴로일 이소시아네이트, 알릴 이소시아네이트, 1,1-(비스아크릴로일옥시메틸)에틸 이소시아네이트; 디이소시아네이트 화합물 또는 폴리이소시아네이트 화합물과 히드록시에틸 (메타)아크릴레이트의 반응에 의해 얻어지는 아크릴로일 모노이소시아네이트 화합물; 디이소시아네이트 화합물 또는 폴리이소시아네이트 화합물과 폴리올 화합물과 히드록시에틸 (메타)아크릴레이트의 반응에 의해 얻어지는 아크릴로일 모노이소시아네이트 화합물; 글리시딜(메타)아크릴레이트; (메타)아크릴산, 2-(1-아지리디닐)에틸 (메타)아크릴레이트, 2-비닐-2-옥사졸린, 2-이소프로페닐-2-옥사졸린 등을 들 수 있다.
상기 불포화기 함유 화합물(a2)은, 상기 아크릴계 공중합체(a1)의 관능기 함유 모노머 몰 수에 대해서, 바람직하게는 50 ~ 95몰%, 특히 바람직하게는 60 ~ 93몰%, 더 바람직하게는 70 ~ 90몰%의 비율로 이용된다.
아크릴계 공중합체(a1)와 불포화기 함유 화합물(a2)의 반응에서는, 아크릴계 공중합체(a1)가 가지는 관능기와 불포화기 함유 화합물(a2)이 가지는 관능기의 조합에 따라, 반응의 온도, 압력, 용매, 시간, 촉매의 유무, 촉매의 종류를 적절히 선택할 수 있다. 이것에 의해, 아크릴계 공중합체(a1) 중에 존재하는 관능기와 불포화기 함유 화합물(a2) 중의 관능기가 반응하여, 불포화기가 아크릴계 공중합체(a1) 중의 측쇄에 도입되어 에너지선 경화형 중합체(A)가 얻어진다.
이와 같이 하여 얻어지는 에너지선 경화형 중합체(A)의 중량평균분자량(Mw)은, 1만 이상인 것이 바람직하고, 특히 15만 ~ 150만인 것이 바람직하고, 또한 20만 ~ 100만인 것이 바람직하다. 또한 본 명세서에서의 중량평균분자량(Mw)은, 겔투과 크로마토그래피 법(GPC법)에 의해 측정된 표준 폴리스티렌 환산 값이다.
에너지선 경화성 점착제가, 에너지선 경화형 중합체(A)라고 하는 에너지선 경화성을 가지는 폴리머를 주성분으로 하는 경우에도, 에너지선 경화성 점착제는 에너지선 경화성의 모노머 및/또는 올리고머(B)를 더 함유해도 좋다.
에너지선 경화성의 모노머 및/또는 올리고머(B)로서는, 예를 들면, 다가알코올과 (메타)아크릴산의 에스테르 등을 사용할 수 있다.
이러한 에너지선 경화성의 모노머 및/또는 올리고머(B)로서는, 예를 들면, 시클로헥실 (메타)아크릴레이트, 이소보닐 (메타)아크릴레이트 등의 단관능성 아크릴산 에스테르류, 트리메티롤프로판 트리(메타)아크릴레이트, 펜타에리스리톨 트리(메타)아크릴레이트, 펜타에리스리톨 테트라(메타)아크릴레이트, 디펜타에리스리톨 헥사(메타)아크릴레이트, 1,4-부탄디올 디(메타)아크릴레이트, 1,6-헥산디올 디(메타)아크릴레이트, 폴리에틸렌글리콜 디(메타)아크릴레이트, 디메티롤트리시클로데칸 디(메타)아크릴레이트 등의 다관능성 아크릴산 에스테르류, 폴리에스테르 올리고(메타)아크릴레이트, 폴리우레탄 올리고(메타)아크릴레이트 등을 들 수 있다.
에너지선 경화형 중합체(A)에 대해, 에너지선 경화성의 모노머 및/또는 올리고머(B)를 배합하는 경우, 에너지선 경화성 점착제 중에서 에너지선 경화성의 모노머 및/또는 올리고머(B)의 함유량은, 에너지선 경화형 중합체(A) 100질량부에 대해서, 0.1 ~ 180질량부인 것이 바람직하고, 특히 60 ~ 150질량부인 것이 바람직하다.
여기서, 에너지선 경화성 점착제를 경화시키기 위한 에너지선으로서 자외선을 이용하는 경우에는, 광중합개시제(C)를 첨가하는 것이 바람직하고, 이 광중합개시제(C)의 사용에 의해, 중합 경화 시간 및 광선 조사량을 줄일 수 있다.
광중합개시제(C)로서는, 구체적으로는, 벤조페논, 아세토페논, 벤조인, 벤조인 메틸에테르, 벤조인 에틸에테르, 벤조인 이소프로필에테르, 벤조인 이소부틸에테르, 벤조인 안식향산, 벤조인 안식향산 메틸, 벤조인 디메틸 케탈, 2,4-디에틸 티옥산톤, 1-히드록시시클로헥실페닐케톤, 벤질디페닐설파이드, 테트라메틸티우람모노설파이드, 아조비스이소부티로니트릴, 벤질, 디벤질, 디아세틸, β-클로로안스라퀴논, (2,4,6-트리메틸벤질디페닐) 포스핀옥시드, 2-벤조티아졸-N,N-디에틸디티오카르바메이트, 올리고{2-히드록시-2-메틸-1-[4-(1-프로페닐)페닐]프로파논}, 2,2-디메톡시-1,2-디페닐에탄-1-온 등을 들 수 있다. 이들은 단독으로 이용해도 좋고, 2종 이상을 병용해도 좋다.
광중합개시제(C)는, 에너지선 경화형 중합체(A)(에너지선 경화성의 모노머 및/또는 올리고머(B)를 배합하는 경우에는, 에너지선 경화형 중합체(A) 및 에너지선 경화성의 모노머 및/또는 올리고머(B)의 합계량 100질량부) 100질량부에 대해서 0.1 ~ 10질량부, 특히 0.5 ~ 6질량부의 범위의 양으로 이용되는 것이 바람직하다.
에너지선 경화성 점착제에서는, 상기 성분 이외에도, 적절히 다른 성분을 배합해도 좋다. 다른 성분으로서는, 예를 들면, 비에너지선 경화성 폴리머 성분 또는 올리고머 성분(D), 가교제(E), 중합성 분기 중합체(F) 등을 들 수 있다.
비에너지선 경화성 폴리머 성분 또는 올리고머 성분(D)으로서는, 예를 들면, 폴리아크릴산 에스테르, 폴리에스테르, 폴리우레탄, 폴리카르보네이트, 폴리올레핀, 고분기 폴리머 등을 들 수 있고, 중량평균분자량(Mw)이 3000 ~ 250만의 폴리머 또는 올리고머가 바람직하다. 상기 성분(D)을 에너지선 경화성 점착제에 배합함으로써, 경화 전의 점착성 및 박리성, 경화 후의 강도, 피착체로부터의 이(易)박리성, 다른 층과의 접착성, 보존 안정성 등을 개선할 수 있다. 상기 성분(D)의 배합량은 특별히 한정되지 않고, 에너지선 경화형 중합체(A) 100질량부에 대해서 0.01 ~ 50질량부의 범위에서 적절히 결정된다.
가교제(E)로서는, 에너지선 경화형 중합체(A) 등이 가지는 관능기와의 반응성을 가지는 다관능성 화합물을 이용할 수 있다. 이러한 다관능성 화합물의 예로서는, 이소시아네이트 화합물, 에폭시 화합물, 아민 화합물, 멜라민 화합물, 아지리딘 화합물, 히드라진 화합물, 알데히드 화합물, 옥사졸린 화합물, 금속알콕시드 화합물, 금속킬레이트 화합물, 금속염, 암모늄염, 반응성 페놀 수지 등을 들 수 있다. 가교제(E)를 에너지선 경화성 점착제에 배합함으로써, 전술한 전단력을 조정할 수 있다.
가교제(E)의 배합량은, 에너지선 경화형 중합체(A) 100질량부에 대해서, 0.01 ~ 8질량부인 것이 바람직하고, 특히 0.04 ~ 5질량부인 것이 바람직하고, 또한 0.05 ~ 3.5질량부인 것이 바람직하다.
중합성 분기 중합체(F)란, 에너지선 중합성 기 및 분기 구조를 가지는 중합체를 의미한다. 에너지선 경화성 점착제가 중합성 분기 중합체를 함유함으로써, 스텔스 다이싱용 점착 시트 상에 적층된 반도체 웨이퍼 또는 반도체 칩에 점착제층으로부터의 유기물질의 이행을 억제할 수 있는 것과 함께, 스텔스 다이싱용 점착 시트로부터 반도체 칩을 개별적으로 픽업하는 공정에서, 반도체 칩이 받는 기계적인 부하를 저감시킬 수 있게 된다. 이러한 효과에 대해서 중합성 분기 중합체(F)가 어떻게 기여하고 있는지는 명확하지 않지만, 중합성 분기 중합체(F)는, 점착제층에서 반도체 웨이퍼 또는 반도체 칩의 계면 근방에 존재하기 쉬운 경향을 가지고 있다고 생각되는 것이나, 중합성 분기 중합체(F)가 에너지선 조사에 의해, 에너지선 경화형 중합체(A)나 에너지선 경화성의 모노머 및/또는 올리고머(B)와 중합하는 것 등이 영향을 미칠 가능성이 있다.
중합성 분기 중합체(F)의 분자량, 분기 구조의 정도, 1분자 중에 가지는 에너지선 중합성 기의 수의 구체적인 구조는 특별히 한정되지 않는다. 이러한 중합성 분기 중합체(F)를 얻는 방법의 예로서는, 최초로, 2개 이상의 라디칼 중합성 이중 결합을 분자 내에 가지는 모노머와 활성수소기 및 1개의 라디칼 중합성 이중 결합을 분자 내에 가지는 모노머와 1개의 라디칼 중합성 이중 결합을 분자 내에 가지는 모노머를 중합시킴으로써, 분기 구조를 가지는 중합체를 얻는다. 다음에, 얻어진 중합체와, 상기 중합체가 가지는 활성수소기와 반응하여 결합을 형성할 수 있는 관능기 및 적어도 1개의 라디칼 중합성 이중 결합을 분자 내에 가지는 화합물을 반응시킴으로써, 중합성 분기 중합체(F)를 얻을 수 있다. 중합성 분기 중합체(F)의 시판품으로서는, 예를 들면, Nissan Chemical Industries, Ltd. 제 「OD-007 」을 사용할 수 있다.
중합성 분기 중합체(F)의 중량평균분자량(Mw)은, 에너지선 경화형 중합체(A)나 에너지선 경화성의 모노머 및/또는 올리고머(B)의 상호작용을 적당히 억제하는 것을 용이하게 하는 관점에서, 1000 이상인 것이 바람직하고, 특히 3000 이상인 것이 바람직하다. 또한 상기 중량평균분자량(Mw)은, 100,000 이하인 것이 바람직하고, 특히 30,000 이하인 것이 바람직하다.
점착제층 중의 중합성 분기 중합체(F)의 함유량은 특별히 한정되지 않지만, 중합성 분기 중합체(F)를 함유하는 것에 의한 상술한 효과를 양호하게 얻는 관점에서, 통상, 에너지선 경화형 중합체(A) 100질량부에 대해서, 0.01질량부 이상인 것이 바람직하고, 0.1질량부 이상인 것이 바람직하다. 중합성 분기 중합체(F)는 분기 구조를 가지기 때문에, 점착제층 중의 함유량이 비교적 소량이라도, 상술한 효과를 양호하게 얻을 수 있다.
또한 중합성 분기 중합체(F)의 종류에 따라서는, 중합성 분기 중합체(F)가, 반도체 웨이퍼 또는 반도체 칩에서의 점착제층과의 접촉면에 파티클로서 잔류하는 경우가 있다. 이 파티클은 반도체 칩을 구비하는 제품의 신뢰성을 저하시킬 우려가 있기 때문에, 잔류하는 파티클 수는 적은 것이 바람직하다. 구체적으로는, 반도체 웨이퍼로서 실리콘 웨이퍼에 잔류하는 0.20μm 이상의 입경의 파티클의 수를 100 미만으로 하는 것이 바람직하고, 특히 50 이하로 하는 것이 바람직하다. 이러한 파티클에 관한 요청을 만족하는 것을 용이하게 하는 관점에서, 중합성 분기 중합체(F)의 함유량은, 에너지선 경화형 중합체(A) 100질량부에 대해서, 3.0질량부 미만으로 하는 것이 바람직하고, 특히 2.5질량부 이하로 하는 것이 바람직하고, 또한 2.0질량부 이하로 하는 것이 바람직하다.
다음에, 에너지선 경화성 점착제가, 비에너지선 경화성 폴리머 성분과 적어도 1개 이상의 에너지선 경화성 기를 가지는 모노머 및/또는 올리고머와의 혼합물을 주성분으로 하는 경우에 대해서, 이하 설명한다.
비에너지선 경화성 폴리머 성분으로서는, 예를 들면, 전술한 아크릴계 공중합체(a1)와 마찬가지의 성분을 사용할 수 있다.
적어도 1개 이상의 에너지선 경화성 기를 가지는 모노머 및/또는 올리고머로서는, 전술의 성분(B)과 같은 것을 선택할 수 있다. 비에너지선 경화성 폴리머 성분과 적어도 1개 이상의 에너지선 경화성 기를 가지는 모노머 및/또는 올리고머의 배합비는, 비에너지선 경화성 폴리머 성분 100질량부에 대해서, 적어도 1개 이상의 에너지선 경화성 기를 가지는 모노머 및/또는 올리고머 1 ~ 200질량부인 것이 바람직하고, 특히 60 ~ 160질량부인 것이 바람직하다.
이 경우에도, 상기와 마찬가지로, 광중합개시제(C)나 가교제(E)를 적절히 배합할 수 있다.
점착제층 두께는, 본 실시형태와 관련되는 스텔스 다이싱용 점착 시트가 사용되는 각 공정에서 적절히 기능할 수 있는 한, 특별히 한정되지 않는다. 구체적으로는, 1 ~ 50μm인 것이 바람직하고, 특히 3 ~ 40μm인 것이 바람직하고, 또한 5 ~ 30μm인 것이 바람직하다.
본 실시형태와 관련되는 스텔스 다이싱용 점착 시트에서의 점착제층은, 0℃에서의 저장 탄성률이, 0.02 ~ 40.0 MPa인 것이 바람직하고, 특히 0.10 ~ 30.0 MPa인 것이 바람직하고, 또한 0.50 ~ 20.0 MPa인 것이 바람직하다. 또한 상기 저장 탄성률의 측정 방법은, 후술하는 시험예에 나타낸 바와 같다.
2.기재
본 실시형태와 관련되는 스텔스 다이싱용 점착 시트에서의 기재는, 0℃에서의 저장 탄성률이, 100 MPa 이상 1500 MPa 이하인 것이 바람직하다. 일반적으로, 기재의 저장 탄성률이 과도하게 낮은 경우, 익스팬드 공정에서, 스텔스 다이싱용 점착 시트에서의 반도체 웨이퍼가 적층되어 있는 영역보다도, 반도체 웨이퍼가 적층되지 않은 영역에 우선적으로 신장하기 쉬운 것이 되어 버린다. 그렇지만, 상기 저장 탄성률이 상기 범위인 것으로, 스텔스 다이싱용 점착 시트에서의 반도체 웨이퍼가 적층되어 있는 영역도 양호하게 신장할 수 있고, 그 결과, 개개의 칩을 효과적으로 절단 분리할 수 있게 된다. 또한 상기 저장 탄성률의 측정 방법은, 후술하는 시험예에 나타낸 바와 같다.
또한, 상기 저장 탄성률이 100 MPa 이상이면, 기재가 소정의 강성을 나타내기 때문에, 박리 시트 등에 형성한 점착제층을 전사에 의해서 상기 기재에 적층할 수 있어 효율 좋게 스텔스 다이싱용 점착 시트를 제조할 수 있다. 또한 스텔스 다이싱용 점착 시트의 핸들링성도 양호하게 된다. 한편, 상기 저장 탄성률이 1500 MPa 이하이면, 스텔스 다이싱용 점착 시트가 쿨 익스팬드에 의해서 양호하게 신장된다. 또한, 링 프레임에 장착된 스텔스 다이싱용 점착 시트에 의해서, 반도체 웨이퍼를 양호하게 지지할 수 있다.
이상의 관점에서, 상기 저장 탄성률의 하한치는, 120 MPa 이상인 것이 보다 바람직하고, 특히 150 MPa 이상인 것이 바람직하다. 또한, 상기 저장 탄성률의 상한치는, 1200 MPa 이하인 것이 보다 바람직하고, 특히 1000 MPa 이하인 것이 바람직하다.
스텔스 다이싱용 점착 시트에 첩합된 반도체 웨이퍼에 대해서, 상기 스텔스 다이싱용 점착 시트 너머 레이저광을 조사하는 개질층 형성 공정을 행하는 경우, 본 실시형태와 관련되는 스텔스 다이싱용 점착 시트에서의 기재는, 그 레이저광의 파장의 광에 대해서 우수한 광선 투과성을 발휘하는 것이 바람직하다.
또한, 점착제층을 경화시키기 위해서 에너지선을 사용하는 경우, 기재는 상기 에너지선에 대한 광선 투과성을 가지는 것이 바람직하다. 에너지선에 대해서는 후술한다.
본 실시형태와 관련되는 스텔스 다이싱용 점착 시트에서의 기재는, 수지계의 재료를 주재로 하는 필름(수지 필름)을 포함하는 것이 바람직하고, 특히, 수지 필름만으로 이루어지는 것이 바람직하다. 수지 필름의 구체예로서는, 에틸렌-아세트산 비닐 공중합체 필름; 에틸렌-(메타)아크릴산 공중합체 필름, 에틸렌-(메타)아크릴산 메틸 공중합체 필름, 그 외의 에틸렌-(메타)아크릴산 에스테르 공중합체 필름 등의 에틸렌계 공중합체 필름; 폴리에틸렌 필름, 폴리프로필렌 필름, 폴리부텐 필름, 폴리부타디엔 필름, 폴리메틸펜텐 필름, 에틸렌-노르보르넨 공중합체 필름, 노르보르넨 수지 필름 등의 폴리올레핀계 필름; 폴리염화비닐 필름, 염화비닐 공중합체 필름 등의 폴리염화비닐계 필름; 폴리에틸렌 테레프탈레이트 필름, 폴리부틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 등의 폴리에스테르계 필름; (메타)아크릴산 에스테르 공중합체 필름; 폴리우레탄 필름; 폴리이미드 필름; 폴리스티렌 필름; 폴리카르보네이트 필름; 불소 수지 필름 등을 들 수 있다. 폴리에틸렌 필름의 예로서는, 저밀도 폴리에틸렌(LDPE) 필름, 직쇄 저밀도 폴리에틸렌(LLDPE) 필름, 고밀도 폴리에틸렌(HDPE) 필름 등을 들 수 있다. 또한, 이들의 가교 필름, 아이오노머 필름의 변성 필름도 이용된다. 기재는, 이들의 1종으로 이루어지는 필름이어도 좋고, 이것들을 2 종류 이상 조합한 재료로 이루어지는 필름이어도 좋다. 또한, 상술한 1종 이상의 재료로 이루어지는 층이 복수 적층된, 다층 구조의 적층 필름이어도 좋다. 이 적층 필름에서, 각 층을 구성하는 재료는 동종이어도 좋고, 이종이어도 좋다.
쿨 익스팬드 공정에서의 사용을 고려하면, 기재로서는, 상기 필름 중에서도, 에틸렌-메타크릴산 공중합체 필름, 폴리에틸렌 필름, 폴리프로필렌 필름 등의 폴리올레핀계 필름, 이러한 폴리올레핀의 아이오노머 필름, 폴리염화비닐계 필름, 폴리우레탄 필름, 또는 (메타)아크릴산 에스테르 공중합체 필름을 사용하는 것이 바람직하다.
기재에서는, 상기의 필름 내에, 필러, 난연제, 가소제, 대전방지제, 윤활제, 산화방지제, 착색제, 적외선흡수제, 자외선흡수제, 이온 포착제 등의 각종 첨가제가 포함되어 있어도 좋다. 이러한 첨가제의 함유량으로서는, 특별히 한정되지 않지만, 기재가 소망한 기능을 발휘하는 범위로 하는 것이 바람직하다.
본 실시형태와 관련되는 스텔스 다이싱용 점착 시트에서 기재와 점착제층이 직접 적층되어 있는 경우, 기재에서의 점착제층 측의 면은, 점착제층과의 밀착성을 높이기 위해서, 프라이머 처리, 코로나 처리, 플라즈마 처리 등의 표면 처리가 실시되어도 좋다.
기재의 두께는, 스텔스 다이싱용 점착 시트가 사용되는 공정에서 적절히 기능할 수 있는 한 한정되지 않는다. 상기 두께는, 통상, 20 ~ 450μm인 것이 바람직하고, 특히 25 ~ 250μm인 것이 바람직하고, 또한 50 ~ 150μm인 것이 바람직하다.
3.박리 시트
본 실시형태와 관련되는 스텔스 다이싱용 점착 시트에서의 점착제층의 기재 측과는 반대 측의 면에는, 상기 스텔스 다이싱용 점착 시트가 사용될 때까지, 점착제층을 보호하기 위해서, 박리 시트가 적층되어 있어도 좋다.
박리 시트로서는, 특별히 한정되지 않지만, 예를 들면, 폴리에틸렌 필름, 폴리프로필렌 필름, 폴리부텐 필름, 폴리부타디엔 필름, 폴리메틸펜텐 필름, 폴리염화비닐 필름, 염화비닐 공중합체 필름, 폴리에틸렌 테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름, 폴리부틸렌테레프탈레이트 필름, 폴리우레탄 필름, 에틸렌 아세트산 비닐 필름, 아이오노머 수지 필름, 에틸렌-(메타)아크릴산 공중합체 필름, 에틸렌-(메타)아크릴산 에스테르 공중합체 필름, 폴리스티렌 필름, 폴리카르보네이트 필름, 폴리이미드 필름, 불소 수지 필름 등을 이용할 수 있다. 또한, 이들의 가교 필름을 이용해도 좋다. 또한 이러한 필름의 복수가 적층된 적층 필름이어도 좋다.
상기 박리 시트의 박리면(박리성을 가지는 면; 특히 점착제층과 접하는 면)에는, 박리 처리가 실시되어 있는 것이 바람직하다. 박리 처리에 사용되는 박리제로서는, 예를 들면, 알키드계, 실리콘계, 불소계, 불포화 폴리에스테르계, 폴리올레핀계, 왁스계의 박리제를 들 수 있다.
또한 박리 시트의 두께에 대해서는 특별히 한정되지 않고, 통상, 20μm부터 100μm 정도이다.
4.점착력
본 실시형태와 관련되는 스텔스 다이싱용 점착 시트에서는, 0℃에서의 실리콘 미러 웨이퍼에 대한 점착력이 0.5N/25 mm 이상인 것이 바람직하고, 특히 1.0N/25 mm 이상인 것이 바람직하다. 또한, 상기 점착력은, 30 N/25 mm 이하인 것이 바람직하고, 특히 25 N/25 mm 이하인 것이 바람직하다. 0℃에서의 점착력이 상기 범위인 것으로, 쿨 익스팬드 공정에서 점착 시트를 익스팬드할 때에, 반도체 웨이퍼나 얻어지는 반도체 칩의 소정의 위치에 유지하기 쉬워져, 반도체 웨이퍼의 개질층 부분에서 분단을 양호하게 행할 수 있게 된다. 또한 점착제층이 에너지선 경화성 점착제로 구성되는 경우, 상기 점착력은, 에너지선 조사 전의 점착력을 말하는 것으로 한다. 또한, 점착력은, 후술하는 방법에 따라 측정된 것을 말한다.
본 실시형태와 관련되는 스텔스 다이싱용 점착 시트에서, 점착제층이 에너지선 경화성 점착제로 구성되는 경우, 23℃에서의 에너지선 조사 후의 실리콘 미러 웨이퍼에 대한 점착력이, 10 mN/25 mm 이상인 것이 바람직하고, 특히 20 mN/25 mm 이상인 것이 바람직하다. 또한, 상기 점착력은, 1000 mN/25 mm 이하인 것이 바람직하고, 특히 900 mN/25 mm 이하인 것이 바람직하다. 반도체 웨이퍼의 개편화가 완료된 후, 스텔스 다이싱용 점착 시트에 에너지선을 조사하여, 점착력을 상기 범위까지 저하시킬 수 있는 것으로, 얻어진 반도체 칩을 용이하게 픽업할 수 있게 된다. 또한 점착력은, 후술하는 방법에 따라 측정된 것을 말한다.
상술한 0℃에서의 점착력 및 23℃에서의 에너지선 조사 후의 점착력은, 다음의 방법에 따라 측정할 수 있다. 우선, 반도체 가공용 시트를 25 mm의 폭으로 재단하고, 그 점착제층 측의 면을, 실리콘 미러 웨이퍼에 첩부한다. 이 첩부는, 라미네이터(LINTEC Corporation 제, 제품명 「RAD-3510F/12」)를 이용하고, 첩부 속도 10 mm/s, 웨이퍼 돌출량 20μm 및 롤러 압력 0.1 MPa의 조건에서 행할 수 있다. 계속해서, 얻어진 반도체 가공용 시트와 실리콘 미러 웨이퍼의 적층체를, 23℃, 50%RH의 분위기 하에 20분간 방치한다. 여기서, 23℃에서의 에너지선 조사 후의 점착력을 측정하는 경우에는, 20분간 방치한 후에, 상기 적층체에 대해서, 자외선 조사장치(LINTEC Corporation 제, 제품명 「RAD-2000m/12」)를 이용하고, 질소 분위기 하에서 시트의 기재 측에 자외선(UV) 조사(조도 230 mW/㎠, 광량 190 mJ/㎠)를 행한다. 20분간의 방치 또는 UV 조사에 이어서, JIS Z0237에 준해 만능형 인장시험기(AMD 사 제, 제품명 「RTG-1225」)를 이용하고, 박리 각도 180°, 박리 속도 300 mm/min로 시트를 실리콘 미러 웨이퍼로부터 박리하고, 측정하는 값을 점착력(mN/25 mm)으로 한다. 여기서, 0℃에서의 점착력을 측정하는 경우에는, 상기 만능형 인장시험기를 이용하는 측정을 0℃의 환경 하에서 행하고, 23℃에서의 점착력을 측정하는 경우에는, 상기 만능형 인장시험기를 이용하는 측정을 23℃의 환경 하에서 행한다.
5.스텔스 다이싱용 점착 시트의 제조 방법
본 실시형태와 관련되는 스텔스 다이싱용 점착 시트의 제조 방법은, 특별히 한정되지 않고, 상법을 사용할 수 있다. 상기 제조 방법의 제1의 예로서는, 우선, 점착제층의 재료를 포함하는 점착제 조성물, 및 소망에 따라 용매 또는 분산매를 더 함유하는 도공용 조성물을 조제한다. 다음에, 이 도공용 조성물을, 박리 시트의 박리면 상에, 다이 코터, 커튼 코터, 스프레이 코터, 슬릿 코터, 나이프 코터 등에 의해 도포하여 도막을 형성한다. 또한 상기 도막을 건조시켜 점착제층을 형성한다. 그 후, 박리 시트 상의 점착제층과 기재를 첩합함으로써, 스텔스 다이싱용 점착 시트가 얻어진다. 도공용 조성물은, 도포를 행할 수 있으면 그 성상은 특별히 한정되지 않는다. 점착제층을 형성하기 위한 성분은, 도공용 조성물 중에 용질로서 함유되어도 좋고, 또는 분산질로서 함유되어도 좋다.
도공용 조성물이 가교제(E)를 함유하는 경우, 소망한 존재 밀도로 가교 구조를 형성하기 위해서, 상기의 건조의 조건(온도, 시간 등)을 변경해도 좋고, 또는 가열 처리를 별도 설치해도 좋다. 가교반응을 충분히 진행시키기 위해서, 통상은, 상기의 방법 등에 의해서 기재에 점착제층을 적층한 후, 얻어진 스텔스 다이싱용 점착 시트를, 예를 들면 23℃, 상대습도 50%의 환경에 수일간 정치하는 양생을 행한다.
본 실시형태와 관련되는 스텔스 다이싱용 점착 시트의 제조 방법의 제2의 예로서는, 우선, 기재의 한쪽의 면에 상기 도공용 조성물을 도포하여, 도막을 형성한다. 다음에, 상기 도막을 건조시켜 기재와 점착제층으로 이루어지는 적층체를 형성한다. 또한 이 적층체에서 점착제층의 노출면과 박리 시트의 박리면을 첩합한다. 이것에 의해, 점착제층에 박리 시트가 적층된 스텔스 다이싱용 점착 시트가 얻어진다.
〔반도체 장치의 제조 방법〕
본 발명의 일 실시형태와 관련되는 반도체 장치의 제조 방법은, 전술한 스텔스 다이싱용 점착 시트(본 실시형태와 관련되는 스텔스 다이싱용 점착 시트)의 점착제층과 반도체 웨이퍼를 첩합하는 첩합공정, 반도체 웨이퍼 내부에 개질층을 형성하는 개질층 형성 공정, 및 저온 환경 하에서 스텔스 다이싱용 점착 시트를 익스팬드하여, 내부에 개질층이 형성된 반도체 웨이퍼를 개개의 칩으로 절단 분리하는 쿨 익스팬드 공정을 구비한다.
상기 제조 방법에서는, 개질층 형성 공정 전에 첩합공정이 먼저 행해져도 좋고, 반대로, 첩합공정 전에 개질층 형성 공정이 먼저 행해져도 좋다. 전자의 경우에 개질층 형성 공정에서는, 본 실시형태와 관련되는 스텔스 다이싱용 점착 시트에 첩합된 반도체 웨이퍼에 대해서 레이저광이 조사된다. 후자의 경우에 개질층 형성 공정에서는, 예를 들면, 다른 점착 시트(예를 들면 백 그라인드 시트)에 첩합된 반도체 웨이퍼에 대해서 레이저광이 조사된다.
본 실시형태와 관련되는 반도체 장치의 제조 방법에 따르면, 적어도 쿨 익스팬드 공정에서 전술한 스텔스 다이싱용 점착 시트를 사용하기 때문에, 쿨 익스팬드 공정에서, 스텔스 다이싱용 점착 시트와 반도체 웨이퍼의 계면에서의 어긋남이 생기기 어려워진다. 이것에 의해, 스텔스 다이싱용 점착 시트의 익스팬드에 의해 생기는, 반도체 웨이퍼를 주연부 방향으로 인장하는 힘이, 개질층에 집중하기 쉬워지는 결과, 상기 개질층에서 반도체 웨이퍼의 분할이 양호하게 생긴다. 이 때문에, 얻어지는 칩 사이즈가 작은 경우에도, 분할 불량이나 칩 파손 문제의 발생이 억제되어 양호하게 개편화된 칩을 얻을 수 있다.
또한, 본 실시형태와 관련되는 반도체 장치의 제조 방법은, 스텔스 다이싱용 점착 시트에 첩합된 반도체 웨이퍼에서의 스텔스 다이싱용 점착 시트 측과는 반대 측의 면에, 접착용 필름(DAF, NCF 등)을 적층하는 라미네이트 공정을 더 구비해도 좋다. 본 실시형태와 관련되는 반도체 장치의 제조 방법에 따르면, 쿨 익스팬드 공정을 행하기 때문에, 접착용 필름을 저온 환경 하에서 양호하게 분할할 수 있다.
이하, 본 발명의 일 실시형태와 관련되는 반도체 장치의 제조 방법의 바람직한 구체예를 설명한다.
(1) 첩합공정
우선, 본 실시형태와 관련되는 스텔스 다이싱용 점착 시트의 점착제층과 반도체 웨이퍼를 첩합하는 첩합공정을 행한다. 통상은, 스텔스 다이싱용 점착 시트의 점착제층 측의 면을, 반도체 웨이퍼의 한쪽 면에 마운트하지만, 이것에 한정되는 것은 아니다. 이 첩합공정에서는, 통상, 스텔스 다이싱용 점착 시트의 점착제층 측의 면에서, 반도체 웨이퍼가 첩착되어 있는 영역의 외주 측의 영역에, 링 프레임이 첩부된다. 이 경우, 평면에서 볼 때, 링 프레임과 반도체 웨이퍼의 사이에는 점착제층이 노출된 영역이 주연(周緣) 영역으로서 존재한다.
(2) 라미네이트 공정
다음에, 스텔스 다이싱용 점착 시트에 첩합된 반도체 웨이퍼에서의 스텔스 다이싱용 점착 시트 측과는 반대 측의 면에, 접착용 필름을 적층하는 라미네이트 공정을 행해도 좋다. 이 적층은, 통상, 가열 적층(열 라미네이트)에 의해서 행한다. 반도체 웨이퍼가 표면에 전극을 가지는 경우, 통상, 반도체 웨이퍼에서의 스텔스 다이싱용 점착 시트 측과는 반대 측의 면에 전극이 존재하기 때문에, 접착용 필름은, 반도체 웨이퍼의 전극 측에 적층된다.
접착용 필름은, DAF, NCF 등의 어느 하나이어도 좋고, 통상은 감열 접착성을 가진다. 재료로서는 특별히 한정되지 않고, 폴리이미드 수지, 에폭시 수지, 페놀 수지의 내열성 수지재료와 경화 촉진제를 함유하는 접착제 조성물로 형성된 필름상 부재를 구체예로서 들 수 있다.
(3) 개질층 형성 공정
바람직하게는, 상기 첩합공정 후 또는 라미네이트 공정 후에, 반도체 웨이퍼 내부에 개질층을 형성하는 개질층 형성 공정을 행하지만, 이러한 공정 전에 개질층 형성 공정을 행해도 좋다. 개질층 형성 공정은, 통상, 반도체 웨이퍼 내부에 설정된 초점에 집속되도록 적외역의 레이저광을 조사함으로써 행한다(스텔스 다이싱 가공). 레이저광의 조사는, 반도체 웨이퍼의 어느 측에 행해도 좋다. 개질층 형성 공정을, 라미네이트 공정 후에 행하는 경우이면, 스텔스 다이싱용 점착 시트 너머 레이저광을 조사하는 것이 바람직하다. 또한, 개질층 형성 공정을 상기 첩합공정과 상기 라미네이트 공정 사이에 행하는 경우, 또는 상기 라미네이트 공정을 행하지 않는 경우에는, 스텔스 다이싱용 점착 시트를 통하지 않고 반도체 웨이퍼에 직접 레이저광을 조사하는 것이 바람직하다.
(4) 쿨 익스팬드 공정
개질층 형성 공정 후, 저온 환경 하에서 스텔스 다이싱용 점착 시트를 익스팬드함으로써, 반도체 웨이퍼를 절단 분리하는 쿨 익스팬드 공정을 행한다. 이것에 의해, 스텔스 다이싱용 점착 시트의 점착제층 상에는, 반도체 웨이퍼가 분할되어 이루어지는 반도체 칩이 첩착한 상태가 된다. 또한, 반도체 웨이퍼 상에 접착 필름이 적층되어 있는 경우에는, 익스팬드 공정에 의해 상기 접착 필름도 반도체 웨이퍼의 분할과 동시에 분할되어 접착제 층을 가지는 칩이 얻어진다.
쿨 익스팬드 공정에서의 구체적인 조건은 한정되지 않는다. 예를 들면, 스텔스 다이싱용 점착 시트를 익스팬드할 때의 온도는, 일반적인 쿨 익스팬드의 온도로 할 수 있고, 전술한 바와 같이, 통상 10℃ 이하이고, 특히 6℃ 이하인 것이 바람직하고, 또한 4℃ 이하인 것이 바람직하다. 또한, 쿨 익스팬드의 온도의 하한치에 대해서도 특별히 제한되지 않고, 통상 -20℃ 이상이고, 특히 -15℃ 이상인 것이 바람직하고, 또한 -10℃ 이상인 것이 바람직하다. 전술한 바와 같이, 본 실시형태와 관련되는 스텔스 다이싱용 점착 시트를 사용하여 쿨 익스팬드 공정을 행하는 것으로, 반도체 웨이퍼 칩으로 양호하게 절단 분리할 수 있고, 접착용 필름이 적층되어 있는 경우에는, 상기 접착용 필름도 양호하게 분할된다.
(5) 재익스팬드 공정
쿨 익스팬드 공정을 행한 후, 스텔스 다이싱용 점착 시트 및 그 위에 적층된 반도체 칩 또는 접착제 층을 가지는 칩을 실온 환경 하로 되돌리고, 실온 환경 하에서 재차 익스팬드 공정을 행해도 좋다(재익스팬드 공정). 재익스팬드 공정에서의 구체적인 조건은, 익스팬드를 실온(예를 들면 23℃)에서 행하는 것을 제외하고 특별히 제한되지 않는다.
또한 이 재익스팬드 공정에 의해, 통상, 스텔스 다이싱용 점착 시트의 주연 영역(평면에서 볼 때 링 프레임과 칩 군의 사이의 영역)에는 늘어짐이 생긴다.
(6) 쉬링크 공정
재익스팬드 공정에 의해, 스텔스 다이싱용 점착 시트의 주연 영역에 늘어짐이 생긴 경우에는, 상기 주연 영역을 가열하는 쉬링크 공정을 행하는 것이 바람직하다. 스텔스 다이싱용 점착 시트의 주변 영역을 가열함으로써, 이 주연 영역에 위치하는 기재가 수축하고, 재익스팬드 공정에서 생긴 스텔스 다이싱용 점착 시트의 늘어짐 양을 저감시킬 수 있게 된다. 쉬링크 공정에서 가열 방법은 한정되지 않는다. 열풍을 분무해도 좋고, 적외선을 조사해도 좋고, 마이크로파를 조사해도 좋다.
(7) 픽업 공정
재익스팬드 공정을 행하는 경우에는 이것에 계속되는 쉬링크 공정 후, 재익스팬드 공정을 행하지 않는 경우에는 쿨 익스팬드 공정 후에, 스텔스 다이싱용 점착 시트에 첩착되어 있는 칩을 개별적으로 스텔스 다이싱용 점착 시트로부터 픽업하고, 칩을 반도체 장치로서 얻는 픽업 공정을 행한다.
여기서, 스텔스 다이싱용 점착 시트의 점착제층이 에너지선 경화성 점착제로 이루어지는 경우, 첩합공정 이후, 픽업 공정보다 전의 어느 단계에서, 점착제층에 대해서 에너지선을 조사해 점착제층을 경화시켜, 점착력을 저하시키는 것이 바람직하다. 이것에 의해, 상기의 칩의 픽업을 보다 용이하게 행할 수 있다.
에너지선으로서는, 전리 방사선, 즉, X선, 자외선, 전자선 등을 들 수 있다. 이들 중에서도, 비교적 조사 설비의 도입이 용이한 자외선이 바람직하다.
전리 방사선으로서 자외선을 이용하는 경우에는, 취급하기 쉬움으로부터 파장 200 ~ 380 nm 정도의 자외선을 포함하는 근자외선을 이용하면 좋다. 자외선의 광량으로서는, 점착제층에 포함되는 에너지선 경화성 점착제의 종류나 점착제층 두께에 따라 적절히 선택하면 좋고, 통상 50 ~ 500 mJ/㎠ 정도이고, 100 ~ 450 mJ/㎠가 바람직하고, 150 ~ 400 mJ/㎠가 보다 바람직하다. 또한, 자외선 조도는, 통상 50 ~ 500 mW/㎠ 정도이고, 100 ~ 450 mW/㎠가 바람직하고, 150 ~ 400 mW/㎠가 보다 바람직하다. 자외선원으로서는 특별히 제한은 없고, 예를 들면 고압 수은 램프, 메탈할라이드 램프, 발광다이오드(LED) 등이 이용된다.
전리 방사선으로서 전자선을 이용하는 경우에는, 그 가속전압에 대해서는, 점착제층에 함유되는 에너지선 중합성 기나 에너지선 중합성 화합물의 종류나 점착제층 두께에 따라 적절히 선정하면 좋고, 통상 가속전압 10 ~ 1000 kV 정도인 것이 바람직하다. 또한, 조사선량은, 점착제층에 포함되는 에너지선 경화성 점착제의 종류나 점착제층 두께에 따라 적절히 선택하면 좋고, 통상 10 ~ 1000 krad의 범위에서 선정된다. 전자선원으로서는, 특별히 제한은 없고, 예를 들면 코크로프트-월턴(Cockcroft-Walton)형, 밴더그래프(Van de Graaff)형, 공진 변압기형, 절연 코어 변압기형, 혹은 직선형, 다이나미트론(dynamitron)형, 고주파형 등의 각종 전자선가속기를 이용할 수 있다.
이상의 제조 방법을 실시함으로써, 본 실시형태와 관련되는 스텔스 다이싱용 점착 시트를 이용하여 반도체 장치를 제조할 수 있다.
이상 설명한 실시형태는, 본 발명의 이해를 용이하게 하기 위해서 기재된 것이고, 본 발명을 한정하기 위해서 기재된 것은 아니다. 따라서, 상기 실시형태에 개시된 각 요소는, 본 발명의 기술적 범위에 속하는 모든 설계 변경이나 균등물도 포함하는 취지이다.
실시예
이하, 실시예 등에 의해 본 발명을 한층 더 구체적으로 설명하지만, 본 발명의 범위는 이러한 실시예 등에 한정되는 것은 아니다.
〔실시예 1〕
(1) 점착제 조성물의 조제
라우릴 아크릴레이트/메틸 메타크릴레이트/2-히드록시에틸 아크릴레이트=42/30/28(질량비)을 반응시켜 얻어진 아크릴계 공중합체와 그 2-히드록시에틸 아크릴레이트에 대해서 80몰%의 메타크릴로일옥시에틸 이소시아네이트(MOI)를 반응시켜 에너지선 경화형 중합체(Mw：40만)을 얻었다.
얻어진 에너지선 경화형 중합체 100질량부와 광중합개시제로서의 1-히드록시시클로헥실페닐케톤(BASF 사 제, 제품명 「IRGACURE 184」) 3질량부와 가교제로서의 톨릴렌 디이소시아네이트계 가교제(Toyo Ink 사 제, 제품명 「Coronate L」) 1.07질량부를 용매 중에서 혼합하여 점착제 조성물을 얻었다.
(2) 스텔스 다이싱용 점착 시트의 제조
박리 시트(LINTEC Corporation 제, 제품명 「SP-PET3811」)의 박리면 상에, 상기의 점착제 조성물을 도포했다. 그 다음에, 가열에 의한 건조를 행하여, 점착제 조성물의 도막을 점착제층으로 했다. 이 점착제층 두께는 10μm이었다. 그 후, 얻어진 박리 시트 상의 점착제층과, 기재로서 한쪽 면이 코로나처리된 에틸렌-메타크릴산 공중합체(EMAA) 필름(두께：80μm, 코로나처리 면의 표면장력：54mN/m)의 코로나처리 면을 첩합함으로써, 스텔스 다이싱용 점착 시트를 얻었다.
〔실시예 2〕
2-에틸헥실 아크릴레이트/메틸 메타크릴레이트/2-히드록시에틸 아크릴레이트=42/30/28(질량비)을 반응시켜 얻어진 아크릴계 공중합체와 그 2-히드록시에틸 아크릴레이트에 대해서 80몰%의 메타크릴로일옥시에틸 이소시아네이트(MOI)를 반응시켜 에너지선 경화형 중합체(Mw：40만)을 얻었다.
얻어진 에너지선 경화형 중합체 100질량부와 광중합개시제로서의 1-히드록시시클로헥실페닐케톤(BASF 사 제, 제품명 「IRGACURE 184」) 3질량부와 가교제로서의 톨릴렌 디이소시아네이트계 가교제(Toyo Ink 사 제, 제품명 「Coronate L」) 1.07질량부를 용매 중에서 혼합하여 점착제 조성물을 얻었다. 얻어진 점착제 조성물을 사용하는 이외, 실시예 1과 마찬가지로 하여 스텔스 다이싱용 점착 시트를 제조했다.
〔실시예 3〕
부틸아크릴레이트/메틸 메타크릴레이트/2-히드록시에틸 아크릴레이트=42/30/28(질량비)을 반응시켜 얻어진 아크릴계 공중합체와 그 2-히드록시에틸 아크릴레이트에 대해서 80몰%의 메타크릴로일옥시에틸 이소시아네이트(MOI)를 반응시켜 에너지선 경화형 중합체(Mw：40만)을 얻었다.
얻어진 에너지선 경화형 중합체 100질량부와 광중합개시제로서의 1-히드록시시클로헥실페닐케톤(BASF 사 제, 제품명 「IRGACURE 184」) 3질량부와 가교제로서의 톨릴렌 디이소시아네이트계 가교제(Toyo Ink 사 제, 제품명 「Coronate L」) 1.07질량부를 용매 중에서 혼합하여 점착제 조성물을 얻었다. 얻어진 점착제 조성물을 사용하는 이외, 실시예 1과 마찬가지로 하여 스텔스 다이싱용 점착 시트를 제조했다.
〔실시예 4〕
부틸아크릴레이트/메틸 메타크릴레이트/2-히드록시에틸 아크릴레이트=42/30/28(질량비)을 반응시켜 얻어진 아크릴계 공중합체와 그 2-히드록시에틸 아크릴레이트에 대해서 70몰%의 메타크릴로일옥시에틸 이소시아네이트(MOI)를 반응시켜 에너지선 경화형 중합체(Mw：40만)을 얻었다.
얻어진 에너지선 경화형 중합체 100질량부와 광중합개시제로서의 1-히드록시시클로헥실페닐케톤(BASF 사 제, 제품명 「IRGACURE 184」) 3질량부와 가교제로서의 톨릴렌 디이소시아네이트계 가교제(Toyo Ink 사 제, 제품명 「Coronate L」) 0.43질량부를 용매 중에서 혼합하여 점착제 조성물을 얻었다. 얻어진 점착제 조성물을 사용하는 이외, 실시예 1과 마찬가지로 하여 스텔스 다이싱용 점착 시트를 제조했다.
〔비교예 1〕
부틸아크릴레이트/메틸 메타크릴레이트/2-히드록시에틸 아크릴레이트=80/5/15(질량비)을 반응시켜 얻어진 아크릴계 공중합체와 그 2-히드록시에틸 아크릴레이트에 대해서 80몰%의 메타크릴로일옥시에틸 이소시아네이트(MOI)를 반응시켜 에너지선 경화형 중합체를 얻었다. 이 에너지선 경화형 중합체의 중량평균분자량(Mw)은 40만이었다.
얻어진 에너지선 경화형 중합체 100질량부(고형분 환산값; 이하 마찬가지로 표기)와 광중합개시제로서의 1-히드록시시클로헥실페닐케톤(BASF 사 제, 제품명 「IRGACURE 184」) 3질량부와 가교제로서의 톨릴렌 디이소시아네이트계 가교제(Nippon Polyurethane Industry Co.,Ltd. 제, 제품명 「Coronate L」) 0.49질량부를 용매 중에서 혼합하여 점착제 조성물을 얻었다. 얻어진 점착제 조성물을 사용하는 이외, 실시예 1과 마찬가지로 하여 스텔스 다이싱용 점착 시트를 제조했다.
〔비교예 ２〕
2-에틸헥실 아크릴레이트/아세트산 비닐/2-히드록시에틸 아크릴레이트=60/20/20(질량비)을 반응시켜 얻어진 아크릴계 공중합체와 그 2-히드록시에틸 아크릴레이트에 대해서 80몰%의 메타크릴로일옥시에틸 이소시아네이트(MOI)를 반응시켜 에너지선 경화형 중합체(Mw:40만)을 얻었다.
얻어진 에너지선 경화형 중합체 100질량부와 광중합개시제로서의 1-히드록시시클로헥실페닐케톤(BASF 사 제, 제품명 「IRGACURE 184」) 3질량부와 가교제로서의 톨릴렌 디이소시아네이트계 가교제(Toyo Ink 사 제, 제품명 「Coronate L」) 0.31질량부를 용매 중에서 혼합하여 점착제 조성물을 얻었다. 얻어진 점착제 조성물을 사용하는 이외, 실시예 1과 마찬가지로 하여 스텔스 다이싱용 점착 시트를 제조했다.
〔비교예 3〕
부틸아크릴레이트/메틸 메타크릴레이트/2-히드록시에틸 아크릴레이트=62/10/28(질량비)을 반응시켜 얻어진 아크릴계 공중합체와 그 2-히드록시에틸 아크릴레이트에 대해서 80몰%의 메타크릴로일옥시에틸 이소시아네이트(MOI)를 반응시켜 에너지선 경화형 중합체(Mw:40만)을 얻었다.
얻어진 에너지선 경화형 중합체 100질량부와 광중합개시제로서의 1-히드록시시클로헥실페닐케톤(BASF 사 제, 제품명 「IRGACURE 184」) 3질량부와 가교제로서의 톨릴렌 디이소시아네이트계 가교제(Toyo Ink 사 제, 제품명 「Coronate L」) 1.61질량부를 용매 중에서 혼합하여 점착제 조성물을 얻었다. 얻어진 점착제 조성물을 사용하는 이외, 실시예 1과 마찬가지로 하여 스텔스 다이싱용 점착 시트를 제조했다.
〔비교예４〕
2-에틸헥실 아크릴레이트/이소보닐 아크릴레이트/2-히드록시에틸 아크릴레이트=42/30/28(질량비)을 반응시켜 얻어진 아크릴계 공중합체와 그 2-히드록시에틸 아크릴레이트에 대해서 80몰%의 메타크릴로일옥시에틸 이소시아네이트(MOI)를 반응시켜 에너지선 경화형 중합체(Mw:40만)을 얻었다.
얻어진 에너지선 경화형 중합체 100질량부와 광중합개시제로서의 1-히드록시시클로헥실페닐케톤(BASF 사 제, 제품명 「IRGACURE 184」) 3질량부와 가교제로서의 톨릴렌 디이소시아네이트계 가교제(Toyo Ink 사 제, 제품명 「Coronate L」) 1.07질량부를 용매 중에서 혼합하여 점착제 조성물을 얻었다. 얻어진 점착제 조성물을 사용하는 이외, 실시예 1과 마찬가지로 하여 스텔스 다이싱용 점착 시트를 제조했다.
〔시험예 1〕(전단력의 측정)
실시예 및 비교예에서 얻어진 스텔스 다이싱용 점착 시트의 기재에서의 점착제층과는 반대 측의 면에, 순간접착제(TOAGOSEI CO., LTD.제, 제품명 「Aron Alpha」)를 사용하고, 배접재로서의 폴리에틸렌 테레프탈레이트 필름(두께:100μm)을 접착시켜 적층체를 얻었다.
얻어진 적층체를, 온도 23℃, 상대습도 50%의 환경 하에서, 길이 50 mm, 폭 30 mm로 재단한 후, 점착제층으로부터 박리 시트를 박리하고, 이것을 샘플로 했다. 이 샘플을, 온도 23℃, 상대습도 50%의 환경 하에서, 실리콘 미러 웨이퍼(두께:350μm)의 미러 면에 점착제층을 통해 첩부했다. 이 때, 샘플에 대해서 2 kg의 롤러를 1회 왕복시켜 하중을 가해 샘플의 길이 방향 3 mm 부분이 실리콘 웨이퍼에 밀착하도록 첩부했다. 다음에, 실리콘 미러 웨이퍼 상에, 샘플의 폭이 20 mm가 되도록 샘플만을 커터로 절단하고, 불필요해지는 샘플의 절단편을 실리콘 미러 웨이퍼로부터 박리했다. 이것에 의해, 도 1 및 도 2에 나타낸 바와 같이, 샘플과 실리콘 미러 웨이퍼가 20 mm×3 mm(60 ㎟)의 영역에서 첩부되어 이루어지는 시험 대상물을 얻었다. 또한 도 1 및 도 2에서, 부호 1은 배접재를 가지는 스텔스 다이싱용 점착 시트(샘플), 부호 2는 실리콘 미러 웨이퍼, 부호 11은 기재, 부호 12는 점착제층, 부호 13은 배접재를 나타낸다.
상기 첩부의 직후에, 얻어진 시험 대상물을 0℃의 환경 하로 옮기고, 첩부로부터 20 분 후에, 0℃의 환경 하에서, 인장 속도 1 mm/min의 조건에서, 오토그래프(IMADA SEISAKUSHO CO.,LTD. 제, 제품명 「SDT-203NB-50 R3」)를 사용하여 인장시험을 행하고, 전단력(N/(3 mm×20 mm))를 측정했다. 결과를 표 1에 나타낸다.
〔시험예 2〕(기재의 저장 탄성률의 측정)
실시예 및 비교예에서 사용한 기재에 대해서, 하기의 장치 및 조건에서 0℃에서의 기재의 저장 탄성률(MPa)을 측정했다. 결과를 표 1에 나타낸다.
측정장치:TA Instruments 제, 동적탄성률 측정장치 「DMA Q800」
시험 개시 온도:0℃
시험 종료 온도:200℃
승온 속도:3℃/분
주파수:11Hz
진폭:20μm
〔시험예 3〕(점착제층의 저장 탄성률의 측정)
실시예 및 비교예에서 사용된 점착제 조성물을, 박리 시트의 박리면에 도포하여 점착제층을 형성하고, 별도 준비한 박리 시트의 박리면을, 노출되어 있는 점착제층에 압착해, 박리 시트/점착제층/박리 시트로 이루어지는 점착 시트를 제작했다. 그 점착 시트로부터 박리 시트를 떼어내고, 점착제층을 두께 200μm가 되도록 복수층 적층했다. 얻어진 점착제층의 적층체에 30 mm×4 mm의 직사각형(두께:200μm)을 천공하고, 이것을 측정용 시료로 했다. 이 측정용 시료에 대해서, 하기의 장치 및 조건에서 0℃에서의 점착제층의 저장 탄성률(MPa)을 측정했다. 결과를 표 1에 나타낸다.
측정장치:TA Instruments 제, 동적탄성률 측정장치 「ARES」
측정간 거리:20mm
시험 개시 온도:-30℃
시험 종료 온도:120℃
승온 속도:3℃/분
주파수:11Hz
진폭:20μm
〔시험예 4〕(분할성의 평가)
실시예 및 비교예에서 얻어진 스텔스 다이싱용 점착 시트의 점착제층에, 6 인치 링 프레임 및 6 인치 실리콘 미러 웨이퍼(두께:150μm)의 미러 면을 첩부했다. 그 다음에, 스텔스 다이싱 장치(DISCO Corporation 제, 제품명 「DFL7360」)를 사용하고, 이하의 조건에서, 6 인치 실리콘 미러 웨이퍼에서의 스텔스 다이싱용 점착 시트와는 반대 측의 면에 레이저를 조사하고, 6 인치 실리콘 미러 웨이퍼 내에 개질층을 형성했다. 이 때의 레이저 조사는, 얻어지는 칩의 사이즈가 각각 16 mm×16 mm, 8 mm×8 mm, 4 mm×4 mm, 및 1 mm×1 mm 이 되도록 4차례 행했다.
<조사의 조건>
조사 높이:테이프 측으로부터 100μm
주파수:90Hz
출력:0.25W
가공 속도:360mm/sec
그 후, 익스팬드 장치(JCM 사 제, 제품명 「ME-300 B」)를 이용하고, 0℃의 환경 하에서, 상기 워크에 대해, 인출속도 100 mm/sec, 인출량 10 mm로 익스팬드을 행했다. 그 다음에, 개질층의 위치에서 양호하게 분단되어 주위의 칩으로부터 완전히 분리된 칩의 수를 계측하고, 이론상 얻어지는 칩의 총수에 대한 비율(%)을 산출했다. 그리고, 이하의 기준에 기초해 분할성을 평가했다. 결과를 표 1에 나타낸다.
○：상기 비율이 100%이다.
△：상기 비율이 100% 미만, 80% 이상이다.
×：상기 비율이 80% 미만이다.
표 1로부터 알 수 있듯이, 실시예에서 얻어진 스텔스 다이싱용 점착 시트는, 쿨 익스팬드에 의해서, 개질층이 형성된 웨이퍼를 양호하게 분단할 수 있고, 특히, 칩 사이즈가 4 mm×4 mm 이나 1 mm×1 mm 와 같이 작은 경우에도 우수한 분할성을 나타냈다.
본 발명과 관련되는 스텔스 다이싱용 점착 시트는, 쿨 익스팬드를 행하는 반도체 장치의 제조 방법으로 적합하게 이용된다.
1: 배접재를 가지는 스텔스 다이싱용 점착 시트(샘플)
11: 기재
12: 점착제층
13: 배접재
2: 실리콘 미러 웨이퍼

Claims (9)

  1. 적어도, 내부에 개질층이 형성된 반도체 웨이퍼를 -20℃ 이상 10℃ 이하의 환경 하에서 개개의 칩으로 절단 분리하기 위해서 사용되는 스텔스 다이싱용 점착 시트로서,
    기재와, 상기 기재의 한쪽 면 측에 적층된 점착제층을 구비하고,
    상기 점착제층을 통해 상기 스텔스 다이싱용 점착 시트를 실리콘 웨이퍼에 첩부한 경우에, 상기 점착제층과 상기 실리콘 웨이퍼의 계면의 0℃에서의 전단력이 190 N/(3 mm×20 mm) 초과 400 N/(3 mm×20 mm) 이하인 것을 특징으로 하는, 스텔스 다이싱용 점착 시트.
  2. 제1항에 있어서,
    상기 칩은 최소 변의 길이가 0.5 mm 이상 20 mm 이하인 것을 특징으로 하는, 스텔스 다이싱용 점착 시트.
  3. 제1항에 있어서,
    상기 반도체 웨이퍼는 두께가 10μm 이상 1000μm 이하인 것을 특징으로 하는, 스텔스 다이싱용 점착 시트.
  4. 제1항에 있어서,
    상기 점착제층은 에너지선 경화성 점착제로 구성되는 것을 특징으로 하는, 스텔스 다이싱용 점착 시트.
  5. 제1항에 있어서,
    상기 기재의 0℃에서의 저장 탄성률은 100 MPa 이상 1500 MPa 이하인 것을 특징으로 하는, 스텔스 다이싱용 점착 시트.
  6. 제1항 내지 제5항 중 어느 한 항에 기재된 스텔스 다이싱용 점착 시트의 상기 점착제층과 반도체 웨이퍼를 첩합하는 첩합공정,
    상기 반도체 웨이퍼의 내부에 개질층을 형성하는 개질층 형성 공정, 및
    -20℃ 이상 10℃ 이하의 환경 하에서 상기 스텔스 다이싱용 점착 시트를 익스팬드하여 내부에 개질층이 형성된 상기 반도체 웨이퍼를 개개의 칩으로 절단 분리하는 쿨 익스팬드 공정,
    을 구비한 것을 특징으로 하는, 반도체 장치의 제조 방법.
  7. 제6항에 있어서,
    상기 스텔스 다이싱용 점착 시트에 첩합된 상기 반도체 웨이퍼에서의 상기 스텔스 다이싱용 점착 시트 측과는 반대 측의 면에, 접착용 필름을 적층하는 라미네이트 공정을 더 구비하는 것을 특징으로 하는, 반도체 장치의 제조 방법.
  8. 제1항에 있어서,
    상기 기재는, 단층인 것을 특징으로 하는, 스텔스 다이싱용 점착 시트.
  9. 제1항에 있어서,
    상기 점착제층에서의 상기 기재와는 반대측 면이 반도체 웨이퍼에 대해 직접 첩부되는 것을 특징으로 하는, 스텔스 다이싱용 점착 시트.
KR1020197030926A 2017-07-03 2018-02-02 스텔스 다이싱용 점착 시트 및 반도체 장치의 제조 방법 KR102560370B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017130299 2017-07-03
JPJP-P-2017-130299 2017-07-03
PCT/JP2018/003592 WO2019008808A1 (ja) 2017-07-03 2018-02-02 ステルスダイシング用粘着シートおよび半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20200024126A KR20200024126A (ko) 2020-03-06
KR102560370B1 true KR102560370B1 (ko) 2023-07-27

Family

ID=64949902

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197030926A KR102560370B1 (ko) 2017-07-03 2018-02-02 스텔스 다이싱용 점착 시트 및 반도체 장치의 제조 방법

Country Status (5)

Country Link
JP (1) JP7062653B2 (ko)
KR (1) KR102560370B1 (ko)
CN (1) CN110832620B (ko)
TW (1) TWI762576B (ko)
WO (1) WO2019008808A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013157589A (ja) * 2012-01-06 2013-08-15 Furukawa Electric Co Ltd:The ウエハ加工用テープ及びこれを使用した半導体装置の製造方法
JP2014509450A (ja) * 2011-03-08 2014-04-17 エルジー・ハウシス・リミテッド ウエハ加工フィルム用粘着剤組成物
WO2016052444A1 (ja) * 2014-09-29 2016-04-07 リンテック株式会社 半導体ウエハ加工用シート用基材、半導体ウエハ加工用シート、および半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4770126B2 (ja) 2003-06-06 2011-09-14 日立化成工業株式会社 接着シート
WO2009063825A1 (ja) * 2007-11-16 2009-05-22 Tokyo Seimitsu Co., Ltd. ウェーハ処理装置
JP4927187B2 (ja) * 2010-02-19 2012-05-09 日東電工株式会社 ダイシング・ダイボンドフィルム
US11493428B2 (en) * 2013-03-15 2022-11-08 Gpb Scientific, Inc. On-chip microfluidic processing of particles
JPWO2015064574A1 (ja) * 2013-10-30 2017-03-09 リンテック株式会社 半導体接合用接着シートおよび半導体装置の製造方法
CN110753993B (zh) * 2017-07-03 2023-12-01 琳得科株式会社 隐形切割用粘着片及半导体装置的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014509450A (ja) * 2011-03-08 2014-04-17 エルジー・ハウシス・リミテッド ウエハ加工フィルム用粘着剤組成物
JP2013157589A (ja) * 2012-01-06 2013-08-15 Furukawa Electric Co Ltd:The ウエハ加工用テープ及びこれを使用した半導体装置の製造方法
WO2016052444A1 (ja) * 2014-09-29 2016-04-07 リンテック株式会社 半導体ウエハ加工用シート用基材、半導体ウエハ加工用シート、および半導体装置の製造方法

Also Published As

Publication number Publication date
TW201906957A (zh) 2019-02-16
CN110832620B (zh) 2024-01-02
WO2019008808A1 (ja) 2019-01-10
JPWO2019008808A1 (ja) 2020-05-07
CN110832620A (zh) 2020-02-21
TWI762576B (zh) 2022-05-01
JP7062653B2 (ja) 2022-05-06
KR20200024126A (ko) 2020-03-06

Similar Documents

Publication Publication Date Title
JP6883019B2 (ja) 半導体加工用シート
JP2018154737A (ja) ワーク加工用粘着シートおよびその製造方法
KR102478993B1 (ko) 스텔스 다이싱용 점착 시트 및 반도체 장치의 제조 방법
JP2018113356A (ja) 半導体加工用シートおよび半導体装置の製造方法
KR102515877B1 (ko) 워크 가공용 시트 및 가공된 워크의 제조방법
KR102579051B1 (ko) 워크 가공용 시트 및 가공된 워크의 제조방법
KR102481244B1 (ko) 스텔스 다이싱용 점착 시트 및 반도체 장치의 제조 방법
CN113016055A (zh) 工件加工用片
JP6818612B2 (ja) 半導体加工用シートおよび半導体装置の製造方法
KR102560370B1 (ko) 스텔스 다이싱용 점착 시트 및 반도체 장치의 제조 방법
KR102560374B1 (ko) 스텔스 다이싱용 점착 시트 및 반도체 장치의 제조 방법
KR20200095453A (ko) 워크 가공용 시트 및 가공된 워크의 제조방법
WO2018083986A1 (ja) ステルスダイシング用粘着シート
KR102511369B1 (ko) 워크 가공용 시트 및 가공된 워크의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant