KR100699892B1 - 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 반도체 소자및 인쇄회로기판 - Google Patents

솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 반도체 소자및 인쇄회로기판 Download PDF

Info

Publication number
KR100699892B1
KR100699892B1 KR1020060006293A KR20060006293A KR100699892B1 KR 100699892 B1 KR100699892 B1 KR 100699892B1 KR 1020060006293 A KR1020060006293 A KR 1020060006293A KR 20060006293 A KR20060006293 A KR 20060006293A KR 100699892 B1 KR100699892 B1 KR 100699892B1
Authority
KR
South Korea
Prior art keywords
metal layer
locking structure
improving
solder joint
joint reliability
Prior art date
Application number
KR1020060006293A
Other languages
English (en)
Inventor
정현수
장동현
이인영
이동호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060006293A priority Critical patent/KR100699892B1/ko
Priority to US11/635,011 priority patent/US20070170556A1/en
Application granted granted Critical
Publication of KR100699892B1 publication Critical patent/KR100699892B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184—Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

솔더접합신뢰도(SJR) 개선을 위한 락킹(locking) 구조를 갖는 반도체 소자 및 인쇄회로기판에 관해 개시한다. 이를 위해 본 발명은 반도체 소자 및 인쇄회로기판의 솔더볼 패드 혹은 본드 패드 가장자리에 있는 제1 락킹 구조를 제공한다. 상기 제1 락킹 구조는 상기 제1 락킹 구조는 상기 본드패드 재배치 패턴 위에 형성되고 식각률이 높은 하부금속층과, 상기 하부금속층 위에 있고 식각률이 낮으며 상기 하부금속층보다 수평방향으로 돌출된 상부금속층일 수 있다. 따라서 상기 상부금속층의 돌출된 구조가 솔더볼 혹은 솔더범프가 충격으로 하부층과 접착이 약화되는 것을 억제하는 역할을 수행한다.
솔더접합신뢰도, 락킹, 솔더볼 패드, 본드 패드.

Description

솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 반도체 소자 및 인쇄회로기판 {Semiconductor device and print circuit board having locking structure for improving a solder joint reliability}
도 1은 종래 기술에 의한 반도체 소자의 솔더볼 패드를 설명하기 위한 단면도이다.
도 2는 본 발명에 의한 반도체 소자의 솔더볼 패드를 설명하기 위한 솔더볼 패드의 단면도이다.
도 3 내지 도 5는 본 발명에 의한 반도체 소자의 솔더볼 패드를 형성하는 방법을 설명하기 위한 단면도들이다.
도 6은 본 발명의 일 실시예에 의한 반도체 소자의 솔더볼을 설명하기 위한 단면도이다.
도 7은 본 발명의 다른 실시예에 의한 플립칩의 본드 패드를 설명하기 위한 단면도이다.
도 8은 본 발명의 또 다른 실시예에 의한 인쇄회로기판의 솔더볼 패드를 설명하기 위한 단면도이다.
도 9는 본 발명의 변형예를 설명하기 위한 솔더볼 패드의 단면도이다.
도 10은 본 발명의 또 다른 변형예를 설명하기 위한 솔더볼 패드의 다른 단 면도이다.
본 발명은 솔더볼이 접착되는 패드를 갖는 장치에 관한 것으로, 더욱 상세하게는 본드 패드 혹은 솔더볼 패드를 갖는 반도체 소자 및 솔더볼 패드를 갖는 인쇄회로기판에 관한 것이다.
일반적으로 전자 제품은 점점 소형화, 경량화 및 고속화되는 추세로 발전하고 있다. 이에 따라 반도체 소자 역시 이러한 요구에 부응하기 위해 구조가 변형되고 있다. 반도체 칩에서 대표적인 구조 변경 중 하나가 반도체 칩을 연결하는 방식이 기존의 와이어 본딩(wire bonding)에서 솔더볼 혹은 솔더범프를 사용하는 방식으로 변환되고 있는 것이다. 반도체 칩에 솔더볼을 사용하는 대표적인 것으로 웨이퍼 레벨 패키지(WLP: Wafer Level Package)를 예로 들 수 있고, 솔더범프를 사용하는 대표적인 것으로 플립 칩(flip Chip)을 예로 들 수 있다.
그러나 솔더볼 혹은 솔더범프를 사용하는 반도체 소자가 전자제품에 실장된 후, 외부 환경이나 충격에도 영향을 받지 않고 견고한 연결을 계속 유지하여야 하지만, 온도의 변화 및 외부 충격 등에 의하여 솔더볼 혹은 솔더범프가 쉽게 접착면으로부터 떨어지는 문제점이 발생하고 있다. 따라서 반도체 소자 제조업체는 솔더볼 혹은 솔더범프의 솔더접착신뢰도(Solder Joint Reliability) 향상을 위하여 많은 연구를 진행하고 있다.
도 1은 종래 기술에 의한 반도체 소자의 솔더볼 패드를 설명하기 위한 단면도이다.
도 1을 참조하면, 본드패드 재배치 패턴(Bond pad redistribution pattern, 20)이 사용되는 웨이퍼 레벨 패키지(10)의 단면도로서, 집적회로가 표면에 형성된 반도체 칩(12) 위에는 집적회로의 기능을 외부로 연결하는데 필요한 본드 패드(14)가 형성되어 있다. 상기 본드 패드(14)는 최상부보호막인 패시베이션층(passivation film, 16)에 의해 노출되어 있다.
상기 본드 패드(14)가 노출된 반도체 칩(12)은 그 상부에 본드 패드 재배치 패턴(20)을 형성하기 앞서 제1 층간절연막(18)에 의해 평탄화되어 있다. 그리고 상기 제1 층간절연막(18) 위에 상기 본드패드(14)와 전기적으로 연결된 본드 패드 재배치 패턴(20)이 형성되어 있다. 그리고 상기 본드 패드 재배치 패턴(20)은 제2 층간절연막(22)에 의해 덮이고, 일부가 노출되어 솔더볼 패드(24)를 만든다. 상기 솔더볼 패드(24)에는 솔더볼(26)이 부착되어 있다.
한편, 이러한 솔더볼(26)을 포함하는 웨이퍼 레벨 패키지(10)가 모바일폰과 같이 외부로부터 충격이 가해지기 쉬운 전자제품에 탑재되거나, 온도 변화가 심한 전자제품에 탑재되면, 솔더볼(26)과 솔더볼 패드(24)의 접착면이 떨어지는 결함이 발생하는데 이러한 결함은 전자제품의 수명을 단축시키는 치명적인 결함이 된다.
본 발명이 이루고자 하는 기술적 과제는 상술한 문제점들을 해결할 수 있도록 솔더볼이 부착되는 솔더볼 패드에 별도의 락킹(locking) 구조를 형성하여 솔더 접합신뢰도를 개선시킬 수 있는 반도체 소자를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상술한 문제점들을 해결할 수 있도록 솔더범프가 부착되는 본드 패드에 별도의 락킹(locking) 구조를 형성하여 솔더접합신뢰도를 개선시킬 수 있는 플립칩을 제공하는데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 상술한 문제점들을 해결할 수 있도록 솔더볼이 부착되는 솔더볼 패드에 별도의 락킹 구조를 형성하여 솔더접합신뢰도를 개선할 수 있는 인쇄회로기판을 제공하는데 있다.
상기 기술적 과제를 달성하기 위해 본 발명에 의한 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 반도체 소자는, 패시베이션층에 의해 외부로 노출된 반도체 칩과, 상기 패시베이션층 위에서 상기 본드패드와 연결된 본드패드 재배치 패턴과, 상기 본드패드 재배치 패턴 위에 형성되고 상기 본드패드 재배치 패턴의 일부를 노출시킨 솔더볼 패드를 만드는 제2 층간절연막과, 상기 제2 층간절연막에 의해 노출된 본드패드 재배치 패턴의 일부인 솔더볼 패드 및 상기 솔더볼 패드 가장자리에 형성된 이종 금속의 식각차를 이용한 제1 락킹 구조(first locking structure)를 구비하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 반도체 소자는, 상기 솔더볼 패드 중앙부에 형성된 이종금속의 식각차를 이용한 제2 락킹 구조를 더 포함하는 것이 적합하다.
또한 본 발명의 바람직한 실시예에 의하면, 상기 제1 및 제2 락킹 구조는 상 기 본드패드 재배치 패턴 위에 형성되고 식각률이 높은 하부금속층과, 상기 하부금속층 위에 있고 식각률이 낮으며 상기 하부금속층보다 수평방향으로 돌출된 상부금속층을 포함하는 것이 적합하다.
바람직하게는, 상기 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 반도체 소자는, 상기 본드패드 재배치 패턴과 상기 제1 및 제2 락킹 구조 사이에 형성된 시드층을 더 구비할 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 의한 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 플립칩은, 집적회로가 형성된 반도체 칩과, 상기 반도체 칩의 표면에 형성된 본드패드와, 상기 반도체 칩의 표면에 형성되고 상기 본드패드를 노출하는 패시베이션층과, 상기 노출된 본드패드의 가장자리에 형성된 이종금속의 식각차를 이용한 제1 락킹 구조 및 상기 제1 락킹 구조가 형성된 본드패드 위에 형성된 솔더범프를 구비하는 것을 특징으로 한다.
상기 또 다른 기술적 과제를 달성하기 위한 본 발명에 의한 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 인쇄회로기판은, 인쇄회로기판용 절연기판과, 상기 절연기판의 표면에 형성된 인쇄회로패턴과, 상기 절연기판 표면을 덮으면서 상기 인쇄회로패턴의 일부를 노출시키는 솔더레지스트와, 상기 솔더레지스트에 의해 노출된 상기 인쇄회로패턴의 일부인 솔더볼 패드 및 상기 솔더볼 패드의 가장자리에 형성된 이종금속의 식각차를 이용한 제1 락킹 구조를 구비하는 것을 특징으로 한다.
본 발명에 따르면, 본드패드 및 솔더볼 패드에 형성된 요철 모양의 제1 및 제2 락킹 구조가 솔더볼 혹은 솔더범프가 접착되는 면적을 늘릴 뿐만 아니라, 부착면에서 떨어지는 것을 억제할 수 있는 구조이기 때문에 반도체 소자 및 인쇄회로기판의 솔더접합신뢰도를 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.
도 2는 본 발명에 의한 반도체 소자(101A)의 솔더볼 패드를 설명하기 위한 솔더볼 패드의 단면도이다.
도 2를 참조하면, 본 발명에 의한 솔더볼(120) 혹은 솔더범프가 부착되는 패드(108)에 형성된 락킹 구조(locking structure, 110)를 설명하기 위한 단면도로서, 락킹 구조(110)는 솔더볼 패드(118)에 부착된 솔더볼(120)이 그 접착계면에서 접착이 취약한 것을 보완하는 구조로 형성된 것을 알 수 있다.
즉, 락킹 구조(110)는 하부금속층(112)과 상부금속층(114)이 순차적으로 적층된 구조인데, 이때 상부금속층(114)이 하부금속층(112)보다 수평방향으로 돌출된 구조로 만들어져 있다. 따라서 상부금속층(114)은 상기 솔더볼(120)이 떨어지는 힘(도면의 화살표)을 보완하는 방향으로 형성되어 있기 때문에 외부에 충격이 가해져도 상기 락킹구조(110)가 이를 완충할 수 있다. 따라서 반도체 소자의 떨어지는 충격에 대한 신뢰도가 향상되어 전반적인 솔더 접착 신뢰도를 개선할 수 있다.
또한 돌출된 상부금속층(114)의 표면적만큼 솔더볼(120)과 솔더볼 패드(118)의 접착계면이 증가하기 때문에 전체적인 솔더 접착 신뢰도가 개선되는 효과를 얻을 수 있다. 이러한 락킹 구조(110)는 솔더볼 혹은 솔더범프가 부착되는 여러 종류의 패드에 응용이 가능하다. 또한 상기 락킹 구조(110)의 형상이나 구조는 솔더볼이 떨어지는 힘(도면의 화살표)을 보완할 수 있는 다른 형태로 변형이 가능하다.
도 3 내지 도 5는 본 발명에 의한 반도체 소자의 솔더볼 패드를 형성하는 방법을 설명하기 위한 단면도들이다.
도 3 내지 도 5를 참조하면, 먼저 솔더볼 혹은 솔더범프가 형성되는 패드, 예컨대 본드 패드 재배치 패턴(108)의 솔더볼 패드(118)에 후속공정에서 식각방지(etching stopper) 및 스퍼터링(sputtering)의 시드층(seed layer) 기능을 수행하는 시드층(109)을 형성한다. 상기 시드층(108)은 티타늄이나 크롬 중에서 선택된 하나를 이용하여 형성할 수 있다. 이어서 상기 시드층(109)이 형성된 솔더볼 패드(118) 위에 포토레지스트 패턴(122)을 형성한다. 그리고 하부금속층(112) 및 상부금속층(114)을 순차적으로 적층한다. 상기 하부금속층(112)은 스퍼터링 방식으로 형성하는 것이 적합하며 그 두께가 상부금속층(114)보다 두꺼운 것이 적합하다.
상기 하부금속층(112)은 상부금속층(114)보다 등방성 습식식각에서 식각률이 더 높은 재질인 것이 적합하다. 이어서 상기 포토레지스트 패턴(122)을 제거한다. 그 후, 상기 하부 및 상부금속층(112, 114)이 형성된 결과물에 등방성의 습식식각을 진행한다. 상기 습식식각에 의하여 식각률이 높은 하부금속층(112)은 옆으로 많이 식각되고, 상기 하부금속층(114)보다 상대적으로 식각률이 낮은 상부금속층 (114)은 적게 식각되어 수평방향으로 돌출된 구조를 갖게 된다. 예를 들어 하부금속층(112)으로 구리를 사용하고 상부금속층(114)으로 니켈을 사용하였다면, 습식식각의 식각액으로 구리 식각액(Cu Etchant)을 사용하면 도면과 같은 돌출된 구조를 만들 수 있다. 그리고 솔더볼 패드(118) 표면은 시드층(109)이 식각방지층으로 작용하여 솔더볼 패드(118)의 하부 방향으로는 등방성의 습식식각이 이루어지지 않는다.
도 6은 본 발명의 일 실시예에 의한 반도체 소자의 솔더볼을 설명하기 위한 단면도이다.
도 6을 참조하면, 웨이퍼 레벨 패키지(101A)에 본 발명에 의한 락킹 구조(110)를 적용한 경우이다. 일반적인 웨이퍼 레벨 패키지(도1의 10)의 경우 솔더볼 패드에 요철모양의 락킹 구조가 없기 때문에 전자제품을 떨어뜨리는 것과 같은 외부의 충격에 솔더접합신뢰도가 취약하였다. 그러나 본 발명은 솔더볼(120)이 떨어지는 힘을 완충할 수 있는 락킹구조(110)가 솔더볼 패드(118)의 가장자리에 있기 때문에 솔더접합신뢰도를 개선할 수 있다.
본 발명의 일 실시예에 의한 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 반도체 소자(101A)는, 웨이퍼 레벨 패키지(WLP)이고, 그 구성은 패시베이션층(104)에 의해 본드패드(102)가 외부로 노출된 반도체 칩(100)과, 상기 패시베이션층(104) 위에서 상기 본드패드(102)와 연결된 본드패드 재배치 패턴(108)과, 상기 본드패드 재배치 패턴(108) 위에 형성되고 상기 본드패드 재배치 패턴(108)의 일부를 노출시킨 솔더볼 패드(118)를 만드는 제2 층간절연막(116)과, 상기 제2 층간절연막 (116)에 의해 노출된 본드패드 재배치 패턴(108)의 일부인 솔더볼 패드(118) 및 상기 솔더볼 패드(118) 가장자리에 형성된 이종 금속의 식각차를 이용한 제1 락킹 구조(first locking structure, 110)로 이루어진다.
이때 상기 패시베이션층(104)과 상기 본드패드 재배치 패턴(108) 사이에 평탄화를 위한 제1 층간절연막(106)이 개재될 수 있다. 상기 하부금속층(112)은 니켈이고, 상부금속층(114)은 금(u)일 수 있다. 그러나 이러한 하부금속층(112) 및 상부금속층(114)의 재질은 등방성 습식식각에서 식각률 차이가 있는 금속이면 다른 재질로 변형할 수 있다.
도 7은 본 발명의 다른 실시예에 의한 플립칩의 본드 패드를 설명하기 위한 단면도이다.
도 7을 참조하면, 본 발명에 의한 락킹 구조를 솔더볼 대신에 솔더범프(121)를 사용하는 플립칩(101B)에 적용시킨 경우이다. 따라서 본 발명에 의한 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 플립칩(101B)은, 집적회로가 형성된 반도체 칩(100)과, 상기 반도체 칩(100)의 표면에 형성된 본드패드(102)와, 상기 반도체 칩(100)의 표면에 형성되고 상기 본드패드를 노출시키는 패시베이션층(104)과, 상기 노출된 본드패드(102)의 가장자리에 형성된 이종금속의 식각차를 이용한 제1 락킹 구조(110) 및 상기 제1 락킹 구조(110)가 형성된 본드패드 위에 형성된 솔더범프(121)로 이루어진다.
상기 제1 락킹 구조(110)는, 상기 본드패드(102) 위에 형성되고 식각률이 높은 하부금속층(112)과, 상기 하부금속층(112) 위에 있고 식각률이 낮으며 상기 하 부금속층(112)보다 수평방향으로 돌출된 상부금속층(114)으로 이루어지는 것이 적합하다. 또한 상기 하부금속층(112)의 두께가 상기 상부금속층(114)의 두께보다 두꺼운 것이 솔더접합신뢰도를 개선하는데 보다 효과적이다.
도 8은 본 발명의 또 다른 실시예에 의한 인쇄회로기판의 솔더볼 패드를 설명하기 위한 단면도이다.
도 8을 참조하면, 위에서는 웨이퍼 레벨 패키지(101A) 혹은 플립칩(101B)과 같은 반도체 소자에 락킹 구조를 응용하였으나, 이러한 락킹 구조는 반도체 소자가 탑재되는 인쇄회로기판(PCB)의 솔더볼 패드에 적용이 가능하다. 상기 인쇄회로기판은 BGA 패키지의 프레임으로 사용되는 기판(substrate)일 수 있고, 메모리 모듈 보드용 인쇄회로기판일 수 있다.
본 발명의 바람직한 실시예에 의한 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 인쇄회로기판(200)은, 인쇄회로기판용 절연기판(202)과, 상기 절연기판의 표면에 형성된 인쇄회로패턴(204)과, 상기 절연기판(202) 표면을 덮으면서 상기 인쇄회로패턴의 일부를 노출시키는 솔더레지스트(206)와, 상기 솔더레지스트에 의해 노출된 상기 인쇄회로패턴의 일부인 솔더볼 패드(204)와, 상기 솔더볼 패드(204)의 가장자리에 형성된 이종금속의 식각차를 이용한 제1 락킹 구조(210)로 이루어진다.
상기 절연기판은 폴리이미드 재질, FR4 수지, BT 수지 중에서 선택된 하나의 재질을 사용하여 형성할 수 있다. 상기 제1 락킹 구조(210)는, 상기 솔더볼 패드(204) 바로 위에 형성되고 식각률이 높은 하부금속층(212)과, 상기 하부금속층(212) 위에 있고 식각률이 낮으며 상기 하부금속층(212)보다 수평방향으로 돌출된 상부금속층(214)으로 이루어지는 것이 적합하다. 또한 상기 하부금속층(212)의 두께가 상기 상부금속층(214)의 두께보다 두꺼운 것이 솔더접합신뢰도를 개선하는데 보다 효과적이다.
도 9는 본 발명의 변형예를 설명하기 위한 솔더볼 패드의 단면도이다.
도 9를 참조하면, 웨이퍼 레벨 패키지에서 솔더볼 패드(118)가 있는 가장자리에 제1 락킹 구조(110)를 만들고, 추가로 솔더볼 패드(118)의 중앙부에 제2 락킹구조(111)를 만드는 것이 가능하다. 이러한 제2 락킹 구조(111)는 제1 락킹 구조(110)와 동시에 형성이 가능하며, 솔더볼 패드(118)의 크기에 적합하게 복수개로 형성하는 것이 바람직하다. 도면에서는 제2 락킹구조(111)가 웨이퍼 레벨 패키지에 적용되는 것을 일 예로 설명하였으나, 상기 제2 락킹구조(111)는 플립칩에 있는 본드 패드 혹은 인쇄회로기판의 솔더볼 패드에도 동일한 방식으로 응용할 수 있다.
도 10은 본 발명의 또 다른 변형예를 설명하기 위한 솔더볼 패드의 다른 단면도이다.
도 10을 참조하면, 도6 내지 도 9에서는 락킹구조가 상부 및 하부금속층 2개의 금속의 식각차를 이용하여 형성하였다. 그러나 도6 내지 도 9에 도시된 락킹구조는 2개 이상의 금속, 예컨대 3개의 금속을 이용하여 제조가 가능하다.
상세히 설명하면, 솔더볼 패드(118) 위에 상기 제1 및 제2 락킹 구조(110A. 111A)는, 상기 솔더볼 패드 위에 형성되고 식각률이 높은 하부금속층(112)과, 상기 하부금속층(112) 위에 있고 식각률이 중간이며 상기 하부금속층(112)보다 수평방향으로 더 돌출된 중간금속층(113)과, 상기 중간금속층(113) 위에 있고 식각률이 낮 으며 상기 중간금속층(113)보다 수평방향으로 더 돌출된 상부금속층(114)을 포함하는 것이 바람직하다. 따라서 본 발명에 의한 락킹구조는 솔더볼이 떨어지는 방향으로 작용하는 힘(도2의 화살표)을 완충시키는 조건에서 여러 가지 다른 형태로 변형이 가능하다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
따라서, 상술한 본 발명에 따르면, 본 발명에 따르면, 본드패드 및 솔더볼 패드에 형성된 요철 모양의 제1 및 제2 락킹 구조가 솔더볼 혹은 솔더범프가 접착되는 면적을 늘릴 뿐만 아니라, 부착면에서 떨어지는 것을 억제할 수 있는 구조이기 때문에 반도체 소자 및 인쇄회로기판의 솔더접합신뢰도를 향상시킬 수 있다.

Claims (20)

  1. 패시베이션층에 의해 본드패드가 외부로 노출된 반도체 칩;
    상기 패시베이션층 위에서 상기 본드패드와 연결된 본드패드 재배치 패턴;
    상기 본드패드 재배치 패턴 위에 형성되고 상기 본드패드 재배치 패턴의 일부를 노출시킨 솔더볼 패드를 만드는 제2 층간절연막;
    상기 제2 층간절연막에 의해 노출된 본드패드 재배치 패턴의 일부인 솔더볼 패드; 및
    상기 솔더볼 패드 가장자리에 형성된 이종 금속의 식각차를 이용한 제1 락킹 구조(first locking structure)를 구비하는 것을 특징으로 하는 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 반도체 소자.
  2. 제1항에 있어서,
    상기 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 반도체 소자는,
    상기 솔더볼 패드 중앙부에 형성된 이종금속의 식각차를 이용한 제2 락킹 구조를 더 포함하는 것을 특징으로 하는 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 반도체 소자.
  3. 제2항에 있어서,
    상기 제1 및 제2 락킹 구조는,
    상기 본드패드 재배치 패턴 위에 형성되고 식각률이 높은 하부금속층과,
    상기 하부금속층 위에 있고 식각률이 낮으며 상기 하부금속층보다 수평방향으로 돌출된 상부금속층을 포함하는 것을 특징으로 하는 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 반도체 소자.
  4. 제2항에 있어서,
    상기 제1 및 제2 락킹 구조는,
    상기 본드패드 재배치 패턴 위에 형성되고 식각률이 높은 하부금속층과,
    상기 하부금속층 위에 있고 식각률이 중간이며 상기 하부금속층보다 수평방향으로 더 돌출된 중간금속층과,
    상기 중간금속층 위에 있고 식각률이 낮으며 상기 중간금속층보다 수평방향으로 더 돌출된 상부금속층을 포함하는 것을 특징으로 하는 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 반도체 소자.
  5. 제2항에 있어서,
    상기 하부금속층은 상기 상부금속층보다 두께가 두꺼운 것을 특징으로 하는 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 반도체 소자.
  6. 제4항에 있어서,
    상기 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 반도체 소자는,
    상기 본드패드 재배치 패턴과 상기 제1 및 제2 락킹 구조 사이에 형성된 시드층을 더 구비하는 것을 특징으로 하는 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 반도체 소자.
  7. 제1항에 있어서,
    상기 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 반도체 소자는,
    상기 패시베이션층과 상기 본드패드 재배치 패턴 사이에 형성된 제1 층간절연막을 더 구비하는 것을 특징으로 하는 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 반도체 소자.
  8. 제7항에 있어서,
    상기 시드층은 티타늄 및 크롬 중에서 선택된 하나인 것을 특징으로 하는 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 반도체 소자.
  9. 제2항에 있어서,
    상기 하부 메탈층은 니켈이고, 상기 상부 메탈층은 골드(Au)인 것을 특징으로 하는 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 반도체 소자.
  10. 집적회로가 형성된 반도체 칩;
    상기 반도체 칩의 표면에 형성된 본드패드;
    상기 반도체 칩의 표면에 형성되고 상기 본드패드를 노출하는 패시베이션층;
    상기 노출된 본드패드의 가장자리에 형성된 이종금속의 식각차를 이용한 제1 락킹 구조; 및
    상기 제1 락킹 구조가 형성된 본드패드 위에 형성된 솔더범프를 구비하는 것을 특징으로 하는 솔더접합신뢰도 개선을 락킹구조를 갖는 플립칩,
  11. 제10항에 있어서,
    상기 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 플립칩은,
    상기 본드 패드 중앙부에 형성된 이종금속의 식각차를 이용한 제2 락킹 구조를 더 포함하는 것을 특징으로 하는 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 플립칩.
  12. 제11항에 있어서,
    상기 제1 및 제2 락킹 구조는,
    상기 본드패드 위에 형성되고 식각률이 높은 하부금속층과,
    상기 하부금속층 위에 있고 식각률이 낮으며 상기 하부금속층보다 수평방향으로 돌출된 상부금속층을 포함하는 것을 특징으로 하는 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 플립칩.
  13. 제11항에 있어서,
    상기 제1 및 제2 락킹 구조는,
    상기 본드패드 위에 형성되고 식각률이 높은 하부금속층과,
    상기 하부금속층 위에 있고 식각률이 중간이며 상기 하부금속층보다 수평방향으로 더 돌출된 중간금속층과,
    상기 중간금속층 위에 있고 식각률이 낮으며 상기 중간금속층보다 수평방향으로 더 돌출된 상부금속층을 포함하는 것을 특징으로 하는 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 플립칩.
  14. 제12항에 있어서,
    상기 하부금속층은 상기 상부금속층보다 두께가 두꺼운 것을 특징으로 하는 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 플립칩.
  15. 인쇄회로기판용 절연기판;
    상기 절연기판의 표면에 형성된 인쇄회로패턴;
    상기 절연기판 표면을 덮으면서 상기 인쇄회로패턴의 일부를 노출시키는 솔더레지스트;
    상기 솔더레지스트에 의해 노출된 상기 인쇄회로패턴의 일부인 솔더볼 패드; 및
    상기 솔더볼 패드의 가장자리에 형성된 이종금속의 식각차를 이용한 제1 락킹 구조를 구비하는 것을 특징으로 하는 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 인쇄회로기판.
  16. 제15항에 있어서,
    상기 절연기판은 폴리이미드, FR4 수지 및 BT 수지 중에서 선택된 하나의 재질인 것을 특징으로 하는 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 인쇄회로기판.
  17. 제15항에 있어서,
    제1상기 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 인쇄회로기판은,
    상기 솔더볼 패드 중앙부에 형성된 이종금속의 식각차를 이용한 제2 락킹 구조를 더 포함하는 것을 특징으로 하는 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 인쇄회로기판.
  18. 제17항에 있어서,
    상기 제1 및 제2 락킹 구조는,
    상기 인쇄회로패턴 위에 형성되고 식각률이 높은 하부금속층과,
    상기 하부금속층 위에 형성되고 식각률이 낮으며 상기 하부금속층보다 수평방향으로 돌출된 상부금속층을 포함하는 것을 특징으로 하는 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 인쇄회로기판.
  19. 제17항에 있어서,
    상기 제1 및 제2 락킹 구조는,
    상기 제1 락킹 구조는 상기 솔더볼 패드 위에 형성되고 식각률이 높은 하부금속층과,
    상기 하부금속층 위에 있고 식각률이 중간이며 상기 하부금속층보다 수평방향으로 더 돌출된 중간금속층과,
    상기 중간금속층 위에 있고 식각률이 낮으며 상기 중간금속층보다 수평방향으로 더 돌출된 상부금속층을 포함하는 것을 특징으로 하는 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 인쇄회로기판.
  20. 제18항에 있어서,
    상기 하부금속층은 상기 상부금속층보다 두께가 두꺼운 것을 특징으로 하는 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 인쇄회로기판.
KR1020060006293A 2006-01-20 2006-01-20 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 반도체 소자및 인쇄회로기판 KR100699892B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060006293A KR100699892B1 (ko) 2006-01-20 2006-01-20 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 반도체 소자및 인쇄회로기판
US11/635,011 US20070170556A1 (en) 2006-01-20 2006-12-07 Semiconductor device having flange structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060006293A KR100699892B1 (ko) 2006-01-20 2006-01-20 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 반도체 소자및 인쇄회로기판

Publications (1)

Publication Number Publication Date
KR100699892B1 true KR100699892B1 (ko) 2007-03-28

Family

ID=38284725

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060006293A KR100699892B1 (ko) 2006-01-20 2006-01-20 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 반도체 소자및 인쇄회로기판

Country Status (2)

Country Link
US (1) US20070170556A1 (ko)
KR (1) KR100699892B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100973271B1 (ko) * 2008-04-25 2010-08-02 주식회사 하이닉스반도체 반도체 패키지용 기판 및 이를 갖는 반도체 패키지
KR101184543B1 (ko) 2011-08-05 2012-09-19 삼성전기주식회사 인쇄회로기판과 그 제조방법, 및 이를 이용한 반도체 패키지
US10448508B2 (en) 2016-03-22 2019-10-15 Samsung Electronics Co., Ltd. Printed circuit board and semiconductor package including the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011027185A1 (zh) * 2009-09-01 2011-03-10 先进封装技术私人有限公司 封装结构
CN104952735B (zh) * 2014-03-25 2018-10-16 中芯国际集成电路制造(上海)有限公司 具有金属柱的芯片封装结构及其形成方法
CN112652540B (zh) * 2020-07-01 2022-04-22 腾讯科技（深圳）有限公司 铟柱焊点的制备方法、芯片衬底及芯片
CN116759321A (zh) * 2023-08-21 2023-09-15 广州市艾佛光通科技有限公司 一种半导体芯片焊盘及其制作方法、芯片封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11219966A (ja) 1998-01-30 1999-08-10 Sony Corp はんだバンプの製造方法
JP2000236041A (ja) 1999-02-15 2000-08-29 Mitsubishi Gas Chem Co Inc ハンダボール密着性に優れたチップスケールパッケージ用プリント配線板
KR20060094248A (ko) * 2005-02-24 2006-08-29 삼성전기주식회사 솔더범프 앵커시스템과 그 형성방법 및, 이를 구비하는 칩패키지

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100216839B1 (ko) * 1996-04-01 1999-09-01 김규현 Bga 반도체 패키지의 솔더 볼 랜드 메탈 구조
US6462414B1 (en) * 1999-03-05 2002-10-08 Altera Corporation Integrated circuit package utilizing a conductive structure for interlocking a conductive ball to a ball pad
US6277669B1 (en) * 1999-09-15 2001-08-21 Industrial Technology Research Institute Wafer level packaging method and packages formed
US6518675B2 (en) * 2000-12-29 2003-02-11 Samsung Electronics Co., Ltd. Wafer level package and method for manufacturing the same
US6531384B1 (en) * 2001-09-14 2003-03-11 Motorola, Inc. Method of forming a bond pad and structure thereof
JP3949505B2 (ja) * 2002-04-26 2007-07-25 シャープ株式会社 接続端子及びその製造方法並びに半導体装置及びその製造方法
JP2004014854A (ja) * 2002-06-07 2004-01-15 Shinko Electric Ind Co Ltd 半導体装置
US7015590B2 (en) * 2003-01-10 2006-03-21 Samsung Electronics Co., Ltd. Reinforced solder bump structure and method for forming a reinforced solder bump
US7213329B2 (en) * 2004-08-14 2007-05-08 Samsung Electronics, Co., Ltd. Method of forming a solder ball on a board and the board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11219966A (ja) 1998-01-30 1999-08-10 Sony Corp はんだバンプの製造方法
JP2000236041A (ja) 1999-02-15 2000-08-29 Mitsubishi Gas Chem Co Inc ハンダボール密着性に優れたチップスケールパッケージ用プリント配線板
KR20060094248A (ko) * 2005-02-24 2006-08-29 삼성전기주식회사 솔더범프 앵커시스템과 그 형성방법 및, 이를 구비하는 칩패키지

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100973271B1 (ko) * 2008-04-25 2010-08-02 주식회사 하이닉스반도체 반도체 패키지용 기판 및 이를 갖는 반도체 패키지
KR101184543B1 (ko) 2011-08-05 2012-09-19 삼성전기주식회사 인쇄회로기판과 그 제조방법, 및 이를 이용한 반도체 패키지
US10448508B2 (en) 2016-03-22 2019-10-15 Samsung Electronics Co., Ltd. Printed circuit board and semiconductor package including the same

Also Published As

Publication number Publication date
US20070170556A1 (en) 2007-07-26

Similar Documents

Publication Publication Date Title
JP4476381B2 (ja) 半導体チップパッケージ及びその製造方法
KR100626618B1 (ko) 반도체 칩 적층 패키지 및 제조 방법
KR100979497B1 (ko) 웨이퍼 레벨 패키지 및 그 제조방법
US7391118B2 (en) Integrated circuit device with embedded passive component by flip-chip connection and method for manufacturing the same
US7078822B2 (en) Microelectronic device interconnects
CN101765913B (zh) 底部粗糙度减小的半导体部件的应力缓冲元件
US7557450B2 (en) Wiring substrate and electronic parts packaging structure
US20090096098A1 (en) Inter-connecting structure for semiconductor package and method of the same
KR100876899B1 (ko) 반도체 패키지
KR100699892B1 (ko) 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 반도체 소자및 인쇄회로기판
US6998718B2 (en) Wafer level chip scale packaging structure and method of fabricating the same
JP2009524922A (ja) 半導体部品のための応力緩衝パッケージ
US20070045848A1 (en) Wafer structure
JP2009033153A (ja) 半導体素子パッケージ用の相互接続構造およびその方法
TW200901396A (en) Semiconductor device package having chips
US7088007B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
US20060160348A1 (en) Semiconductor element with under bump metallurgy structure and fabrication method thereof
US20070080453A1 (en) Semiconductor chip having a bump with conductive particles and method of manufacturing the same
JP2007335642A (ja) パッケージ基板
US8039935B2 (en) Wafer level chip scale packaging structure and method of fabricating the same
KR100715969B1 (ko) 금속리드를 갖는 반도체 칩과 그 제조 방법
KR101119473B1 (ko) 반도체 패키지 및 그 제조방법
JP2001257290A (ja) 電子部品の製造方法
KR20010073452A (ko) 볼 그리드 어레이 패키지와 그에 이용되는 인쇄 회로 기판
KR20070053829A (ko) 반도체 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee