KR102479633B1 - 무선 주파수 회로의 적층 가공 기술(amt) 패러데이 경계 - Google Patents
무선 주파수 회로의 적층 가공 기술(amt) 패러데이 경계 Download PDFInfo
- Publication number
- KR102479633B1 KR102479633B1 KR1020207014941A KR20207014941A KR102479633B1 KR 102479633 B1 KR102479633 B1 KR 102479633B1 KR 1020207014941 A KR1020207014941 A KR 1020207014941A KR 20207014941 A KR20207014941 A KR 20207014941A KR 102479633 B1 KR102479633 B1 KR 102479633B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- trench
- dielectric substrate
- substrate
- frequency range
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
- H05K1/0221—Coaxially shielded signal lines comprising a continuous shielding layer partially or wholly surrounding the signal lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
- H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
- H01P11/003—Manufacturing lines with conductors on a substrate, e.g. strip lines, slot lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
- H01P3/081—Microstriplines
- H01P3/082—Multilayer dielectric
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0707—Shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09036—Recesses or grooves in insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09545—Plated through-holes or blind vias without lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0228—Cutting, sawing, milling or shearing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Waveguides (AREA)
- Structure Of Printed Boards (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Inorganic Insulating Materials (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
무선 주파수 회로는 적어도 하나의 유전체 기판; 상기 유전체 기판 내에 형성된 트렌치; 및 상기 트렌치 내에 전기적으로 연속적인 전도성 재료를 포함한다. 상기 무선 주파수 회로는 제1 유전체 기판; 및 제2 유전체 기판을 더 포함하고, 상기 트렌치는 상기 제1 및 제2 유전체 기판에 형성된다. 전자기 회로를 제조하는 방법은, 적어도 하나의 유전체 기판을 제공하는 단계; 상기 적어도 하나의 유전체 기판 내에 트렌치를 기계 가공하는 단계; 및 전기적으로 연속적인 전도체를 형성하도록 상기 트렌치를 전기 전도성 재료로 충진하는 단계를 포함한다.
Description
본 출원은 무선 주파수 회로의 적층 가공 기술(Additive Manufacturing Technology; AMT) 패러데이 경계(boundaries)에 관한 것이다.
본 출원은 공동-계류중인(co-pending) 2018.5.18 출원된 "무선 신호 회로의 적층 가공 기술 패러데이 경계(ADDITIVE MANUFACTURING TECHNOLOGY (AMT) FARADAY BOUNDARIES IN RADIO FREQUENCY CIRCUITS)" 명칭의 미국 특허 가출원 제62/673,491호, 2017.11.10 출원된 "나선형 안테나 및 관련 가공 기술 (SPIRAL ANTENNA AND RELATED FABRICATION TECHNIQUES)" 명칭의 미국 특허 가출원 제62/584,260호, 2017.11.10 출원된 "적층 가공 기술 로우 프로파일 라디에이터(ADDITIVE MANUFACTURING TECHNOLOGY (AMT) LOW PROFILE RADIATOR)" 명칭의 미국 특허 가출원 제62/584,264호, 2018.2.28 출원된 "SNAP-RF 상호연결(SNAP-RF INTERCONNECTIONS)" 명칭의 미국 특허 가출원 제62/636,364호, 및 2018.2.28 출원된 "적층 가공 기술 로우 프로파일 신호 분배기(ADDITIVE MANUFACTURING TECHNOLOGY (AMT) LOW PROFILE SIGNAL DIVIDER)" 명칭의 미국 특허 가출원 제62/636,375호의 35 U.S.C. § 119(e) 하의 이익(benefit)을 주장하며, 이들 각각은 모든 목적을 위해 그 전체가 본원에 참조로 포함된다.
무선 주파수(RF: Radio Frequency) 및 전자기 회로는 종래의 인쇄 회로 기판(PCB: Printed Circuit Board) 공정을 사용하여 가공될(manufactured) 수 있다. 종래의 PCB 제조 공정들은 래미네이션(lamination), 전기도금, 마스킹(masking), 에칭(etching), 및 다른 복잡한 공정 단계들을 포함할 수 있고, 다수의 단계들, 값이 비싸고/비싸거나 위험한(hazardous) 재료들, 다수의 반복들(iterations), 광범위한 노동 등을 필요로 할 수 있으며, 이들 모두는 더 높은 비용과 더 느린 소요 시간(turnaround time)을 초래한다. 또한, 종래의 PCB 가공 공정들은, 전도체들 사이에서 유전체 재료들의 디멘젼들(dimensions)(예를 들어, 유전체 두께, 비아 간(inter-via) 간격(spacing) 등), 신호 트레이스(signal trace)(예를 들어, 스트립라인(stripline)) 디멘젼들과 같은 작은 피처(feature) 크기들을 허용하는 제한된 능력을 가지며, 이에 따라 이러한 회로들에 의해 지원될 수 있는 가장 높은 주파수 신호들의 범위를 제한한다(limiting).
본 명세서에 기술된 측면과 실시예는 회로 내에서 전기 신호, 특히 무선 주파수 신호의 전달을 위한 단순화된 회로 구조 및 그 가공 방법을 제공하며, 보다 구체적으로, 회로 내에서 연속적인 전자기 경계(예를 들어, 전기 전도체)를 제공함으로써, 마이크로파(microwave) 및 밀리미터파(millimeter wave) 범위로, 컴포넌트들(components) 사이와 신호 라인(signal lines)을 따라, 신호의 향상된 절연(isolation)를 제공한다. 본 명세서에 기술된 회로들, 구조들, 및 제조(fabrication) 방법들은, 회로 내 전자기 절연를 제공하기 위한 전자기 경계(electromagnetic boundaries)로, 전도성 재료(conductive material)로 충진된(filled) 수직(예를 들어, 층들 간 확장) 트렌치(trenches)를 제공하기 위해 절삭(subtractive) 및 적층 가공(additive manufacturing) 기술을 사용하며, 실질적으로 연속적인 경계를 달성하여 (그라운드 비아와 같이) 종래 기술보다 더 높은 주파수 동작을 위해 향상된 절연를 제공한다.
복수의 신호 전도체들, 패러데이(Faraday) 경계들(boundaries), 및 다른 회로 구조들은, 종래 기술보다 더 간단하고 더 작은 피처 크기들로 제조될 수 있다. 이러한 회로 구조들은 마이크로파 및 밀리미터파 범위로의 동작에 적합하다.
또 다른 측면들, 예들과 이점들이 이하에서 상세히 기술된다. 본 명세서에 개시된 실시예들은 본 명세서에 개시된 원리들 중 적어도 하나와 일치하는 임의의 방식으로 다른 실시예들과 조합될 수 있고, "일실시예", "일부 실시예", "대안적인 실시예", "다양한 실시예", "하나의 실시예" 등은 반드시 상호 배타적인 것은 아니며, 기술된 특정 특징(feature), 구조, 또는 특성은 적어도 하나의 실시예에 포함될 수 있다. 본 명세서에서 이러한 용어들의 등장은 반드시 모두 동일한 실시예를 지칭하는 것은 아니다. 본 명세서에 기술된 다양한 측면들과 실시예들은 기술된 방법들 또는 기능들(functions) 중 어떤 것을 수행하기 위한 수단(means)을 포함할 수 있다.
본 개시의 일 측면은, 적어도 하나의 유전체(dielectric) 기판(substrate); 상기 유전체 기판 내에 형성된(formed) 트렌치(trench); 및 상기 트렌치 내에 전기적으로 연속적인(continuous) 전도성(conductive) 재료(material)를 포함하는 무선 주파수 회로(radio frequency circuit)에 관한 것이다.
무선 주파수 회로의 실시예는, 제1 유전체 기판; 및 제2 유전체 기판을 더 포함할 수 있고, 상기 트렌치는 상기 제1 및 제2 유전체 기판에 형성된다. 상기 무선 주파수 회로는, 상기 제2 기판의 하부 표면 상에 배치된 제1 그라운드 평면(ground plane); 및 상기 제2 기판의 상부 표면 상에 배치된 제2 그라운드 평면을 더 포함할 수 있고, 상기 제2 그라운드 평면의 일부(portion)는, 터미널 패드(terminal pad)를 포함하는 신호 트레이스(signal trace)를 형성한다. 상기 무선 주파수 회로는, 상기 신호 트레이스의 상기 터미널 패드에 고정된(secured) 수직(vertical) 전도체(conductor)를 더 포함할 수 있다. 상기 전기적으로 연속적인 전도성 재료는, 상기 수직 전도체를 적어도 부분적으로 둘러쌀(surround) 수 있다. 상기 전기적으로 연속적인 전도성 재료는, 상기 무선 주파수 회로의 한정된(confined) 영역(region) 내에 전자기장을 적어도 부분적으로 포함하도록(contain) 구성될(configured) 수 있다. 상기 전기적으로 연속적인 전도성 재료는, 적어도 하나의 상기 유전체 기판의 층 내에 배치된 제1 회로부(circuit portion)를, 상기 적어도 하나의 유전체 기판의 상기 층 내에 배치된 제2 회로부로부터, 적어도 부분적으로 절연시키도록(isolate) 구성될 수 있다. 상기 제1 회로부 및 상기 제2 회로부 중 적어도 하나는, 마이크로파(microwave) 범위(range)의 주파수들 또는 밀리미터파(millimeter wave) 범위의 주파수들 중 적어도 하나에서 동작하도록(operate) 구성될 수 있다. 상기 제1 회로부는, 제1 주파수 범위(range of frequencies)에서 동작하도록 구성되고, 상기 제2 회로부는, 상기 제1 주파수 범위와 중첩하는(overlaps) 제2 주파수 범위에서 동작하도록 구성될 수 있다. 상기 제1 회로부는, 제1 주파수 범위에서 동작하도록 구성될 수 있고, 상기 제2 회로부는, 제2 주파수 범위에서 동작하도록 구성되고, 상기 제2 주파수 범위 내 적어도 하나의 주파수는, 상기 제1 주파수 범위 내 적어도 하나의 주파수의 옥타브(octave) 내에 있다.
본 개시의 다른 측면은 전자기 회로(electromagnetic circuit)를 제조하는(fabricating) 방법에 관한 것이다. 일 실시예에서, 상기 방법은, 적어도 하나의 유전체 기판(dielectric substrate)을 제공하는 단계; 상기 적어도 하나의 유전체 기판 내에 트렌치(trench)를 기계 가공하는(machining) 단계; 및 전기적으로 연속적인(continuous) 전도체(conductor)를 형성하도록(form) 상기 트렌치를 전기 전도성 재료(electrically conductive material)로 충진하는(filling) 단계를 포함한다.
상기 방법의 실시예는, 상기 제2 기판의 하부(bottom) 표면(surface) 상에 제1 그라운드 평면(ground plane)을 형성하는(forming) 단계; 및 상기 제2 기판의 상부 표면 상에 제2 그라운드 평면을 형성하는 단계를 더 포함할 수 있고, 상기 제2 그라운드 평면의 일부(portion)는, 터미널 패드(terminal pad)를 포함하는 신호 트레이스(signal trace)를 형성한다. 상기 방법은, 상기 신호 트레이스의 상기 터미널 패드에 수직(vertical) 전도체(conductor)를 고정하는(securing) 단계를 더 포함할 수 있다. 상기 전기적으로 연속적인 전도성 재료는, 상기 수직 전도체를 적어도 부분적으로 둘러쌀(surround) 수 있다. 상기 적어도 하나의 유전체 기판을 제공하는 단계는, 제1 유전체 기판 및 제2 유전체 기판을 제공하는 단계를 포함할 수 있고, 상기 트렌치는 상기 제1 및 제2 유전체 기판 내에 형성된다.
본 개시의 또 다른 측면은, 전자기 회로(electromagnetic circuit)를 제조하는(fabricating) 방법에 관한 것이다. 일 실시예에서, 상기 방법은, 신호 트레이스를 형성하도록 제1 기판 상에 배치된 전도성 재료를 밀링(milling)하는 단계 - 상기 신호 트레이스는 터미널 패드를 포함함 - ; 상기 제1 기판과 제2 기판 사이에 상기 신호 트레이스 및 터미널 패드를 실질적으로 캡슐화하도록(encapsulate) 상기 제1 기판에 상기 제2 기판을 본딩하는(bonding) 단계; 상기 터미널 패드에 액세스 홀(access hole)을 제공하도록 상기 제2 기판을 드릴링(drilling) 단계; 트렌치(trench)를 형성하도록 상기 제1 및 제2 기판을 통해 밀링하는 단계 - 상기 트렌치는 상기 터미널 패드 주위에 적어도 부분적으로 위치됨 - ; 상기 액세스 홀 내에 전도체를 증착하는(depositing) 단계 - 상기 전도체는 상기 터미널 패드에 전기적인 연결을 함 - ; 및 상기 제1 및 제2 기판 내에 전기적으로 연속적인(continuous) 전도체(conductor)를 형성하도록 상기 트렌치 내에 전도성(conductive) 잉크를 증착하는 단계를 포함한다.
상기 방법의 실시예는, 상기 전기적으로 연속적인 전도체가, 상기 제1 기판 내에 배치된 제1 회로부(circuit portion)를, 상기 제2 기판 내에 배치된 제2 회로부로부터, 적어도 부분적으로 절연시키도록(isolate) 구성된 것을 더 포함한다. 상기 제1 회로부 및 상기 제2 회로부 중 적어도 하나는, 마이크로파 범위의 주파수들 또는 밀리미터파 범위의 주파수들 중 적어도 하나에서 동작하도록 구성될 수 있다. 상기 제1 회로부는, 제1 주파수 범위(range of frequencies)에서 동작하도록 구성될 수 있고, 상기 제2 회로부는, 상기 제1 주파수 범위와 중첩하는(overlaps) 제2 주파수 범위에서 동작하도록 구성될 수 있다. 상기 제1 회로부는, 제1 주파수 범위에서 동작하도록 구성될 수 있고, 상기 제2 회로부는, 제2 주파수 범위에서 동작하도록 구성될 수 있으며, 상기 제2 주파수 범위 내 적어도 하나의 주파수는, 상기 제1 주파수 범위 내 적어도 하나의 주파수의 옥타브(octave) 내에 있다.
적어도 하나의 실시예의 다양한 측면들이 첨부된 도면들을 참조하여 아래에서 기술되며, 이는 스케일로(scale) 도시되도록 의도되지는 않는다. 도면들은 다양한 측면들 및 실시예들의 예시 및 추가 이해를 제공하도록 포함되고, 본 명세서의 일부로 포함되며 본 명세서의 일부를 구성하지만, 본 개시의 제한을 정의하는 것으로 의도되지는 않는다. 도면에서, 다양한 도면에 도시된 각각의 동일하거나 거의 동일한 구성요소(component)는 같은 숫자(numeral)로 표현될 수 있다. 명확성을 위해, 모든 구성요소가 모든 도면에서 표시될(labeled) 수 있는 것은 아니다.
도 1은 패러데이 벽(Faraday wall)을 포함하는 전자기 회로 부분(portion)의 예에 대한 개략도(schematic diagram)이다.
도 2는 도 1의 전자기 회로 부분의 가공 단계에 대한 개략도이다.
도 3은 도 1의 전자기 회로 부분의 다른 가공 단계에 대한 개략도이다.
도 4는 도 1의 전자기 회로 부분의 다른 가공 단계에 대한 개략도이다.
도 5는 도 1의 전자기 회로 부분의 다른 가공 단계에 대한 개략도이다.
도 6은 도 1의 전자기 회로 부분의 다른 가공 단계에 대한 개략도이다.
도 7은 패러데이 벽을 포함하는 전자기 회로의 다른 예에 대한 개략도이다.
도 8은 패러데이 벽을 제조하는 방법에 대한 흐름도이다.
도 2는 도 1의 전자기 회로 부분의 가공 단계에 대한 개략도이다.
도 3은 도 1의 전자기 회로 부분의 다른 가공 단계에 대한 개략도이다.
도 4는 도 1의 전자기 회로 부분의 다른 가공 단계에 대한 개략도이다.
도 5는 도 1의 전자기 회로 부분의 다른 가공 단계에 대한 개략도이다.
도 6은 도 1의 전자기 회로 부분의 다른 가공 단계에 대한 개략도이다.
도 7은 패러데이 벽을 포함하는 전자기 회로의 다른 예에 대한 개략도이다.
도 8은 패러데이 벽을 제조하는 방법에 대한 흐름도이다.
본 명세서에 설명된 측면들 및 예들은 무선 주파수 회로 실시예들을 포함하는 다양한 회로 기판 가공에 적합한, 신호 전도체들(예를 들어, 신호 트레이스들(signal traces), 스트립 라인들(strip lines), 층간(inter-layer) "수직(vertical)" 피드들(feeds))과 다양한 회로들 내의 기준(reference) 표면들(surfaces) 및 전도체들(예를 들어, 그라운드 평면들(ground planes), 패러데이 경계들(Faraday boundaries) 또는 "벽들(walls)")을 제공한다. 본 명세서에 설명된 측면들 및 예들은 다양한 신호들의 운반(conveyance) 및 봉쇄(containment)를 위한 구조들을 제공하는 적층 및 절삭 가공 기술에 유리하게 적용되며, 구체적으로 예를 들어, 300 GHz 이상까지의, 마이크로파 및 밀리미터파 범위들에서 무선 주파수 신호들에 대한 것이다.
일부 실시예들에서, 신호 트레이스(예를 들어, 전도체)는 기판의 표면으로부터 피복(cladding)(예를 들어, 전기도금 구리(electroplate copper))의 일부를 기계 가공(machining away)(예를 들어, 밀링(milling))함으로써 유전체 기판 상에 형성될 수 있다.
일부 실시예들에서, 와이어 전도체(wire conductor)는 회로 기판(circuit board) 내 층들 사이에서(예를 들어, 신호 트레이스 라인으로/신호 트레이스 라인으로부터) "수직으로(vertically)" 신호를 전달할(convey) 수 있고, 도파관(waveguide), 라디에이터(radiator)(예를 들어, 안테나), 커넥터(connector), 또는 다른 회로 구조들과 같은 다양한 다른 층들 또는 회로 컴포넌트들(components)로 신호를 피드하거나(feed) 또는 이들로부터 신호를 피드하기 위해 사용될 수 있다. 이러한 "수직" 층간 신호 피드(inter-layer signal feed)는 하나 이상의 유전체 기판에 홀(hole)을 기계 가공(machining)하고, 하나 이상의 전도체 표면에 땜납(solder)을 도포하고(applying), 와이어(예를 들어,구리 와이어)의 세그먼트(segment)를 홀에 삽입하고, 그리고 연결(connection)을 기계적으로 및 전기적으로 고정하도록(secure) 땜납을 리플로 납땜(reflowing)함으로써 형성될 수 있다.
일부 실시예들에서, 전자기 경계를 형성하도록, 트렌치를 기계 가공하고, 3-D 인쇄 기술들을 사용하여 도포된(applied) 전도성 잉크와 같은 전도체로 트렌치를 충진함으로써, 연속적인 전도성 구조가 하나 이상의 유전체 기판들에 형성될 수 있다. 이러한 전자기 경계는, 예를 들어, 전자기 신호의 경계 조건들(conditions)을 수행하여(enforce) 예를 들어 신호 및/또는 특성 임피던스(characteristic impedance)의 모드들(modes)을 제어 또는 제한할 수 있거나, 또는 예를 들어 차폐(shielding)와 같이, 회로의 한 영역에서의 신호가 회로의 다른 영역에 영향을 미치는 것을 방지하기 위해, 예를 들어, 패러데이 경계와 같은 전자기 회로의 영역에 신호를 한정하기(confine) 위한 절연(isolation)를 제공할 수 있다.
본 명세서에 기술된 가공 공정들은, 적합한 절삭(예를 들어, 기계가공, 밀링, 드릴링, 커팅(cutting), 스탬핑(stamping)) 및 적층(예를 들어, 충진, 플로잉(flowing), 3-D 프린팅(printing)) 가공 장비(equipment)를 사용하여, 8 to 75 GHz 이상의 범위의(예를 들어, 300 GHz 이상까지의) 전자기 신호들을 지원할 수 있는 작은 회로 피처들(features)을 갖는 이러한 회로 구조들의 제조에 특히 적합할 수 있다. 본 명세서에 설명된 시스템들 및 방법들에 따른 전자기 회로 구조들은, 밀리미터파 통신, 감지(sensing), 레인징(ranging) 등을 포함하는, 28 내지 70 GHz 시스템들에서의 적용(application)에 특히 적합할 수 있다. 또한, 설명된 측면들과 실시예들은 S-대역(S-band)(2 - 4 GHz), X-대역(X-band)(8 - 12 GHz), 또는 기타(others)와 같이, 더 낮은(lower) 주파수 범위에 적합할 수 있다.
본 명세서에서 논의된 방법들 및 장치들의 실시예들은 다음의 설명에 제시되거나 첨부 도면들에 도시된 구조(construction)의 세부사항들 및 구성요소들(components)의 구성(arrangement)에 적용하여 제한되지 않는다는 것을 이해해야 한다. 상기 방법들 및 장치들은 다른 실시예들에서 구현될 수 있고, 다양한 방식들로 실시되거나 수행될 수 있다. 특정 구현들의 예들은 단지 예시적인 목적들을 위해 본 명세서에 제공되며, 제한하는 것으로 의도되지는 않는다. 또한, 본 명세서에서 사용된 어구(phraseology) 및 용어는 설명을 위한 것이며 제한하는 것으로 간주되어서는 안된다. "포함하는(including)", "포함하는(comprising)", "구비하는(having)", "포함하는(containing)", "포함하는(involving)" 및 이들의 변형의 본원에서의 사용은, 이후에 열거된 항목 및 그 등가물뿐만 아니라 추가적인 항목을 포함하는 것을 의미한다. "또는(or)"에 대한 참조는, "또는"을 사용하여 설명된 임의의 용어가 기술된 용어들 중 하나, 하나 이상, 및 모두 중 어느 하나를 나타낼 수 있도록 포괄적인 것으로 해석될 수 있다. 전방 및 후방, 좌측 및 우측, 상부 및 하부, 상측 및 하측, 단부, 측면, 수직 및 수평 등에 대한 임의의 참조는, 설명의 편의를 위해 의도된 것이며, 본 시스템 및 방법 또는 그 구성요소들을 임의의 하나의 위치 또는 공간 배향(orientation)으로 제한하지는 않는다.
본 명세서에서 사용되는 "무선 주파수(radio frequency)"라는 용어는, 명시적으로 언급되지 않고/않거나 문맥에 의해 구체적으로 지시되지 않는 한, 특정 주파수, 주파수 범위, 대역, 스펙트럼(spectrum) 등으로 제한되도록 의도되지는 않는다. 유사하게는, "무선 주파수 신호" 및 "전자기 신호"라는 용어들은 상호교환 가능하게 사용되며, 임의의 특정 구현에 대한 정보-전달(information-carrying) 신호의 전파를 위한 다양한 적절한 주파수의 신호를 지칭할 수 있다. 이러한 무선 주파수 신호들은 일반적으로 킬로헤르츠(kilohertz)(kHz) 범위의 주파수들에 의해 로우 엔드(low end)에서 바인딩될(bound) 수 있고, 수백 기가헤르츠(gigahertz)(GHz) 까지의 주파수들에 의해 하이 엔드(high end)에서 바인딩될 수 있으며, 마이크로파 또는 밀리미터파 범위들에서의 신호들을 명시적으로 포함한다. 일반적으로, 본 명세서에 기술된 것에 따른 시스템 및 방법은, 예를 들어, 적외선 신호보다 예를 들어 더 낮은(lower) 주파수의 광학(optics) 분야에서 통상적으로 처리되는 것 아래의 주파수에서 비-이온화(non-ionizing) 방사선(radiation)을 처리하기에 적합할 수 있다.
무선 주파수 회로들의 다양한 실시예들은 다양한 주파수들에서 동작하도록 선택되고/선택되거나 명목상 가공되는 디멘젼들(dimensions)로 설계될 수 있다. 적절한 디멘젼의 선택은 일반적인 전자기 원리로부터 수행될(had) 수 있고, 본 명세서에서 상세하게 제시되지는 않는다.
본 명세서에 설명된 방법들 및 장치들은 종래의 공정들이 가능한 것보다 더 작은 구성들(arrangements) 및 디멘젼들을 지원할 수 있다. 이러한 종래의 회로 기판은 약 30 GHz 아래의 주파수로 제한될 수 있다. 본 명세서에 설명된 방법 및 장치는, 보다 안전하고 덜 복잡한 가공 및 더 낮은 비용으로 더 높은 주파수에서 동작되도록 의도되는 무선 주파수 회로에 적합한, 더 작은 디멘젼의 전자기 회로의 가공을 허용하거나 수용할 수 있다.
본 명세서에 설명된 것에 따른 전자기 회로 및 가공 방법은, 종래의 회로 및 방법보다 더 낮은 프로파일(profiles)로, 감소된 비용, 사이클(cycle) 시간, 및 설계 위험(risks)에서, 더 높은 주파수를 처리할 수 있는 전자기 회로 및 컴포넌트를 생산하기 위한 다양한 적층 및 절삭 가공 기술을 포함한다. 기술들의 예들은, (종래의 PCB 공정에 의해 허용되는 것보다 상당히 더 작은 디멘젼일 수 있는) 신호 트레이스들(예를 들어, 신호 전도체, 스트립라인) 또는 개구들(apertures)을 형성하기 위해 기판의 표면으로부터 전도성 재료의 기계 가공(예를 들어, 밀링), 트렌치를 형성하기 위한 하나 이상의 기판들의 기계 가공, 3차원 인쇄 기술을 사용하여 트렌치로 인쇄된 전도성 잉크를 증착시켜 (그 사이에 최소 간격을 갖는 일련의 그라운드 비아(ground vias)와는 반대로) 연속적인 전기 장벽(electric barrier)(예를 들어, 패러데이 벽)을 형성하는 것, 기판(또는 대향 기판)의 표면 상에 배치된 신호 트레이스에 전기적 컨택(contact)을 생성하기 위해, 와이어(wire)가 위치하는(그리고/또는 전도성 잉크가 인쇄되는(printed)) 기판의 일부를 통해 홀을 기계 가공(예를 들어, 밀링, 드릴링 또는 펀칭(punching))함으로써 형성된 "수직 발사(vertical launch)" 신호 경로, 그리고 3 차원 인쇄 기술을 사용하여 인쇄된 저항성(resistive) 잉크를 증착시켜 저항성 컴포넌트를 형성하는 것을 포함한다.
상기 예시적인 기술들 및/또는 다른 기술들(예를 들어, 납땜(solder) 및/또는 땜납(solder) 리플로 납땜(reflow) 중 어느 하나는, 다양한 전자기 컴포넌트들 및/또는 회로들을 만들기 위해 결합될 수 있다. 이러한 기술들의 측면들 및 예들은, 일 차원(one dimension)에서 전자기 회로의 층(layer)을 따라, 다른 차원(another dimension)에서 회로의 다른 층들을 통해 수직으로, 전자기 신호를 포함하고 전달하기 위한 무선 주파수 상호연결(interconnect)에 관해 본 명세서에서 설명되고 예시된다. 본 명세서에서 설명되는 기술들은 다양한 전자기 컴포넌트들, 커넥터들, 회로들, 어셈블리들(assemblies), 및 시스템들을 형성하기 위해 사용될 수 있다.
도 1은 더 큰 전자기 회로의 일부일 수 있는 전자기 회로 구조(electromagnetic circuit structure)(100)의 예를 도시한다. 회로 구조(100)는 서로 본딩된(bonded) 한 쌍의 유전체 기판(110)을 포함하며, 이들 사이에 둘러싸인(enclosed) 신호 트레이스(120)를 갖는다. 신호 트레이스(120)는, 예를 들어 회로 구조(100) 내에서와 같이 회로 내에서 전자기 신호를 전달하도록 구성된 전기 전도체이고, 기판(110) 중 어느 하나의 표면으로부터, 전기도금된 구리와 같은 피복을 기계 가공함으로써 형성될 수 있다. 또한, 신호 트레이스(120)는 예를 들어 기판(110b) 내의 기계 가공된 홀 내에 배치된 와이어일 수 있는, "수직" 전도체(130)에, 땜납에 의해서와 같이, 터미널 패드 상에 형성된 전기 연결(electrical connection)을 갖는다. 따라서, 전도체(130)및 신호 트레이스(120)는 전기적으로 연속적인 신호 전달(conveyance)을 형성하며, 각각은 도 1에 도시된 부분의 범주(extent)를 넘어서 신호를 전달 및 제공할 수 있다.
일부 실시예들에서, 그라운드 평면(140)이 제공될 수 있고, 기판(110a)의 "하부" 표면 상에 배치된 전도성 피복으로 형성될 수 있다. 추가적인 그라운드 평면(150)이 기판(110b)의 "상부" 표면 상에 제공될 수 있다. 예를 들어, 그라운드 평면(150)은 기판(110b) 상에 배치된 전도성 피복으로 형성될 수 있다. 전도성 피복의 일부는 기계 가공(예를 들어, 밀링(milling))에 의해 제거되어(removed), 예를 들어 신호 트레이스(120)에 대한 그라운드 평면(150)으로서 작용하는데 적합한, 적절한 물리적 디멘젼, 형상, 또는 범주를 갖는 그라운드 평면을 제공할 수 있다.
또한, 회로 구조(100)는, 기판(110)을 통해 "수직으로(vertically)" 전자기 경계(boundary)를 제공하는 전도체인, "전기적으로 연속적인 전도성 재료"로 종종 지칭되는, 패러데이 벽(Faraday wall)(160)을 포함한다. 패러데이 벽(160)은 기판(110)을 통해 그라운드 평면(140)까지 아래로 트렌치를 기계가공하고, 적층 가공 기술(예를 들어 3-D 프린팅)로 도포된(applied) 전도성 잉크와 같은 전도성 재료로 트렌치를 충진함으로써 형성될 수 있다. 전도성 잉크는, 설정될 때, 실질적으로 전기적으로 연속적인 전도체를 형성할 수 있다. 도시된 바와 같이, 패러데이 벽(160)이 형성되는 트렌치는 그라운드 평면(140)을 관통하거나(pierce) 통과하지 않는다. 따라서, 패러데이 벽(160)은 그라운드 평면(140)과 전기적으로 컨택(contact)할 수 있다. 또한, 패러데이 벽(160)의 "상부(top)"는 그라운드 평면(150)과 전기적으로 컨택할 수 있으며, 이는 예를 들어 전도성 잉크와 그라운드 평면(150) 사이의 컨택을 보장하도록 기계 가공된 트렌치의 약간의(slight) 과충진(over-filling)으로, 그리고/또는 땜납의 적용(application)으로 달성될 수 있다.
도 1에 도시된 바와 같이, 그라운드 평면(140), 그라운드 평면(150), 및 패러데이 벽(160)은 함께 신호 트레이스(120)에 의해 전달되는 신호(들)에 대한 경계를 제공하는 실질적으로 전기적으로 연속적인 전도체를 형성한다. 일부 실시예에서, 그라운드 평면(140), 그라운드 평면(150) 및 패러데이 벽(160)의 디멘젼 배치(dimensional placement)는 신호 트레이스(120)에 의해 전달되는 신호의 전파 모드를 제어 또는 제한하거나, 그리고/또는 신호 트레이스(120)에 의해 전달되는 신호(들)에 대한 특성(characteristic) 임피던스를 설정하도록 선택될 수 있다. 특정 실시예들에서, 그라운드 평면들(140, 150) 및 패러데이 벽(160)은 단지 횡방향 전자기(TEM: transverse electromagnetic) 신호 모드가 신호 트레이스(120)를 따라 전파할 수 있도록 위치될 수 있다. 다른 실시예들에서, 패러데이 벽(160)은 특정 전파 모드를 수행하지(enforcing) 않고, 그리고/또는 임의의 특정 신호(들)에 대한 임피던스에 기여하지(contributing) 않고 회로의 다른 부분으로부터 회로의 일 부분을 절연하도록 위치될 수 있다.
전술한 바와 같이, 구조(100)는 단지 전자기 회로가 제공될 수 있는 구조의 일 예 및 일 부분이다. 도시된 기판들의 추가적인 범주는 다양한 회로 컴포넌트들을 수용할(accommodate) 수 있고, 추가적인 회로 컴포넌트들을 수용하기 위한 추가적인 층들을 구비하는 추가적인 기판들이 다양한 실시예들로 제공될 수 있다. 전형적으로, 회로의 일부는 특정 층 상에 배치될 수 있고, 위 그리고/또는 아래에 그라운드 평면들을 포함할 수 있고, 전체 회로(또는 시스템)의 다른 부분들은 동일한 층의 상이한 영역들 또는 다른 층들에 존재할 수 있다.
도 2는 본 명세서에 설명된 시스템 및 방법의 측면 및 실시예에 따른, 가공의 한 단계에서의 회로 구조(100)의 부분 구조(100a)를 도시한다. 부분 구조(100a)는 다양한 표면 상에 전도성(예를 들어, 구리) 피복이 제공될 수 있는 기판(110a)을 포함한다. 이러한 예에서, 기판(110a)은 신호 트레이스(120)가 형성되는 전도성 재료로 제공되는 일 표면 상에 전도성 피복(112)을 갖는다. 또한 이러한 예에서, 기판(110a)은 그라운드 평면(140)으로 제공되는 대향 표면 상에 전도성 피복을 갖는다. 신호 트레이스(120)는 피복(112)의 적어도 일부(122)를 기계 가공함으로써 형성될 수 있으며, 이에 의해 피복(112)의 나머지와는 구별되는, 신호 트레이스(120)로서 제공되도록 전도성 재료의 일부를 남길 수 있다. 다양한 예들은, 기판(110a)의 표면에 인접하게 배치된 다른 유형(types)의 회로 컴포넌트들을 제공할 수 있고, 전도체는 신호들을 전달하도록 제공되며, 패러데이 경계(boundary)는 회로 컴포넌트로 또는 회로 컴포넌트로부터 신호를 절연시키도록 제공될 수 있다. 도시된 바와 같이, 신호 트레이스는 터미널 패드(124)를 포함한다.
도 3은 다른 가공 단계에서의 회로 구조(100)의 다른 부분 구조(100b)를 도시한다. 부분 구조(100b)에 대해, 기판(110b)은 기판(110a)과 정렬되어(aligned) 함께 본딩된다. 일부 예에서, 일시적인 본딩 또는 부착이(affixing) 적용될 수 있고, 영구적인(permanent) 본딩 단계가 나중에 적용될 수 있으며, 예를 들어 본딩은 본딩의 영속성(permanency)을 보존 처리하거나(cure) 고정하도록(secure) 열 또는 베이킹(baking)을 필요로 할 수 있다. 홀(132)은 기판(110b)을 통해 기계 가공될 수 있고, 홀(132)은 신호 트레이스(120)의 일부와 정렬되도록 위치된다. 예를 들어, 홀(132)은 신호 트레이스(120)의 터미널 단부(terminal end)와 정렬될 수 있다. 다양한 예들은 신호 트레이스의 다른 부분들과 그리고/또는 다른 유형의 회로 컴포넌트들의 부분들과 정렬된 홀을 가질 수 있다. 다양한 실시예들에서, 기판(110b)의 "상부" 표면은 원하는 경우 그라운드 평면을 제공하기 위해 사용될 수 있는 전도성 피복을 포함할 수 있고, 부분들은 원하는 형상 또는 범주를 갖는 다양한 다른 구조들, 컴포넌트들, 또는 그라운드 평면을 형성하도록 기계 가공될 수 있다.
도 2를 참조하면, 신호 트레이스(120)가 (예를 들어, 부분(122)을 기계 가공함으로써) 형성되는 전도성 피복(112)은, 기판(110a)과 연관되는 대신에, 예를 들어, 도 3에 대해 "하부" 측 상에, 기판(110b)과 동등하게 연관될 수 있다. 즉, 신호 트레이스(120)가 제공되는 전도성 재료는 기판들(110) 중 어느 하나와 연관된 전도성 피복일 수 있다. 또한, 신호 트레이스(120) 또는 (예를 들어, 기판들(110) 사이에 존재하는) 다른 회로 컴포넌트들은 다양한 실시예들에서 상이한 재료들로부터 그리고/또는 다른 수단을 통해 제공될 수 있다.
도 4는 다른 가공 단계에서의 회로 구조(100)의 다른 부분 구조(100c)를 도시한다. 부분 구조(100c)에 대해, 전도체(130)는 홀(132)에서 도시된다. 땜납 티닝(Solder tinning)은 전도체(130)상에 그리고/또는 신호 트레이스(120)의, 예를 들어 터미널 패드(124)와 같은, 터미널 단부 상에 제공될 수 있고, 땜납은 신호 트레이스(120)와 전도체(130) 사이에 물리적 및 전기적 연결을 고정하기 위해 리플로 납땜(reflow)될 수 있다. 예를 들어, 전도체(130)의 노출된 단부에 열을 가하는(application) 것은 전도체(130)를 통해 이동할 수 있고, 적어도 부분적으로 땜납을 용융시켜(melt) 연결을 고정할 수 있다. 땜납 리플로우(Solder reflow)는 가공 공정에서 다양한 지점에서 수행될 수 있다. 예를 들어, 전도체의 노출된 단부에 추가 컴포넌트를 고정하기 위한 나중의 땜납 적용(application)는, 전도체(130)와 신호 트레이스(120) 사이의 접합(junction)에서 땜납의 리플로우(reflow)을 달성하기 위해 열을 제공할 수 있다.
도 5는 다른 가공 단계에서의 회로 구조(100)의 다른 부분 구조(100d)를 도시한다. 부분 구조(100d)에 대해, 트렌치(162)는 기판(110)을 통해 밀링된다. 이러한 예에서, 트렌치(162)는 그라운드 평면(140)을 관통하지 않고, 그라운드 평면(140)을 형성하는 전도성 피복으로 기판(110)을 통해 밀링된다. 일부 실시예들에서, 손상되지 않은(intact) 그라운드 평면(140)은 트렌치가 비어 있는 동안 구조(100d)의 부분들에 일부 구조적 지지(support)를 제공할 수 있다.
도 6은 다른 가공 단계에서의 회로 구조(100)의 다른 부분 구조(100e)를 도시한다. 부분 구조(100e)에서, 트렌치(162)는 패러데이 벽(160)을 형성하기 위해 전도성 충진(164)으로 충진된다. 전도성 충진(164)은 그라운드 평면(140)과 전기적으로 컨택하여 실질적으로 전기적으로 연속적인 그라운드 경계를 형성할 수 있다. 도 1에 관해 전술한 바와 같이, 추가 그라운드 평면(150)이 포함될 수 있고, 전도성 충진(164)은 물리적 컨택으로 및/또는 패러데이 벽(160)을 따른 위치에서 땝납의 추가 적용(application)으로 전기적으로 연결되어, 그라운드 평면(150)과 전기적으로 결합할(join) 수 있다. 일부 실시예들에서, 손상되지 않은 그라운드 평면(140) 및 처리된(cured)(예를 들어, 냉각된(cooled), 굳힌(solidified)) 전도성 충진(164)은, 예를 들어 트렌치(162)를 형성하기 위해 기계 가공된 재료(들) 대신에, 구조(100e)에 구조적 지지를 제공할 수 있다.
전술한 바와 같이, 패러데이 벽(160)의 위치 설정(positioning)은 신호 트레이스(120)에 의해 전달되는 신호(들)에 대한 그 영향에 대해 선택될 수 있다. 다양한 실시예들에서, 패러데이 벽은 절연를 제공하는 것 이외의 임의의 특정한 방식으로 신호에 영향을 주는 것과 관련 없이 절연를 제공하도록 위치될 수 있다. 예를 들어, 도 7을 참조하면, 회로 구조(700)의 다양한 부분들 사이에서 신호 누설(예를 들어, 무선 주파수 에너지)를 감소시키거나 또는 제거하기 위해 위치된 다양한 패러데이 벽(760)을 포함하는 회로 구조(700)가 도시된다. 다른 방식으로 언급하면, 때때로 전기적으로 연속적인 전도성 재료로 지칭되는 패러데이 벽(760)은 회로 구조(700)의 한정된 영역 내에 전자기장을 적어도 부분적으로 포함하도록 구성된다. 이러한 예에서, 회로 구조(700)는 5 개의 액세스(access) 전도체들(730)을 갖는 4:1 신호 결합기(combiner)/분배기(divider)를 구현하며, 이들 각각은 3 개의 윌킨슨 분배기들(Wilkinson dividers)(724)을 상호 연결하는 다양한 신호 트레이스들(720)에 전기적 액세스를 제공한다. 예를 들어, 신호 트레이스들(720) 및 윌킨슨 분배기들(724)은 회로 기판의 중간(intermediate) 층 상에 배치될 수 있다. 패러데이 벽(760)은 도면의 평면 내로 그라운드 평면 "아래"로 (예를 들어, 신호 트레이스(720) 및 윌킨슨 분배기(724)가 존재하는 중간 층을 통해) 회로 구조(700)의 "상부" 표면까지 연장될 수 있다. 액세스 전도체들(730)은 각각 신호 트레이스들(720)과의 전기적 컨택을 달성하기 위해 "상부" 표면 아래로부터 중간 층으로 연장되는 홀을 통해, 와이어의 세그먼트와 같은 전도체일 수 있다. 전술한 바와 같이, 패러데이 벽(760)은 트렌치를 형성하기 위해 회로 구조(700)의 일부를 기계 가공하고, 전도성 잉크와 같은 전도성 재료로 트렌치를 충진함으로써 형성되며, 이는 적층 가공 기술을 사용하여 적용될 수 있다.
또한 도 7을 참조하면, 도시된 바와 같이, 패러데이 벽(760a)은 회로 구조의 층 내에 배치된 제2 회로부(circuit portion)(770b)로부터 회로 구조(700)의 층 내에 배치된 제1 회로부(770a)를 적어도 부분적으로 절연하도록 구성된다. 일 실시예에서, 제1 회로부(770a) 및 제2 회로부(770b)는 마이크로파 범위의 주파수 또는 밀리미터파 범위의 주파수들 중 적어도 하나에서 동작하도록 구성된다. 특정 실시예에서, 제1 회로부(770a)는 제1 범위의 주파수들에서 동작하도록 구성되고, 제2 회로부(770b)는 제1 범위의 주파수들과 중첩하는 제2 범위의 주파수들에서 동작하도록 구성된다. 다른 특정 실시예에서, 제1 회로부(770a)는 제1 범위의 주파수들에서 동작하도록 구성되고, 제2 회로부(770b)는 제2 범위의 주파수들에서 동작하도록 구성되며, 제2 범위의 주파수들 중 적어도 하나의 주파수는 제1 범위의 주파수들에서 적어도 하나의 주파수의 옥타브(octave) 내에 있다.
일 실시예에서, 패러데이 벽(760)을 형성하는 것(예를 들어, 전기적으로 연속적인 전도체를 형성하는 것)은 유체(fluid), 전기도금, 마스킹, 에칭, 또는 용해(dissolving)에서 부분적인 또는 완전한(full) 침지(immersion)의 임의의 단계들을 포함하지는 않는다.
도 8은 패러데이 벽을 제조하는 방법(800)을 도시한다. 방법(800)은 트렌치를 형성하도록 회로 구조의 하나 이상의 기판들 중 일부를 기계 가공하는 단계(블록(810))와 전도성 잉크와 같은 전도성 재료로 트렌치를 충진하는 단계(블록(820))를 포함한다. 트렌치를 형성하는 단계는 물질적(materially) 절삭 단계이고, 트렌치를 충진하는 단계는 물질적 적층 단계이다. 다양한 실시예에서, 전도성 잉크는 3-D 인쇄 기술을 사용하여 트렌치에 도포될(applied) 수 있다.
본 명세서에 기술된 시스템 및 방법의 추가적인 이점이 실현될 수 있다. 예를 들어, 종래의 PCB 가공은 신호 트레이스들의 폭과 같은 회로 피처 크기들에 대한 제한들을 부과할(impose) 수 있고, 이에 따라 종래에 제조된 전자기 회로들이 적합할(suitable) 수 있는 가장 높은(highest) 주파수들을 제한할 수 있다. 또한, 기판 두께들은 트레이스들의 폭과 관련하여 (예를 들어, 대향하는 표면들 상에 배치된 그라운드 평면들까지의 거리에 기인하여) 특성 임피던스(characteristic impedance)에 영향을 미친다. 따라서, 종래의 PCB 공정에 의해 요구되는 더 넓은 트레이스는 (특정 특성 임피던스를 유지하기 위해) 더 두꺼운 기판의 선택을 야기하며, 이에 따라 회로가 얼마나 얇게(thin) 가공될(manufactured) 수 있는지를 제한한다. 예를 들어, 종래의 PCB 가공 하에서 일반적인 권고들(recommendations)은 약 60 밀(mil)(.060 인치(inches))의 전체 두께를 포함한다. 비교에 의해, 설명된 측면 및 실시예에 따른 전자기 회로는, 적층 가공 기술을 사용하여, 약 10 mil 이하의 두께까지 아래로 로우 프로파일(low profile)을 갖는 회로 기판을 야기할 수 있으며, 신호 라인 트레이스는 약 4.4 mil, 또는 2.7 mil, 또는 그 미만의 폭을 갖고, 상호연결 기하학적 구조(geometries)는 기판의 표면과 실질적으로 같은 높이이다(flush).
그라운드 비아들은 통상적으로 그라운드 평면들 사이에서(예를 들어, 기판들의 대향 표면들 상에서) 전기적 연결을 제공하고, 근처에 있을 수 있는 다른 트레이스들로부터 트레이스들 상에서 신호들의 일부 절연를 제공한다. 종래의 그라운드 비아들은 약 8 mil의 직경 또는 그 이상의 드릴링된 홀들이고, 기판의 구조적 완전성(integrity)을 유지하기 위해 최소 거리로 떨어져 있어야 될 필요가 있다. 따라서, 그라운드 비아들은 누설 구조들(leaky structures)이며, 특히 더 높은 주파수에서, 전자기 신호의 손실을 나타낸다. 다양한 적용들은 더 높은 주파수 신호들에 대한 지원을 필요로 하기 때문에, 그라운드 비아들 사이의 최소 간격은 전자기 에너지의 비교적 작은 파장이 빠져나갈(escape) 수 있는 큰 개구들(openings) 처럼 작용한다(act).
비교하여, 적층 가공 기술을 사용하는, 본 명세서에 기술된 측면 및 실시예에 따른 전자기 회로 및 방법은, 전기적으로 연속적인 패러데이 경계를 허용하며, 이는 그라운드 평면에 전기적으로 연결될 수 있다. 따라서, 전기적으로 연속적인 구조가 제공되고, 전자기장들을 한정하는 "패러데이 벽들"을 형성하기 위해 (예를 들어, 기판의 대향하는 표면들 사이에) 하나 이상의 기판들을 통해 수직으로 배치된다. 다양한 실시예들에서, 이러한 패러데이 벽들은 2개 이상의 그라운드 평면들을 전기적으로 연결할(couple) 수 있다. 또한, 다양한 실시예들에서, 이러한 패러데이 벽들은 이웃하는 회로 컴포넌트들로부터 전자기장들을 한정 및 절연시킬 수 있다. 일부 실시예들에서, 이러한 패러데이 벽들은, 예를 들어, TEM(Transverse Electric-Magnetic) 모드로 신호 전파를 제한하는, 국부적(locally) 횡방향 전자기(TEM)장들(fields)로 전자기 신호들을 제한하기 위해 경계 조건을 수행할 수 있다.
다양한 실시예들에서, 다양한 절삭(기계가공, 밀링, 드릴링), 적층(인쇄, 충진), 및 접착(adherent)(본딩) 단계들은, 본 명세서에 설명된 바와 같은 하나 이상의 패러데이 경계들을 포함할 수 있는, 하나 또는 임의의 수의 기판 층들을 갖는 전자기 회로를 형성하기 위해, 필요에 따라 납땜(soldering) 및 리플로우(reflow) 동작들과 함께 다양한 순서로 수행될 수 있다.
다양한 전자기 회로들 중 임의의 것을 제조하기 위한 일반화된 방법은, 회로 피처들을 형성하기 위해 기판 상에 배치된 전도성 재료를 밀링하는(milling) 단계를 포함한다. 상기 방법은, 예를 들어 저항성 잉크로 형성된 저항들(resistors)과 같은 추가적인 회로 피처들을 인쇄(또는 예를 들어, 3-D 인쇄, 적층 가공 기술과 같은 증착)하는 단계를 포함할 수 있다. 상기 방법은 필요에 따라 임의의 피처 상에 땜납을 증착하는 단계를 포함할 수 있다. 상기 방법은 또한 공동(voids) 또는 트렌치와 같은 개구를 형성하기 위해 기판 재료(및/또는 전도성 재료)를 통해 밀링(또는 드릴링)하는 단계를 또한 포함할 수 있고, 예를 들어 패러데이 벽 또는 수직 신호 발사(launches)(예를 들어, 구리)를 형성하기 위해 공동/트렌치 내로 전도성 재료(예를 들어, 전도성 잉크 또는 와이어 전도체)를 (예를 들어, 3-D 인쇄, 적층 가공 기술을 통해) 증착 또는 인쇄하는 단계를 포함한다. 이들 단계들 중 임의의 단계는 주어진 회로 설계에 대해 필요에 따라 상이한 순서로 수행되거나, 반복되거나, 생략될 수 있다. 일부 실시예들에서, 다수의 기판들이 전자기 회로의 가공에 관련될 수 있고, 상기 방법은 필요에 따라 추가 기판들을 본딩하는 단계, 추가적인 밀링 및 충진 동작들, 및 추가적인 납땜 및/또는 리플로우 동작들을 포함한다.
전자기 회로의 가공 방법에 대한 적어도 하나의 실시예와 방법에 대해 여러가지 측면들이 기술되었으며, 상기 설명들은 전체 두께가 10 mils(.010 인치, 254 미크론(microns)) 이하인 다양한 전자기 회로를 생산하도록 사용될 수 있고, 사용되는 다양한 밀링 및 적층 가공 장비의 허용 오차 및 정확도에 따라, 4.4 밀(111.8 미크론), 2.7 밀(68.6 미크론), 또는 심지어 1.97 밀(50 미크론)만큼 좁은(narrow) 트레이스와 같은 신호 트레이스를 포함할 수 있다. 따라서, 본 명세서에 설명된 것들에 따른 전자기 회로들은, 28 GHz 이상 70 GHz 이상까지의 주파수들을 수용할 수 있는 다양한 실시예들을 가지는, S-대역, X-대역, K-대역들, 및 더 높은 주파수들을 포함하는, 마이크로파 및 밀리미터파 적용들에 적합할 수 있다. 일부 실시예는 300 GHz 이상까지의 주파수 범위에 적합할 수 있다.
추가적으로, 본 명세서에 기술된 것에 따른 전자기 회로는 외부 공간에 위치될 때 펼쳐져(unfolding) 사용되는 폴딩(folding) 구조를 포함하는, 외부 공간 응용에 적합하도록, 부합(accordant) 경량으로, 충분한 로우 프로파일(low enough profile)(예를 들어 10 밀 이하의 두께)를 가질 수 있다.
또한, 본 명세서에 기술된 방법에 따라 가공된 전자기 회로는 가성(caustic) 화학물(chemicals), 마스킹(masking), 에칭(etching), 전기도금(electroplating) 등을 필요하지 않고, 덜 비싸고 보다 더 빠른 프로토타이핑(prototyping)을 수용한다. 일면 또는 양면(측)에 배치된 사전 도금된(pre-plated) 전도성 재료를 구비하는 단순한 기판은, 코어 스타팅 재료(core starting material)를 형성할 수 있으며, 전자기 회로의 모든 구성 요소는 밀링(절삭, 드릴링), 충진 (적층, 전도성 및/또는 저항성 잉크의 인쇄), 및 하나 이상의 기판을 본딩하여 형성될 수 있다. 간단한 납땜 리플로우 동작 및 간단한 전도체(예를 들어, 구리 와이어)의 삽입은 본 명세서에 기술된 방법 및 시스템에 의해 수용된다.
또한, 본 명세서에 설명된 방법들에 따라 가공된 전자기 회로들은 비-평면(non-planar) 표면들에 대한 배치, 또는 비-평면 표면들을 요구하는(calling) 설계들을 수용할 수 있다. 본 명세서 등에서 기술된 바와 같은 얇은(Thin), 로우 프로파일(low-profile)의 전자기 회로는, 예를 들어, (차량과 같은) 표면에 부착하거나, 또는 복합 어레이 구조(complex array structure)를 지지하기 위해, 임의의 원하는 윤곽(contour)을 갖는 전자기 회로를 생산하기 위해 본 명세서에 설명된 바와 같은 밀링, 충진, 및 본딩 기술을 사용하여 가공될 수 있다.
다양한 부가적인 세부사항들 및 측면들을 포함하는 부가물이 본원과 동시에 출원되고, 이에 의해 본 명세서의 일부로 본 명세서에 포함된다.
따라서, 적어도 하나의 실시예의 여러 측면들을 설명하였지만, 다양한 변경들, 수정들, 및 개선들이 당업자들에게 용이하게 발생될 것이라는 것을 이해해야 한다. 이러한 변경들, 수정들, 및 개선들은 본 개시의 일부인 것으로 의도되며, 본 개시의 범위 내에 있는 것으로 의도된다. 따라서, 전술한 설명 및 도면은 단지 예시적인 것이다.
Claims (20)
- 무선 주파수 회로에 있어서,
적어도 하나의 유전체 기판;
상기 유전체 기판 내에 형성된 트렌치(trench); 및
상기 트렌치 내에 전기적으로 연속적인 전도성(conductive) 재료
를 포함하고,
상기 트렌치는 상기 전기적으로 연속적인 전도성 재로로 충진되고,
상기 전기적으로 연속적인 전도성 재료는 적어도 하나의 상기 유전체 기판의 층 내에 배치된 제1 회로부(circuit portion)를, 상기 적어도 하나의 유전체 기판의 상기 층 내에 배치된 제2 회로부로부터, 적어도 부분적으로 절연시키도록(isolate) 구성되며,
상기 제1 회로부는 제1 주파수 범위(range of frequencies)에서 동작하도록 구성되고, 상기 제2 회로부는 상기 제1 주파수 범위와 중첩하는(overlaps) 제2 주파수 범위에서 동작하도록 구성되는,
무선 주파수 회로.
- 제1항에 있어서,
상기 전기적으로 연속적인 전도성 재료는,
상기 무선 주파수 회로의 한정된(confined) 영역 내에 전자기장을 적어도 부분적으로 포함하도록 구성된,
무선 주파수 회로.
- 삭제
- 제1항에 있어서,
상기 제1 회로부 및 상기 제2 회로부 중 적어도 하나는,
마이크로파 범위의 주파수들 또는 밀리미터파 범위의 주파수들 중 적어도 하나에서 동작하도록 구성된,
무선 주파수 회로.
- 삭제
- 제1항에 있어서,
상기 제1 회로부는 제1 주파수 범위에서 동작하도록 구성되고,
상기 제2 회로부는 제2 주파수 범위에서 동작하도록 구성되며,
상기 제2 주파수 범위 내 적어도 하나의 주파수는 상기 제1 주파수 범위 내 적어도 하나의 주파수의 옥타브(octave) 내에 있는,
무선 주파수 회로.
- 제1항에 있어서,
제1 유전체 기판; 및
제2 유전체 기판
을 더 포함하고,
상기 트렌치는 상기 제1 및 상기 제2 유전체 기판에 형성되는,
무선 주파수 회로.
- 제7항에 있어서,
상기 제2 유전체 기판의 하부 표면 상에 배치된 제1 그라운드 평면; 및
상기 제2 유전체 기판의 상부 표면 상에 배치된 제2 그라운드 평면
을 더 포함하고,
상기 제2 그라운드 평면의 일부(portion)는 터미널 패드를 포함하는 신호 트레이스(signal trace)를 형성하는,
무선 주파수 회로.
- 제8항에 있어서,
상기 신호 트레이스의 상기 터미널 패드에 고정된(secured) 수직(vertical) 전도체(conductor)를 더 포함하고,
상기 전기적으로 연속적인 전도성 재료는 상기 수직 전도체를 적어도 부분적으로 둘러싸는(surround),
무선 주파수 회로.
- 삭제
- 전자기 회로를 제조하는 방법에 있어서,
적어도 하나의 유전체 기판을 제공하는 단계;
상기 적어도 하나의 유전체 기판 내에 트렌치(trench)를 기계 가공하는(machining) 단계; 및
전기적으로 연속적인 전도체를 형성하도록 상기 트렌치를 전기 전도성 재료로 충진하는(filling) 단계
를 포함하고,
상기 전기적으로 연속적인 전도성 재료는 적어도 하나의 상기 유전체 기판의 층 내에 배치된 제1 회로부(circuit portion)를, 상기 적어도 하나의 유전체 기판의 상기 층 내에 배치된 제2 회로부로부터, 적어도 부분적으로 절연시키도록(isolate) 구성되고,
상기 제1 회로부는 제1 주파수 범위(range of frequencies)에서 동작하도록 구성되고, 상기 제2 회로부는 상기 제1 주파수 범위와 중첩하는(overlaps) 제2 주파수 범위에서 동작하도록 구성되는,
방법.
- 제11항에 있어서,
상기 적어도 하나의 유전체 기판을 제공하는 단계는,
제1 유전체 기판 및 제2 유전체 기판을 제공하는 단계
를 포함하고,
상기 트렌치는 상기 제1 및 상기 제2 유전체 기판 내에 형성되는,
방법.
- 제12항에 있어서,
상기 제2 유전체 기판의 하부 표면 상에 제1 그라운드 평면을 형성하는 단계; 및
상기 제2 유전체 기판의 상부 표면 상에 제2 그라운드 평면을 형성하는 단계
를 더 포함하고,
상기 제2 그라운드 평면의 일부(portion)는,
터미널 패드를 포함하는 신호 트레이스(signal trace)를 형성하는,
방법.
- 제13항에 있어서,
상기 신호 트레이스의 상기 터미널 패드에 수직(vertical) 전도체(conductor)를 고정하는(securing) 단계
를 더 포함하고,
상기 전기적으로 연속적인 전도성 재료는,
상기 수직 전도체를 적어도 부분적으로 둘러싸는(surrounds),
방법.
- 삭제
- 제11항에 있어서,
상기 적어도 하나의 유전체 기판은 제1 및 제2 기판을 포함하고,
상기 방법은,
신호 트레이스를 형성하도록 상기 제1 기판 상에 배치된 전도성 재료를 밀링(milling)하는 단계 - 상기 신호 트레이스는 터미널 패드를 포함함 - ;
상기 제1 기판과 상기 제2 기판 사이에 상기 신호 트레이스 및 터미널 패드를 실질적으로 캡슐화하도록(encapsulate) 상기 제1 기판에 상기 제2 기판을 본딩하는(bonding) 단계;
상기 터미널 패드에 액세스 홀(access hole)을 제공하도록 상기 제2 기판을 드릴링(drilling) 단계;
트렌치(trench)를 형성하도록 상기 제1 및 제2 기판을 통해 밀링하는 단계 - 상기 트렌치는 상기 터미널 패드 주위에 적어도 부분적으로 위치됨 - ; 및
상기 액세스 홀 내에 전도체를 증착하는(depositing) 단계 - 상기 전도체는 상기 터미널 패드에 전기적인 연결을 함 - ;
를 포함하고,
상기 적어도 하나의 유전체 기판 내 상기 트렌치를 기계 가공(machining)하는 단계는, 트랜치를 형성하도록 상기 제1 및 상기 제2 기판을 통해 밀링하는 단계 - 상기 트랜치는 상기 터미널 패드 주변의 적어도 일부에 위치함 -를 포함하고,
상기 트렌치를 전기 전도성 재료로 충진하는(filling) 단계는, 상기 트랜치를 상기 제1 및 상기 제2 기판 내에 전기적으로 연속적인 전도체를 형성하도록 상기 트렌치 내에 전도성(conductive) 잉크를 증착하는 단계를 포함하며,
상기 전기적으로 연속적인 전도체는, 상기 제1 기판 내에 배치된 제1 회로부(circuit portion)를, 상기 제2 기판 내에 배치된 제2 회로부로부터, 적어도 부분적으로 절연시키도록(isolate) 구성된,
방법.
- 삭제
- 제16항에 있어서,
상기 제1 회로부 및 상기 제2 회로부 중 적어도 하나는,
마이크로파 범위의 주파수들 또는 밀리미터파 범위의 주파수들 중 적어도 하나에서 동작하도록 구성된,
방법.
- 제16항에 있어서,
상기 제1 회로부는,
제1 주파수 범위(range of frequencies)에서 동작하도록 구성되고,
상기 제2 회로부는,
상기 제1 주파수 범위와 중첩하는(overlaps) 제2 주파수 범위에서 동작하도록 구성된,
방법.
- 제16항에 있어서,
상기 제1 회로부는,
제1 주파수 범위에서 동작하도록 구성되고,
상기 제2 회로부는,
제2 주파수 범위에서 동작하도록 구성되고,
상기 제2 주파수 범위 내 적어도 하나의 주파수는,
상기 제1 주파수 범위 내 적어도 하나의 주파수의 옥타브(octave) 내에 있는,
방법.
Applications Claiming Priority (11)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201762584264P | 2017-11-10 | 2017-11-10 | |
US201762584260P | 2017-11-10 | 2017-11-10 | |
US62/584,264 | 2017-11-10 | ||
US62/584,260 | 2017-11-10 | ||
US201862636364P | 2018-02-28 | 2018-02-28 | |
US201862636375P | 2018-02-28 | 2018-02-28 | |
US62/636,364 | 2018-02-28 | ||
US62/636,375 | 2018-02-28 | ||
US201862673491P | 2018-05-18 | 2018-05-18 | |
US62/673,491 | 2018-05-18 | ||
PCT/US2018/059841 WO2019094600A1 (en) | 2017-11-10 | 2018-11-08 | Additive manufacturing technology (amt) faraday boundaries in radio frequency circuits |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20200078578A KR20200078578A (ko) | 2020-07-01 |
KR102479633B1 true KR102479633B1 (ko) | 2022-12-22 |
Family
ID=64572502
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020207014941A KR102479633B1 (ko) | 2017-11-10 | 2018-11-08 | 무선 주파수 회로의 적층 가공 기술(amt) 패러데이 경계 |
Country Status (7)
Country | Link |
---|---|
US (1) | US10813210B2 (ko) |
EP (1) | EP3707970A1 (ko) |
JP (1) | JP7155261B2 (ko) |
KR (1) | KR102479633B1 (ko) |
CN (1) | CN111567148B (ko) |
SG (1) | SG11202003802SA (ko) |
WO (1) | WO2019094600A1 (ko) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11289814B2 (en) | 2017-11-10 | 2022-03-29 | Raytheon Company | Spiral antenna and related fabrication techniques |
CN111602299B (zh) | 2017-11-10 | 2023-04-14 | 雷神公司 | 增材制造技术(amt)薄型辐射器 |
US11089687B2 (en) | 2018-02-28 | 2021-08-10 | Raytheon Company | Additive manufacturing technology (AMT) low profile signal divider |
AU2019228500B2 (en) | 2018-02-28 | 2023-07-20 | Raytheon Company | Snap-RF interconnections |
US11089673B2 (en) | 2019-07-19 | 2021-08-10 | Raytheon Company | Wall for isolation enhancement |
US11606865B2 (en) * | 2019-11-08 | 2023-03-14 | Raytheon Company | Method for forming channels in printed circuit boards by stacking slotted layers |
DE102020104038A1 (de) | 2020-02-17 | 2021-08-19 | Friedrich-Alexander Universität Erlangen-Nürnberg | Verfahren zur Herstellung von hochfrequenztechnischen Funktionsstrukturen |
US12035465B2 (en) | 2021-09-10 | 2024-07-09 | Continental Automotive Systems, Inc. | 3D-printed, PCB composite structures, and formation methods |
CN114025465B (zh) * | 2021-09-27 | 2024-06-18 | 中国航空无线电电子研究所 | 一种带隔离结构的pcb板 |
CN115513662B (zh) * | 2022-10-28 | 2024-04-26 | 中国电子科技集团公司第二十九研究所 | 一种曲面天线曲面电阻结构及其原位增材制造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5828555A (en) | 1996-07-25 | 1998-10-27 | Fujitsu Limited | Multilayer printed circuit board and high-frequency circuit device using the same |
US20100206617A1 (en) * | 2009-02-17 | 2010-08-19 | Lockheed Martin Corporation | Electrical isolating structure for conductors in a substrate |
Family Cites Families (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0812887B2 (ja) | 1985-04-13 | 1996-02-07 | 富士通株式会社 | 高速集積回路パツケ−ジ |
JPH04267586A (ja) * | 1991-02-22 | 1992-09-24 | Nec Corp | 同軸配線パターンおよびその形成方法 |
JP3241139B2 (ja) * | 1993-02-04 | 2001-12-25 | 三菱電機株式会社 | フィルムキャリア信号伝送線路 |
US5401175A (en) | 1993-06-25 | 1995-03-28 | M/A-Com, Inc. | Magnetic coaxial connector |
US5857858A (en) | 1996-12-23 | 1999-01-12 | General Electric Company | Demountable and repairable low pitch interconnect for stacked multichip modules |
JPH10200311A (ja) | 1997-01-14 | 1998-07-31 | Nec Corp | 裏面接地導体付きコプレーナウエーブガイド線路 |
JP3687041B2 (ja) | 1997-04-16 | 2005-08-24 | 大日本印刷株式会社 | 配線基板、配線基板の製造方法、および半導体パッケージ |
US6000120A (en) | 1998-04-16 | 1999-12-14 | Motorola, Inc. | Method of making coaxial transmission lines on a printed circuit board |
US6137453A (en) | 1998-11-19 | 2000-10-24 | Wang Electro-Opto Corporation | Broadband miniaturized slow-wave antenna |
JP3282608B2 (ja) | 1999-03-23 | 2002-05-20 | 日本電気株式会社 | 多層基板 |
JP3710652B2 (ja) | 1999-08-03 | 2005-10-26 | 三菱電機株式会社 | ストリップライン給電装置 |
JP2002111233A (ja) * | 2000-10-03 | 2002-04-12 | Victor Co Of Japan Ltd | プリント配線板及びその製造方法 |
JP3487283B2 (ja) | 2000-10-31 | 2004-01-13 | 三菱電機株式会社 | 差動ストリップ線路垂直変換器および光モジュール |
US6651322B1 (en) | 2000-12-28 | 2003-11-25 | Unisys Corporation | Method of reworking a multilayer printed circuit board assembly |
US6624787B2 (en) | 2001-10-01 | 2003-09-23 | Raytheon Company | Slot coupled, polarized, egg-crate radiator |
US6747217B1 (en) | 2001-11-20 | 2004-06-08 | Unisys Corporation | Alternative to through-hole-plating in a printed circuit board |
US20030188889A1 (en) * | 2002-04-09 | 2003-10-09 | Ppc Electronic Ag | Printed circuit board and method for producing it |
JP4159378B2 (ja) * | 2002-04-25 | 2008-10-01 | 三菱電機株式会社 | 高周波装置とその製造方法 |
JP4059085B2 (ja) | 2003-01-14 | 2008-03-12 | 松下電器産業株式会社 | 高周波積層部品およびその製造方法 |
DE10309075A1 (de) | 2003-03-03 | 2004-09-16 | Robert Bosch Gmbh | Planare Antennenanordnung |
US7315223B2 (en) | 2004-06-30 | 2008-01-01 | Emag Technologies, Inc. | Microstrip-to-microstrip RF transition including co-planar waveguide connected by vias |
JP4498258B2 (ja) | 2005-10-13 | 2010-07-07 | 富士通オプティカルコンポーネンツ株式会社 | コイルパッケージ |
US7405477B1 (en) | 2005-12-01 | 2008-07-29 | Altera Corporation | Ball grid array package-to-board interconnect co-design apparatus |
JP2007193999A (ja) | 2006-01-17 | 2007-08-02 | Sony Chemical & Information Device Corp | 伝送ケーブル |
DE102007028799A1 (de) * | 2007-06-19 | 2008-12-24 | Technische Universität Ilmenau | Impedanzkontrolliertes koplanares Wellenleitersystem zur dreidimensionalen Verteilung von Signalen hoher Bandbreite |
JP5397225B2 (ja) | 2007-10-25 | 2014-01-22 | 日本電気株式会社 | 高周波基板および、これを用いた高周波モジュール |
KR100999529B1 (ko) * | 2008-09-04 | 2010-12-08 | 삼성전기주식회사 | 마이크로 스트립 라인을 구비한 인쇄회로기판, 스트립라인을 구비한 인쇄회로기판 및 그들의 제조 방법 |
JP2010080716A (ja) * | 2008-09-26 | 2010-04-08 | Toshiba Hokuto Electronics Corp | プリント配線板およびその製造方法 |
KR101119267B1 (ko) | 2010-04-13 | 2012-03-16 | 고려대학교 산학협력단 | 매칭 기판을 이용한 유전체 공진기 안테나 |
CN201845850U (zh) | 2010-09-30 | 2011-05-25 | 安徽博微长安电子有限公司 | 多路微波大功率分配合成器 |
JP5408166B2 (ja) * | 2011-03-23 | 2014-02-05 | 株式会社村田製作所 | アンテナ装置 |
US20130154773A1 (en) | 2011-12-15 | 2013-06-20 | Infineon Technologies Ag | Waveguide |
KR20160010469A (ko) | 2013-04-24 | 2016-01-27 | 가부시키가이샤 쇼난 고세이쥬시 세이사쿠쇼 | 신호 전송용 플랫 케이블 |
US9374910B2 (en) | 2013-12-31 | 2016-06-21 | International Business Machines Corporation | Printed circuit board copper plane repair |
US10033080B2 (en) | 2014-05-07 | 2018-07-24 | Alcatel Lucent | Electrochromic cell for radio-frequency applications |
US10086432B2 (en) | 2014-12-10 | 2018-10-02 | Washington State University | Three dimensional sub-mm wavelength sub-THz frequency antennas on flexible and UV-curable dielectric using printed electronic metal traces |
US9893426B2 (en) | 2015-10-26 | 2018-02-13 | Verizon Patent And Licensing Inc. | PCB embedded radiator antenna with exposed tuning stub |
CN106936521B (zh) | 2017-01-12 | 2020-04-28 | 西南电子技术研究所(中国电子科技集团公司第十研究所) | 紧凑型天线馈电校准网络 |
CN206742473U (zh) | 2017-05-31 | 2017-12-12 | 中国电子科技集团公司第十三研究所 | 抗电磁干扰的微波功率分配器 |
-
2018
- 2018-11-08 US US16/184,571 patent/US10813210B2/en active Active
- 2018-11-08 CN CN201880072024.4A patent/CN111567148B/zh active Active
- 2018-11-08 WO PCT/US2018/059841 patent/WO2019094600A1/en unknown
- 2018-11-08 KR KR1020207014941A patent/KR102479633B1/ko active IP Right Grant
- 2018-11-08 JP JP2020524890A patent/JP7155261B2/ja active Active
- 2018-11-08 EP EP18812470.5A patent/EP3707970A1/en not_active Withdrawn
- 2018-11-08 SG SG11202003802SA patent/SG11202003802SA/en unknown
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5828555A (en) | 1996-07-25 | 1998-10-27 | Fujitsu Limited | Multilayer printed circuit board and high-frequency circuit device using the same |
US20100206617A1 (en) * | 2009-02-17 | 2010-08-19 | Lockheed Martin Corporation | Electrical isolating structure for conductors in a substrate |
Also Published As
Publication number | Publication date |
---|---|
JP2021502700A (ja) | 2021-01-28 |
CN111567148B (zh) | 2023-07-28 |
WO2019094600A1 (en) | 2019-05-16 |
SG11202003802SA (en) | 2020-05-28 |
US10813210B2 (en) | 2020-10-20 |
KR20200078578A (ko) | 2020-07-01 |
EP3707970A1 (en) | 2020-09-16 |
JP7155261B2 (ja) | 2022-10-18 |
CN111567148A (zh) | 2020-08-21 |
US20190150271A1 (en) | 2019-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102479633B1 (ko) | 무선 주파수 회로의 적층 가공 기술(amt) 패러데이 경계 | |
US10826147B2 (en) | Radio frequency circuit with a multi-layer transmission line assembly having a conductively filled trench surrounding the transmission line | |
US20230121347A1 (en) | Additive manufacturing technology microwave vertical launch | |
KR102443287B1 (ko) | 스냅-rf 상호연결 | |
US11569574B2 (en) | Millimeter wave phased array | |
EP3794678B1 (en) | Additive manufactured reactive beamformer | |
TWI835793B (zh) | 射頻電路中之積層製造技術(amt)的法拉第邊界 | |
KR102459055B1 (ko) | 개선 통신 어레이 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right |