TWI835793B - 射頻電路中之積層製造技術(amt)的法拉第邊界 - Google Patents
射頻電路中之積層製造技術(amt)的法拉第邊界 Download PDFInfo
- Publication number
- TWI835793B TWI835793B TW108116146A TW108116146A TWI835793B TW I835793 B TWI835793 B TW I835793B TW 108116146 A TW108116146 A TW 108116146A TW 108116146 A TW108116146 A TW 108116146A TW I835793 B TWI835793 B TW I835793B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- circuit
- frequency range
- circuit portion
- dielectric substrate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 239000000654 additive Substances 0.000 title description 8
- 230000000996 additive effect Effects 0.000 title description 8
- 238000005516 engineering process Methods 0.000 title description 8
- 239000000758 substrate Substances 0.000 claims abstract description 125
- 239000004020 conductor Substances 0.000 claims abstract description 87
- 238000003754 machining Methods 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 66
- 238000003801 milling Methods 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 7
- 238000005553 drilling Methods 0.000 claims description 7
- 230000005672 electromagnetic field Effects 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 17
- 238000005253 cladding Methods 0.000 description 15
- 239000000976 ink Substances 0.000 description 14
- 229910000679 solder Inorganic materials 0.000 description 14
- 230000008569 process Effects 0.000 description 9
- 238000010146 3D printing Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 239000011231 conductive filler Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000007639 printing Methods 0.000 description 5
- 238000003475 lamination Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 1
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000000383 hazardous chemical Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000005865 ionizing radiation Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Structure Of Printed Boards (AREA)
- Waveguides (AREA)
Abstract
一種射頻電路,其包括至少一介電質基板,形成於該介電質基板中的一溝槽,與在該溝槽中的一電性連續傳導材料。該射頻電路可進一步包括一第一介電質基板,一第二介電質基板,其中該溝槽係形成於該第一及第二介電質基板中。一種製造電磁電路之方法包括:提供至少一介電質基板,在該至少一介電質基板中機械加工一溝槽,與用一電性傳導材料填滿該溝槽以形成一電性連續導體。
Description
本申請案主張下列文獻在U.S.C.第35條第119(e)項下的優先權權益:申請於2018年5月18日、標題為「ADDITIVE MANUFACTURING TECHNOLOGY(AMT)FARADAY BOUNDARIES IN RADIO FREQUENCY CIRCUITS」的共審查中之美國臨時專利申請案序號62/673,491,申請於2017年11月10日、標題為「SPIRAL ANTENNA AND RELATED FABRICATION TECHNIQUES」的美國臨時專利申請案序號62/584,260,申請於2017年11月10日、標題為「ADDITIVE MANUFACTURING TECHNOLOGY(AMT)LOW PROFILE RADIATOR」的美國臨時專利申請案序號62/584,264,申請於2018年2月28日、標題為「SNAP-RF INTERCONNECTIONS」的美國臨時專利申請案序號62/636,364,以及申請於2018年2月28日、標題為「ADDITIVE MANUFACTURING TECHNOLOGY(AMT)LOW PROFILE SIGNAL DIVIDER」的美國臨時專利申請案序號62/636,375,其揭示內容全部併入本文作
為參考資料。
本發明係有關於射頻電路中之積層製造技術(AMT)的法拉第邊界。
射頻(RF)及電磁電路可使用習知印刷電路板(PCB)製程製造。習知PCB製程可包括層疊、電鍍、遮罩、蝕刻及其他複雜的製程步驟,且可能需要多個步驟,昂貴及/或危險的材料,多次重複、密集的勞力等等,全都導致較高的成本及較慢的周轉時間。另外,習知PCB製程顧及小特徵尺寸的能力有限,例如訊號跡線(例如,帶狀線)尺寸,介電質材料在導體之間的尺寸(例如,介電質厚度,通孔之間的間隔等等),從而限制可由此類電路支持之最高頻率訊號的範圍。
描述於本文的方面及具體實施例提供簡化的電路結構及其製造方法,用以在電路內傳輸電性訊號,特別是射頻訊號,且更特別的是,藉由提供電路內的連續電磁邊界(例如,電性導體),提供組件之間且沿著訊號線路在微波及毫米波範圍內之訊號的增強隔離。描述於本文的電路、結構及製造方法使用減去及積層製造技術提供垂直(例如,在諸層之間延伸)溝槽,其填滿傳導材料作為電磁邊界以提供電路內的電磁隔離,實現實質連續的邊界,以相較於習知技術,提供用於較高頻率運作的增強隔離(例如,接地通孔)。
可比習知技術更簡單製造且有更小特徵尺寸的各種訊號導體、法拉第邊界及其他電路結構。此類電路結構適於在微波及毫米波範圍內的運作。
下文還詳述其他的方面、實施例及優點。揭露於此的具體實施例可用與揭露於此之原理中之至少一者一致的任何方式與其他具體實施例組合,且「具體實施例」、「一些具體實施例」、「替代具體實施例」、「各種具體實施例」、「一具體實施例」或其類似者的引用不一定互相排斥且旨在表示所描述的特定特徵、結構或特性可包括在至少一具體實施例中。本文出現此類用語不一定全部指稱同一個具體實施例。描述於此的各種方面及具體實施例可包括用於執行所述方法或功能中之任一者的手段。
本揭示內容的一方面針對一種射頻電路,其包含至少一介電質基板,形成於該介電質基板中的一溝槽,與在該溝槽中的一電性連續傳導材料。
該射頻電路的具體實施例可進一步包括一第一介電質基板與一第二介電質基板,其中該溝槽係形成於該第一及第二介電質基板中。該射頻電路可進一步包括設置於該第二基板之底面上的一第一接地平面與設置於該第二基板之頂面上的一第二接地平面,其中該第二接地平面的一部份形成包括一終端墊(terminal pad)的一訊號跡線。該射頻電路可進一步包括固定於該訊號跡線之該終端墊的一垂直導體。該電性連續傳導材料至少部份可包圍該垂直導體。可將該電性連續傳導材料組配為可至少部份包
含在該射頻電路之一侷限區域(confined region)內的一電磁場。可將該電性連續傳導材料組配為可至少部份隔離設置在該至少一介電質基板之一層內的一第一電路部份與設置在該至少一介電質基板之該層內的一第二電路部份。可將該第一電路部份與該第二電路部份中之至少一者組配為可在一微波頻率範圍或一毫米波頻率範圍中之至少一者內運作。可將該第一電路部份組配為可在一第一頻率範圍內運作,以及可將該第二電路部份組配為可在與該第一頻率範圍重疊的一第二頻率範圍內運作。可將該第一電路部份組配為可在一第一頻率範圍內運作,以及該第二電路部份經組配為可在一第二頻率範圍內運作,其中在該第二頻率範圍中的至少一頻率位於在該第一頻率範圍中之至少一頻率的一頻差(octave)內。
本揭示內容的另一方面針對一種製造電磁電路之方法。在一具體實施例中,該方法包含:提供至少一介電質基板;在該至少一介電質基板中機械加工一溝槽;與用一電性傳導材料填滿該溝槽以形成一電性連續導體。
該方法的具體實施例可進一步包括:形成一第一接地平面於該第二基板的底面上,以及形成一第二接地平面於該第二基板的頂面上,其中該第二接地平面的一部份形成包括一終端墊的一訊號跡線。該方法可進一步包括:使一垂直導體固定於該訊號跡線的該終端墊。該電性連續傳導材料至少部份可包圍該垂直導體。提供至少一介電質基板的步驟可包括:提供一第一介電質基板與一第二
介電質基板,該溝槽係形成於該第一及第二介電質基板中。
本揭示內容的又一方面針對一種製造電磁電路之方法。在一具體實施例中,該方法包含:銑削設置在一第一基板上的一傳導材料以形成一訊號跡線,該訊號跡線包括一終端墊;黏結一第二基板於該第一基板以實質囊封該訊號跡線及終端墊於該第一基板與該第二基板之間;鑽穿該第二基板以提供通到該終端墊的一存取孔洞;銑穿該第一及第二基板以形成一溝槽,該溝槽至少部份圍繞該終端墊;沉積一導體於該存取孔洞中,該導體致使電性連接至該終端墊;與沉積一傳導油墨於該溝槽中以在該第一及第二基板內形成一電性連續導體。
該方法的具體實施例可進一步包括:該電性連續導體經組配為可至少部份隔離設置在該第一基板內的一第一電路部份與設置在該第二基板內的一第二電路部份。可將該第一電路部份與該第二電路部份中之至少一者組配為可在一微波頻率範圍或一毫米波頻率範圍中之至少一者內運作。可將該第一電路部份組配為可在一第一頻率範圍內運作,以及可將該第二電路部份組配為可在與該第一頻率範圍重疊的一第二頻率範圍內運作。可將該第一電路部份組配為可在一第一頻率範圍內運作,以及可將該第二電路部份組配為可在一第二頻率範圍內運作,其中在該第二頻率範圍中的至少一頻率位於在該第一頻率範圍中之至少一頻率的一頻差內。
100:電磁電路結構、電路結構
100a、100b、100c、100d、100e:部份結構
110a、110b:介電質基板、基板
112:傳導包層、包層
120:訊號跡線
122:部份
124:終端墊
130:導體
132:孔洞
140、150:接地平面
160、760、760a:法拉第牆
162:溝槽
164:傳導填充物
700:電路結構
720:訊號跡線
724:威金森分割器
730:存取導體
770a:第一電路部份
770b:第二電路部份
800:方法
810、820:區塊
以下參考無意按比例繪製的附圖描述至少一個具體實施例的各種方面。納入附圖以提供圖解說明和各種方面及具體實施例的進一步了解,且併入本專利說明書且構成本專利說明書的一部份,但是非旨在作為本揭示內容之限制的定義。附圖中,圖示於各種圖表中之各個相同或幾乎相同的組件可用類似的元件符號表示。為了清晰起見,每個附圖沒有標示每一個組件。附圖中:圖1示意圖示包括法拉第牆(Faraday wall)之電磁電路部份的一實施例;圖2示意圖示圖1之電磁電路部份的一製造階段;圖3示意圖示圖1之電磁電路部份的另一製造階段;圖4示意圖示圖1之電磁電路部份的另一製造階段;圖5示意圖示圖1之電磁電路部份之另一製造階段;圖6示意圖示圖1之電磁電路部份的另一製造階段;圖7示意圖示包括法拉第牆之電磁電路的另一實施例;與圖8圖示製造法拉第牆之方法的流程圖。
描述於此的方面及實施例提供訊號導體(例如,訊號跡線、帶狀線、層間「垂直」饋電線)與參考表面和在各種電路內的導體(例如,接地平面、法拉第邊界或「牆」),其適合用於各種電路板製造,包括射頻電路具體實施例。描述於此的方面及實施例有利地應用積層及減去製造技術以提供用於各種訊號之傳輸及包容的結構,特別
是在微波及毫米波範圍內的射頻訊號,例如,達300GHz或以上。
在一些具體實施例中,在一介電質基板上形成一訊號跡線(例如,導體)可藉由從基板表面機械加工去掉(例如,銑削)一部份的包層(cladding,例如,電鍍銅)。
在一些具體實施例中,配線導體在電路板內的諸層之間可「垂直地」傳輸訊號(例如,進出訊號跡線線路),且可用來饋送訊號進出各種其他層或電路組件,例如波導、輻射器(例如,天線)、連接器、或其他電路結構。形成此一「垂直」層間訊號饋電線可藉由在一或多個介電質基板中機械加工一孔洞,施加焊料於一或多個導體表面,將一段配線(例如,銅配線)***該孔洞,且使焊料回流以機械及電性地固定連接。
在一些具體實施例中,在一或多個介電質基板中形成一連續傳導結構可藉由機械加工一溝槽以及用一導體填滿該溝槽,例如使用3D列印技術施加的傳導油墨,以形成一電磁邊界。此一電磁邊界可加強電磁訊號的邊界條件,例如,以控制或限制訊號及/或特性阻抗(characteristic impedance)的模式,或可提供隔離以使訊號侷限於電磁電路的一區域,例如,法拉第邊界,以防在電路之一區域的訊號影響電路的另一區域,例如,屏蔽訊號。
描述於此的製程可特別適於使用適當的減去(例如,機械加工、銑削、鑽孔、切割、衝印)及積層(例
如,填充、流動、3D列印)製造設備來製造具有小電路特徵的此類電路結構,其能夠支持例如在8至75GHz或以上且達300GHz或以上之範圍內的電磁訊號。根據描述於此之系統及方法的電磁電路結構可特別適於28至70GHz系統的應用,包括毫米波通訊、感測、測距等等。所描述的方面及具體實施例也可適於較低的頻率範圍,例如S波段(2-4GHz)、X波段(8-12GHz)、或其他。
應瞭解,描述於此之方法及裝置的具體實施例不受限應用於在以下說明中提及或圖示於附圖之組件構造及配置的細節。該等方法及裝置能夠實作於其他具體實施例且可用不同的方式實施或實行。僅僅是為求圖解說明而在此提供特定實作的實施例且非旨在限制。再者,使用於此的片語及術語目的是為了說明且不應被視作限制。使用於本文的「包括」、「包含」、「具有」、「含有」、「涉及」及其變體意指涵蓋列於其後的項目及其等效物以及附加項目。「或」的引用可視為包括在內使得使用「或」描述的用語可指單一、一個以上及所有提及用語中之任一者。前後、左右、頂部及底部、上下、末端、側邊、垂直及水平等等旨在便於說明,而不是把本發明系統及方法或其組件限制在任一位置或空間方位。
使用於此的用語「射頻」非旨在限定於特定的頻率、頻率範圍、波段、頻譜等等,除非另有明示及/或以上下文具體明示。同樣,用語「射頻訊號」與「電磁訊號」可互換地使用且可指有各種適當頻率的訊號用於傳播
攜載資訊的訊號用於任何特定實作。此類射頻訊號大體可以千赫(kHz)範圍的頻率低端為界,且以達數百吉赫(GHz)的頻率高端為界,且明確包括在微波或毫米波範圍內的訊號。一般而言,根據本文所述的系統及方法可適於處理頻率低於光學領域習知所處理的非游離輻射,例如,低於例如紅外線訊號的頻率。
可將射頻電路的各種具體實施例設計成有選定的尺寸及/或名義上製作成可以不同的頻率運作。可從一般電磁原理來選擇適當的尺寸且在此不予詳述。
描述於此的方法及裝置可支持比習知製程能力所及還小的配置及尺寸。此類習知電路板受限於約30GHz以下的頻率。描述於此的方法及裝置允許或收納使用較安全及較不複雜的製造技術且以較低的成本來製造有較小尺寸的電磁電路,其適於旨在以較高頻率來運作的射頻電路。
根據本文所述製成的電磁電路及方法包括各種積層及減去製造技術以製造能夠處理較高頻率的電磁電路及組件,且相較於習知電路及方法,有較低輪廓,以及有減少的成本、周期時間及設計風險。技術實施例包括機械加工(例如,銑削)基板表面的傳導材料以形成訊號跡線(例如,訊號導體、帶狀線)或口孔,它可顯著小於習知PCB製程所允許的尺寸,機械加工一或多個基板以形成一溝槽,使用3D列印技術以沉積被列印的傳導油墨於該溝槽中以形成一連續電性屏障(例如,法拉第牆)(而不是其間有
最小間隔的一系列接地通孔),藉由機械加工(例如,銑削、鑽孔或衝孔)穿過一部份基板且放置配線(及/或列印傳導油墨)於其中的孔洞而形成的「垂直肇端(vertical launch)」訊號路徑,致使與設置於基板(或相對基板)之表面上的訊號跡線電性接觸,且使用3D列印技術以沉積被列印的電阻性油墨以形成電阻性組件。
可組合上述示範技術及/或其他(例如,焊接及/或焊料回流)中之任一者以製作各種電磁組件及/或電路。描述及圖示於此的此類技術的方面及實施例係關於能在一維度包含且沿著一層電磁電路和在另一維度垂直穿過該電路之其他層來傳輸電磁訊號的射頻互連件。描述於此的技術可用來形成各種電磁組件、連接器、電路、總成及系統。
圖1圖示電磁電路結構100的一實施例,它可為較大電磁電路的一部份。電路結構100包括黏結在一起且有訊號跡線120被圍封於其間的一對介電質基板110a、110b。訊號跡線120為經組配為可在電路內傳輸電磁訊號的電性導體,例如,在電路結構100內,且可藉由從任一基板110a、110b的表面機械加工去掉例如電鍍銅的包層來形成。訊號跡線120也有例如用焊料形成於終端墊上、通到「垂直」導體130的電性連接,例如,它可為設置在基板110b之機械加工孔洞內的配線。因此,導體130與訊號跡線120形成電性連續訊號傳輸,且各自可傳輸及提供超出圖示於圖1之部份之範圍的訊號。
在一些具體實施例中,可提供且可由設置於基板110a之「底部」表面上之傳導包層形成的接地平面140。在基板110b的「頂部」表面上可提供附加的接地平面150。例如,接地平面150可由設置於基板110b上的傳導包層形成。該傳導包層的一部份可用機械加工(例如,銑削)移除以提供有適當物理尺寸、形狀或範圍的接地平面,例如,以適合用作訊號跡線120的接地平面150。
電路結構100也包括有時被稱為「電性連續傳導材料」的法拉第牆160,它是提供「垂直」穿過該等基板110a、110b之電磁邊界的導體。法拉第牆160的形成可藉由機械加工一溝槽使其穿過基板110a、110b向下到接地平面140且用傳導材料填滿溝槽,例如用例如3D列印的積層製造技術施加的傳導油墨。該傳導油墨在凝固時可形成實質電性連續導體。如圖示,法拉第牆160形成於其中的溝槽不穿透或穿過接地平面140。法拉第牆160因此可與接地平面140電性接觸。另外,法拉第牆160的「頂部」可與接地平面150電性接觸,這可藉由輕度過填已予機械加工的溝槽來實現以固定傳導油墨與接地平面150之間的接觸,及/或藉由例如施加焊料。
如圖1所示,接地平面140、接地平面150及法拉第牆160一起形成實質電性連續導體,其係提供訊號跡線120所傳輸之訊號(s)的邊界。在一些具體實施例中,可選擇接地平面140、150與法拉第牆160的空間安排以控制或限制由訊號跡線120傳輸之訊號的傳播模式及/或建
立由訊號跡線120傳輸之訊號(s)的特性阻抗。在某些具體實施例中,接地平面140、150與法拉第牆160可經定位成只有橫向電磁(TEM)訊號模式可沿著訊號跡線120傳播。在其他具體實施例中,法拉第牆160可經定位成可隔離電路的一部份與電路的另一部份而不加強特定的傳播模式及/或不促進用於任何特定訊號(s)的阻抗。
如上述,結構100只是可提供電磁電路之結構的實施例及部份。圖示基板的更遠範圍可收納各種電路組件,且在各種具體實施例中,可提供有附加層的附加基板以收納附加電路組件。通常,電路的一部份可設置於一特定層上,且可包括在其上及/或其下的接地平面,且全部電路(或系統)的其他部份可在同一層的不同區域或其他層上。
圖2根據描述於此之系統及方法的方面及具體實施例圖示在一製造階段的電路結構100之部份結構100a。部份結構100a包括在不同表面上可設有傳導(例如,銅)包層的基板110a。在此實施例中,基板110a在一表面上有傳導包層112,其用作形成訊號跡線120的傳導材料。也在此實施例中,基板110a在相對表面上有傳導包層以用作接地平面140。訊號跡線120的形成可藉由機械加工去掉包層112的至少一部份122,藉此留下與包層112之其餘部份不同的一部份傳導材料用作訊號跡線120。各種實施例可提供鄰近基板110a表面設置的其他類型電路組件,且可提供用於傳輸訊號的導體,且可提供法拉第邊界以隔離進出
電路組件的訊號。如圖示,該訊號跡線包括終端墊124。
圖3圖示在另一製造階段之電路結構100的另一部份結構100b。關於部份結構100b,基板110b與基板110a對齊以黏結在一起。在有些實施例中,可實施暫時黏結或黏貼且隨後可實施永久性黏結步驟,例如可能需要加熱或烘烤以固化或固定黏結之永久性的黏結。可機械加工穿過基板110b的孔洞132,孔洞132經定位成可與訊號跡線120的一部份對齊。例如,孔洞132可與訊號跡線120的終端對齊。各種實施例可具有與訊號跡線之其他部份及/或與其他類型電路組件之部份對齊的孔洞。在各種具體實施例中,基板110b的「頂部」表面可包括若需要可用來提供接地平面的傳導包層,且可機械加工去掉數個部份以形成有所欲形狀或範圍的各種其他結構、組件或接地平面。
參考圖2,形成訊號跡線120(例如,藉由機械加工去掉部份122)的傳導包層112可等效地與基板110b關聯,例如,在圖3的「下」側,而不是與基板110a關聯。換言之,提供訊號跡線120的傳導材料可為與基板110a、110b中之任一者關聯的傳導包層。此外,在各種具體實施例中,可從不同的材料及/或通過其他手段來提供訊號跡線120或其他電路組件(例如,存在於基板110a、110b之間的)。
圖4圖示在另一製造階段之電路結構100的另一部份結構100c。關於部份結構100c,圖示導體130是在孔洞132中。可提供鍍錫(solder tinning)於訊號跡線120
的導體130上及/或例如終端墊124的終端上(例如,鄰近導體130的一端),且可使焊料回流以固定訊號跡線120與導體130之間的物理及電性連接。例如,導體130之暴露端的加熱可行進通過導體130且至少部份熔化焊料以固定該連接。在製程的不同點處可進行焊料回流。例如,隨後使另一組件固定於導體之暴露端的施加焊料可提供熱以實現焊料在訊號跡線120與導體130之接點處的回流。
圖5圖示在另一製造階段之電路結構100的另一部份結構100d。關於部份結構100d,溝槽162被銑削穿過基板110a、110b。在此實施例中,溝槽162被銑削穿過基板110a、110b到形成接地平面140的傳導包層,而不穿透接地平面140。在一些具體實施例中,在溝槽變空時,完整的接地平面140可提供結構100d之數個部份的一些結構支撐。
圖6圖示在另一製造階段之電路結構100的另一部份結構100e。在部份結構100e中,溝槽162填滿傳導填充物164以形成法拉第牆160。傳導填充物164可致使與接地平面140電性接觸以形成實質電性連續接地邊界。如以上在說明圖1時所述,可包括又一接地平面150,且藉由物理接觸及/或藉由在沿著法拉第牆160的數個位置處進一步施加焊料以與接地平面150電性連結,可與傳導填充物164電性連接。在一些具體實施例中,完整的接地平面140及固化(例如,冷卻、凝固)的傳導填充物164可提供結構100e的結構支撐,例如,以代替被機械加工去掉以形成
溝槽162的材料(s)。
如上述,針對它對於由訊號跡線120傳輸之訊號(s)的影響,可選擇法拉第牆160的定位。在各種具體實施例中,法拉第牆可經定位成可提供隔離而不考慮用除提供隔離之外的任何特定方式來影響訊號。例如,且參考圖7,圖中電路結構700包括各種法拉第牆760,彼等經定位成可減少或排除在電路結構700之不同部份之間的訊號洩漏(例如,射頻能量)。換言之,有時被稱為電性連續傳導材料的法拉第牆760經組配為可至少部份包含在電路結構700之侷限區域內的電磁場。在此實施例中,電路結構700實現有5個存取導體730的4:1訊號組合器/分割器,各存取導體730提供通到使3個威金森分割器(Wilkinson divider)724互連之不同訊號跡線720的電性存取。例如,訊號跡線720與威金森分割器724可設置於電路板的中間層上。法拉第牆760可延伸進入圖面到「下面」的接地平面且達到電路結構700的「頂部」表面(例如,通過訊號跡線720及威金森分割器724存在於其中的中間層)。存取導體730各自可為導體,例如一段配線,其穿過從「頂部」表面向下延伸到中間層的孔洞以實現與訊號跡線720的電性接觸。如上述,法拉第牆760的形成係藉由機械加工電路結構700的數個部份以形成溝槽,且用例如可用積層製造技術施加之傳導油墨的傳導材料填滿該溝槽。
又參考圖7,如圖示,法拉第牆760a經組配為可至少部份隔離設置於電路結構700之一層內的第一電路
部份770a與設置於該電路結構之該層內的第二電路部份770b。在一具體實施例中,第一電路部份770a與第二電路部份770b經組配為可在一微波頻率範圍或一毫米波頻率範圍中之至少一者內運作。在某一具體實施例中,第一電路部份770a經組配為可在一第一頻率範圍內運作,且第二電路部份770b經組配為可在與該第一頻率範圍重疊的一第二頻率範圍中運作。另在某一具體實施例中,第一電路部份770a經組配為可在一第一頻率範圍內運作,且第二電路部份770b經組配為可一第二頻率範圍中運作,在該第二頻率範圍中的至少一頻率位於在該第一頻率範圍中之至少一頻率的一頻差內。
在一具體實施例中,形成法拉第牆760(例如,形成電性連續導體)的步驟不包括下列任何步驟:部份或完全浸入流體、電鍍、遮罩、蝕刻、或溶解。
圖8圖示製造法拉第牆的方法800。方法800包括機械加工去掉電路結構之一或多個基板的數個部份以形成溝槽(區塊810)且用例如傳導油墨的傳導材料填滿該溝槽(區塊820)。形成該溝槽的步驟為材料減去步驟,且填滿該溝槽的步驟為材料積層步驟。在各種具體實施例中,使用3D列印技術可施加傳導油墨於該溝槽中。
可實現描述於此之系統及方法的進一步優點。例如,習知PCB製造可能對於電路特徵尺寸加以限制,例如訊號跡線的寬度,從而限制可適於以傳統方式製成之電磁電路的最高頻率。此外,基板厚度衝擊與跡線寬度有
關的特性阻抗(例如,由於到設置於相對表面上之接地平面的距離)。因此,習知PCB製程所要求的較寬跡線造成選擇較厚的基板(以維持特定的特性阻抗),從而限制可製造有多薄的電路。例如,在習知PCB製造下的一般建議包括約60密耳(0.060英吋)的總厚度。比較之下,使用積層製造技術,根據所述之方面及具體實施例的電磁電路可導致電路板有向下到約10密耳以下之厚度的低輪廓,其中訊號線路跡線有約4.4密耳或2.7密耳或更小的寬度,以及與板子表面實質齊平的互連幾何。
接地通孔習知提供接地平面(例如,在基板之相對表面上的)之間的電性連接且提供跡線上之訊號與附近其他跡線的一些隔離。習知接地通孔為約8密耳直徑或更大的鑽孔,且需要最小的隔開距離以維持板子的結構完整性。因此,接地通孔為損失電磁訊號的漏洩結構,特別是在較高的頻率。由於各種應用要求支持較高的頻率訊號,接地通孔之間的最小間隔的作用跟有相對小波長之電磁能量可通過它逸出的大開口一樣。
相較之下,根據描述於此之方面及具體實施例使用積層製造技術的電磁電路及方法允許可進一步電性耦合至接地平面的電性連續法拉第邊界。因此,提供及設置垂直穿過一或多個基板的電性連續結構,(例如,在基板的相對表面之間)以形成侷限電磁場的「法拉第牆」。在各種具體實施例中,此類法拉第牆可電性耦合兩個或多個接地平面。進一步在各種具體實施例中,此類法拉第牆可侷
限及隔離電磁場和鄰近的電路組件。在一些具體實施例中,此類法拉第牆可強加邊界條件以限制電磁訊號成為局部橫向電磁(TEM)場,例如,把訊號傳播限制在TEM模式。
在各種具體實施例中,可用各種次序實行各種減去(機械加工、銑削、鑽孔)、積層(列印、填充)、以及黏附(黏結)步驟,以及視實際需要的焊接及回流運作,以形成有一或任意多個基板層的電磁電路,如本文所述,它可包括一或多個法拉第邊界。
用於製作各種電磁電路中之任一者的廣義方法包括:銑削設置於一基板上的一傳導材料以形成數個電路特徵。該方法可包括列印(或沉積,例如,經由3D列印,積層製造技術)數個附加電路特徵,例如由電阻性油墨形成的電阻器,例如。該方法可包括視實際需要沉積焊料於任何特徵上。該方法也可包括銑穿(或鑽穿)基板材料(及/或傳導材料)以形成數個開口,例如空穴或溝槽,且包括沉積或列印(例如,經由3D列印,積層製造技術)傳導材料(例如,傳導油墨或配線導體)於空穴/溝槽中,例如,以形成法拉第牆或垂直訊號肇端(例如,銅)。對於給定電路設計,視實際需要,這些步驟中之任一者可用不同的次序完成、重覆或省略。在一些具體實施例中,多個基板可能涉及電磁電路的製造,且該方法包括視實際需要黏結更多基板,更多銑削及填充運作,以及更多焊接及/或回流運作。
儘管已經描述了至少一具體實施例以及製造電磁電路之方法的數個方面,然而以上說明可用來生產
有10密耳(0.010英吋,254微米)以下之總厚度的各種電磁電路,且可包括訊號跡線,例如跟4.4密耳(111.8微米)一樣窄的跡線,2.7密耳(68.6微米),或甚至跟1.97密耳(50微米)一樣窄,這取決於所使用之各種銑削及積層製造設備的公差及準確度。因此,根據本文所述之電磁電路可適於微波及毫米波應用,包括S波段、X波段、K波段、及較高頻率,以及能夠收納高於28GHz且達70GHz或更高之頻率的各種具體實施例。有些具體實施例可適於達300GHz或以上的頻率範圍。
另外,根據本文所述的電磁電路可具有夠低的輪廓(例如,10密耳以下的厚度),有一致的輕重量,以適於外太空應用,包括在位於外太空中時將會被展開佈署的折疊結構。
此外,根據描述於此之方法製成的電磁電路收納較不昂貴且較快的原型設計,而不需要腐蝕性的化學物、遮罩、蝕刻、電鍍等等。有設置於一或兩個表面(側面)上之預鍍傳導材料的簡單基板可形成核心起始材料(core starting material),且形成電磁電路的所有元件可藉由銑削(減去、鑽孔)、填充(積層、列印傳導及/或電阻性油墨)、以及黏結一或多個基板。簡單的焊料回流運作與簡單導體(例如,銅配線)的***都被描述於此的方法及系統收納。
此外,根據描述於此之方法製成的電磁電路可收納在非平面表面上的佈署或設計要求。使用如本文所述之銑削、填充及黏結技術製成如本文或其他所述的薄低
輪廓電磁電路以生產有任何所欲外形的電磁電路,以黏附於表面(例如,車輛),或支持複雜的陣列結構,例如。
同時提出包括各種額外細節及方面的附錄且藉此併入本專利說明書而為其中之一部份。
因此,儘管已經描述了至少一具體實施例的數個方面,然而應瞭解,熟諳此藝者明白仍有各種變更、修改及改良。此類變更、修改及改良旨在成為本揭示內容的一部份且旨在本揭示內容的範疇內。因此,前述說明及圖示僅為範例。
100:電磁電路結構、電路結構
110a、110b:介電質基板、基板
120:訊號跡線
130:導體
140、150:接地平面
160:法拉第牆
Claims (17)
- 一種製造電磁電路之方法,該方法包含:提供一第一介電質基板;提供一第二介電質基板;在該第一介電質基板和該第二介電質基板中機械加工出一溝槽;以及用一電性傳導材料填滿該溝槽以形成一電性連續導體,其中該電性連續導體經組配為使設置在該第一介電質基板及該第二介電質基板的一層內之一第一電路部份與設置在該第一介電質基板及該第二介電質基板的該層內之一第二電路部份至少部分地隔離,且其中該第一電路部份經組配為在一第一頻率範圍內運作,而該第二電路部份經組配為在與該第一頻率範圍重疊的一第二頻率範圍內運作。
- 如請求項1之方法,其進一步包含:形成一第一接地平面於該第二基板的一底面上,以及形成一第二接地平面於該第一基板的一頂面上,以及提供包括一終端墊的一訊號跡線。
- 如請求項2之方法,其進一步包含:將一垂直導體固定於該訊號跡線的該終端墊。
- 如請求項3之方法,其中,該電性連續導體至少部分地包圍該垂直導體。
- 一種射頻電路,其包含: 至少一介電質基板;形成於該至少一介電質基板中的一溝槽;以及在該溝槽中的一電性連續傳導材料,其中一第一電路部份經組配為在一第一頻率範圍內運作,且其中該電性連續傳導材料經組配為使設置在該至少一介電質基板的一層內之該第一電路部份與設置在該至少一介電質基板的該層內之一第二電路部份至少部分地隔離,以及該第二電路部份經組配為在一第二頻率範圍內運作,該第二頻率範圍中的至少一頻率係落在該第一頻率範圍中之至少一頻率的一頻差內。
- 一種射頻電路,其包含:至少一介電質基板;形成於該至少一介電質基板中的一溝槽;以及在該溝槽中的一電性連續傳導材料,其中該電性連續傳導材料經組配為使設置在該至少一介電質基板的一層內之一第一電路部份與設置在該至少一介電質基板的該層內之一第二電路部份至少部分地隔離,以及該第一電路部份經組配為在一第一頻率範圍內運作,以及該第二電路部份經組配為在與該第一頻率範圍重疊的一第二頻率範圍內運作。
- 如請求項6之射頻電路,其中該至少一介電質基板包括一第一介電質基板與一第二介電質基板,該 溝槽係形成於該第一介電質基板及該第二介電質基板中。
- 如請求項7之射頻電路,其進一步包含設置於該第二基板之一底面上的一第一接地平面與設置於該第一基板之一頂面上的一第二接地平面,以及包括一終端墊的一訊號跡線。
- 如請求項8之射頻電路,其進一步包含固定於該訊號跡線之該終端墊的一垂直導體。
- 如請求項9之射頻電路,其中,該電性連續傳導材料至少部分包圍該垂直導體。
- 如請求項6之射頻電路,其中,該第一電路部份與該第二電路部份中之至少一者經組配為在一微波頻率範圍或一毫米波頻率範圍中之至少一者內運作。
- 如請求項6之射頻電路,其中,該電性連續傳導材料經組配為可至少部分包含:在該射頻電路之一侷限區域內的一電磁場。
- 一種製造電磁電路之方法,該方法包含下列步驟:銑削設置在一第一基板上的一傳導材料以形成一訊號跡線,該訊號跡線包括一終端墊;將一第二基板黏結在該第一基板以將該訊號跡線及終端墊實質囊封於該第一基板與該第二基板之間;鑽穿該第二基板以提供通到該終端墊的一存取孔洞;銑穿該第一基板及該第二基板以形成一溝槽,該溝槽至少部分圍繞該終端墊; 將一導體沉積於該存取孔洞中,該導體致使電性連接至該終端墊;與將一傳導油墨沉積於該溝槽中以在該第一基板及該第二基板內形成一電性連續導體。
- 如請求項13之方法,其中,該電性連續導體經組配為使設置在該第一基板和該第二基板內的一第一電路部份與設置在該第一基板和該第二基板內的一第二電路部份至少部分地隔離。
- 如請求項14之方法,其中,該第一電路部份與該第二電路部份中之至少一者經組配為在一微波頻率範圍或一毫米波頻率範圍中之至少一者內運作。
- 如請求項14之方法,其中,該第一電路部份經組配為在一第一頻率範圍內運作,以及該第二電路部份經組配為在與該第一頻率範圍重疊的一第二頻率範圍內運作。
- 如請求項14之方法,其中,該第一電路部份經組配為在一第一頻率範圍內運作,以及該第二電路部份經組配為在一第二頻率範圍內運作,在該第二頻率範圍中的至少一頻率係落在該第一頻率範圍中之至少一頻率的一頻差內。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201862673491P | 2018-05-18 | 2018-05-18 | |
US62/673,491 | 2018-05-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202005487A TW202005487A (zh) | 2020-01-16 |
TWI835793B true TWI835793B (zh) | 2024-03-21 |
Family
ID=69941887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108116146A TWI835793B (zh) | 2018-05-18 | 2019-05-10 | 射頻電路中之積層製造技術(amt)的法拉第邊界 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI835793B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1347278A (zh) * | 2000-10-03 | 2002-05-01 | 日本胜利株式会社 | 印刷线路板及其制造方法 |
US20100206617A1 (en) * | 2009-02-17 | 2010-08-19 | Lockheed Martin Corporation | Electrical isolating structure for conductors in a substrate |
CN102694245A (zh) * | 2011-03-23 | 2012-09-26 | 株式会社村田制作所 | 天线装置 |
-
2019
- 2019-05-10 TW TW108116146A patent/TWI835793B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1347278A (zh) * | 2000-10-03 | 2002-05-01 | 日本胜利株式会社 | 印刷线路板及其制造方法 |
US20100206617A1 (en) * | 2009-02-17 | 2010-08-19 | Lockheed Martin Corporation | Electrical isolating structure for conductors in a substrate |
CN102694245A (zh) * | 2011-03-23 | 2012-09-26 | 株式会社村田制作所 | 天线装置 |
Also Published As
Publication number | Publication date |
---|---|
TW202005487A (zh) | 2020-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111567148B (zh) | 射频电路中的增材制造技术(amt)法拉第边界 | |
US10826147B2 (en) | Radio frequency circuit with a multi-layer transmission line assembly having a conductively filled trench surrounding the transmission line | |
US20230121347A1 (en) | Additive manufacturing technology microwave vertical launch | |
US11569574B2 (en) | Millimeter wave phased array | |
EP3794678B1 (en) | Additive manufactured reactive beamformer | |
TWI835793B (zh) | 射頻電路中之積層製造技術(amt)的法拉第邊界 | |
US11145952B2 (en) | Advanced communications array | |
TWI846696B (zh) | 毫米波相位陣列 |