KR102463331B1

KR102463331B1 - 인덕터 어레이

Info

Publication number: KR102463331B1
Application number: KR1020170134149A
Authority: KR
Inventors: 윤찬; 심원철; 이동환; 안영규
Original assignee: 삼성전기주식회사
Priority date: 2017-10-16
Filing date: 2017-10-16
Publication date: 2022-11-04
Also published as: KR20190042345A; US20190115135A1; JP7327753B2; US11183324B2; JP2019075537A

Abstract

본 개시는 적어도 3 개의 코일을 포함하는 바디와 상기 바디의 외부면 상의 외부전극을 포함하는 인덕터 어레이에 관한 것이다. 상기 적어도 3 개의 코일은 상기 바디의 일 방향을 따라 소정의 간격만큼 이격되도록 배치되는데, 이 때, 상기 적어도 3 개의 코일은 모두 동일한 특성값을 가진다. 상기 적어도 3 개의 코일 중 서로 인접하는 코일 간의 최단 간격은 서로 인접하는 코일의 코어 중심 사이에 형성되는 영역 내 포함되는 코일 패턴의 권취수에 따라 변경된다.

Description

인덕터 어레이 {INDUCTOR ARRAY}

본 개시는 인덕터 어레이에 관한 것이다.

스마트폰 등 소형화된 전자제품의 개발이 활발해짐에 따라 고전류용, 고효율, 및 고성능화된 소형 사이즈의 박형화된 파워 인덕터의 수요가 증가한다.

이에 따라, 2520 사이즈 1mm 두께의 제품에서 2016 사이즈 1mm 두께의 제품이 채용되고 있으며, 1608 사이즈 0.8mm 두께까지 사이즈를 감소한 제품으로 소형화될 전망이다.

이와 동시에, 실장 면적을 줄일 수 있는 장점을 지닌 어레이에 대한 수요 역시 증가하는데, 어레이는 복수의 코일부 사이의 결합 계수 혹은 상호 인덕턴스에 따라 논커플드 (Noncoupled) 혹은 커플드 (Coupled) 인덕터 형태 혹은 상기 형태의 혼합 형태를 가질 수 있다.

한편, 복수의 코일이 서로 이격하여 배치되어 서로 자속의 영향을 받지 않는 논커플드 (Noncoupled) 인덕터 어레이 칩의 경우 각 코일의 인덕턴스를 동일하게 구현할 수 있다면 실장 면적의 감소 효과와 더불어 인덕터 어레이 칩의 효율을 증가시킬 수가 있다.

논커플드 인덕터 어레이의 경우, 두 코일 간의 결합계수를 낮추어 상호 인덕턴스를 최소화하는 것이 중요하다. 특정 결합계수 이상일 경우, 두 코일 간의 상호 인덕턴스로 인하여 미소전류영역에서의 전압 상승 현상이 발생한다. 이를 방지하고자 결합계수가 대략 0.05 이하인 것이 요구되는데, 두 코일 간의 결합계수를 낮추기 위해서는 두 코일 간의 간격을 증가시켜야 하지만, 칩 사이즈의 한계로 인해, 모든 코일 간의 결합 계수를 특정 결합계수 이하로 유사하게 낮추기 위해 두 코일 간의 간격을 증가시키기만 하는 것은 어려운 실정이다.

한국 특허공개공보 제2008-0102993호

본 개시가 해결하고자 하는 과제 중 하나는 복수의 코일을 포함하는 인덕터 어레이에서 모든 코일 간 결합계수를 특정 결합계수 이하로 낮출 수 있는 구조를 갖는 인덕터 어레이를 제공하는 것이다.

본 개시의 일 예에 따른 인덕터 어레이는 바디와 상기 바디의 외부면 상에 배치되는 외부전극을 포함한다. 상기 바디는 폭 방향으로 서로 마주하는 제1 측면 및 제2 측면을 포함하고, 길이 방향으로 서로 마주하는 제1 단면 및 제2 단면을 포함하고, 두께 방향으로 서로 마주하는 상면 및 하면을 포함하며, 상기 바디 내 포함된 복수의 코일은 길이 방향을 따라 서로 이격되도록 배치된다. 상기 복수의 코일의 각각은 동일한 코일 패턴의 선폭 및 권취수를 포함한다. 상기 복수의 코일 중 제1 및 제2 코일 간의 이격된 최소 간격은 상기 제1 코일의 중심 코어로부터 제2 코일의 중심 코어까지를 연결하는 영역을 기준으로 제1 및 제2 코일의 코일 패턴의 권취수가 많을수록 큰 값을 가진다.

본 개시의 여러 효과 중 하나는 정해진 칩 사이즈에서 서로 인접하는 코일 간의 결합 계수를 낮추어 상호 인덕턴스를 최소화함으로써 미소전류 영역에서의 전압 상승 현상을 방지할 수 있는 인덕터 어레이를 제공하는 것이다.

도1 은 본 개시의 제1 실시예에 따른 인덕터 어레이의 개략적인 사시도이다.
도2 는 도1 의 상면에서 바라본 평면도이다.
도3 은 본 개시의 제2 실시예에 따른 인덕터 어레이의 개략적인 사시도이다.
도4 는 도3 의 상면에서 바라본 평면도이다.
도5 는 본 개시의 제3 실시예에 따른 인덕터 어레이의 개략적인 사시도이다.
도6 은 도5 의 상면에서 바라본 평면도이다.

이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 개시의 실시형태를 설명한다. 그러나, 본 개시의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 개시의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 개시의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 개시를 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.

그리고 도면에서 본 개시를 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

이하에서는 본 개시의 일 예에 따른 인덕터 어레이를 설명하되, 반드시 이에 제한되는 것은 아니다.

도1 은 본 개시의 제1 실시예에 따른 인덕터 어레이의 개략적인 사시도이고, 도2 는 도1 의 상면에서 바라본 상면도이다.

도1 및 도2 를 참조하면, 제1 실시예에 따른 인덕터 어레이 (100) 는 바디 (1) 와 상기 바디의 외부면 상에 배치된 외부전극 (2) 을 포함한다.

상기 바디 (1) 는 인덕터 어레이의 전체적인 외관을 형성하는데, 바디의 두께 방향으로 서로 마주하는 상면 및 하면, 길이 방향으로 서로 마주하는 제1 단면 및 제2 단면, 폭 방향으로 서로 마주하는 제1 측면 및 제2 측면을 포함하여 실질적으로 육면체 형상을 포함할 수 있으나, 이에 한정되는 것은 아니다.

상기 바디 (1) 는 자성 물질 (14) 에 의해 봉합된 제1 내지 제3 코일 (11, 12, 13) 을 포함한다.

상기 자성 물질 (14) 은 자성 입자가 수지에 분산된 구조를 가질 수 있는데, 상기 자성 입자는 예를 들어 금속계 연질 자성 분말로서, 철 (Fe), 규소 (Si), 붕소 (B), 크롬 (Cr), 알루미늄 (Al), 구리 (Cu), 니오븀 (Nb), 및 니켈 (Ni) 로 이루어진 군에서 선택된 하나 이상을 포함하는 결정질 또는 비정질 금속으로 구성될 수 있다. 또한, 상기 수지는 열가소성 수지일수도 있고, 열경화성 수지일 수도 있는데, 상기 열경화성 수지의 예로는, 벤조사이클로부텐(BCB), 에폭시 수지, 페놀수지, 비닐 에스테르 수지, 폴리이미드 수지(PI), 폴리비닐 벤질 에테르 수지 등을 들 수 있다. 또한, 열가소성 수지의 예로서는, 폴리에틸렌수지(PE), 폴리프로필렌 수지(PP), 폴리부텐 수지, 폴리비닐 알코올 수지 등을 들 수 있다.

다음, 상기 자성 물질에 의해 봉합된 제1 내지 제3 코일 (11, 12, 13) 을 설명하면, 상기 제1 내지 제3 코일은 바디의 길이(L) 방향을 따라 소정의 간격으로 이격된다.

상기 코일은 형성 방식에 따라 적층형 코일, 권선형 코일, 박막형 코일으로 구별될 수 있고, 당업자가 요구되는 특성에 따라 적절히 선택할 수 있다. 특히, 최근 고 종횡비를 가지는 코일이 요구되는 추세이며, 고 종횡비를 가지는 코일을 형성하는 데에 박막형 코일이 유리하므로, 제1 내지 제3 코일이 이방 도금 등의 방식을 적용한 박막형 코일인 것이 바람직하다.

상기 제1 내지 제3 코일 (11, 12, 13) 각각의 코일 패턴의 권취수 및 선폭은 당업자가 요구되는 스펙에 따라 적절히 설정할 수 있는 것은 물론이지만, 각 코일 간의 결합계수의 제어를 위하여 제1 내지 제3 코일의 코일 패턴의 권취수 및 선폭은 모두 일치시키는 것이 바람직하다. 다시 말해, 제1 내지 제3 코일의 각각은 모두 동일한 특성값을 가지는 동일한 코일로 구성되는 것이 바람직하다. 또한, 제1 내지 제3 코일의 재질도 모두 동일할 때, 제1 내지 제3 코일의 특성값을 보다 용이하게 동일하게 제어할 수 있는바, 제1 내지 제3 코일의 재질이 동일한 것이 바람직하다.

상기 제1 코일 (11) 의 양 단부의 각각은 바디의 폭방향으로 마주하는 제1 및 제2 외부전극 (21, 22) 과 전기적으로 연결되고, 마찬가지로 제2 코일 (12) 의 양단부 및 제3 코일 (13) 의 양 단부의 각각은 바디의 폭 방향으로 마주하는 제3 및 제4 외부전극 (23, 24), 제5 및 제6 외부전극 (25, 26) 과 전기적으로 연결된다. 이처럼, 코일과 외부전극은 서로 전기적으로 연결되어야 하기 때문에, 외부전극은 전기 전도성이 뛰어난 금속을 포함하는 것이 바람직하며, 예를 들어, 구리 (Cu), 은 (Ag), 니켈 (Ni), 또는 주석(Sn) 을 단독 또는 이들의 합금으로 포함할 수 있다.

제1 내지 제3 코일 (11, 12, 13) 이 배열된 방식을 보다 자세히 살펴보면, 제1 및 제2 코일 간에는 서로 평행 (parallel) 대칭이 형성된다. 여기서, 평행 대칭이라는 것은, 제1 코일을 바디의 길이 방향으로만 소정 간격 이동하여 배치한 것을 의미한다. 마찬가지로, 제2 및 제3 코일 간에는 서로 평행 대칭이 형성된다. 즉, 제1 실시예에 따른 인덕터 어레이 (100) 에서는, 제1 및 제2 코일의 조합은 그에 인접한 제2 및 제3 코일의 조합과 동일한 구조를 구현한다.

이 경우, 제1 및 제2 코일 간의 최소 간격(D₁₂) 은 제2 및 제3 코일 간의 최소 간격 (D₂₃) 과 동일하다. 서로 인접한 2 개의 코일 간의 최소 간격 (D) 은 제1 코일의 코어 중심으로부터 제2 코일의 코어 중심까지를 서로 연결하는 영역 (A) 을 기준으로 상기 제1 및 제2 코일의 코일 패턴의 권취수가 많을수록 크도록 제어해야하기 때문이다. 통상적으로, 인덕터 어레이 내 동일한 복수의 코일을 배치할 때, 인접하는 코일 간의 결합계수는 복수의 코일이 이격된 간격에 영향을 받는데, 이격된 간격이 넓을수록 결합 계수는 낮아진다. 다만, 정해진 사이즈 내에서 결합 계수를 낮추기 위하여 코일 간의 이격된 간격을 증가시킬 수만은 없기 때문에, 본 개시의 인덕터 어레이에서는 제1 및 제2 코일의 코어 중심 사이에 형성되는 영역 (A) 을 기준으로 코일 패턴의 권취수에 따라 코일 간의 최소 간격을 차별화하는 것이다.

다음, 도3 은 본 개시의 제2 실시예에 따른 인덕터 어레이 (200) 에 따른 개략적인 사시도이고, 도4 는 도3 의 상면에서 바라본 상면도이다.

도3 및 도4 에 도시된 인덕터 어레이 (200) 는 도1 및 도2 에 도시된 인덕터 어레이 (100) 와 대비하여 제1 내지 제3 코일들 간의 배열에 있어서 차이가 있으므로, 설명의 편의를 위하여 도1 및 도2 의 인덕터 어레이와 중복되는 설명은 생략한다.

도3 및 도4 를 참고하면, 인덕터 어레이 (200) 는 바디 (210) 와 상기 바디의 외부면 상의 외부전극 (220) 을 포함한다.

상기 바디 (210) 내부에는 자성 물질 (214) 에 의해 봉합된 제1 내지 제3 코일 (211, 212, 213) 이 길이 방향을 따라 서로 이격되도록 배열된다.

상기 제1 및 제2 코일 (211, 212) 간에는 서로 거울 (mirror) 대칭이 형성된다. 여기서, 거울 대칭이라는 것은, 제1 코일을 바디의 길이 방향으로 소정 간격 이동하는 것과 동시에, 제1 및 제2 코일 사이의 W-T 면에 거울이 있는 것처럼 대칭성을 가지는 것을 의미한다. 마찬가지로, 제2 및 제3 코일 간에도 서로 거울 대칭이 형성된다. 다시 말해, 상기 제1 및 제2 코일과, 상기 제2 및 제3 코일은 서로 거울 대칭으로 배열된 것이다.

한편, 제1 및 제2 코일 간의 최소 간격 (D₁₂) 은 제2 및 제3 코일 간의 최소 간격 (D₂₃) 보다 크다. 서로 인접한 2 개의 코일 간의 최소 간격 (D) 은 제1 코일의 코어 중심으로부터 제2 코일의 코어 중심까지를 서로 연결하는 영역 (A) 을 기준으로 상기 제1 및 제2 코일의 코일 패턴의 권취수가 많을수록 크도록 제어해야하기 때문이다. 제1 및 제2 코일의 코어 중심 사이에 형성되는 영역 (A₁₂) 의 코일 패턴의 권취수는 제2 및 제3 코일의 코어 중심 사이에 형성되는 영역 (A₂₃) 의 코일 패턴의 권취수보다 더 많기 때문에, 코일 간의 결합 계수를 낮추기 위해서는 제1 및 제2 코일 간의 최소 간격이 제2 및 제3 코일 간의 최소 간격보다 넓게 제어되어야 한다.

제1 내지 제3 코일 (211, 212, 213) 의 양 단부는 각각 제1 및 제2 외부전극 (221, 222), 제3 및 제4 외부전극 (223, 224), 제5 및 제6 외부전극 (225, 226) 과 서로 연결된다.

다음, 도5 는 본 개시의 제3 실시예에 따른 인덕터 어레이 (300) 에 대한 사시도이고, 도6 은 도5 의 상면에서 바라본 평면도이다.

도5 및 도6 을 참조하면, 인덕터 어레이 (300) 는 바디 (310) 및 상기 바디의 외부면 상의 외부전극 (320) 을 포함한다.

인덕터 어레이 (300) 의 바디 (310) 는 자성 물질 (315) 에 의해 봉합되는 4개의 코일을 포함하는데, 제1 내지 제4 코일 (311, 312, 313, 314) 은 바디의 폭 방향으로 서로 나란하게 배치되는 제1 및 제2 외부전극 (321, 322), 제3 및 제4 외부전극 (323, 324), 제5 및 제6 외부전극 (325. 326), 제7 및 제8 외부전극 (327, 328) 과 각각 연결된다.

상기 제1 내지 제4 코일은 바디의 길이 방향을 따라 이격되도록 배열된다.

상기 제1 및 제2 코일 (311, 312), 상기 제2 및 제3 코일 (312, 313), 상기 제3및 제4 코일 (313, 314) 의 각각은 제1 및 제2 코일 사이의 W-T면, 제2 및 제3 코일 사이의 W-T면, 제3 및 제4 코일 사이의 W-T 면을 거울면으로 하는 거울 대칭으로 배열된다.

상기 제1 및 제2 코일 간의 최소 간격 (D₁₂) 은 제2 및 제3 코일 간의 최소 간격 (D₂₃) 보다 더 좁은데, 이는, 제1 및 제2 코일의 코어 중심 사이에 형성되는 영역 (A₁₂) 에서 제1 및 제2 코일의 코일 패턴의 권취수가 제2 및 제3 코일의 코어 중심 사이에 형성되는 영역 (A₂₃) 에서 제2 및 제3 코일의 코일 패턴의 권취수보다 적기 때문이다.

마찬가지로, 제3 및 제4 코일 간의 최소 간격 (D₃₄) 은 제2 및 제3 코일 간의 최소 간격 (D₂₃) 보다 더 좁은데, 이는, 제3 및 제4 코일의 코어 중심 사이에 형성되는 영역 (A₃₄) 에서 제3 및 제4 코일의 코일 패턴의 권취수가 제2 및 제3 코일의 코어 중심 사이에 형성되는 영역 (A₂₃) 에서 제2 및 제3 코일의 코일 패턴의 권취수보다 적기 때문이다.

상기 제1 내지 제4 코일들이 배열된 구조에 따라 코일 간의 최소 간격을 차별화함으로써, 제한된 사이즈 내에서 코일 간의 결합계수의 전체를 소정의 값 이하로 작게 할 수 있다. 특히, 코일 간의 결합계수가 모두 0.05 이하인 것이 바람직한데, 결합계수가 0.05 이하로 제어되는 경우, 논커플드 인덕터 어레이에서 인접하는 코일 간 상호 인덕턴스로 인해 미소 전류 영역에서의 전압 상승 현상이 발생하는 것을 방지할 수 있기 때문이다.

하기의 표 1 은 제3 실시예에 따른 인덕터 어레이 (300) 의 구조를, 1006 (길이x폭 기준 1.0mm x 0.6mm) 0.45T 45μH 의 조건의 인덕터 어레이에 적용할 때, 코일 간 결합 계수를 구체적으로 나타낸다.

인접 코일	제1 및 제2 코일	제2 및 제3 코일	제3 및 제4 코일
결합 계수	0.035	0.046	0.035

상기 표 1 에서 볼 수 있듯이, 각각의 인접 코일 간의 결합 계수는 0.05 이하로 제어되며, 실질적으로 유사한 정도의 값을 가진다.

이는, 제한된 칩 사이즈 내에서 코일 간의 간격을 결정할 때, 인접 코일의 코어 중심 사이에 형성되는 영역 내에 포함되는 코일 패턴의 권취 패턴의 총합을 고려하여 결정함으로써, 소형화된 사이즈 내에서도 결합계수를 0.05 이하 수준으로 조절할 수 있다는 점에 의미가 있다.

본 개시는 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 개시의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 개시의 범위에 속한다고 할 것이다.

한편, 본 개시에서 사용된 "일 예"라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일 예들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일예에서 설명된 사항이 다른 일예에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일예에 관련된 설명으로 이해될 수 있다.

한편, 본 개시에서 사용된 용어는 단지 일예를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

100: 인덕터 어레이
1: 바디
21, 22, 23, 24, 25, 26: 제1 내지 제6 외부전극
11, 12, 13: 제1 내지 제3 코일
14: 자성 물질

Claims

폭 방향으로 서로 마주하는 제1 측면 및 제2 측면, 길이 방향으로 서로 마주하는 제1 단면 및 제2 단면, 두께 방향으로 서로 마주하는 상면 및 하면을 포함하고, 길이 방향을 따라 서로 이격되어 배치된 적어도 3개의 코일을 포함하는 바디; 및
상기 바디의 외부면 상에 배치되는 외부전극; 을 포함하고,
상기 적어도 3개의 코일들은 제1 코일, 제2 코일 및 제3 코일을 포함하며,
상기 제2 코일은 상기 제1 코일 및 제3 코일 사이에 배치되며,
상기 제1 및 제2 코일 간의 이격된 최소 간격은 상기 제2 및 제3 코일 간의 이격된 최소 간격보다 크고,
상기 제1 코일의 코어 중심으로부터 상기 제2 코일의 코어 중심을 서로 연결하는 영역에서 상기 제1 및 제2 코일의 코일 패턴의 권취수는 상기 제2 코일의 코어 중심으로부터 상기 제3 코일의 코어 중심을 서로 연결하는 영역에서 상기 제2 및 제3 코일의 코일 패턴의 권취수보다 큰, 인덕터 어레이.
삭제
삭제
삭제
제1항에 있어서,
상기 제1 코일은 상기 제2 코일과 거울 대칭의 관계에 있도록 배치되고, 상기 제3 코일은 상기 제2 코일과 거울 대칭의 관계에 있도록 배치되는, 인덕터 어레이.
삭제
제1항에 있어서,
상기 적어도 3 개의 코일 중 서로 인접한 코일 간의 결합 계수는 0.05 이하인, 인덕터 어레이.
제1항에 있어서,
상기 적어도 3 개의 코일 각각의 양 단부는 바디의 폭 방향으로 서로 마주하는 상기 외부전극과 서로 연결되는, 인덕터 어레이.
제1항에 있어서,
상기 코일은 박막형 코일인, 인덕터 어레이.
제1항에 있어서,
상기 적어도 3개의 코일의 각각은 동일한 재질로 구성되는, 인덕터 어레이.
제1항에 있어서,
상기 바디는 자성 물질을 포함하는, 인덕터 어레이.
제11항에 있어서,
상기 자성 물질은 상기 적어도 3 개의 코일의 전체를 동시에 봉합하는, 인덕터 어레이.
제1항에 있어서,
상기 바디의 길이는 1.0mm 이고, 상기 바디의 폭은 0.6mm 인, 인덕터 어레이.
제13항에 있어서,
상기 바디의 두께는 0.45mm 인, 인덕터 어레이.
제13항에 있어서,
상기 바디는 4 개의 코일을 포함하는, 인덕터 어레이.