KR102442372B1 - 반도체 검사용 자동 검사 장비의 모듈식 및/또는 결집된 도파관의 도금 방법 - Google Patents

반도체 검사용 자동 검사 장비의 모듈식 및/또는 결집된 도파관의 도금 방법 Download PDF

Info

Publication number
KR102442372B1
KR102442372B1 KR1020170014976A KR20170014976A KR102442372B1 KR 102442372 B1 KR102442372 B1 KR 102442372B1 KR 1020170014976 A KR1020170014976 A KR 1020170014976A KR 20170014976 A KR20170014976 A KR 20170014976A KR 102442372 B1 KR102442372 B1 KR 102442372B1
Authority
KR
South Korea
Prior art keywords
waveguide
waveguide structure
plating
waveguides
cutout
Prior art date
Application number
KR1020170014976A
Other languages
English (en)
Other versions
KR20170093076A (ko
Inventor
돈 리
다니엘 램
로저 맥알리난
고스케 미야오
Original Assignee
주식회사 아도반테스토
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아도반테스토 filed Critical 주식회사 아도반테스토
Publication of KR20170093076A publication Critical patent/KR20170093076A/ko
Application granted granted Critical
Publication of KR102442372B1 publication Critical patent/KR102442372B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
    • H01P11/006—Manufacturing dielectric waveguides
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/54—Electroplating of non-metallic surfaces
    • C25D5/56—Electroplating of non-metallic surfaces of plastics
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
    • H01P11/002—Manufacturing hollow waveguides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/08—Arrays of individually energised antenna units similarly polarised and spaced apart the units being spaced along or adjacent to a rectilinear path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/04—Fixed joints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/207—Hollow waveguide filters
    • H01P1/208—Cascaded cavities; Cascaded resonators inside a hollow waveguide structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/16—Dielectric waveguides, i.e. without a longitudinal conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09981—Metallised walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Power Engineering (AREA)
  • Measuring Leads Or Probes (AREA)
  • Waveguides (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 개시의 실시예는 도파관의 장축의 방향을 따라서 절개하며, 그렇게 함으로서 손쉽게 도금될 수 있는 트렌치 구조물을 노출시킨다. 나누어지고 도금되면, 개개의 잘린 부분은 원래의 도파관 구조물을 복원하기 위해 함께 결속될 수 있다. 이러한 방식으로, 잘린 여러 부분은 함께 결속될 수 있으며 복수의 상이한 맞춤형 도파관 구조물을 제공하는데 사용될 수 있는 모듈식 해법을 창출하는 "빌딩 블록"으로 사용될 수 있다. 그러므로 본 개시의 실시예는 결집된 도파관 구조물의 이점을 성취하면서 보다 저렴한 방식으로 도금 절차를 수행한다. 더욱이, 본 개시의 실시예는 모듈식 접근방법을 결집된 도파관 구성에 시도함으로써 최종 사용자가 유연하게 검사를 수행하게 한다.

Description

반도체 검사용 자동 검사 장비의 모듈식 및/또는 결집된 도파관의 도금 방법{PLATING METHODS FOR MODULAR AND/OR GANGED WAVEGUIDES FOR AUTOMATIC TEST EQUIPMENT FOR SEMICONDUCTOR TESTING}
관련 출원의 상호 참조
본 출원은 본 출원과 동시에 출원되고, 본 명세서에서 그 전체 내용이 참조 문헌으로 인용되는 대리인 사건 번호 ATSY-0026.01.01US의 "WAVE INTERFACE ASSEMBLY FOR AUTOMATIC TEST EQUIPMENT FOR SEMICONDUCTOR TESTING(반도체 검사용 자동 검사 장비의 웨이브 인터페이스 어셈블리)"라는 특허출원과 관련된다. 본 출원은 또한 본 출원과 동시에 출원되고, 본 명세서에서 그 전체 내용이 참조 문헌으로 인용되는 대리인 사건 번호 ATSY-0029.01.01US의 "MULTIPLE WAVEGUIDE STRUCTURE WITH SINGLE FLANGE FOR AUTOMATIC TEST EQUIPMENT FOR SEMICONDUCTOR TESTING(반도체 검사용 자동 검사 장비의 단일의 플랜지를 가진 다중 도파관 구조물)"이라는 특허출원과 관련된다.
발명의 분야
본 개시의 실시예는 일반적으로 전자 컴포넌트를 검사하기 위한 자동 검사 장비(Automatic Test Equipment, ATE)에 관한 것이다.
자동 검사 장비(ATE)는 전자 컴포넌트를 검사할 목적의 전자 칩 제조의 분야 내에서 주로 사용된다. ATE 시스템은 디바이스가 설계한 대로 기능하는 것을 보장하기 위해 디바이스를 검사하는데 소요되는 시간 량을 줄여주며 또한 주어진 디바이스가 소비자에게 도달하기 전에 주어진 디바이스 내에서 결함 있는 컴포넌트의 존재를 판별하는 진단 툴로서도 작용한다.
ATE 시스템은 피검사 디바이스(device under test, DUT)로 및 피검사 디바이스로부터 송신된 검사 신호를 이용하여 피검사 디바이스에 대해 많은 검사 기능을 수행할 수 있다. 종래의 ATE 시스템은 매우 복잡한 전자 시스템이며 일반적으로 검사 세션 동안 DUT로부터 검사기 진단 시스템으로 송신된 검사 신호의 신호 경로를 연장하는 인쇄 회로 기판(printed circuit board, PCB), 동축 케이블, 및 도파관을 포함한다. 그러나 특히 밀리미터 주파수에서, 신호 경로의 길이가 증가하면 고주파에서 DUT로부터 송신된 검사 신호의 무결성을 저하시킬 수 있는 신호 세기의 손실을 초래할 수 있다.
통상의 도파관에 포함된 홈(groove)은 길지만 단면 치수는 매우 작을 수 있다. 이처럼, 도파관의 이와 같은 단면은 도금하기 어렵거나 보강하기 어려울 수 있다. 금속 도금은 효과적인 도파관 기능을 제공하기 위해 도파관 전체에서 균일해야 한다. 만일 도파관이 균일하게 도금되지 않으면, 도파관은 제대로 기능을 하지 않을 것이며 신호 손실을 증가시키는 결과를 가져 올 수 있다. 더욱이, 이렇게 작은 치수에서 작용하는 균일한 금속 도금 기술을 제공하도록 고안된 통상의 해법은 매우 고가일 수 있다.
따라서, 전술한 접근방법으로 문제를 해결할 수 있는 장치 및/또는 방법이 필요하다. 전술한 장치 및/또는 방법의 유익한 양태를 제한 없이 이용하여, 본 개시의 실시예는 이러한 문제를 해결하는 신규의 해법을 제공한다.
본 개시의 실시예는 도파관의 장축의 방향을 따라서 절개부를 형성하며, 그렇게 함으로서 손쉽게 도금될 수 있는 트렌치 구조물을 노출시킨다. 나누어지고 도금되면, 개개의 잘린 부분은 원래의 도파관 구조물을 복원하기 위해 함께 결속될 수 있다. 이러한 방식으로, 잘린 여러 부분은 함께 결속될 수 있으며, 복수의 상이한 맞춤형 도파관 구조물을 제공하는데 사용될 수 있는 모듈식 해법을 창출하는 "빌딩 블록"으로 사용될 수 있다. 그러므로 본 개시의 실시예는 결집된 도파관 구조물의 이점을 성취하면서 보다 저렴한 방식으로 도금 절차를 수행한다. 더욱이, 본 개시의 실시예는 모듈식 접근방법을 결집된 도파관 구성에 시도함으로써 최종 사용자가 유연하게 검사를 수행하게 한다.
구체적으로, 일 실시예에서, 본 발명은 도파관을 도금하는 방법으로서 구현된다. 방법은 도파관의 외측부를 따라 절개부를 형성하는 단계를 포함한다. 일 실시예에서, 절개부를 형성하는 단계는 도파관의 종축을 따라서 절개부를 형성하는 단계를 포함한다. 일 실시예에서, 절개부를 형성하는 단계는 도파관을 실질적으로 동일한 두 부분으로 나누는 절개 지점을 선택하는 단계를 포함한다.
또한, 방법은 절개부를 이용하여 도파관을 복수의 부분으로 나누어 도파관의 복수의 부분인 제 1 부분 및 제 2 부분의 내측 표면을 노출시키는 단계를 포함한다. 일 실시예에서, 나누는 단계는 절개부의 위치로부터 제 1 및 제 2 부분의 내벽까지 연장하는 폭을 갖는 제 1 및 제 2 부분 내에 각 트렌치를 형성하는 단계를 포함한다.
또한, 방법은 제 1 부분 및 제 2 부분의 각 내측 표면을 도금하는 단계를 포함한다. 일 실시예에서, 도금하는 단계는 트렌치의 상부, 내벽, 및 도파관 내부의 상단부에 한 층의 재료를 도포하는 단계를 포함한다. 일 실시예에서, 재료는 구리를 포함한다. 일 실시예에서, 재료는 은을 포함한다.
또한, 방법은 제 1 부분 및 제 2 부분을 함께 결합하여 도파관의 원래 구조물을 복원하는 단계를 포함하며, 제 1 및 제 2 부분은 도파관을 통해 신호가 실질적으로 지나가게 하기에 충분할 정도로 결합된다. 일 실시예에서, 도파관은 3D 프린터 기술을 이용하여 플라스틱 재료로 제조된다.
일 실시예에서, 본 발명은 도파관을 제조하는 방법으로서 구현된다. 방법은 도파관의 외측부를 따라 절개부를 형성하는 단계를 포함한다. 일 실시예에서, 형성하는 단계는 도파관을 실질적으로 동일한 두 부분으로 나누는 절개 지점을 선택하는 단계를 포함한다. 또한, 방법은 절개부를 이용하여 도파관을 복수의 부분으로 나누어 도파관의 복수의 부분 중 제 1 부분의 내측 표면을 노출시키는 단계를 포함하며, 내측 표면은 그 안에서 형성되어 절개부의 위치로부터 제 1 부분의 내벽까지 연장하는 폭을 갖는 트렌치를 포함한다.
또한, 방법은 제 1 부분의 내측 표면을 전도성 재료로 도금하는 단계를 포함한다. 일 실시예에서, 도금하는 단계는 트렌치의 상부, 내벽, 및 도파관 내부의 상단부에 박막층의 전도성 재료를 도포하는 단계를 포함한다. 일 실시예에서, 전도성 재료는 구리를 포함한다. 일 실시예에서, 전도성 재료는 은을 포함한다. 일 실시예에서, 도파관은 3D 프린터 기술을 이용하여 플라스틱 재료로 제조된다. 일 실시예에서, 제 1 부분은 제 1 부분을 인쇄 회로 기판에 장착하도록 구성된 장착 요소를 포함한다.
또 다른 실시예에서, 본 발명은 도파관을 제조하는 방법으로서 구현된다. 방법은 제 1 도파관의 종축을 따라 절개부를 형성하는 단계를 포함한다. 일 실시예에서, 형성하는 단계는 도파관을 실질적으로 동일한 두 부분으로 나누는 절개 지점을 선택하는 단계를 포함한다.
또한, 방법은 절개부를 이용하여 도파관을 복수의 부분으로 나누어 도파관의 복수의 부분인 제 1 부분 및 제 2 부분의 내측 표면을 노출시키는 단계와, 제 1 및 제 2 부분에서 절개부의 위치로부터 제 1 및 제 2 부분의 내벽까지 연장하는 폭을 갖는 각 트렌치를 형성하는 단계를 포함한다.
또한, 방법은 제 1 부분 및 제 2 부분의 각 내측 표면을 도금하는 단계를 포함한다. 일 실시예에서, 도금하는 단계는, 트렌치의 상부에 제 1 재료 층을 도포하는 단계와, 내벽에 제 2 재료 층을 도포하는 단계와, 도파관 내부의 상단부에 제 3 재료 층을 도포하는 단계를 포함한다. 일 실시예에서, 제 1, 제 2, 및 제 3 층은 동일한 재료를 포함한다.
또한, 방법은 제 1 부분 및 제 2 부분을 함께 결합하여 도파관의 원래 구조물을 복원하는 단계를 포함하며, 제 1 및 제 2 부분은 도파관을 통해 신호가 실질적으로 지나가게 하기에 충분할 정도로 결합된다. 일 실시예에서, 제 1 도파관에 제 2 도파관을 합쳐서 결집된 도파관을 형성하며 결집된 도파관에 플랜지를 부착한다. 일 실시예에서, 도파관은 3D 프린터 기술을 이용하여 제조된다.
본 명세서에 포함되어 그의 일부를 구성하며 동일한 참조 부호로 동일한 구성요소를 서술하는 첨부 도면은 본 개시의 실시예를 예시하며, 상세한 설명과 함께 본 개시의 원리를 설명하는 역할을 한다.
도 1a는 본 개시의 실시예에 따른 예시적인 웨이브 인터페이스 어셈블리의 사시도이다.
도 1b는 본 개시의 실시예에 따른 예시적인 웨이브 인터페이스 어셈블리의 다른 사시도이다.
도 1c는 본 개시의 실시예에 따른 예시적인 웨이브 인터페이스 어셈블리의 또 다른 사시도이다.
도 1d는 본 개시의 실시예에 따른 예시적인 웨이브 인터페이스 어셈블리의 평면도이다.
도 1e는 본 개시의 실시예에 따른 웨이브 인터페이스 어셈블리에 의해 사용된 예시적인 도파관을 도시한다.
도 1f는 본 개시의 실시예에 따른 웨이브 인터페이스 어셈블리에 의해 사용된 예시적인 패치 안테나를 도시하는 블록도이다.
도 1g는 본 개시의 실시예에 따른 웨이브 인터페이스 어셈블리에 의해 사용된 도파관의 횡단면도를 도시하는 블록도이다.
도 1h는 본 개시의 실시예에 따른, 웨이브 인터페이스 어셈블리에 의해 사용된 예시적으로 도파관을 패치 안테나 위에 장착하는 것을 도시하는 블록도이다.
도 1i는 본 개시의 실시예에 따른, 웨이브 인터페이스 어셈블리에 의해 사용된 모듈식 및/또는 결집된 도파관이 예시적인 도금 프로세스를 받는 도파관의 횡단면도이다.
도 1j는 본 개시의 실시예에 따른, 웨이브 인터페이스 어셈블리에 의해 사용된 모듈식 및/또는 결집된 도파관이 예시적인 도금 프로세스를 받는 도파관의 다른 횡단면도이다.
도 1k는 본 개시의 실시예에 따른, 웨이브 인터페이스 어셈블리에 의해 사용된 모듈식 및/또는 결집된 도파관이 예시적인 도금 프로세스를 받는 도파관의 다른 횡단면도이다.
도 1l은 본 개시의 실시예에 따른, 웨이브 인터페이스 어셈블리에 의해 사용된 모듈식 및/또는 결집된 도파관이 예시적인 도금 프로세스를 받는 도파관의 또 다른 횡단면도이다.
도 2a는 본 개시의 실시예에 따른 예시적인 웨이브 인터페이스 어셈블리를 관통하는 예시적인 신호 경로를 도시한다.
도 2b는 본 개시의 실시예에 따른 예시적인 웨이브 인터페이스 어셈블리를 관통하는 예시적인 신호 경로를 도시한다.
도 3은 본 개시의 실시예에 따른 웨이브 인터페이스 어셈블리를 이용하는 예시적인 도파관 컴포넌트 통합 구성을 도시한다.
도 4는 본 개시의 실시예에 따른 디바이스를 검사하기 위한 웨이브 인터페이스의 예시적인 어셈블리의 플로우차트이다.
도 5는 본 개시의 실시예에 따른, 웨이브 인터페이스 어셈블리에 의해 사용된 모듈식 및/또는 결집된 도파관에 대한 예시적인 도금 프로세스의 플로우차트이다.
이제 본 개시의 예가 첨부 도면에 예시되는 본 개시의 다양한 실시예에 대해 상세하게 참조될 것이다. 이러한 실시예가 함께 기술되지만, 이러한 실시예는 이들 실시예에 대한 개시를 제한하려는 의도가 아니라는 것이 이해될 것이다. 이와 반대로, 본 개시는 첨부의 청구범위에 의해 정의된 것처럼 본 개시의 사상과 범위 내에 포함될 수 있는 대안, 수정 및 등가물을 망라하고자 한다. 또한, 다음과 같은 본 개시의 상세한 설명에서, 본 개시의 철저한 이해를 제공하기 위해 많은 특정한 세부사항이 언급된다. 그러나 본 개시는 이와 같은 특정한 세부사항 없이 실시될 수 있다는 것이 이해될 것이다. 다른 사례에서, 널리 알려진 방법, 절차, 컴포넌트 및 회로는 본 개시의 양태를 불필요하게 방해하지 않도록 하기 위해 상세하게 기술되지 않는다.
도 1a는 본 개시의 실시예에 따른 예시적인 웨이브 인터페이스 어셈블리의 사시도이다. 웨이브 인터페이스 어셈블리(100)는 복수의 전자 컴포넌트를 개별적으로 또는 병렬로 검사할 수 있는 임의의 검사 시스템 내에서 구현될 수 있다. 일 실시예에 따르면, 웨이브 인터페이스 어셈블리(100)는 자동 레이더 검출 애플리케이션, 시스템 또는 유사한 구현물에서뿐만 아니라 일반적으로 20 내지 300 GHz를 범위로 하는 주파수를 이용하여 동작(예를 들면, 대략 78.5GHz에서 수행된 자동 레이더 동작)을 수행할 수 있는 디바이스에서 활용될 수 있다.
웨이브 인터페이스 어셈블리(100)는 피검사 디바이스(device under test, DUT) 인터페이스(106)를 포함한다. 도 1a에 도시된 실시예에 의해 예시된 바와 같이, DUT 인터페이스(106)는 DUT 인터페이스(106)를 인쇄 회로 기판(printed circuit board, PCB)(101)과 같은 PCB 측에 결합하는 고정 부재(예를 들면, 나사)를 이용할 목적의 구멍 또는 개구를 포함할 수 있다. DUT 인터페이스(106)는 소켓(106-1)을 포함한다. 일 실시예에서, 소켓(106-1)은 검사 세션 동안 DUT 인터페이스(106) 내부에 DUT(예를 들면, 레이더 신호 등을 발생하고/발생하거나 수신할 수 있는 디바이스)의 배치를 지원하기에 충분한 치수를 가진 오목한 부분 및/또는 홈(groove)을 포함할 수 있다.
도 1a에 예시된 바와 같이, 소켓(106-1)은 DUT 인터페이스(106) 내부에 디바이스(예를 들면, 송수신기 등)의 삽입을 지원하도록 구성된 제 1 개방부를 포함할 수 있다. 소켓(106-1)은 또한 DUT 인터페이스(106) 내부에 놓인 디바이스를 볼 그리드 어레이(ball grid array)(107)와 같은 BGA 상에 장착하도록 구성된 제 2 개방부를 포함할 수 있다. BGA(107)는 PCB(101)의 일측 상에서 디바이스와의 결합을 위해 배치된 한 세트의 상호접속 볼 또는 핀으로 패키징될 수 있다. 이와 같이, BGA(107)는 소켓(106-1) 내부에 설치되는 DUT 상의 한 세트의 검사 포인트에 검사기 진단 시스템을 연결하기 위해 사용될 수 있다.
PCB(101)는 가변 주파수의 신호를 PCB(101)를 통해 전달하기 위한 하나 이상의 마이크로스트립 전송선(도시되지 않음)을 포함할 수 있다. PCB(101)는 마이크로스트립 길이를 단축시키면서도 DUT로부터 수신된 신호를 전파할 수 있는 회로를 포함하도록 구성될 수 있다. 일 실시예에 따르면, 웨이브 인터페이스 어셈블리(100)는 차동 신호를 검사기 진단 시스템에 의해 수신하기 위한 싱글 엔드형 출력 신호로 변환하도록 구성된 발룬 회로(balun circuitry)를 포함할 수 있다. 일 실시예에 따르면, 웨이브 인터페이스 어셈블리(100)는 여러 DUT 패드 및/또는 싱글 엔드형 패치 안테나 포트를 포함할 수 있다. 이처럼, PCB(101)는 평평한 표면상에 장착될 수 있는 낮은 프로필의 전기 컴포넌트를 포함할 수 있다.
예를 들어, 도 1a에 도시된 실시예를 더 참조하면, PCB(101)는 가변 이득 레벨에서 신호를 전파할 수 있는 하나 이상의 패치 안테나를 포함할 수 있다. 이와 같이, 한 세트의 상이한 패치 안테나(예를 들면, 패치 안테나(102-1, 102-2, 102-3, 102-4))는 PCB(101) 상에 형성된 마이크로스트립 전송선에 전기적으로 연결되어 DUT로부터 수신한 검사 신호를 검사기 진단 시스템 또는 다른 위치 지점으로 전달하도록 구성될 수 있다. 또한, 패치 안테나는 차동 신호를 발생하여 DUT로부터 송신된 검사 신호를 증폭하는데 사용될 수 있다. 이후 차동 신호는 변환기 디바이스를 이용하여 싱글 엔드형 출력 신호로 변환될 수 있다.
일 실시예에 따르면, 패치 안테나(102-1, 102-2, 102-3, 및/또는 102-4)는 DUT 인터페이스(106) 아래에 설치된 발룬 회로에 연결될 수 있다. 예를 들어, 일 실시예에서, 패치 안테나(102-1, 102-2, 102-3, 및/또는 102-4)는 차동 변압기를 통해 여러 DUT 패드에 연결된 싱글 엔드형 패치 안테나 포트를 포함할 수 있다. 이러한 방식으로, 패치 안테나(102-1, 102-2, 102-3, 및/또는 102-4)는 차동 신호를 검사기 진단 시스템에 의해 수신하기 위한 싱글 엔드형 출력 신호로 변환하도록 구성될 수 있다.
본 명세서에서 기술된 바와 같이, 패치 안테나의 프로필 및/또는 피치(예를 들면, 최소의 간격)는 웨이브 인터페이스 어셈블리(100) 내부에 패치 안테나가 더 많이 설치되게 할 수 있다. 더욱이, 패치 안테나의 프로필 및/또는 피치는 또한 패치 안테나가 미리 정해진 웨이브 인터페이스 및/또는 도파관 시스템 구성에 기초하여 웨이브 인터페이스 어셈블리(100) 내부에서 다양한 패턴 및 구성으로 배열될 수 있게 한다. 이처럼, 패치 안테나가 웨이브 인터페이스 어셈블리(100) 내부에 용이하게 배열될 수 있어서 마이크로스트립 길이를 단축시키는 방식 및/또는 패치 안테나가 DUT에 더 가까이 놓이게 하는 방식으로 패치 안테나가 설치될 수 있다.
도 1a에 도시된 실시예를 더 참조하면, 패치 안테나(102-1, 102-2, 102-3, 및/또는 102-4)의 일반적인 형상은 PCB(101)에서 고밀도의 포트 이격을 만드는 방식으로 패치 안테나가 서로에 대해 근접하게 배치되게 한다. 또한, 도 1a에 도시된 실시예에 의해 예시된 바와 같이, 패치 안테나는 직렬로 및/또는 서로 병렬로 배치될 수 있다. 그뿐만 아니라, 도 1a에 도시된 실시예에 의해 예시된 바와 같이, 패치 안테나(102-1, 102-2, 102-3, 및/또는 102-4)는 PCB(101)의 에지 표면을 따라 또는 에지 표면에 가까이 놓일 수 있다. 그에 따라서, 웨이브 인터페이스 어셈블리(100) 내부의 패치 안테나(102-1, 102-2, 102-3, 및/또는 102-4)의 배열은 마이크로스트립 길이를 단축시키는 방식 및/또는 패치 안테나를 DUT 인터페이스(106)에 가깝게 배치하는 방식으로 패치 안테나가 설치되게 한다. 그래서, 이러한 배열은 DUT 인터페이스(106) 내부에 설치된 DUT로부터 수신한 신호의 잠재적인 저하를 최소화할 수 있다.
또한, 각 패치 안테나는 도파관 시스템과 연관된 각 도파관에 연결될 수 있다. 아래에서 설명되는 바와 같이, 웨이브 인터페이스 어셈블리(100)에 의해 사용되는 도파관은 치수가 변할 수 있는 맞춤형 도파관을 포함할 수 있다. 이처럼, 웨이브 인터페이스 어셈블리(100) 내부에 설치되는 각 도파관은 웨이브 인터페이스 어셈블리(100) 내부에 설치되는 각 패치 안테나 위에 장착될 수 있다. 이러한 방식으로, 웨이브 인터페이스 어셈블리(100) 내부에 설치되는 도파관은 도파관이 웨이브 인터페이스 어셈블리(100) 내부에 설치되는 패치 안테나에 단단히 고정되는 방식으로 제조될 수 있고, 그래서 도파관과 피검사 디바이스 사이의 피치가 더 촘촘하게 만들어질 수 있다.
더욱이, 웨이브 인터페이스 어셈블리(100) 내부에 설치되는 도파관들은 나란히 배치되어 단일의 구조물이 될 수 있으며 이러한 방식은 단일의 플랜지가 복수의 도파관에 대한 물리적인 접속 요소가 되게 한다. 단일의 구조물은 복수의 도파관들이 협소한 영역 내에 배치되게 하여 고밀도로 촘촘하게 들어찬 패치 안테나 어레이를 수용하며, 그럼으로써 도파관이 DUT 인터페이스(106)에 아주 가까이 배치되게 한다.
예를 들면, 도 1b, 도 1c 및 도 1d에 도시된 실시예를 참조하면, 웨이브 인터페이스 어셈블리(100)는 도파관(103-1, 103-2, 103-3, 및/또는 103-4)과 같은 한 세트의 상이한 도파관들을 내장하는 덮개 구조물(예를 들면, 덮개 구조물(105-1), 덮개 구조물(105-2))을 포함할 수 있다. 도 1b, 1c, 및 1d에 예시된 바와 같이, 도파관(103-1, 103-2, 103-3, 및/또는 103-4)은 플랜지(111)가 복수의 도파관들에 대한 물리적인 접속 요소가 되는 방식으로 웨이브 인터페이스 어셈블리(100) 내부에 통합되는 한 세트의 병렬 도파관일 수 있다. 이러한 방식으로, 플랜지(111)는 검사 세션 동안 별도의 검사기 자원을 DUT에 제공할 수 있는 별도의 독립적인 전송 채널로서 사용될 수 있는 상이한 도파관들을 포함한다. 일 실시예에 따르면, 이러한 채널은 소켓(106-1) 내부에 설치된 DUT와 검사기 진단 시스템 사이에서 검사 신호를 송신하는데 사용될 수 있다.
도 1b, 1c, 및 1d에 도시된 바와 같이, 각 도파관(103-1, 103-2, 103-3, 및/또는 103-4)은 이들 도파관이 공통의 플랜지(111)를 공유하는 웨이브 인터페이스 어셈블리(100) 내부에 설치된 패치 안테나(102-1, 102-2, 102-3, 및/또는 102-4)와 물리적으로 연결되게 하는 방식으로 웨이브 인터페이스 어셈블리(100) 내부에서 통합될 수 있다. 이와 같이, 도파관(103-1, 103-2, 103-3, 및/또는 103-4)은 이들 도파관이 DUT 인터페이스(106) 내부에 설치된 DUT로부터 송신된 신호를 검사기 진단 시스템 또는 다른 시스템으로 전파하게 하는 방식으로 제조될 수 있다. 이러한 방식으로, 도파관(103-1, 103-2, 103-3, 및/또는 103-4)은 웨이브 인터페이스 어셈블리(100) 내부에서 각기 패치 안테나(102-1, 102-2, 102-3, 및/또는 102-4) 상에 충분히 장착될 수 있도록 설치될 수 있다. 그뿐만 아니라, 도 1b, 1c 및 1d에 도시된 실시예에 의해 예시된 바와 같이, 도파관(103-1, 103-2, 103-3, 및/또는 103-4)은 PCB(101)의 에지 표면을 따라서 또는 에지 표면에 근접하여 배치될 수 있다. 이러한 방식으로, 도파관(103-1, 103-2, 103-3, 및/또는 103-4)은 종래의 개별적인 도파관 플랜지에서 통상 비롯된 단점을 없애주는 공통의 플랜지(111)를 이용하는 밀집하게 연결된 도파관 어셈블리일 수 있다. 일 실시예에서, 도파관(103-1, 103-2, 103-3, 및/또는 103-4)과 DUT 인터페이스(106) 사이의 피치는 균일할 수 있다. 일 실시예에서, 도파관(103-1, 103-2, 103-3, 및/또는 103-4) 사이의 피치는 균일할 수 있다.
본 명세서에 기술된 바와 같이, 도파관(103-1, 103-2, 103-3, 및/또는 103-4)은 패치 안테나(102-1, 102-2, 102-3, 및/또는 102-4)의 프로필 및/또는 피치에 상응하도록 구성될 수 있다. 예를 들어, 웨이브 인터페이스 어셈블리(100)에 의해 사용되는 도파관(103-1, 103-2, 103-3, 및/또는 103-4)은 도파관(103-1, 103-2, 103-3, 및/또는 103-4)이 각기 패치 안테나(102-1, 102-2, 102-3, 및/또는 102-4)의 프로필에 맞게 장착되도록 구성되는 포트 개방부를 포함할 수 있다.
이러한 방식으로, 통합된 도파관(103-1, 103-2, 103-3, 및/또는 103-4)은 각기 패치 안테나(102-1, 102-2, 102-3, 및/또는 102-4)의 치수 및/또는 피치에 상응하도록 제조될 수 있다. 그래서, 이러한 방식으로 도파관을 패치 안테나에 연결함으로써 원하는 ATE 시스템 또는 구성의 치수에 기초하여 맞춤 제작될 수 있는 복수의 소형화된 도파관 플랜지가 만들어진다. 따라서, 패치 안테나 요소의 개수가 증가하면 디바이스를 검사할 때 ATE에 의해 사용될 수 있는 도파관의 수도 그에 대응하여 증가할 수 있으며 고밀도의 도파관 배치가 가능해질 수 있다.
또한, 도 1b, 1c 및 1d에 예시된 실시예에 의해 도시된 방식으로 도파관(103-1, 103-2, 103-3, 및/또는 103-4) 설치가 가능함으로써 이들 도파관이 DUT 인터페이스(106) 및/또는 소켓(106-1)에 아주 근접한 위치에 배치될 수 있게 되어 PCB(101) 상에 형성된 마이크로스트립 전송선의 길이가 최소화되거나 짧아진다. 예를 들면, PCB(101) 상에 형성 또는 배치된 마이크로스트립 전송선의 길이 및/또는 폭의 치수는 도파관(103-1, 103-2, 103-3 및/또는 103-4)과 DUT 인터페이스(106) 및/또는 소켓(106-1) 사이의 촘촘한 피치로 인해 짧아질 수 있다. 그래서, 도 1b, 1c, 및 1d에 도시된 방식으로 도파관(103-1, 103-2, 103-3, 및/또는 103-4)의 배치는 전체의 신호 경로 손실뿐만 아니라 신호 열화를 최소화할 수 있다.
그뿐만 아니라, 일 실시예에서, 도파관(103-1, 103-2, 103-3, 및/또는 103-4)은 여러 세트의 도파관에 연결되도록 구성될 수 있다. 이러한 방식으로, 금속, 플라스틱 등과 같은 상이한 재료로 구성되는 복수의 상이한 도파관은 서로 연결될 수 있고, 그럼으로써 검사 세션 동안 사용되는 특정 도파관 시스템을 연장하게 된다. 또한, 도 1a, 도 1b, 1c, 및 1d에 도시된 도파관의 측면이 균일한 치수를 갖는 것으로 보이지만, 본 개시의 실시예는 그렇게 제한되지 않는다. 예를 들면, 도 1e에 도시된 실시예를 참조하면, 도파관(103-6)은 그 도파관의 측면 치수가 고밀도로 촘촘하게 들어찬 패치 안테나 어레이의 위치(예를 들면, 패치 안테나(102-1, 102-2, 102-3, 및/또는 102-4)의 위치를 묘사하는 도 1e에서 위치(109)를 참조할 것)에서 떨어져 있는 방향으로 연장 또는 "팬 아웃(fan out)"하도록 구성되는 방식으로 제조될 수 있다. 일 실시예에 따르면, 도파관의 한 단부는 반대쪽 단부와 상이한 치수를 갖도록 제조될 수 있다. 예를 들어, 패치 안테나(102-1)에 장착된 도파관(103-1)의 단부는 도파관(103-1)의 (예를 들면, 더 넓은) 반대쪽 단부와 상이한 (예를 들면, 좁은) 치수를 갖도록 제조될 수 있다.
도 1a, 1b, 1c 및 1d에 도시된 실시예를 다시 참조하면, 웨이브 인터페이스 어셈블리(100)에 의해 도파관 시스템을 수용하도록 사용되는 구조물, 예를 들면, 덮개 구조물(105-1 및/또는 105-2)은 단일의 외부 층 또는 복수의 층을 포함하도록 제조될 수 있다. 일 실시예에 따르면, 덮개 구조물(105-1 및/또는 105-2)의 외부 층은 본 명세서에서 기술된 도파관 시스템을 통해 신호를 전파하기에 적합한 재료(예를 들면, 플라스틱, 금속, 또는 유사한 재료 등)를 포함할 수 있다. 일부 실시예에서, 덮개 구조물(105-1 및/또는 105-2)의 내측 부분은 플라스틱 및/또는 금속과 같은 재료를 포함할 수 있다. 덮개 구조물(105-1 및/또는 105-2)은 고정 부재(예를 들면, 나사)를 사용하여 PCB의 일 측에 연결할 목적의 구멍 또는 개구를 포함할 수 있다. 덮개 구조물(105-1 및/또는 105-2)은 또한 PCB의 반대편에 위치한 한 세트의 도파관과 결합하는데 사용될 수 있는 정렬 핀을 포함할 수 있다.
도 1f는 본 개시의 실시예에 따라서 웨이브 인터페이스 어셈블리에 의해 사용되는 예시적인 패치 안테나를 도시하는 블록도이다. 패치 안테나는 본 개시의 실시예에 따라서 웨이브 인터페이스 어셈블리에 의해 사용되는 복수의 도파관에 결합 인터페이스(mating interface)를 제공하는데 사용될 수 있다. 이처럼, 패치 안테나의 크기는 복수의 도파관에 필요한 물리적인 접속 지점으로서 작용하도록 맞추어질 수 있다.
예를 들면, 패치 안테나(102)는 패치 안테나(102)가 PCB(101)와 같은 평평한 표면 상에 장착될 수 있게 하는 낮은 프로필 및 특징을 가질 수 있다. 예를 들어, 도 1f에 도시된 바와 같이, 패치 안테나(102)는 마이크로스트립 전송선(102a)과 같이, PCB(101)의 상부 표면상에 배치될 수 있는 전도성의 마이크로스트립 전송선을 포함할 수 있다. 마이크로스트립 전송선은 유전체 층 또는 기판에 의해 접지면 도체와 분리될 수 있는 적어도 하나의 얇은 전도성 스트립("트레이스")을 포함할 수 있다.
마이크로스트립 전송선은 포토리소그래피 또는 다른 형태의 인쇄 회로 기판 제조 기술을 포함하는 통상의 에칭 기술을 이용하여 제조될 수 있다. 마이크로스트립 전송선은 높이, 폭의 정도, 및/또는 유전체 상수 값을 다르게 하여 제조할 수 있다. 또한, 패치 안테나(102)는 길이(L1) 및 폭(W1)의 치수를 갖는 전도성의 라디에이터 패치(102b)를 포함할 수 있으며 직사각형의 형상일 수 있다. 이러한 방식으로, 본 개시의 실시예는 패치 안테나(102)의 프로필, 피치 및/또는 전도 특성을 사용하여 DUT로부터 검사기 진단 시스템과 같은 다른 지점 또는 장소로 송신된 검사 신호의 대역폭을 확장할 수 있다.
도 1g는 본 개시의 실시예에 따라서 예시적인 도파관 구조물의 일 단부의 횡단면을 도시한다. 도 1g에 도시된 실시예는 본 개시의 실시예에 따라서 웨이브 인터페이스 어셈블리에 의해 사용될 수 있는 도파관의 예시적인 결합 인터페이스를 도시한다. 일 실시예에서, 도파관(103)은 WR12 도파관 또는 요구된 대역에 적합한 도파관일 수 있다. 도파관(103)은 웨이브 인터페이스 어셈블리(100)가 DUT로부터 송신된 검사 신호를 검사기 진단 시스템과 같은 종단 지점으로 전파하기 위해 짧은 마이크로스트립 전송선을 활용하게 하는 방식으로 맞춤 제작될 수 있다. 일 실시예에 따르면, 도파관(103) 또는 그의 부분(예를 들면, 결합 인터페이스 프레임)은 3차원(3D) 프린팅 기술을 이용하여 제조될 수 있다.
예를 들어, 도파관의 단면(103)은 도파관(103)의 단부 상에 배치될 수 있는 대체로 평평한 인터페이스 부분, 예를 들면, 결합 인터페이스 프레임(103b)을 포함하도록 제조될 수 있다. 도 1g에 도시된 바와 같이, 결합 인터페이스 프레임(103b)은 길이(L2) 및 폭(W2)의 치수를 갖도록 제조될 수 있으며 직사각형의 형상일 수 있다. 결합 인터페이스 프레임(103b)의 부분은 길이(L1) 및 폭(W1)의 치수를 갖도록 제조될 수 있으며 직사각형의 형상일 수 있는 포트 개방부, 예를 들면, 포트 개방부(103a)를 포함할 수 있다. 포트 개방부(103a)는 도파관(103)을 통해 지나가는 신호를 위한 입구 또는 출구 지점일 수 있다. 이와 같이, 일 실시예에서, 도파관(103)의 결합 인터페이스 프레임(103b)이 다른 도파관의 유사한 결합 인터페이스 프레임과 같은 높이의 위치에 배치될 때, 각 도파관의 각 포트 개방부는 두 도파관 사이에서 신호가 통과하게 하는 방식으로 정렬될 수 있다.
이러한 방식으로, 포트 개방부(103a)와 같은 포트 개방부는 DUT로부터 도파관 시스템을 통해 송신된 신호의 신호 경로를 연장하기 위해, 패치 안테나(102)와 같은 다른 전기 컴포넌트에 연결될 수 있다. 일 실시예에 따르면, 도파관(103)은 신호 열화를 최소화할 수 있는 금속, 플라스틱 또는 유사한 재료를 포함할 수 있다. 일 실시예에 따르면, 도파관(103)은 신호 열화를 방지하도록 구성된 도금된 부분을 포함할 수 있다.
도 1h는 본 개시의 실시예에 따라서 웨이브 인터페이스 어셈블리에 의해 사용되는 패치 안테나에 도파관을 장착한 예시적인 단면을 도시하는 블록도이다. 도 1h에 도시된 바와 같이, 도파관 결합 인터페이스의 부분(예를 들면, 포트 개방부(103a) 및/또는 라디에이터 패치(102b))의 치수는 도파관(103)이 패치 안테나(102)에 장착되기에 충분하도록 제조되거나 구성될 수 있다. 일 실시예에 따르면, (라디에이터 패치(102b) 아래에 있는 것으로 묘사되는) 포트 개방부(103a)의 치수(예를 들면, L1 및/또 W1)는 두 개체가 함께 정렬되어 서로 같은 높이의 위치에 놓여 있을 때, 패치 안테나(102)와 도파관(103) 사이의 잠재적 신호 손실이 최소화될 수 있도록 라디에이터 패치(102b)의 치수와 유사할 수 있다.
일 실시예에 따라서, 도 1g와 1h에 도시된 실시예를 다시 참조하면, 결합 인터페이스 프레임(103b)의 치수(예를 들면, L2 및/또는 W2)는 패치 안테나(102)와 도파관(103)이 서로 결합될 때 패치 안테나(102)와 도파관(103) 사이의 잠재적 신호 손실이 최소화될 수 있도록 라디에이터 패치(102b) 및/또는 포트 개방부(103a)의 치수와 동일하거나 약간 클 수 있다. 이와 같이, 결합 인터페이스 프레임(103b)의 치수는 마이크로스트립 길이를 단축시킬 수 있으며 그리고/또는 검사 세션 동안 DUT의 위치에 더 가까운 장소에 도파관을 배치하는 방식으로 도파관(103)이 웨이브 인터페이스 어셈블리(100) 내부에 설치되게 하는 그런 치수를 가질 수 있다.
본 개시의 실시예는 또한 웨이브 인터페이스 어셈블리에 의해 사용된 모듈식 및/또는 결집된 도파관에 대한 도파관 표면 강화 절차 및/또는 도금 절차를 포함할 수 있다. 본 개시의 실시예는 도파관의 내측부 및/또는 외측부가 도금될 수 있도록 하는 방식으로 나누어질 수 있는 도파관을 포함한다. 도금 절차는 재료(예를 들면, 은, 구리 등)의 층을 도파관의 내측부 및/또는 외측부에 도포하는 것을 포함할 수 있다. 도 1i, 1j, 1k, 및 1l은 본 개시의 실시예에 따라서 웨이브 인터페이스 어셈블리에 의해 사용되는 모듈식 및/또는 결집된 도파관에 대해 도금 프로세스를 거쳐 생성된 도금된 도파관의 횡단면도를 도시한다. 도 1i, 1j, 1k, 및 1l이 대체로 굽은 몸체의 도파관을 묘사하지만, 본 개시의 실시예는 그러한 구성으로 제한되지 않는다.
도 1i, 1j, 1k, 및 1l에 도시된 실시예를 참조하면, 절개부(예를 들면, 절개부(103g)는 도파관이 두 부분(예를 들면, 도파관 부분(104a 및 104b)으로 나누어지도록 도파관(예를 들면, 도파관(103-1)) 상에서 그의 종축을 따라 형성될 수 있다. 예를 들면, 도 1i 및 도 1j에 도시된 실시예를 참조하면, 도파관 부분(104a 및 104b)은 동일한 치수를 공유할 수도 있고 상이한 치수를 가질 수 있다. 도파관을 이러한 방식으로 나눔으로써, 양쪽의 도파관 부분(104a 및 104b)에는 절개부의 위치(예를 들면, 절개부(103g)의 위치)로부터 도파관 부분(예를 들면, 도파관 부분(104a), 도파관 부분(104b))의 내벽(예를 들면, 내벽(103f))으로 연장하는 각자의 폭(예를 들면, 폭(W3))을 갖는 트렌치 구조물(예를 들면, 도 1k의 트렌치(103c)를 참조할 것)이 형성된다.
이러한 방식으로, 도파관 부분(104a 및/또는 104b)의 두 외곽 표면은 물론이고 이들의 각 내측부는 모두 도금 절차에 노출될 수 있다. 예를 들어 도 1l에 도시된 실시예를 참조하면, 도파관 부분(104a 및/또는 104b) 내에서 내측 표면 부분(예를 들면, 트렌치(103c), 내벽(103f), 상단부(103j) 등)은 도금 절차에 노출될 수 있다.
일 실시예에서, 도금 절차는 신호 열화를 최소화할 수 있는 재료(예를 들면, 은, 구리 등)의 단일 층을 도파관의 내측부 및/또는 외측부에 도포하는 것을 포함할 수 있다. 일 실시예에서, 도금 절차는 신호 열화를 최소화할 수 있는 재료의 다중 층을 도파관의 내측부 및/또는 외측부에 도포하는 것을 포함할 수 있다. 층은 동일한 재료일 수 있거나 다른 재료일 수 있다. 일 실시예에서, 동일한 재료 층이 도파관 부분(104a) 및/또는 도파관 부분(104b)의 내측 표면 내부의 트렌치 구조물, 내벽 및/또는 상단부에 도포될 수 있다. 일 실시예에서, 별개의 재료 층이 도파관 부분(104a) 및/또는 도파관 부분(104b)의 내측 표면 내부의 트렌치 구조물, 내벽 및/또는 상단부에 도포될 수 있다.
그래서, 도파관의 각 내측 표면은 도파관을 도금하는 종래 방법보다 높은 정도로 강화되거나 도금될 수 있다. 도금 절차를 완료하면, 별개의 도파관 부분은 원래의 도파관 구조물을 복원하도록 (예를 들면, 기계적으로 또는 자동화를 통해) 다시 서로 결속될 수 있다. 일 실시예에서, 고정 부재(예를 들면, 나사)는 도파관을 통해 신호가 더 효율적으로 지나가도록 도파관 부분(104a 및 104b)을 함께 충분한 정도로 결속하는데 사용될 수 있다. 이러한 방식으로, 여러 부분이 절단된 다음 "빌딩 블록(building block)"으로 사용을 위해 나중에 다시 함께 결속되어 복수의 상이한 맞춤형 도파관 구조물을 생성하는 모듈식 해법을 창출할 수 있다.
일 실시예에 따르면, 도파관 부분은 도파관 부분을 PCB 및/또는 패치 안테나에 장착하는 장착 요소를 포함하도록 제조될 수 있다. 일 실시예에서, 도파관 덮개가 생성될 수 있도록 도파관의 단부의 근방에 그의 종축을 따라서 절개부가 형성될 수 있다. 또한, 도파관 절개 절차는 기계적으로 또는 자동화를 통해 수행될 수 있다. 예를 들면, 일 실시예에서, 도파관이 3D 프린터 기술을 이용하여 제조되는 동안 절개부를 형성하는 컴퓨터 구현된 절차가 수행될 수 있다.
종축을 따라서 절개를 수행함으로써, 도파관은 그의 전자기장의 방향을 따라 나누어질 수 있다. 그래서, 본 명세서에서 기술된 방식으로 도파관을 도금한다고 하여 도파관 기능성이 크게 감소되지 않으며 그리고/또는 신호를 열화시키지 않는다. 이러한 방식으로, 본 개시의 실시예는 비용이 절감되면서도 맞춤형인 도파관 도금 절차를 가능하게 한다.
도 2a 및 도 2b는 본 개시의 실시예에 따라서 예시적인 웨이브 인터페이스 어셈블리를 통과하는 예시적인 신호 경로를 도시한다. 도 2a에 도시된 실시예를 참조하면, 웨이브 인터페이스 어셈블리(100)를 사용한 검사 세션 동안, 피검사 디바이스(예를 들면, DUT(107))는 BGA 층(106-2)과 같은 BGA 층을 포함하는 DUT 인터페이스의 소켓(예를 들면, 소켓(106-1)) 내부에 적재될 수 있다. 도 2a에 도시된 바와 같이, 일부 실시예에서, 웨이브 인터페이스 어셈블리(100)는 도체 층(106-3)과 같은 도체 층을 포함할 수 있다.
그러므로 DUT(107)가 검사 세션 동안 소켓(106-1) 내부에 적재될 때, DUT(107)는 BGA 층(106-2)과 접촉할 수 있으며, 그럼으로써 검사 신호(106-4)를 발생시킨다. 마이크로스트립 전송선(101-1)과 같은 마이크로스트립 전송선은 PCB(101)의 상단 표면을 따라서 길이 방향으로 형성될 수 있다. 도 2a에 도시된 바와 같이, 패치 안테나(102-1)와 같은 패치 안테나는 PCB(101)의 상단 표면과 같은 높이로 배치되어 전기적으로 마이크로스트립 전송선(101-1)에 연결된 패치 안테나(예를 들면, 패치 안테나(102-1)) 위에 도파관(예를 들면, 도파관(103-1))이 장착되는 위치를 제공할 수 있다.
이러한 방식으로, 도파관(103-1)의 일 단부에 배치된 결합 인터페이스(예를 들면, 도 1g 및/또는 도 1h의 결합 인터페이스 프레임(103b))는 패치 안테나(102-1)의 위치에 직교하는 위치에서 PCB(101)의 상단 표면 위에 장착될 수 있다. 도 2a의 실시예에서 도시된 바와 같이, 패치 안테나(102-1)는 도파관(103-1)의 일 단부에 있는 개방부 내로 수신되는 검사 신호(106-4)가 개방부를 통해 전파되게 할 수 있다. 그렇기에, 패치 안테나(102-1)는 웨이브 인터페이스 어셈블리(100)를 통한 검사 신호(106-4)의 송신 중에 도파관(103-1)과 마이크로스트립 전송선(101-1) 사이의 임피던스 레벨을 정합하도록 구성될 수 있다.
도 2b에 도시된 실시예를 참조하면, 웨이브 인터페이스 어셈블리(100)는 DUT 인터페이스(106) 내부의 소켓(106-1)의 양측에 배치된 도파관(예를 들면, 도파관(103-1) 및 도파관(103-5))을 포함할 수 있다. 이와 같이, 도파관(103-5)의 일 단부는 패치 안테나(102-5)와 같은 개별 패치 안테나의 위치에 수직하는 위치에서 PCB(101)의 상단 표면 위에 장착될 수 있다. 따라서, 패치 안테나(1025)는 추가 처리 동안 도파관(103-5)의 일 단부에 배치된 개방부 내로 수신된 검사 신호(106-5)가 개방부를 통해 전파되게 할 수 있다. 이러한 방식으로, 웨이브 인터페이스 어셈블리(100)는 여러 세트의 처리를 위한 신호를 송신하기 위해 여러 도파관 시스템을 사용하는 기능성을 포함한다.
또한, 도 2a 및 도 2b에 도시된 실시예에 예시된 바와 같이, 웨이브 인터페이스 어셈블리(100)는 마이크로스트립 치수(예를 들면, 높이, 폭, 유전체 상수 값)를 최소화하면서 도파관을 사용하여 신호 경로 손실을 줄일 수 있다. 일 실시예에 따르면, 도파관(103-1 및 103-5)과 같은 도파관의 반대편 단부는 검사기 진단 시스템에 연결될 수 있다. 일 실시예에 따르면, 도파관의 반대편 단부는 도킹 및/또는 블라인드 결합 시스템에 연결될 수 있다. 또한, 도 2b에 도시된 바와 같이, 웨이브 인터페이스 어셈블리(100)는 도파관(103-5)과 같은 통합된 도파관을 캡슐화할 수 있는 덮개 구조물(105-1)과 같은 덮개를 포함할 수 있다.
도 3은 본 개시의 실시예에 따라서 웨이브 인터페이스 어셈블리를 이용한 통합된 도파관 컴포넌트의 예시적인 횡단면을 도시한다. 통합된 웨이브 인터페이스 어셈블리(200)는 본 개시의 실시예에 따라서 본 명세서에서 기술된 다른 웨이브 인터페이스 어셈블리(예를 들면, 웨이브 인터페이스 어셈블리(100))와 관련하여 기술된 것과 동일하거나 유사한 개체 및/또는 컴포넌트를 포함할 수 있다. 통합된 웨이브 인터페이스 어셈블리(200)는 전력 분할기, 방향성 커플러, 종단기, 에코서브(eccosorb) 웨지 및/또는 유사 컴포넌트와 같은 전기적 컴포넌트를 포함할 수 있다. 도 3에 예시된 바와 같이, 신호(검사 신호(106-2))는 웨이브 인터페이스 어셈블리(200) 내부에 설치된 도파관(예를 들면, 도파관(103-1))을 통해 입력될 수 있다. 신호가 도파관(103-1)을 통해 진행할 때, 신호는 신호를 2 부분으로 나누기 위해 사용될 수 있는 전력 분할기(예를 들면, 매직 티(magic tee) 요소(110))로 입력될 수 있으며, 이 요소에서 신호의 각 부분은 도파관(103-6 및 103-7)과 같은 개별의 맞춤형 도파관을 통해 진행할 수 있다.
또한, 도 3에 예시된 바와 같이, 도파관(103-6 및 103-7)을 통해 진행하는 신호의 부분은 부가적인 전력 분할기(예를 들면, 매직 티 요소(113 및 114)를 이용하여 추가로 나누어질 수 있으며, 그럼으로써 신호는 또 다른 부분으로 (예를 들면, 4 부분으로) 나누어진다. 이와 같은 신호의 부분은 도파관(103-8, 103-9, 103-10 및 103-11)과 같은 부가적인 별개의 맞춤형 도파관을 통과할 수 있다. 더욱이, 도 3에 도시된 바와 같이, 도파관(예를 들면, 도파관(103-8, 103-9, 103-10, 103-11))은 일 단부에서 포트 개방부(예를 들면, 포트 개방부(115, 116, 117, 118))를 포함할 수 있다. 그래서, 포트 개방부(115, 116, 117, 및 118)는 PCB 레벨에서 대응적으로 더 높은 밀도의 포트 이격을 가능하게 할 수 있는 더 촘촘한 피치 구성으로 배치될 수 있다.
일 실시예에 따르면, 포트 개방부(115, 116, 117, 및/또는 118)는 PCB(예를 들면, PCB(101))와 위상 정합된 포트로서 구성될 수 있다. 일 실시예에 따르면, 포트 개방부(115, 116, 117, 및/또는 118)는 바닥 판(base plate)과 위상 정합된 포트로서 구성될 수 있다. 이러한 방식으로, 포트 개방부(115, 116, 117, 및/또는 118)는 부수적인 장착 구멍을 포함하도록 구성될 수 있다.
이와 같이, 이러한 포트 개방부는 도파관(103-8, 103-9, 103-10 및/또는 103-11)이 검사 세션 동안 개별적인 검사기 자원을 DUT에 제공할 수 있는 개별의 독립적 송신 채널로서 사용되게 한다. 일 실시예에 따르면, 이와 같은 채널은 소켓(106-1) 내에 설치된 DUT와 검사기 진단 시스템(도시되지 않음) 사이에서 송신되는 검사 신호(예를 들면, 검사 신호(106-2))를 전파하고 그리고/또는 증폭하는데 사용될 수 있다.
일 실시예에 따르면, 매직 티 요소(110, 113 및/또는 114)는 종단된 포트를 포함할 수 있다. 일 실시예에서, 종단된 포트는 종단 웨지를 사용하여 종단될 수 있다. 또한, 일 실시예에 따르면, 웨이브 인터페이스 어셈블리(200)는 본 명세서에서 기술된 도파관 시스템을 통해 신호를 전파하기에 적합한 재료(예를 들면, 플라스틱, 금속 등)를 포함하는 구조물 내부에 밀봉되거나 케이스에 내장될 수 있다.
도 4는 본 개시의 실시예에 따라서 디바이스를 검사하기 위한 웨이브 인터페이스의 예시적인 어셈블리의 플로우차트이다. 그러나 본 개시는 플로우차트(300)에서 제공된 설명으로 제한되지 않는다. 오히려, 관련 기술(들)에서 통상의 지식을 가진 자에게는 본 명세서에서 제공된 가르침으로부터 다른 기능적인 흐름이 본 개시의 범위와 사상에 속하는 것이라는 것이 자명해질 것이다. 플로우차트(300)는 앞에서 기술된 예시적인 실시예를 계속 참조하여 설명될 것이지만, 방법은 그와 같은 실시예로 제한되지 않는다.
단계(301)에서, 복수의 패치 안테나는 검사용 디바이스를 저장하는 DUT 인터페이스의 소켓에 전기적으로 연결된다. 각 패치 안테나는 서로 및 소켓과 관련하여 근접하게 배치된다.
단계(302)에서, 복수의 도파관은 복수의 패치 안테나의 각 패치 안테나 위에 장착된다. 각 도파관은 신호가 피검사 디바이스로부터 검사기 진단 시스템으로 지나가도록 구성된다.
단계(303)에서, 검사기 진단 시스템에 의해 피검사 디바이스마다 검사 신호가 발생된다. 검사 신호는 소켓과, 복수의 패치 안테나 중 적어도 하나의 패치 안테나와, 복수의 도파관 중 적어도 하나의 도파관을 포함하는 신호 경로를 지나갈 수 있다.
단계(304)에서, 신호 경로를 지나갈 때, 검사 신호는 검사기 진단 시스템에 의해 수신되며, 검사 신호는 검사기 진단 시스템에서 추가로 처리될 수 있다.
도 5는 본 개시의 실시예에 따라서 도파관 구조물을 도금하는 예시적인 방법의 플로우차트이다. 그러나, 본 개시는 플로우차트(400)에서 제공된 설명으로 제한되지 않는다. 오히려, 관련 기술(들)에서 통상의 지식을 가진 자에게는 본 명세서에서 제공된 가르침으로부터 다른 기능적인 흐름이 본 개시의 범위와 사상에 속하는 것이라는 것이 자명해질 것이다. 플로우차트(400)는 앞에서 기술된 예시적인 실시예를 계속 참조하여 설명될 것이지만, 방법은 그와 같은 실시예로 제한되지 않는다.
단계(401)에서, 도파관의 외측부를 따라서 절개부가 형성된다. 절개부는 도파관의 중간 아래로 그의 종축을 따라서 형성될 수 있으며, 그럼으로써 도파관을 두 부분으로 나누고 나누어진 도파관의 각 부분의 외측 표면 및 내측 표면 모두를 노출시킨다. 단계(401) 중에 형성된 절개부는 도파관의 각 분리된 부분에서 각각의 트렌치를 형성한다. 각 트렌치는 절개부의 위치로부터 도파관 부분의 내벽까지 연장하는 폭을 포함한다.
단계(402)에서, 나누어진 도파관의 각 부분의 내측 표면이 도금된다. 도금 절차는 트렌치의 상부, 내벽, 및 도파관 내부의 상단부에 재료 층을 도포하는 것을 포함한다. 도포된 재료는 도파관의 내측부로 인한 신호 열화를 최소화할 수 있다.
단계(403)에서, 도파관의 나누어진 부분은 단계(401) 동안 수행된 절개 절차 이전의 도파관의 원래 구조물로 복원하기 위해 함께 결속된다.
전술한 개시가 다양한 실시예를 특정한 블록도, 플로우차트, 및 예를 사용하여 설명하지만, 본 명세서에서 기술되며 그리고/또는 예시된 각 블록도의 컴포넌트, 플로우차트 단계, 동작, 및/또는 컴포넌트는 광범위한 하드웨어 구성을 이용하여 개별적으로 및/또는 일괄적으로 구현될 수 있다. 또한, 다른 많은 아키텍처가 동일한 기능성을 성취하기 위해 구현될 수 있기 때문에 다른 컴포넌트에 포함된 컴포넌트의 어떠한 개시 내용도 예로서 간주되어야 한다.
본 명세서에서 기술되며 그리고/또는 예시된 프로세스 파라미터 및 단계의 순서는 오로지 예로서만 제시된다. 예를 들면, 본 명세서에서 기술되며 그리고/또는 예시된 단계는 특정한 순서로 도시되거나 논의될 수 있지만, 이러한 단계는 반드시 예시되거나 논의된 순서대로 수행되어야 하는 것은 아니다. 본 명세서에서 기술되며 그리고/또는 예시된 다양한 예시적인 방법은 또한 본 명세서에서 기술되거나 예시된 단계 중 하나 이상의 단계를 생략할 수 있고 아니면 개시된 단계 이외의 부가적인 단계를 포함할 수도 있다.
물론, 전술한 내용은 본 발명의 예시적인 실시예에 관한 것이라는 것과 다음과 같은 청구범위에서 언급된 바와 같은 본 발명의 사상과 범위를 벗어나지 않고 수정이 이루어질 수 있다는 것 또한 이해하여야 한다.
설명 목적 상, 전술한 설명은 특정 실시예를 참조하여 기술되었다. 그러나, 전술한 예시적인 논의는 포괄적이라거나 본 발명을 개시된 정확한 형태로 제한하려 의도하지 않는다. 전술한 가르침에 비추어 많은 수정과 변형이 가능하다. 실시예는 본 발명의 원리 및 본 발명의 실제 응용을 가장 잘 설명하기 위해 선택되고 기술되었으며, 그렇기에 본 기술에서 통상의 지식을 가진 자가 본 발명 및 다양한 실시예를 의도된 특별한 용도에 적합할 수 있는 다양한 수정 예와 함께 가장 잘 활용할 수 있게 한다.
따라서 본 발명에 따른 실시예가 기술된다. 본 개시가 특정 실시예로 기술되었지만, 본 발명은 그러한 실시예에 의해 제한되는 것으로 해석되지 않아야 하며, 오히려 다음의 청구범위에 따라 해석되어야 한다는 것을 인식하여야 한다.

Claims (21)

  1. 도파관을 도금하는 방법으로서,
    도파관 구조의 외측부를 따라 절개부(incision)를 형성하는 단계와,
    상기 절개부를 이용하여 상기 도파관 구조를 복수의 부분으로 나누어, 상기 도파관 구조의 상기 복수의 부분 중 제 1 부분 및 제 2 부분의 내측 표면을 노출시키는 단계와,
    상기 제 1 부분 및 상기 제 2 부분의 각 내측 표면을 도금하는 단계와,
    상기 제 1 부분 및 상기 제 2 부분을 함께 결합하여 상기 도파관 구조를 복원하는 단계 - 상기 제 1 부분 및 상기 제 2 부분은 상기 도파관 구조를 통해 신호가 지나가게 하기에 충분할 정도로 결합됨 - 와,
    상기 도파관 구조에 제 2 도파관 구조를 합쳐서 결집된 도파관 구조를 형성하는 단계 - 상기 결집된 도파관 구조는 서로 인접하며, 나란히 배치되는 복수의 도파관을 포함함 - 와,
    상기 결집된 도파관 구조에 공통의 플랜지를 부착하는 단계 - 상기 공통의 플랜지는 상기 복수의 도파관의 일단을 전자 회로로 결속시키도록 작동가능함 - 를 포함하는
    도파관 도금 방법.
  2. 제 1 항에 있어서,
    상기 절개부를 형성하는 단계는 상기 도파관 구조의 종축을 따라서 상기 절개부를 형성하는 단계를 더 포함하는
    도파관 도금 방법.
  3. 제 1 항에 있어서,
    상기 절개부를 형성하는 단계는 상기 도파관 구조를 동일한 두 부분으로 나누는 절개 지점을 선택하는 단계를 더 포함하는
    도파관 도금 방법.
  4. 제 1 항에 있어서,
    상기 도파관 구조를 나누는 단계는 상기 제 1 부분 및 상기 제 2 부분에서 상기 절개부의 위치로부터 상기 제 1 부분 및 상기 제 2 부분의 내벽까지 연장하는 폭을 갖는 트렌치를 각각 형성하는 단계를 더 포함하는
    도파관 도금 방법.
  5. 제 4 항에 있어서,
    상기 도금하는 단계는 상기 트렌치의 상부, 상기 내벽, 및 상기 도파관 구조의 내부의 상단부에 한 층의 재료를 도포하는 단계를 더 포함하는
    도파관 도금 방법.
  6. 제 5 항에 있어서,
    상기 층의 재료는 구리를 포함하는
    도파관 도금 방법.
  7. 제 5 항에 있어서,
    상기 층의 재료는 은을 포함하는
    도파관 도금 방법.
  8. 제 6 항에 있어서,
    상기 도파관 구조는 3D 프린터 기술을 이용하여 플라스틱 재료로 제조되는
    도파관 도금 방법.
  9. 도파관을 제조하는 방법으로서,
    도파관 구조의 외측부를 따라 절개부를 형성하는 단계와,
    상기 절개부를 이용하여 상기 도파관 구조를 복수의 부분으로 나누어 상기 도파관 구조의 상기 복수의 부분 중 제 1 부분의 내측 표면을 노출시키는 단계 - 상기 내측 표면은 자신의 내부에 형성된 트렌치를 포함하되 상기 트렌치는 상기 절개부의 위치로부터 상기 제 1 부분의 내벽까지 연장하는 폭을 가짐 - 와,
    상기 제 1 부분의 상기 내측 표면을 전도성 재료로 도금하는 단계와,
    상기 도파관 구조에 제 2 도파관 구조를 합쳐서 결집된 도파관 구조를 형성하는 단계 - 상기 결집된 도파관 구조는 서로 인접하며, 나란히 배치되는 복수의 도파관을 포함함 - 와,
    상기 결집된 도파관 구조에 공통의 플랜지를 부착하는 단계 - 상기 공통의 플랜지는 상기 복수의 도파관의 일단을 전자 회로로 결속시키도록 작동가능함 - 를 포함하는
    도파관 제조 방법.
  10. 제 9 항에 있어서,
    상기 절개부를 형성하는 단계는 상기 도파관 구조를 동일한 두 부분으로 나누는 절개 지점을 선택하는 단계를 더 포함하는
    도파관 제조 방법.
  11. 제 9 항에 있어서,
    상기 도금하는 단계는 상기 트렌치의 상부, 상기 내벽, 및 상기 도파관 구조의 내부의 상단부에 박막층의 상기 전도성 재료를 도포하는 단계를 더 포함하는
    도파관 제조 방법.
  12. 제 11 항에 있어서,
    상기 전도성 재료는 구리를 포함하는
    도파관 제조 방법.
  13. 제 11 항에 있어서,
    상기 전도성 재료는 은을 포함하는
    도파관 제조 방법.
  14. 제 9 항에 있어서,
    상기 도파관 구조는 3D 프린터 기술을 이용하여 제조되는
    도파관 제조 방법.
  15. 제 9 항에 있어서,
    상기 제 1 부분은 상기 제 1 부분을 인쇄 회로 기판에 장착하도록 구성된 장착 요소를 포함하는
    도파관 제조 방법.

  16. 도파관을 제조하는 방법으로서,
    제 1 도파관 구조의 종축을 따라 절개부를 형성하는 단계와,
    상기 절개부를 이용하여 상기 제 1 도파관 구조를 복수의 부분으로 나누어 상기 제 1 도파관 구조의 상기 복수의 부분 중 제 1 부분 및 제 2 부분의 내측 표면을 노출시키며, 상기 제 1 부분 및 상기 제 2 부분에서 상기 절개부의 위치로부터 상기 제 1 부분 및 상기 제 2 부분의 내벽까지 연장하는 폭을 갖는 트렌치를 각각 형성하는 단계와,
    상기 제 1 부분 및 상기 제 2 부분의 각 내측 표면을 도금하는 단계와,
    상기 제 1 부분 및 상기 제 2 부분을 함께 결합하여 상기 제 1 도파관 구조를 복원하는 단계 - 상기 제 1 부분 및 상기 제 2 부분은 상기 제 1 도파관 구조를 통해 신호가 지나가게 하기에 충분할 정도로 결합됨 - 와,
    상기 제 1 도파관 구조에 제 2 도파관 구조를 합쳐서 결집된 도파관 구조를 형성하는 단계 - 상기 결집된 도파관 구조는 서로 인접하며, 나란히 배치되는 복수의 도파관을 포함함 - 와,
    상기 결집된 도파관 구조에 공통의 플랜지를 부착하는 단계 - 상기 공통의 플랜지는 상기 복수의 도파관의 일단을 전자 회로로 결속시키도록 작동가능함 - 를 포함하는
    도파관 제조 방법.
  17. 제 16 항에 있어서,
    상기 절개부를 형성하는 단계는 상기 제 1 도파관 구조를 동일한 두 부분으로 나누는 절개 지점을 선택하는 단계를 더 포함하는
    도파관 제조 방법.
  18. 제 16 항에 있어서,
    상기 도금하는 단계는,
    상기 트렌치의 상부에 제 1 재료 층을 도포하는 단계와,
    상기 내벽에 제 2 재료 층을 도포하는 단계와,
    상기 제 1 도파관 구조의 내부의 상단부에 제 3 재료 층을 도포하는 단계를 더 포함하는
    도파관 제조 방법.
  19. 제 18 항에 있어서,
    상기 제 1 재료 층, 상기 제 2 재료 층, 및 상기 제 3 재료 층은 동일한 재료를 포함하는
    도파관 제조 방법.
  20. 제 16 항에 있어서,
    상기 도파관은 3D 프린터 기술을 이용하여 제조되는
    도파관 제조 방법.
  21. 삭제
KR1020170014976A 2016-02-04 2017-02-02 반도체 검사용 자동 검사 장비의 모듈식 및/또는 결집된 도파관의 도금 방법 KR102442372B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/016,143 2016-02-04
US15/016,143 US10944148B2 (en) 2016-02-04 2016-02-04 Plating methods for modular and/or ganged waveguides for automatic test equipment for semiconductor testing

Publications (2)

Publication Number Publication Date
KR20170093076A KR20170093076A (ko) 2017-08-14
KR102442372B1 true KR102442372B1 (ko) 2022-09-08

Family

ID=59497919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170014976A KR102442372B1 (ko) 2016-02-04 2017-02-02 반도체 검사용 자동 검사 장비의 모듈식 및/또는 결집된 도파관의 도금 방법

Country Status (4)

Country Link
US (1) US10944148B2 (ko)
KR (1) KR102442372B1 (ko)
CN (1) CN107034499B (ko)
TW (1) TWI714693B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102577446B1 (ko) 2019-02-12 2023-09-11 삼성전자주식회사 테스트 보드 및 이의 제조 방법, 테스트 보드를 이용한 소자 검사 장비, 및 테스트 보드를 이용한 반도체 장치의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3995238A (en) 1975-06-30 1976-11-30 Epsilon Lambda Electronics Corporation Image waveguide transmission line and mode launchers utilizing same
US20070154155A1 (en) * 2005-12-30 2007-07-05 Brist Gary A Embedded waveguide printed circuit board structure
US20110018657A1 (en) 2008-03-18 2011-01-27 Shi Cheng Substrate Integrated Waveguide
US20120084968A1 (en) 2010-09-29 2012-04-12 Jayesh Nath Systems and methods for manufacturing passive waveguide components

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3643261A (en) * 1969-10-09 1972-02-15 Itt Apparatus and method of compensating a long highly dispersive traveling wave transmission line
US3747109A (en) * 1971-04-22 1973-07-17 Johnson Service Co Waveguide antenna structure for intrusion detection apparatus
GB1448742A (en) 1973-09-25 1976-09-08 Post Office Optical communications systems
JPS5126391U (ko) * 1974-08-14 1976-02-26
DE2921035C2 (de) 1979-05-23 1984-11-22 Siemens AG, 1000 Berlin und 8000 München Optisches Verzweigerelement
DE3712295A1 (de) 1987-04-10 1988-10-27 Philips Patentverwaltung Verfahren zur herstellung einer vorrichtung zur kopplung eines lichtwellenleiters mit einem optischen bauelement
US4947111A (en) 1989-04-06 1990-08-07 Harris Corporation Test fixture for multi-GHZ microwave integrated circuits
JPH0574532A (ja) 1990-01-18 1993-03-26 Kel Corp 電気コネクタ
US5181025A (en) 1991-05-24 1993-01-19 The United States Of America As Represented By The Secretary Of The Air Force Conformal telemetry system
US5488380A (en) 1991-05-24 1996-01-30 The Boeing Company Packaging architecture for phased arrays
US5534881A (en) * 1994-08-31 1996-07-09 Hughes Aircraft Company Microwave filter assembly having a nonsymmetrical waveguide and an antenna
US5886671A (en) 1995-12-21 1999-03-23 The Boeing Company Low-cost communication phased-array antenna
US5708296A (en) 1996-06-24 1998-01-13 Intel Corporation Power-ground plane for a C4 flip-chip substrate
US6220870B1 (en) 1998-02-27 2001-04-24 Cerprobe Corporation IC chip socket and method
DE10045024A1 (de) 2000-09-12 2002-03-21 Rxs Kabelgarnituren Gmbh & Co Lichtwellenleiterbuchse und Lichtwellenleiterstecker sowie Lichtwellenleiterbuchsen-Anordnung
US6794887B1 (en) 2001-11-15 2004-09-21 Credence Systems Corporation Test head including displaceable switch element
US6784674B2 (en) 2002-05-08 2004-08-31 Formfactor, Inc. Test signal distribution system for IC tester
US7120840B1 (en) 2004-02-06 2006-10-10 Credence Systems Corporation Method and system for improved ATE timing calibration at a device under test
KR100466039B1 (ko) * 2004-05-31 2005-01-14 주식회사 세코닉스 쐐기형 도파관을 가지는 디스플레이용 광학소자 및 그의제조방법
JP2005354368A (ja) * 2004-06-10 2005-12-22 Nec Corp 導波管方向性結合器
US7504589B2 (en) 2004-10-25 2009-03-17 Agilent Technologies, Inc. Method and apparatus for manufacturing and probing printed circuit board test access point structures
DE102004059258B4 (de) 2004-12-09 2006-09-07 Gisma Steckverbinder Gmbh Lichtwellenleiter-Steckverbinder
KR100712534B1 (ko) 2005-09-22 2007-04-27 삼성전자주식회사 콘택 저항을 최소화할 수 있는 볼을 갖는 패키지 및 테스트장치, 그리고 그 패키지의 제조 방법
US7459985B2 (en) 2005-12-29 2008-12-02 Intel Corporation Connector having a cut-out for reduced crosstalk between differential conductors
US20070154157A1 (en) * 2005-12-30 2007-07-05 Horine Bryce D Quasi-waveguide printed circuit board structure
US7378832B2 (en) 2006-08-22 2008-05-27 Lecroy Corporation Probing high-frequency signals
US7915909B2 (en) 2007-12-18 2011-03-29 Sibeam, Inc. RF integrated circuit test methodology and system
EP2377202B1 (en) 2008-12-22 2017-12-13 Saab AB Dual frequency antenna aperture
CN101557028B (zh) * 2009-05-26 2012-07-04 中国科学院微电子研究所 一种微型波导的制备方法
CN102110866B (zh) * 2009-12-24 2013-08-28 深南电路有限公司 波导槽制作工艺
US8600309B2 (en) 2010-08-31 2013-12-03 Apple Inc. Methods for dynamic calibration of over-the-air path loss in over-the-air radio-frequency test systems
CN201820177U (zh) 2010-09-30 2011-05-04 中国航天科工集团第三研究院第八三五七研究所 用于加固电子机箱连接器式通风波导组件
US8816799B2 (en) * 2010-09-30 2014-08-26 Aviat U.S., Inc. Systems and methods of waveguide assembly using longitudinal features
US8847617B2 (en) 2011-04-22 2014-09-30 Apple Inc. Non-contact test system for determining whether electronic device structures contain manufacturing faults
US9207259B2 (en) 2011-06-10 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Probe card for probing integrated circuits
US9088074B2 (en) 2011-07-14 2015-07-21 Nuvotronics, Llc Hollow core coaxial cables and methods of making the same
CN103917880B (zh) 2011-11-09 2016-06-08 爱德万测试公司 用于提取在被测器件与自动测试设备之间进行交换的信号的概念
US20130200915A1 (en) 2012-02-06 2013-08-08 Peter G. Panagas Test System with Test Trays and Automated Test Tray Handling
US9310422B2 (en) 2012-06-01 2016-04-12 Apple Inc. Methods and apparatus for testing small form factor antenna tuning elements
US9212942B2 (en) 2012-07-04 2015-12-15 Vega Grieshaber Kg Waveguide coupling, high-frequency module, fill-level radar and use
US20140111239A1 (en) 2012-10-22 2014-04-24 Qualcomm Incorporated Localized printed circuit board layer extender apparatus for relieving layer congestion near high pin-count devices
JPWO2014136159A1 (ja) 2013-03-05 2017-02-09 パナソニックＩｐマネジメント株式会社 モジュールソケット、無線モジュールの検査装置、及び無線モジュールの検査方法
US9515366B2 (en) 2013-03-19 2016-12-06 Texas Instruments Incorporated Printed circuit board dielectric waveguide core and metallic waveguide end
JP2014212465A (ja) 2013-04-19 2014-11-13 ソニー株式会社 信号伝送ケーブルおよびフレキシブルプリント基板
US9588173B2 (en) 2013-12-17 2017-03-07 Keyssa, Inc. Waveguides for capturing close-proximity electromagnetic radiation transmitted by wireless chips during testing on automated test equipment (ATE)
SG10201502185QA (en) 2015-03-20 2016-10-28 Jabil Circuit Singapore Pte Ltd Rf interference choke device and rf testing apparatus incorporating the same
US20160356842A1 (en) 2015-06-02 2016-12-08 Advantest Corporation Millimeter wave pogo pin contactor design
US9490540B1 (en) 2015-09-02 2016-11-08 Hand Held Products, Inc. Patch antenna
US9692102B2 (en) 2015-09-25 2017-06-27 Texas Instruments Incorporated Dielectric waveguide socket for connecting a dielectric waveguide stub to a dielectric waveguide
US9863976B2 (en) 2015-10-09 2018-01-09 Keyssa Systems, Inc. Module test socket for over the air testing of radio frequency integrated circuits
US10393772B2 (en) 2016-02-04 2019-08-27 Advantest Corporation Wave interface assembly for automatic test equipment for semiconductor testing
US10114067B2 (en) 2016-02-04 2018-10-30 Advantest Corporation Integrated waveguide structure and socket structure for millimeter waveband testing
US9838076B2 (en) 2016-03-22 2017-12-05 Advantest Corporation Handler with integrated receiver and signal path interface to tester

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3995238A (en) 1975-06-30 1976-11-30 Epsilon Lambda Electronics Corporation Image waveguide transmission line and mode launchers utilizing same
US20070154155A1 (en) * 2005-12-30 2007-07-05 Brist Gary A Embedded waveguide printed circuit board structure
US20110018657A1 (en) 2008-03-18 2011-01-27 Shi Cheng Substrate Integrated Waveguide
US20120084968A1 (en) 2010-09-29 2012-04-12 Jayesh Nath Systems and methods for manufacturing passive waveguide components

Also Published As

Publication number Publication date
TWI714693B (zh) 2021-01-01
CN107034499A (zh) 2017-08-11
KR20170093076A (ko) 2017-08-14
CN107034499B (zh) 2020-10-30
TW201740479A (zh) 2017-11-16
US10944148B2 (en) 2021-03-09
US20170229757A1 (en) 2017-08-10

Similar Documents

Publication Publication Date Title
KR102430284B1 (ko) 밀리미터파 대역 검사용 통합된 도파관 구조물 및 소켓 구조물
KR102445256B1 (ko) 반도체 검사용 자동 검사 장비의 웨이브 인터페이스 어셈블리
KR102466245B1 (ko) 반도체 검사용 자동 검사 장비의 단일 플랜지를 가진 다중 도파관 구조물
US6512431B2 (en) Millimeterwave module compact interconnect
JP5750446B2 (ja) 超高周波用途のための、裏側に空洞を有するデバイスインターフェースボード
US9806474B2 (en) Printed circuit board having high-speed or high-frequency signal connector
US11959954B2 (en) Contactless microstrip to waveguide transition
KR102442372B1 (ko) 반도체 검사용 자동 검사 장비의 모듈식 및/또는 결집된 도파관의 도금 방법
US7423497B2 (en) Device for coupling suspended stripline and NRD guides
US11506686B2 (en) High density waveguide assembly for millimeter and 5G applications
US9869707B2 (en) Printed circuit integrated broadband directional bridge
KR101874693B1 (ko) 마이크로스트립 회로 및 이를 포함하는 칩-대-칩 인터페이스 장치
JPWO2020235054A1 (ja) 変換器およびアンテナ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant