KR102413755B1 - 리텐션 특성에 의한 성능 저하를 복구하는 저장 장치의 동작 방법 및 이를 포함하는 데이터 처리 시스템의 동작 방법 - Google Patents

리텐션 특성에 의한 성능 저하를 복구하는 저장 장치의 동작 방법 및 이를 포함하는 데이터 처리 시스템의 동작 방법 Download PDF

Info

Publication number
KR102413755B1
KR102413755B1 KR1020150163604A KR20150163604A KR102413755B1 KR 102413755 B1 KR102413755 B1 KR 102413755B1 KR 1020150163604 A KR1020150163604 A KR 1020150163604A KR 20150163604 A KR20150163604 A KR 20150163604A KR 102413755 B1 KR102413755 B1 KR 102413755B1
Authority
KR
South Korea
Prior art keywords
strategy
storage device
block
errors
data
Prior art date
Application number
KR1020150163604A
Other languages
English (en)
Other versions
KR20170059339A (ko
Inventor
이상용
강신욱
이철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150163604A priority Critical patent/KR102413755B1/ko
Priority to US15/291,094 priority patent/US10572158B2/en
Priority to CN201611028600.4A priority patent/CN107015886B/zh
Publication of KR20170059339A publication Critical patent/KR20170059339A/ko
Application granted granted Critical
Publication of KR102413755B1 publication Critical patent/KR102413755B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1405—Saving, restoring, recovering or retrying at machine instruction level
    • G06F11/141—Saving, restoring, recovering or retrying at machine instruction level for bus or memory accesses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1479—Generic software techniques for error detection or fault masking
    • G06F11/1489—Generic software techniques for error detection or fault masking through recovery blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0689—Disk arrays, e.g. RAID, JBOD
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명의 실시 예에 따른 저장 장치의 동작 방법은 저장 장치가 호스트로부터 리커버리 동작 명령를 수신하는 단계, 상기 저장장치가 상기 리커버리 동작 명령에 기초하여, 대상 페이지 설정 전략 및 데이터 재배치 동작 수행 전략을 변경하는 단계, 및 상기 저장장치가 리커버리 동작을 수행하는 단계를 포함한다.

Description

리텐션 특성에 의한 성능 저하를 복구하는 저장 장치의 동작 방법 및 이를 포함하는 데이터 처리 시스템의 동작 방법{METHOD OF STORAGE DEVICE TO RECOVERING PERFORMANCE DEGRADATION DUE TO RETENTION CHARATERISTIC AND METHOD OF DATA PROCESSING SYSTEM INCLUDING THE SAME}
본 발명의 개념에 따른 실시 예는 저장 장치의 리드 성능 저하의 복구 기술에 관한 것으로, 특히 리텐션 특성에 의한 성능 저하를 복구하는 저장 장치의 동작 방법 및 이를 포함하는 데이터 처리 시스템의 동작 방법에 관한 것이다.
메모리 장치는 데이터를 저장하는데 사용되고, 상기 메모리 장치는 휘발성 메모리 장치와 불휘발성 메모리 장치로 구분된다. 플래시 메모리 장치는 복수의 메모리 셀들이 한 번의 프로그램 동작으로 이레이즈(erase) 또는 프로그램(program)되는 EEPROM(Electrically Erasable Programmable Read-Only Memory)의 일 예이다.
예컨대, 프로그램 동작 또는 리드(read) 동작은 페이지(page) 단위로 수행되고, 이레이즈(erase)는 블록(BLOCK) 단위로 수행된다. 플래시 메모리 장치는 메모리 셀 어레이를 포함하고, 상기 메모리 셀 어레이는 복수의 블록들을 포함하고, 상기 복수의 블록들 각각은 페이지들을 포함하고, 상기 페이지들 각각은 불휘발성 메모리 셀들을 포함할 수 있다. 플래시 메모리 장치는 NAND-타입 플래시 메모리 장치와 NOR-타입 플래시 메모리 장치로 분류될 수 있다.
플래시 메모리 셀은 플로팅 게이트(floating gate)를 포함한다. 플래시 메모리 셀에 정보가 저장된 후 오랜 시간이 지나면, 플로팅 게이트에 저장된 전하들(즉, 상기 정보와 관련된 전하들)은 손실된다. 이로 인하여 산포 특성이 나빠지게 된다.
오랜 기간 동안 전원이 인가되지 않은 상태로 리텐션이 되면, 플래시 메모리 셀의 문턱 전압이 변경된다.
변경된 문턱 전압이 리드 전압보다 낮아지게 되면, 리드 동작 시에 상기 플래시 메모리 셀로부터 리드되는 비트의 값이 변경된다. 따라서, 상기 플래시 메모리 셀로부터 리드된 정보는 에러 비트가 될 수 있다.
페이지에 포함된 플래시 메모리 셀들 중에서 적어도 일부의 플래시 메모리 셀들의 문턱 전압들이 변경될 때, 상기 페이지에 해당하는 페이지 데이터는 많은 에러 비트들을 포함할 수 있다.
이후, 해당 플래시 메모리 셀을 리드 동작하게 되면, 에러 비트들의 수에 따라, 에러 비트들을 복구하기 위한 알고리즘의 과다수행에 의해 심각한 리드 성능 저하가 발생할 수 있고, 이러한 리드 성능 저하가 오랫동안 지속될 수 있다.
상기와 같이 과도하게 에러 비트들을 복구하기 위한 알고리즘이 수행되는 플래시 메모리 셀에 의한 성능 저하를 회피하기 위해서는 해당 플래시 메모리 셀에 대한 데이터 재배치가 수행되어야 한다. 하지만 데이터 재배치가 수행하는 동안 사용자는 더욱 극심한 성능 저하를 겪을 수 있기 때문에 통상적으로 데이터 재배치의 기준은 보수적으로 설정된다. 예를 들어, 플래시 메모리 셀의 에러 비트 수준이 특정 기준 이하라면 에러 비트들을 복구하기 위한 알고리즘만을 수행하고 이상이면 에러 비트들을 복구하기 위한 알고리즘의 수행과 함께 데이터 재배치를 수행한다. 데이터 재배치가 수행된 플래시 메모리 셀들은 다시 Retention을 받기 전까지는 더 이상 에러 비트들을 복구하기 위한 알고리즘이 수행되지 않기 때문에 성능 저하가 사라진다.
상기에서 언급했듯이 리텐션에 의해 플래시 메모리 셀에서 발생하는 에러 비트들이 증가하게 되면 에러 비트들을 복구하기 위한 알고리즘이 과다 수행되어 심각한 리드 성능 저하가 발생할 수 있으며, 이러한 리드 성능 저하는 데이터 재배치가 발생하기 전까지는 절대 회복되지 않는다. 만약 디바이스 내의 플래시 메모리 셀들의 상태가 대부분 에러 비트들을 복구하기 위한 알고리즘는 과도하게 수행되지만 데이터 재배치는 일어나지 않는 수준에 머물러 있다면 사용자는 지속적으로 극심한 읽기 성능 저하를 경험하게 된다.
본 발명이 이루고자 하는 기술적인 과제는 리텐션 특성에 의한 성능 저하를 복구하기 위해 둘 이상의 리커버리 전략 중 어느 하나를 결정하고, 이에 상응하는 리커버리 동작을 수행하는 저장 장치의 동작 방법 및 이를 포함하는 데이터 처리 시스템의 동작 방법을 제공하는 것이다.
본 발명의 실시 예에 따른 저장 장치의 동작 방법은 저장 장치가 호스트로부터 리커버리 동작 명령를 수신하는 단계, 상기 저장장치가 상기 리커버리 동작 명령에 기초하여, 대상 페이지 설정 전략 및 데이터 재배치 동작 수행 전략을 변경하는 단계, 및 상기 저장장치가 리커버리 동작을 수행하는 단계를 포함한다.
상기 동작 방법은 상기 저장장치가 리커버리 동작 명령를 수신하는 단계 이전에, 상기 저장장치가 상기 저장장치의 성능을 확인하는 단계를 더 포함한다.
상기 동작 방법은 상기 저장장치가 상기 호스트로부터 리커버리 확인 명령을 수신하고, 상기 호스트로 리커버리 진행 메시지을 전송하는 단계, 및 상기 저장장치가 상기 리커버리 동작이 완료됐는지 여부를 판단하는 단계를 더 포함하고, 상기 리커버리 동작이 완료되지 않은 경우, 상기 저장 장치가 리커버리 확인 명령을 수신하고 리커버리 진행 메시지를 전송하는 단계로 되돌아간다.
상기 동작 방법은 상기 저장 장치가 상기 저장 장치의 성능 이 복원되었는지 여부를 판단하는 단계를 더 포함하고, 상기 저장 장치가 복원되지 않은 경우, 상기 저장 장치가 가 상기 저장 장치의 성능을 확인하는 단계로 되돌아간다.
상기 동작 방법은 상기 저장 장치가 상기 호스트로부터 전송된 리커버리 중단 명령의 수신 여부를 판단하는 단계, 상기 저장 장치가 상기 리커버리 중단 명령을 수신한 경우, 상기 리커버리 동작을 중단하는 단계를 더 포함한다.
상기 저장 장치의 성능을 확인하는 단계는 상기 저장 장치가 상기 호스트로부터 성능 측정 명령을 수신하는 단계, 상기 저장 장치가 랜덤 블록을 리드하는 단계를 포함하고, 상기 랜덤 블록은 상기 저장 장치에 포함된 모든 블록들 중 랜덤하게 선정된 하나 이상의 임의의 블록을 의미한다.
상기 저장 장치는 3차원 메모리 어레이를 포함한다.
상기 리커버리 동작 명령은 대상 페이지 설정 전략 정보 및 리커버리 전략 정보를 포함하고, 상기 대상 페이지 설정 전략 정보는 상기 대상 페이지 설정 전략에 상응하고, 상기 리커버리 전략 정보는 상기 데이터 재배치 동작 수행 전략에 상응한다.
상기 대상 페이지 설정 전략 및 데이터 재배치 동작 수행 전략을 변경하는 단계는, 상기 저장 장치가 상기 대상 페이지 설정 전략 정보에 따라, 상기 대상 페이지 설정 전략을 동적으로 변경하고, 상기 저장 장치가 상기 리커버리 전략 정보에 따라, 상기 데이터 재배치 동작 수행 전략을 동적으로 변경한다.
상기 리커버리 진행 메시지는 상기 저장 장치의 리커버리 동작 진행률에 대한 정보를 포함한다.
본 발명의 실시 예들에 따른 저장 장치의 동작 방법은 저장 장치가 호스트로부터 리커버리 동작 명령를 수신하는 단계, 및 상기 리커버리 동작 명령에 기초하여, 리커버리 동작을 수행하는 단계를 포함한다.
상기 리커버리 동작 명령은 리커버리 전략 정보 및 대상 페이지 설정 전략 정보를 포함한다.
상기 리커버리 동작을 수행하는 단계는 상기 대상 페이지 설정 전략 정보를 기초로, 저장 장치가 복수의 대상 페이지들을 설정하는 단계, 및 상기 리커버리 전략 정보를 기초로, 저장 장치가 상기 설정된 복수의 대상 페이지들에 리드 동작을 수행하는 단계를 포함한다.
상기 리커버리 전략 정보가 제1리커버리 전략에 해당하는 경우, 상기 저장장치는 상기 제1리커버리 전략에 따라 상기 리드 동작을 수행하고, 상기 리커버리 전략 정보가 제2리커버리 전략에 해당하는 경우, 상기 저장장치는 상기 제2리커버리 전략에 따라 상기 리드 동작을 수행한다.
상기 제1리커버리 전략은 상기 대상 페이지의 비트 에러의 수가 제1에러범위이면 상기 저장 장치는 하드웨어 방식의 보정을 수행하고, 상기 대상 페이지의 비트 에러의 수가 제2에러범위, 제3에러범위 및 제4에러범위이면 상기 저장 장치는 소프트웨어 방식의 보정 및 데이터 재배치를 수행하는 전략이다.
상기 제2리커버리 전략은 상기 대상 페이지의 에러 수가 상기 제1에러범위이면, 상기 저장 장치는 상기 하드웨어 방식의 보정을 수행하고, 상기 제2에러범위 및 상기 제3에러범위이면, 상기 소프트웨어 방식의 보정을 수행하고, 상기 제4에러범위이면 상기 소프트웨어 방식의 보정 및 상기 데이터 재배치를 수행하는 전략이다.
상기 대상 페이지 설정 전략 정보가 제1설정 전략에 해당하는 경우, 상기 저장장치는 상기 제1설정 전략에 따라 상기 복수의 대상 페이지들을 설정하고, 상기 대상 페이지 설정 전략 정보가 제2설정 전략에 해당하는 경우, 상기 저장장치는 상기 제2설정 전략에 따라 상기 복수의 대상 페이지들을 설정한다.
상기 제1설정 전략은 모든 복수의 블록들 각각에 포함된 복수의 페이지들을 대상 페이지로 설정하는 전략이다.
상기 제2설정 전략은 상기 복수의 블록들 각각에 포함된 하나 이상의 기준페이지들을 대상 페이지로 설정하는 전략이다.
본 발명의 실시 예들에 따른 호스트와 저장 장치를 포함하는 데이터 처리 시스템의 동작 방법은 상기 호스트가 상기 저장 장치의 성능을 확인하는 단계, 상기 호스트가 성능 확인 결과에 기초하여 둘 이상의 리커버리 전략 중 어느 하나를 결정하는 단계, 상기 저장 장치가 상기 호스트로부터 리커버리 동작 명령을 수신하는 단계, 상기 저장장치가 상기 리커버리 동작 명령에 기초하여, 대상 페이지 설정 전략 및 데이터 재배치 동작 수행 전략을 변경하는 단계, 상기 저장장치가 리커버리 동작을 수행하는 단계, 상기 저장장치가 상기 호스트로부터 리커버리 확인 명령을 수신하고, 상기 호스트로 리커버리 진행 메시지를 전송하는 단계, 및 상기 저장장치가 상기 리커버리 동작이 완료됐는지 여부를 판단하는 단계를 포함한다.
상기 리커버리 동작이 완료되지 않은 경우, 상기 저장 장치가 리커버리 확인 명령을 수신하고 리커버리 진행 메시지를 전송하는 단계로 되돌아간다.
상기 동작 방법은 상기 저장 장치가 상기 저장 장치의 성능이 복원되었는지 여부를 판단하는 단계를 더 포함하고, 상기 저장 장치의 성능이 복원되지 않은 경우, 상기 저장 장치가 가 상기 저장 장치의 성능을 확인하는 단계로 되돌아간다.
상기 리커버리 전략 정보가 제1리커버리 전략에 해당하는 경우, 상기 저장장치는 상기 제1리커버리 전략에 따라 상기 리커버리 동작을 수행하고, 상기 리커버리 전략 정보가 제2리커버리 전략에 해당하는 경우, 상기 저장장치는 상기 제2리커버리 전략에 따라 상기 리커버리 동작을 수행한다.
상기 제1리커버리 전략은 상기 대상 페이지의 비트 에러의 수가 제1에러범위이면 상기 저장 장치는 하드웨어 방식의 보정을 수행하고, 상기 대상 페이지의 비트 에러의 수가 제2에러범위, 제3에러범위 및 제4에러범위이면 상기 저장 장치는 소프트웨어 방식의 보정 및 데이터 재배치를 수행하는 전략이다.
상기 제2리커버리 전략은 상기 대상 페이지의 에러 수가 상기 제1에러범위이면, 상기 저장 장치는 상기 하드웨어 방식의 보정을 수행하고, 상기 제2에러범위 및 상기 제3에러범위이면, 상기 소프트웨어 방식의 보정을 수행하고, 상기 제4에러범위이면 상기 소프트웨어 방식의 보정 및 상기 데이터 재배치를 수행하는 전략이다.
상기 저장 장치가 상기 리커버리 동작 중인 경우, 상기 저장 장치는 상기 리커버리 확인 명령 및 상기 리커버리 중단 명령에만 응답한다.
상기 저장 장치는 3차원 메모리 어레이를 포함한다.
본 발명의 실시 예에 따른 데이터 처리 시스템의 동작 방법은 둘 이상의 리커버리 전략 중 어느 하나를 결정하고, 이에 상응하는 리커버리 동작을 수행함으로써, 리텐션 특성에 의한 성능 저하를 복구할 수 있는 효과가 있다.
또한, 기준 페이지만을 리드하는 방식을 채용함으로써, 리커버리 동작 시간을 감소시키는 효과가 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1a은 본 발명의 실시 예들에 따른 데이터 처리 시스템을 나타내는 블록도이다.
도 1b는 본 발명의 실시예들에 따른 호스트를 나타내는 블록도이다.
도 2a는 본 발명의 실시 예들에 따른 호스트의 동작을 설명하기 위한 플로우 차트이다.
도 2b는 본 발명의 실시 예들에 따른 저장장치의 동작을 설명하기 위한 플로우 차트이다.
도 3은 본 발명의 실시 예들에 따른 데이터 처리 시스템의 동작 방법을 나타내는 플로우 차트이다.
도 4은 본 발명의 실시 예들에 따른 데이터 처리 시스템의 동작 방법을 나타내는 플로우 차트이다.
도 5은 본 발명의 실시 예들에 따른 불휘발성 메모리 장치의 구성을 나타내는 블록도이다.
도 6은 본 발명의 실시 예들에 따른 제1리커버리 전략에서 데이터 재배치의 기준을 나타내는 조건표이다.
도 7은 본 발명의 실시 예들에 따른 제2리커버리 전략에서 데이터 재배치의 기준을 나타내는 조건표이다.
도 8은 본 발명의 실시 예들에 따른 제2리커버리 전략에서 데이터 재배치의 기준을 나타내는 조건표의 또 다른 실시 예를 나타낸다.
도 9은 본 발명의 실시 예들에 따른 제3리커버리 전략에서 데이터 재배치의 기준을 나타내는 조건표이다.
도 10은 본 발명의 실시 예들에 따른 호스트의 리커버리 전략에 대한 제안 조건을 나타내는 그래프이다.
도 11은 본 발명의 실시예에 따른 저장 장치의 일 실시 예를 나타낸다.
도 12는 본 발명의 실시예에 따른 비휘발성 메모리 장치를 포함하는 저장 장치의 또 다른 실시 예를 나타낸다.
도 13은 본 발명의 실시예에 따른 비휘발성 메모리 장치를 포함하는 데이터 처리 시스템의 또 다른 실시 예를 나타낸다.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 또는 기능적 설명은 단지 본 발명의 개념에 따른 실시 예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시 예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되지 않는다.
본 발명의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에서 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 벗어나지 않은 채, 제1구성 요소는 제2구성 요소로 명명될 수 있고 유사하게 제2구성 요소는 제1구성 요소로도 명명될 수 있다.
어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는 중간에 다른 구성 요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 본 명세서에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 나타낸다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 본 명세서에 첨부된 도면들을 참조하여 본 발명의 실시 예들을 상세히 설명한다.
플래시 메모리 장치는 메모리 셀 어레이를 포함할 수 있고, 상기 메모리 셀 어레이는 복수의 블록들(blocks)을 포함할 수 있고, 상기 블록들 각각은 복수의 페이지들(pages)을 포함할 수 있고, 상기 복수의 페이지들 각각은 복수의 메모리 셀들을 포함할 수 있다. 예컨대, 하나의 페이지는 적어도 하나의 워드 라인에 접속된 복수의 메모리 셀들에 의해 정의될 수 있다.
상기 메모리 셀 어레이는 3차원 메모리 셀 어레이를 포함할 수 있다. 3차원 메모리 셀 어레이는 실리콘 기판 위(on or above)에 배치된 액티브 영역을 갖는 메모리 셀들의 어레이의 하나 또는 그 이상의 물리적인 레벨들 내에서 모노리식하게(monolithically) 형성되고, 상기 메모리 셀들의 작동에 관련된 회로를 포함할 수 있다. 상기 회로는 상기 기판의 내부 또는 위(on or above)에 형성될 수 있다.
모노리식(monolithic) 이라는 용어는 어레이의 각 레벨의 레이어들(layers)이 상기 어레이의 각 하부 레벨(each underlying level)의 레이어들에 직접 증착(directly deposited )되는 것을 의미한다.
3차원 메모리 셀 어레이는 적어도 하나의 메모리 셀이 다른 메모리 셀의 위에 위치하도록 수직으로 배향되는(vertically oriented) 수직 NAND 스트링을 포함할 수 있다. 상기 적어도 하나의 메모리 셀은 전하 트랩 레이어(charge trap layer)를 포함할 수 있다.
본 명세서에서 플래시 메모리 셀(예컨대, NAND-타입 플래시 메모리 셀)의 플로팅 게이트 또는 전하 트랩 레이어(charge trap layer)에 전하들(또는 상기 전하들에 해당하는 정보)이 저장된 후 상기 플래시 메모리 셀이 오랜 시간 동안 방치(Power-Off를 의미할 수 있다.)되면, 상기 플로팅 게이트 또는 상기 전하 트랩 레이어에 저장된 전하들은 손실(또는 누설)될 수 있다.
플래시 메모리 셀(예컨대, NAND-타입 플래시 메모리 셀)을 오랜 기간 동안 방치해두면 전자가 점점 빠져나가 산포가 점점 나빠지는 특성이 있다. 이러한 특성을 리텐션(Retention) 특성이라 한다.
약한 리텐션 시간을 갖는 메모리 셀(memory cells with weak retention time)은 리텐션에 의해 에러 비트를 발생시킬 수 있는 메모리 셀로서, 리드 동작들이 상기 메모리 셀에 여러 번 반복적으로 수행되면, 상기 메모리 셀의 문턱 전압 (threshold voltage)이 높아지는 메모리 셀을 의미할 수 있다.
도 1a은 본 발명의 실시 예들에 따른 데이터 처리 시스템을 나타내는 블록도이다.
도 1a을 참조하면, 데이터 처리 시스템(1)은 호스트(10), 저장 장치(20) 및 인터페이스(30)을 포함할 수 있다.
실시 예들에 따라, 데이터 처리 시스템(1)은 PC(personal computer), 워크스테이션(workstation), 데이터 센터, 인터넷 데이터 센터(internet data center(IDC)), DAS(direct attached storage) 시스템, SAN(storage area network) 시스템, NAS(network attached storage) 시스템, RAID(redundant array of inexpensive disks, or redundant array of independent disks) 시스템, 또는 모바일 장치로 구현될 수 있으나 이에 한정되는 것은 아니다.
상기 모바일 장치는 랩탑 컴퓨터(laptop computer), 이동 전화기, 스마트 폰 (smart phone), 태블릿(tablet) PC, PDA (personal digital assistant), EDA (enterprise digital assistant), 디지털 스틸 카메라(digital still camera), 디지털 비디오 카메라(digital video camera), PMP (portable multimedia player), PND(personal navigation device 또는 portable navigation device), 휴대용 게임 콘솔(handheld game console), 모바일 인터넷 장치(mobile internet device(MID)), 웨어러블 컴퓨터, 사물 인터넷(internet of things(IoT)) 장치, 만물 인터넷 (internet of everything(IoE)) 장치, 드론 (drone), 또는 e-북 (e-book)으로 구현될 수 있다.
호스트(10)는 인터페이스(30)를 통해 저장 장치(20)의 데이터 처리 동작(예컨대, 라이트 동작 또는 리드 동작 등)을 제어할 수 있다.
호스트(10)는 호스트 컨트롤러를 의미할 수 있다.
실시 예들에 따라, 호스트(10)는 호스트 프로세서, 집적 회로(integrated circuit(IC)), 마더보드(motherboard), 시스템 온 칩(system on chip(SoC)), 애플리케이션 프로세서(application processor(AP)), 모바일(mobile) AP, 웹(web) 서버, 데이터 서버, 또는 데이터베이스 서버로 구현될 수 있으나 이에 한정되는 것은 아니다.
저장 장치(20)는 인터페이스(30)을 통하여 호스트(10)와 명령 및/또는 데이터를 주고 받을 수 있다.
저장 장치(20)는 플래시-기반 스토리지(flash based storage)로 구현될 수 있으나 이에 한정되는 것은 아니다.
예컨대, 저장 장치(20)는 SSD (solid-state drive or solid-state disk), 임베디드 SSD(embedded SSD(eSSD)), 유니버셜 플래시 스토리지(universal flash storage(UFS)), 멀티미디어 카드 (multimedia card(MMC)), 임베디드 MMC(embedded MMC(eMMC)) 또는 매니지드 (managed) NAND로 구현될 수 있으나 이에 한정되는 것은 아니다.
저장 장치(20)는 메모리 컨트롤러(100), 및 불휘발성 메모리 장치(200)를 포함할 수 있다.
메모리 컨트롤러(100)는 불휘발성 메모리 장치(200) 사이에서 주거나 받는 명령 및/또는 데이터의 전송 또는 처리를 제어할 수 있다.
실시 예들에 따라, 메모리 컨트롤러(100)는 IC 또는 SoC로 구현될 수 있으나 이에 한정되는 것은 아니다.
예컨대, 메모리 컨트롤러(100)는 호스트(10)로부터 전송된 데이터를 불휘발성 메모리 장치(200)에 라이트하고, 불휘발성 메모리 장치(200)로부터 리드된 데이터를 호스트(10)로 전송할 수 있다.
실시예들에 따라, 메모리 컨트롤러(100)는 에러 정정 코드(Error correction code, ECC) 엔진(미도시)를 포함할 수 있다.
ECC 엔진(미도시)는 불휘발성 메모리 장치(200)에 저장될 데이터 및/또는 불휘발성 메로리 장치(200)에 저장된 데이터에 포함된 에러를 정정할 수 있다.
ECC 엔진(미도시)의 에러 정정방법은 하드웨어 방식(예컨대,　low-density parity-check(LDPC) code 방식) 또는 소프트웨어 방식(예컨대, 에러 비트들을 복구하기 위한 알고리즘을 이용하는 방식) 일 수 있으나, 이에 한정되는 것은 아니다.
ECC 엔진은 경판정(Hard decision) 데이터, 연판정(soft decision) 데이터 또는 두 가지 데이터를 모두 이용하여 디코딩이 가능한 ECC 디코더(미도시)를 포함할 수 있다.
메모리 컨트롤러(100)는 미리 정해진 알고리즘을 이용한 에러 정정방법을 수행할 수 있다.
미리 정해진 알고리즘을 이용한 에러 정정방법은 메모리 셀들의 리드 레벨을 변경해가며 최적의 리드 레벨을 찾는 방법을 포함할 수 있다.
예컨대, 미리 정해진 알고리즘을 이용하여 에러를 정정하는 경우, 호스트는 오랫동안 방치되어 산포 특성이 나빠진 저장 장치에 최적의 리드 레벨을 찾기 위하여 서로 다른 복수의 리드 레벨을 적용하여 리드 동작을 반복 수행할 수 있다.리드 레벨은 불휘발성 메모리 장치(200)에 포함된 복수의 메모리 셀들로 경판정 데이터 또는 연판정 데이터를 독출하기 위하여 기준이 되는 하나 이상의 전압 레벨일 수 있다. 최적의 리드 레벨은 문턱 전압의 산포의 골(valley)에 해당하는 전압일 수 있다.
실시 예에 따라, ECC 엔진은 메모리 컨트롤러(100) 내부의 어디라도 구현될 수 있다.
인터페이스(30)는 호스트(10) 및 저장 장치(20)간 명령 및/또는 데이터의 전송 경로일 수 있다.
실시 예들에 따라, 인터페이스(30)는 SATA(serial advanced technology attachment) 인터페이스, SATAe(SATA express) 인터페이스, SAS(serial attached small computer system interface(SCSI)) 인터페이스, PCIe(peripheral component interconnect express) 인터페이스, NVMe(non-volatile memory Express) 인터페이스, AHCI(advanced host controller interface) 인터페이스, 또는 멀티미디어 카드 (multimedia card(MMC))인터페이스로 구현될 수 있으나 이에 한정되는 것은 아니다.
실시 예들에 따라, 인터페이스(30)는 전기 신호들 또는 광 신호들을 전송할 수 있다.
도 1b는 본 발명의 실시예들에 따른 호스트를 나타내는 블록도이다.
도 1b를 참조하면, 호스트(10)는 버퍼 메모리(11), CPU(12), 호스트 인터페이스(13), 불휘발성 메모리 인터페이스(14), ECC 블록(15), 및 버스 구조(16)를 포함할 수 있다.
버퍼 메모리(11)는 CPU(12)에 의해 처리될 데이터 또는 CPU(12)에 의해 처리된 데이터를 저장할 수 있다.
예컨대, 버퍼 메모리(11)는 주메모리 장치를 의미할 수 있고, NAND-타입 플래시 메모리 장치로 구현될 수 있다.
비록, 도 1b에서는 버퍼 메모리(11)가 호스트(10)의 내부에 배치된 실시 예가 도시되어 있으나, 버퍼 메모리(11)는 호스트(10)의 외부에 구현될 수 있다.
실시 예들에 따라, 버퍼 메모리(11)는 리커버리 전략 정보(RSI), 및 대상 페이지 설정 전략 정보(TPI)를 저장할 수 있다.
실시 예들에 따라, 버퍼 메모리(11)는 ROM(read only memory), RAM, DRAM, SRAM, 버퍼, 버퍼 메모리, 캐시(cache), 또는 강하게 결합된 메모리(tightly coupled memory (TCM))로 구현될 수 있으나 이에 한정되는 것은 아니다.
CPU(12)는 저장 장치(20)의 라이트(write) 동작을 제어할 수 있는 라이트 요청, 또는 저장 장치(20)의 리드(read) 동작을 제어할 수 있는 리드 요청을 생성할 수 있다.
CPU(12)와 호스트 인터페이스(13) 또는 불휘발성 메모리 인터페이스(14)는 버스 구조(또는 버스; 16)를 통해 명령 및/또는 데이터를 서로 주거나 받을 수 있다.
상기 라이트 요청은 라이트 어드레스를 포함할 수 있고, 상기 리드 요청은 리드 어드레스를 포함할 수 있다. 예컨대, CPU(12)는 하나 또는 그 이상의 코어들을 포함할 수 있다.
요청(request)은 명령(command)을 의미할 수 있다.
호스트 인터페이스(13)는 사용자로부터 입력된 정보를 버퍼 메모리(11) 또는 CPU(12)로 입력될 데이터의 포멧으로 변경하고, 변경된 포멧의 데이터를 버스 구조(16)을 통해 버퍼 메모리(11) 또는 CPU(12)으로 전송할 수 있다.
불휘발성 메모리 인터페이스(14)는 저장 장치(20)로 전송될 명령 및/또는 데이터의 포맷(format)을 변경하고, 변경된 포맷을 갖는 명령 및/또는 변경된 포맷을 갖는 데이터를 인터페이스(30)를 통해 저장 장치(20)로 전송할 수 있다.
불휘발성 메모리 인터페이스(14)는 저장 장치(20)로부터 전송된 응답 및/또는 데이터의 포맷을 변경하고, 변경된 포맷을 갖는 응답 및/또는 변경된 포맷을 갖는 데이터를 수신할 수 있다.
호스트 인터페이스(13) 또는 불휘발성 메모리 인터페이스(14)는 각각 호스트 인터페이스 로직(또는 인터페이스 로직 회로) 또는 불휘발성 메모리 인터페이스 로직(또는 불휘발성 메모리 인터페이스 로직 회로)으로 불릴 수 있다.
실시 예에 따라, 불휘발성 메모리 인터페이스(14)는 명령 및/또는 데이터를 송수신할 수 있는 송수신기를 포함할 수 있다. 불휘발성 메모리 인터페이스(14)의 구조와 동작은 인터페이스(30)의 구조와 동작에 적합하게(compatible) 구현될 수 있다.
에러 정정 코드(Error correction code, ECC) 블록(15)은 저장 장치(20)로 전송될 데이터 및/또는 저장 장치(20)로 수신된 데이터에 포함된 에러를 정정할 수 있다.
실시 예에 따라, ECC 블록(15)은 호스트(10) 내부의 어디라도 구현될 수 있다.
버스 구조(16)는 버퍼 메모리(11), CPU(12), 호스트 인터페이스(13), 불휘발성 메모리 인터페이스(14), 및 ECC 블록(15) 간의 명령 및/또는 데이터의 이동을 가능하게 할 수 있다.
예컨대, 버스 구조(16)는 AMBA(advanced microcontroller bus architecture), AHB(advanced high-performance bus), APB(advanced peripheral bus), AXI(advanced eXtensible interface), ASB(advanced system bus), ACE(AXI Coherency Extensions), 또는 이들의 결합으로 구현될 수 있으나 이에 한정되는 것은 아니다.
도 2a는 본 발명의 실시 예들에 따른 호스트의 동작을 설명하기 위한 플로우 차트이다.
도 2a를 참조하면, S110 단계에서, 호스트(10)는 저장 장치(20)의 성능을 확인할 수 있다.
본 발명의 실시 예들에 따라, 호스트(10)는 저장 장치(20)의 성능을 확인 하기 위해서, 저장 장치(20)의 랜덤 블록(RANDOM BLOCK)을 리드할 수 있다.
랜덤 블록(RANDOM BLOCK)은 저장 장치(20)에 포함된 모든 블록들 중 랜덤(random)하게 선정된 하나 이상의 임의의 블록을 의미할 수 있고, 복수의 페이지들을 포함할 수 있다. 즉, 호스트(10)는 랜덤 블록에 포함된 복수의 페이지들을 리드할 수 있다.
예컨대, 호스트(10)는 랜덤 블록에 대한 리드 명령을 저장 장치(20)로 전송할 수 있다.
호스트(10)는 저장 장치(20)의 랜덤 블록에 대한 리드 동작 경과 시간에 기초하여, 리드 동작의 성능 저하 정도에 대한 정보를 포함하는 성능 확인 결과(Performance Confirmation Results, 이하 PCR)를 생성할 수 있다.
S120 단계에서, 호스트(10)는 성능 확인 결과(PCR)에 기초하여 둘 이상의 리커버리 전략 중 하나를 결정할 수 있다.
본 발명의 실시 예들에 따라, 호스트(10)는 성능 확인 결과(PCR)에 기초하여, 리드 동작을 계속해서 수행함으로써 성능이 회복될지 여부를 판단할 수 있다.
또한, 호스트(10)는 상기 판단 결과에 기초하여 둘 이상의 리커버리 전략들 중 적어도 하나를 사용자에게 제안할 수 있다.
이에 대한 상세한 내용은 도 10에 대한 설명에 포함될 것이다.
예컨대, 호스트(10)는 사용자에게 둘 이상의 리커버리 전략들 중 적어도 하나를 제안하는 사용자 인터페이스(User Interface, 이하 UI)를 제공할 수 있다.
호스트(10)는 사용자의 선택에 따라, 둘 이상의 리커버리 전략들 중 어느 하나를 선택할 수 있다.
둘 이상의 리커버리 전략들은 제1리커버리 전략 및 제2리커버리 전략을 포함할 수 있다.
제1리커버리 전략은 저장 장치(20)의 리드 동작 시, 데이터 재배치(Data Relocation) 동작의 수행 조건을 약화하는 전략일 수 있다. 즉, 제1리커버리 전략에서, 데이터 재배치가 더 자주 수행될 수 있다.
제2리커버리 전략은 저장 장치(20)의 리드 동작 시, 데이터 재배치 동작의 수행 조건을 강화하는 전략일 수 있다. 즉, 제2리커버리 전략에서, 데이터 재배치가 더 드물게 수행될 수 있다.
이에 대한 상세한 내용은 도 6 내지 9에 대한 설명에 포함될 것이다.
실시 예들에 따르면, 호스트(10)는 둘 이상의 대상 페이지 설정 전략들 중 적어도 하나를 사용자에게 제안할 수 있다.
예컨대, 호스트(10)는 사용자에게 대상 페이지 설정 전략들 중 적어도 하나를 제안하는 사용자 인터페이스(UI)를 제공할 수 있다.
둘 이상의 대상 페이지 설정 전략들은 제1설정 전략 및 제2설정 전략을 포함할 수 있다.
제1설정 전략은 모든 복수의 블록들 각각에 포함된 모든 복수의 페이지들을 대상 페이지로 설정하는 전략일 수 있다.
제2설정 전략은 모든 복수의 블록들 각각에 포함된 하나 이상의 기준페이지들을 대상 페이지로 설정하는 전략일 수 있다.
제2설정 전략에서 리커버리 동작 시간은 제1설정 전략에서의 리커버리 동작 시간보다 짧을 수 있다.
호스트(10)는 사용자의 선택에 따라, 둘 이상의 대상 페이지 설정 전략들 중 어느 하나를 선택할 수 있다.
호스트(10)는 선택된 리커버리 전략에 대한 리커버리 전략 정보(Recovery Scheme Information, 이하 RSI), 및 선택된 대상 페이지 설정 전략에 대한 대상 페이지 설정 전략 정보(Target Page Information, 이하 TPI)를 생성할 수 있다.
이에 대한 상세한 내용은 도 5에 대한 설명에 포함될 것이다.
S130 단계에서, 호스트(10)는 저장 장치(20)로 리커버리 동작 명령(Recovery Mode Command, 이하 ROC)을 전송할 수 있다.
본 발명의 실시 예들에 따르면, 리커버리 동작 명령(ROC)은 리커버리 전략 정보(RSI) 및 대상 페이지 설정 전략 정보(TPI)를 포함할 수 있다.
리커버리 전략 정보(RSI)는 제1리커버리 전략 또는 제2리커버리 전략에 상응하는 정보일 수 있다.
대상 페이지 설정 전략 정보(TPI)는 제1설정 전략 또는 제2설정 전략에 상응하는 정보일 수 있다.
S140 단계에서, 호스트(10)는 저장 장치(20)로 리커버리 확인 명령(Recovery Confirmation Command, 이하 RCC)를 전송하고, 상기 저장 장치(20)로부터 리커버리 진행 메시지(Recovery Processing Message, 이하 RPM)을 수신할 수 있다.
본 발명의 실시 예들에 따르면, 리커버리 진행 메시지(RPM)에는 리커버리 동작의 진행정도를 나타내는 정보가 포함될 수 있다.
예컨대, 리커버리 동작이 50퍼센트 완료된 경우, 50을 나타내는 정보가 포함될 수 있고, 100퍼센트 완료된 경우, 100을 나타내는 정보가 포함될 수 있다.
S150 단계에서, 호스트(10)는 저장 장치(20)로부터 수신한 리커버리 진행 메시지에 기초하여, 저장 장치(20)의 리커버리 동작이 완료되었는지 여부를 판단할 수 있다.
본 발명의 실시 예들에 따르면, 호스트(10)는 100을 나타내는 정보가 포함된 리커버리 진행 메시지(RPM)을 수신하는 경우, 저장 장치(20)의 리커버리 동작이 완료되었다고 판단할 수 있다.
반면에, 호스트(10)가 100이 아닌 다른 수치를 나타내는 정보가 포함된 리커버리 진행 메시지(RPM)을 수신한 경우, 저장 장치(20)의 리커버리 동작이 완료되지 못했다고 판단할 수 있다.
판단 결과, 저장 장치(20)의 리커버리 동작이 완료되지 않은 경우, 호스트(10)는 리커버리 확인 명령(RCC)을 전송하고 리커버리 진행 메시지(RPM)을 수신하는 단계(S140)로 되돌아 갈 수 있다.
예컨대, 호스트(10)가 리커버리 동작이 완료되지 않았다고 판단한 경우, 호스트(10)는 기 설정된 시간 동안 대기한 후, 저장 장치(20)로 리커버리 확인 명령(RCC)을 전송하고 리커버리 진행 메시지(RPM)를 수신할 수 있다.
결과적으로, 호스트(10)는 저장 장치(20)의 리커버리 동작이 완료될 때까지, 반복적으로 리커버리 확인 명령(RCC)을 전송함으로써, 저장 장치(20)의 리커버리 동작의 진행상황을 체크할 수 있다.
반면에, 저장 장치(20)의 리커버리 동작이 완료된 경우, 절차는 S160 단계로 진행한다.
S160 단계에서, 호스트(10)는 저장 장치(20)의 성능 복원 여부를 판단할 수 있다.
저장 장치(20)의 성능이 복원 되지 않은 경우, 상기 호스트(10)가 상기 저장 장치(20)의 성능을 확인하는 단계(S110)로 되돌아 갈 수 있다.
결과적으로, 호스트(10)는 저장 장치(20)의 리드 동작의 성능이 복원될 때까지, 반복적으로 리커버리 동작 명령(ROC)를 전송함으로써, 저장 장치(20)의 리드 동작의 성능을 복원할 수 있다.
S170 단계에서, 호스트(10)는 저장 장치(20)의 리커버리 동작 도중에 리커버리 동작을 중단할지 여부를 판단할 수 있다.
본 발명의 실시 예들에 따르면, 호스트(10)는 저장 장치(20)의 리커버리 동작을 중단할지 여부를 묻는 사용자 인터페이스(UI)를 사용자에게 제공할 수 있다.
호스트(10)는 사용자의 선택에 따라, 저장 장치(20)의 리커버리 동작을 중단하는 것으로 판단할 수 있다.
도 2a에는 S170 단계가 S140 단계 및 S150 단계 사이에 있는 것으로 도시 되었으나, 이에 한정되는 것은 아니며, 호스트(10)가 저장 장치(20)로 리커버리 동작 명령(ROC)를 전송한 후(S130)부터 성능 복원 여부를 판단하기 전(S160)까지 어느 순간에서든 수행될 수 있다.
저장 장치(20)의 리커버리 동작이 중단되지 않는 경우, 절차는 S150 단계로 진행한다.
S180 단계에서, 저장 장치(20)의 리커버리 동작을 중단하는 경우, 호스트(10)는 저장 장치(20)로 리커버리 중단 명령(Recovery Stop Command, 이하 RSC)를 전송할 수 있다.
예컨대, 호스트(10)가 리커버리 동작을 중단하는 것으로 판단한 경우, 호스트(10)는 저장 장치(20)로 리커버리 중단 명령(RSC)를 전송하고, 저장 장치(20)로부터 리커버리 중단 메시지(RSM)을 수신할 수 있다.
본 발명의 실시 예들에 따르면, 리커버리 중단 메시지(RSM)에는 리커버리 동작의 진행정도를 나타내는 정보가 포함될 수 있다.
호스트(10)는 리커버리 중단 메시지(RSM)을 기초로 저장 장치(20)의 성능 복원 여부를 판단할 수 있다.
도 2b는 본 발명의 실시 예들에 따른 저장장치의 동작을 설명하기 위한 플로우 차트이다.
설명의 중복을 피하기 위하여, 이하에서는 상술한 도 2a에 도시된 호스트의 동작에 대한 설명과 중복되는 내용은 생략한다.
도 2b를 참조하면, S210 단계에서, 저장 장치(20)는 저장 장치(20)의 성능을 확인할 수 있다.
본 발명의 실시 예들에 따라, 저장장치(20) 저장 장치(20)의 성능을 확인 하기 위해서, 저장 장치(20)의 랜덤 블록(RANDOM BLOCK)을 리드할 수 있다.
예컨대, 저장 장치(20)는 랜덤 블록에 대한 리드 명령을 호스트(10)로부터 수신할 수 있다.
S220 단계에서, 저장 장치(20)는 호스트(10)로부터 리커버리 동작 명령(ROC)을 수신할 수 있다.
S220 단계에서, 저장 장치(20)는 대상 페이지 설정 전략(Target Page Scheme, 이하 TPS) 및 데이터 재배치 동작 수행 전략(Data Relocation Scheme, 이하 DRS)을 변경할 수 있다.
상술한 데이터 재배치 동작 수행 전략은 데이터 재배치 동작을 어떤 조건에서 수행할 것인지에 대한 전략을 의미할 수 있다.
저장 장치(20)는 대상 페이지 설정 전략 정보(TPI)에 따라, 대상 페이지 설정 전략(TPS)를 동적으로 변경할 수 있고, 리커버리 전략 정보(RSI)에 따라, 데이터 재배치 동작 수행 전략(DRS)을 동적으로 변경할 수 있다.
동적으로 변경한다는 것은 특별한 제한사항이 없이, 임의의 조건으로 변경하는 것을 의미할 수 있다.
예컨대, 리커버리 전략 정보(RSI)가 제1리커버리 전략에 해당하는 경우, 상기 저장장치(20)는 제1리커버리 전략에 기초하여 데이터 재배치 동작 수행 전략(DRS)을 변경할 수 있고, 리커버리 전략 정보(RSI)가 제2리커버리 전략에 해당하는 경우, 상기 저장장치(20)는 제2리커버리 전략에 기초하여 데이터 재배치 동작 수행 전략(DRS)을 변경할 수 있다.
제1리커버리 전략은 데이터 재배치 동작 수행 조건을 약화하는 전략일 수 있고, 제2리커버리 전략은 데이터 재배치 동작 수행 조건을 강화하는 전략일 수 있다.
예컨대, 저장 장치(20)는 대상 페이지 설정 전략(TPS)을 상술한 방식과 유사하게 변경할 수 있다.
S230 단계에서, 저장 장치(20)는 리커버리 동작을 수행할 수 있다.
이와 관련된 상세한 내용은 도 7 내지 도 10에서 설명될 것이다.
S240 단계에서, 저장 장치(20)는 호스트(10)로부터 리커버리 확인 명령(RCC)를 수신하고, 호스트(10)로 리커버리 진행 메시지(RPM)을 전송할 수 있다.
S240 단계는 상술한 호스트의 동작방법에 있어서 S140동작과 동일할 수 있다.
S250 단계에서, 저장장치(20)는 리커버리 동작 완료 여부를 판단할 수 있다. 이때, 리커버리 동작이 완료되지 않은 경우, 저장 장치(20)는 저장 장치(20)가 리커버리 확인 명령(RCC)을 수신하고 리커버리 진행 메시지(RPM)을 전송하는 단계(S240)로 되돌아가는 단계로 되돌아 갈 수 있다.
S260 단계에서, 저장 장치(20)는 저장 장치(20)의 성능이 복원되었는지 여부를 판단할 수 있다. 이때, 저장 장치(20)가 복원되지 않은 경우, 저장 장치(20)는 저장 장치(20)의 성능을 확인하는 단계(S210)로 되돌아 갈 수 있다.
S270 단계에서, 저장 장치(20)는 상기 호스트(10)로부터 전송된 리커버리 중단 명령(RSC)의 수신 여부를 판단할 수 있다.
S280 단계에서, 상기 리커버리 중단 명령(RSC)을 수신한 경우, 저장 장치(20)는 상기 리커버리 동작을 중단할 수 있다. 이때, 저장 장치(20)는 리커버리 동작을 중단한 후, 리커버리 중단 메시지(Recovery Stop Message, 이하 RSM)을 호스트(10)로 전송할 수 있다.
상술한 저장 장치(20)의 동작은 호스트(10)의 동작과 상호 연관되어 있을 수 있다. 따라서, 본 명세서에서 설명되지는 않았으나, 저장 장치(20) 및 호스트(10) 간에 일반적인 방식으로 호스트-저장 장치간 명령 및/또는 메시지가 전송 또는 수신 될 수 있다.도 3은 본 발명의 실시 예들에 따른 데이터 처리 시스템의 동작 방법을 나타내는 플로우 차트이다.
도 3을 참조하면, 호스트(10)는 저장 장치(20)의 랜덤 블록을 리드함으로써 저장 장치(20)의 성능을 확인하고, 성능 확인 결과(PCR)를 생성할 수 있다(S110).
호스트(10)는 성능 확인 결과(PCR)을 기초로 둘 이상의 리커버리 전략 중 어느 하나를 결정할 수 있다(S120).
호스트(10)는 결정된 리커버리 동작 명령(ROC)를 저장 장치(20)으로 전송할 수 있다(S130, S220).
저장 장치(20)는 호스트(10)로부터 수신한 리커버리 동작 명령(ROC)에 기초하여, 대상 페이지 설정 전략(TPS) 및 데이터 재배치 동작 수행 전략(DRS)을 변경할 수 있다(S230).
저장 장치(20)는 리커버리 동작 명령(ROC)에 상응하는 리커버리 동작을 수행할 수 있다(S235).
저장 장치(20)의 리커버리 동작은 대상 페이지를 설정하는 동작, 및 설정된 대상 페이지에 리드 명령을 수행하는 동작을 포함할 수 있다.
예컨대, 저장 장치(20)는 리커버리 전략에서, 대상 페이지를 설정하고, 설정된 대상 페이지에 리드 동작을 수행하고, 에러 비트 레벨에 따라 데이터 재배치 하는 리커버리 동작을 수행할 수 있다.
저장 장치(20)는 수신한 리커버리 동작 명령(ROC)에 포함된 선택된 대상 페이지 설정 전략 정보(TPI)에 기초하여, 대상 페이지를 설정할 수 있다.
본 발명의 실시 예들에 따라, 둘 이상의 대상 페이지 설정 전략들은 제1설정 전략, 제2설정 전략 및 을 포함할 수 있다.
제1설정 전략은 저장 장치(20) 내부의 모든 복수의 블록들 각각에 포함된 모든 복수의 페이지들을 대상 페이지로 설정하는 전략일 수 있다.
제1설정 전략에 따르면, 저장 장치(20)는 모든 복수의 블록들 각각에 포함된 모든 복수의 페이지들에 리드 명령을 수행할 수 있다.
모든 페이지들에 대하여 리드 동작을 수행하기 때문에, 시간이 오래 소요된다는 단점이 있으나, 성능 복원 효과가 가장 뛰어날 수 있다.
제2설정 전략은 저장 장치(20) 내부의 모든 복수의 블록들 각각에 포함된 하나 이상의 기준페이지들을 대상 페이지로 설정하는 전략일 수 있다.
제2설정 전략에 따르면, 저장 장치(20)는 모든 복수의 블록들 각각에 포함된 하나 이상의 기준페이지들에 리드 명령을 수행할 수 있다. 예컨대, 하나 이상의 기준페이지들은 하나 이상의 기준페이지들이 포함된 블록의 특성을 나타내는 페이지들일 수 있다.
제3설정 전략은 저장 장치(20) 내부의 복수의 블록들 각각에 포함된 복수의 페이지들 중에서 무작위로 대상 페이지들을 설정하는 전략일 수 있다.
제3설정 전략에 따르면, 저장 장치(20)는 복수의 블록들 각각에 포함된 복수의 페이지들 중 무작위로 설정된 대상페이지들에 리드 명령을 수행할 수 있다.
무작위로 설정된 대상 페이지들에 대하여 리드 동작을 수행하기 때문에, 시간이 적게 소요되나, 성능 복원 효과가 제한적일 수 있다.
또한, 저장 장치(20)는 수신한 리커버리 동작 명령(ROC)에 포함된 선택된 리커버리 전략 정보(RSI)에 따라, 선택된 리커버리 전략에 따라 대상 페이지에 리드 동작을 수행할 수 있다.
본 발명의 실시 예들에 따라, 둘 이상의 리커버리 전략들은 제1리커버리 전략, 제2리커버리 전략 및 제3리커버리 전략을 포함할 수 있다.
제1리커버리 전략은 저장 장치(20)의 리드 동작 시, 데이터 재배치(Data Reloction) 동작의 수행 조건을 약화하는 전략일 수 있다. 즉, 제1리커버리 전략에서, 데이터 재배치가 더 자주 수행될 수 있다.
제2리커버리 전략은 저장 장치(20)의 리드 동작 시, 데이터 재배치 동작의 수행 조건을 강화하는 전략일 수 있다. 즉, 제2리커버리 전략에서, 데이터 재배치가 더 드물게 수행될 수 있다.
제3리커버리 전략은 저장 장치(20)의 리드 동작 시, 데이터 재배치 동작을 수행하지 않는 전략일 수 있다. 즉, 제3리커버리 전략에서, 데이터 재배치는 수행되지 않을 수 있다.
각 전략에 대한 상세한 내용은 도 6 내지 9에서 설명될 것이다.
저장 장치(20)는 리커버리 동작 명령(ROC)를 수신하는 경우, 리커버리 동작 메시지(ROM)를 호스트(10)로 전송할 수 있다.
상술한 바와 같이, 호스트(10)는 리커버리 동작이 완료될 때까지 반복적으로 저장 장치(20)로 리커버리 확인 명령(RCC)를 전송하고, 상기 저장 장치(20)로부터 리커버리 진행 메시지(RPM)을 수신할 수 있다(S140, S240).
본 발명의 실시 예들에 따르면, 리커버리 진행 메시지(RPM)에는 리커버리 동작의 진행정도를 나타내는 정보가 포함될 수 있다.
예컨대, 리커버리 동작이 50퍼센트 완료된 경우, 50을 나타내는 정보가 포함될 수 있고, 100퍼센트 완료된 경우, 100을 나타내는 정보가 포함될 수 있다.
호스트(10)는 저장 장치(20)로부터 수신한 리커버리 진행 메시지(RPM)에 기초하여 저장 장치(20)의 리커버리 동작 완료 여부를 판단할 수 있다.
예컨대, 호스트(10)는 리커버리 동작이 100퍼센트 완료되었다는 정보를 포함한 리커버리 진행 메시지(RPM)을 수신한 경우, 호스트(10)는 리커버리 동작이 완료되었다는 사실을 알 수 있다.
그 다음, 호스트(10)는 리커버리 진행 메시지(RPM)에 기초하여 성능 복원 여부를 판단할 수 있다(S160, S260).
예컨대, 호스트(10)는 저장 장치(20)의 성능을 확인하는 방법과 동일한 방법으로 성능 복원 여부를 판단할 수 있다.
도 4은 본 발명의 실시 예들에 따른 데이터 처리 시스템의 동작 방법을 나타내는 플로우 차트이다.
설명의 중복을 피하기 위해서, 도 3에 도시된 플로우 차트와 차이점을 중심으로 설명한다.
호스트(10)는 저장 장치(20)의 리커버리 동작 도중에 리커버리 동작을 중단할지 여부를 판단할 수 있다.
본 발명의 실시 예들에 따르면, 호스트(10)는 저장 장치(20)의 리커버리 동작을 중단할지 여부를 묻는 사용자 인터페이스(UI)를 사용자에게 제공할 수 있다.
호스트(10)는 사용자의 선택에 따라, 저장 장치(20)의 리커버리 동작을 중단하는 것으로 판단할 수 있다.
저장 장치(20)의 리커버리 동작을 중단하는 경우, 호스트(10)는 저장 장치(20)로 리커버리 중단 명령(RSC)를 전송할 수 있다.
예컨대, 호스트(10)가 리커버리 동작을 중단하는 것으로 판단한 경우, 호스트(10)는 저장 장치(20)로 리커버리 중단 명령(RSC)를 전송하고, 저장 장치(20)로부터 리커버리 중단 메시지(RSM)을 수신할 수 있다.
저장 장치(20)는 리커버리 종료 명령(RSC)를 수신하는 경우, 리커버리 동작을 중단할 수 있다. 또한, 저장 장치(20)는 리커버리 중단 메시지(RSM)을 호스트(10)로 전송할 수 있다.
본 발명의 실시 예들에 따르면, 리커버리 중단 메시지(RSM)에는 리커버리 동작의 진행정도를 나타내는 정보가 포함될 수 있다.
호스트(10)는 리커버리 중단 메시지(RSM)을 기초로 저장 장치(20)의 성능 복원 여부를 판단할 수 있다.
도 5은 본 발명의 실시 예들에 따른 불휘발성 메모리 장치의 구성을 나타내는 블록도이다.
도 5를 참조하면, 불휘발성 메모리 장치(200)는 복수의 블록들(BLOCK 1 내지 BLOCK n, 210, 220, 및 230)을 포함할 수 있다.
복수의 블록들(BLOCK 1 내지 BLOCK n, 210, 220, 및 230, n은 자연수)각각은 복수의 페이지들(Page 1 내지 Page m, m은 자연수)을 포함할 수 있다.
복수의 페이지들(Page 1 내지 Page m) 각각은 복수의 메모리 셀들을 포함할 수 있다. 예컨대, 하나의 페이지는 적어도 하나의 워드 라인에 접속된 복수의 메모리 셀들에 의해 정의될 수 있다.
본 발명의 실시 예들에 따라, 둘 이상의 대상 페이지 설정 전략들은 제1설정 전략, 제2설정 전략 및 제3설정 전략을 포함할 수 있다.
제1설정 전략은 저장 장치(20)에 포함된 불휘발성 메모리 장치(200) 내부의 모든 복수의 블록들(BLOCK 1 내지 BLOCK n, 210, 220, 및 230) 각각에 포함된 모든 복수의 페이지들(Page 1 내지 Page m)을 대상 페이지로 설정하는 전략일 수 있다.
제1설정 전략에 따르면, 저장 장치(20)는 모든 복수의 블록들(BLOCK 1 내지 BLOCK n, 210, 220, 및 230) 각각에 포함된 모든 복수의 페이지들(Page 1 내지 Page m)에 리드 명령을 수행할 수 있다.
제2설정 전략은 저장 장치(20)에 포함된 불휘발성 메모리 장치(200) 내부의 모든 복수의 블록들(BLOCK 1 내지 BLOCK n, 210, 220, 및 230) 각각에 포함된 하나 이상의 기준페이지들을 대상 페이지로 설정하는 전략일 수 있다.
제2설정 전략에 따르면, 저장 장치(20)는 모든 복수의 블록들(BLOCK 1 내지 BLOCK n, 210, 220, 및 230) 각각에 포함된 하나 이상의 기준페이지들에 리드 명령을 수행할 수 있다.
예컨대, 하나 이상의 기준페이지들은 3의 배수에 해당하는 페이지들(예컨대, Page 3k, k는 0<k≤m/3을 만족하는 자연수)일 수 있으나, 본 발명이 이에 제한되는 것은 아니다.
예컨대, 하나 이상의 기준페이지들은 하나 이상의 기준페이지들이 포함된 복수의 블록들(BLOCK 1 내지 BLOCK n) 각각의 특성을 나타내는 페이지들 일 수 있다.
본 발명의 실시예들에 따르면, 복수의 블록들((BLOCK 1 내지 BLOCK n, 210, 220, 및 230) 각각에 포함된 하나 이상의 기준페이지들의 수는 3개로 제한될 수 있다.
예컨대, 한 개의 블록 당 384개의 페이지들이 있다고 가정하면, 저장 장치(20)는 제2설정 전략에서 리커버리 동작을 제1설정 전략의 경우에 비해 100배 이상 빠르게 할 수 있다.
제3설정 전략은 저장 장치(20) 내부의 복수의 블록들 각각에 포함된 복수의 페이지들 중에서 무작위로 대상 페이지들을 설정하는 전략일 수 있다.
예컨대, 제1블록(BLOCK 1, 210)에서 제3페이지(Page 3)가, 제2블록(BLOCK 2, 220)에서 제5페이지(Page 5)가, 제n블록(BLOCK n, 230)에서 제m페이지(Page m)가, 각각 대상 페이지들로 설정될 수 있다.
도 6은 본 발명의 실시 예들에 따른 제1리커버리 전략에서 데이터 재배치의 기준을 나타내는 조건표이다.
도 7은 본 발명의 실시 예들에 따른 제2리커버리 전략에서 데이터 재배치의 기준을 나타내는 조건표이다.
도 8은 본 발명의 실시 예들에 따른 제2리커버리 전략에서 데이터 재배치의 기준을 나타내는 조건표의 또 다른 실시 예를 나타낸다.
도 9은 본 발명의 실시 예들에 따른 제3리커버리 전략에서 데이터 재배치의 기준을 나타내는 조건표이다.
도 6 내지 9를 참조하면, 리커버리 전략에 진입한 저장 장치(20)는 도시된 조건표들에 기초하여, 대상 페이지들에 리드 동작을 수행할 수 있다.
일반적으로, 저장 장치(20)에서 리드(Read) 동작은 페이지 단위로 수행될 수 있고, 데이터 재배치(Data Relocation) 동작은 블록 단위로 수행될 수 있다.
아래에서는, 도 6에 도시된 제1리커버리 전략일 때 데이터 재배치 동작의 조건표를 설명한다.
제1리커버리 전략은 저장 장치(20)의 리커버리 동작 시, 데이터 재배치(Data Reloction) 동작의 수행 조건을 약화하는 전략일 수 있다. 즉, 제1리커버리 전략에서, 데이터 재배치가 다른 리커버리 전략에서보다 더 자주 수행될 수 있다.
저장 장치(20)가 복수의 대상 페이지들 중 어느 하나를 리드 한 결과, 리드된 페이지에 비트 에러의 수가 제1에러범위(ER1)인 경우, 저장 장치(20)는 리드된 페이지에 저장된 데이터를 하드웨어 방식(예컨대,　low-density parity-check(LDPC) code 방식)으로 보정할 수 있다.
저장 장치(20)가 복수의 대상 페이지들 중 어느 하나를 리드 한 결과, 리드된 페이지에 비트 에러의 수가 제2에러범위(ER2), 제3에러범위(ER3) 또는 제4에러범위(ER4)인 경우, 저장 장치(20)는 리드된 페이지에 저장된 데이터를 소프트웨어 방식(예컨대,　에러 비트들을 복구하기 위한 알고리즘을 이용하는 방식)으로 보정하고, 상기 페이지가 포함된 블록을 데이터 재배치(Data Relocation)할 수 있다.
데이터 재배치(Data Relocation) 동작은 재기입(Rewrite) 동작을 포함할 수 있다.
상기 데이터 재배치(Data Relocation) 동작은 기존에 데이터가 저장된 메모리 영역(예컨대, 메모리 블록)과 다른 영역에, 기존 데이터를 다시 기입하는 동작을 의미할 수 있다.
재기입(Rewrite) 동작은 기존 데이터가 저장된 메모리 영역(예컨대, 메모리 블록)에 기존 데이터를 다시 기입하는 동작을 의미할 수 있다.
예컨대, 도 5를 참조하면, 저장 장치(20)가 제1 블록(210)을 데이터 재배치 하는 경우, 제1 블록(210)에 포함된 복수의 페이지들(Page 1 내지 Page m)에 저장된 데이터들을 제2 블록 내지 제n 블록 중 어느 하나의 블록에 포함된 복수의 페이지들에 다시 기입할 수 있다.
아래에서는, 도 7에 도시된 제2리커버리 전략일 때 리커버리 동작의 조건표를 설명한다.
제2리커버리 전략은 저장 장치(20)의 리드 동작 시, 데이터 재배치 동작의 수행 조건을 강화하는 전략일 수 있다. 즉, 제2리커버리 전략에서, 데이터 재배치가 제1리커버리 전략에서 보다 더 드물게 수행될 수 있다.
설명의 중복을 피하기 위하여, 도 6에 도시된 조건표에 대한 설명과 차이점을 중심으로 기술한다.
저장 장치(20)가 복수의 대상 페이지들 중 어느 하나를 리드 한 결과, 리드된 페이지에 비트 에러의 수가 제1에러범위(ER1)인 경우, 저장 장치(20)는 리드된 페이지에 저장된 데이터를 하드웨어 방식(예컨대,　low-density parity-check(LDPC) code 방식)으로 보정할 수 있다.
저장 장치(20)가 복수의 대상 페이지들 중 어느 하나를 리드 한 결과, 리드된 페이지에 비트 에러의 수가 제2에러범위(ER2)인 경우, 저장 장치(20)는 리드된 페이지에 저장된 데이터를 소프트웨어 방식(예컨대,　에러 비트들을 복구하기 위한 알고리즘을 이용하는 방식)으로 보정할 수 있다.
저장 장치(20)가 복수의 대상 페이지들 중 어느 하나를 리드 한 결과, 리드된 페이지에 비트 에러의 수가 제3에러범위(ER3) 또는 제4에러범위(ER4)인 경우, 저장 장치(20)는 리드된 페이지에 저장된 데이터를 소프트웨어 방식(예컨대,　에러 비트들을 복구하기 위한 알고리즘을 이용하는 방식)으로 보정하고, 상기 페이지가 포함된 블록을 데이터 재배치(Data Relocation)할 수 있다.
본 발명의 제2리커버리 전략은 상기 기술된 내용에 한정되지 않으며, 아래에서와 같이 실시 예에 따라 다양하게 나타날 수 있다.
아래에서는, 도 7에 도시된 제2리커버리 전략과 다른 도 8에 도시된 제2리커버리 전략일 때 리커버리 동작의 조건표를 설명한다.
도 8에 도시된 제2리커버리 전략은 저장 장치(20)의 리드 동작 시, 데이터 재배치 동작의 수행 조건을 강화하는 전략일 수 있다. 즉, 제2리커버리 전략에서, 데이터 재배치가 제1리커버리 전략에서 보다 더 드물게 수행될 수 있다.
설명의 중복을 피하기 위하여, 도 6에 도시된 조건표에 대한 설명과 차이점을 중심으로 기술한다.
저장 장치(20)가 복수의 대상 페이지들 중 어느 하나를 리드 한 결과, 리드된 페이지에 비트 에러의 수가 제1에러범위(ER1)인 경우, 저장 장치(20)는 리드된 페이지에 저장된 데이터를 하드웨어 방식(예컨대,　low-density parity-check(LDPC) code 방식)으로 보정할 수 있다.
저장 장치(20)가 복수의 대상 페이지들 중 어느 하나를 리드 한 결과, 리드된 페이지에 비트 에러의 수가 제2에러범위(ER2), 또는 제3에러범위(ER3)인 경우, 저장 장치(20)는 리드된 페이지에 저장된 데이터를 소프트웨어 방식(예컨대,　에러 비트들을 복구하기 위한 알고리즘을 이용하는 방식)으로 보정할 수 있다.
저장 장치(20)가 복수의 대상 페이지들 중 어느 하나를 리드 한 결과, 리드된 페이지에 비트 에러의 수가 제4에러범위(ER4)인 경우, 저장 장치(20)는 리드된 페이지에 저장된 데이터를 소프트웨어 방식(예컨대,　에러 비트들을 복구하기 위한 알고리즘을 이용하는 방식)으로 보정하고, 상기 페이지가 포함된 블록을 데이터 재배치(Data Relocation)할 수 있다.
아래에서는, 도 9에 도시된 제3리커버리 전략일 때 리커버리 동작의 조건표를 설명한다.
제3리커버리 전략은 저장 장치(20)의 리드 동작시, 데이터 재배치 동작을 수행하지 않는 전략일 수 있다. 즉, 제3리커버리 전략에서, 데이터 재배치 는 수행되지 않을 수 있다.
설명의 중복을 피하기 위하여, 도 6에 도시된 조건표에 대한 설명과 차이점을 중심으로 기술한다.
저장 장치(20)가 복수의 대상 페이지들 중 어느 하나를 리드 한 결과, 리드된 페이지에 비트 에러의 수가 제1에러범위(ER1)인 경우, 저장 장치(20)는 리드된 페이지에 저장된 데이터를 하드웨어 방식(예컨대,　low-density parity-check(LDPC) code 방식)으로 보정할 수 있다.
저장 장치(20)가 복수의 대상 페이지들 중 어느 하나를 리드 한 결과, 리드된 페이지에 비트 에러의 수가 제2에러범위(ER2), 제3에러범위(ER3) 또는 제4에러범위(ER4)인 경우, 저장 장치(20)는 리드된 페이지에 저장된 데이터를 소프트웨어 방식(예컨대,　에러 비트들을 복구하기 위한 알고리즘을 이용하는 방식)으로 보정할 수 있다.
도 5 내지 도 9를 참조하면, 실시예들에 따라, 제1리커버리 전략은 제1설정 전략과 병합될 수 있고, 제2리커버리 전략은 제2설정 전략과 병합될 수 있고, 제3리커버리 전략은 제3설정 전략과 병합될 수 있다.
예컨대, 제1리커버리 전략에서, 저장 장치(20)는 모든 복수의 블록들 각각에 포함된 모든 복수의 페이지들을 대상 페이지로 설정하고, 상기 대상페이지에 리드 동작을 수행할 수 있다.
실시 예들에 따라, 리커버리 전략과 대상 페이지 설정 전략은 각각 독립적으로 선택되고, 리커버리 동작은 각각의 전략에 따라 수행될 수 있다.
예컨대, 제1 내지 제3리커버리 전략 및 제1 내지 제3설정 전략이 있는 경우, 총 9(3*3)가지의 방법으로 저장 장치(20)는 리커버리 동작을 수행할 수 있다.
상술한 제1에러범위(ER1), 제2에러범위(ER2), 제3에러범위(ER3) 및 제4에러범위(ER4)는 비트 에러 레벨의 범위를 나타낸다. 비트 에러 레벨은 페이지에 저장된 데이터 당 비트 에러의 수로 나타날 수 있다.
예컨대, 제1에러범위(ER1)은 0퍼센트 이상 및 40프로 미만의 범위일 수 있고, 제2에러범위(ER2)는 40프로 이상 및 80프로 미만의 범위일 수 있고, 제3에러범위(ER3)는 80프로 이상 및 90프로 미만의 범위 일 수 있고, 제4에러범위(ER4)는 90프로 이상 및 100프로 이하의 범위 일 수 있으나, 상술한 내용에 제한 되는 것은 아니며, 실시 예에 따라 다양하게 구현될 수 있다.
도 10은 본 발명의 실시 예들에 따른 호스트의 리커버리 제안 조건을 나타내는 그래프이다.
도 10을 참조하면, 상술한 바와 같이, 장기간 계속해서 저장 장치(20)에 전원이 공급되지 않는 경우, 저장 장치(20)의 리드 동작의 성능은 감소될 수 있다.
호스트(10)가 저장 장치(20)의 성능을 측정하는 동작은 실시 예들에 따라, 저장 장치(20)의 랜덤 블록(RANDOM BLOCK)을 리드하는 단계를 포함할 수 있다.
또한, V-NAND 기반의 저장 장치(20)의 경우, 리드 동작 시에 WL 플로팅(WL Floating) 현상에 의해 성능이 나아질 수 있다.
WL 플로팅(WL Floating) 현상이란 V-NAND 플래쉬 메모리 셀에 있어서, 리드 동작을 반복해서 수행하는 경우, 성능이 정상으로 돌아오는 현상을 의미할 수 있다.
따라서, 호스트(10)가 저장 장치(20)의 성능을 측정하는 경우, 도 10에 도시된 바와 같이, 성능이 점차 나아지는 성능 회복 현상이 발생할 수 있다. 하지만, 성능 회복의 정도는 저장 장치(20)에 전원 공급이 중단된 기간에 따라서, 다르게 나타날 수 있다.
이때, 성능 회복 정도에 따라서, 호스트(10)는 사용자에게 둘 이상의 리커버리 전략들 중 적어도 하나를 제안할 수 있다. 예컨대, 성능 회복 속도(평균 기울기)가 제1임계값 이하인 경우, 데이터 재배치 동작이 더 자주 수행되도록 하기 위하여, 호스트(10)는 데이터 재배치 동작 조건을 약화하는 제1리커버리 전략을 제안할 수 있다.
성능 회복 속도(평균 기울기)가 제1임계값 이상이고 제2임계값 이하인 경우, 데이터 재배치 동작이 제1리커버리 전략인 경우 보다 더 드물게 수행되도록 하기 위하여, 호스트(10)는 데이터 재배치 동작 조건을 강화하는 제2리커버리 전략을 제안할 수 있다.
이때, 제2임계값은 제1임계값보다 클 수 있다.
성능 회복 속도(평균 기울기)가 제2임계값 이상인 경우, 호스트(10)는 데이터 재배치 동작이 수행되지 않는 제3리커버리 전략을 제안할 수 있다.
상술한 바와 같이, 호스트(10)는 도 10에 도시된 조건표에 따라 둘 이상의 리커버리 전략들 중 적어도 하나를 제안할 수 있으나, 본 발명은 이에 제한되지 않는다.
도 11은 본 발명의 실시예에 따른 저장 장치의 일 실시 예를 나타낸다. 도 11에 도시된 저장 장치(600)은 메모리 카드 (memory card) 또는 스마트 카드(smart card)로 구현될 수 있다. 저장 장치(600)은 비휘발성 메모리 장치(200), 메모리 컨트롤러(100), 및 카드 인터페이스(620)를 포함한다.
메모리 컨트롤러(100)는 메모리 장치(200)와 카드 인터페이스(620) 사이에서 데이터의 교환을 제어할 수 있다.
실시 예에 따라, 카드 인터페이스(620)는 SD(secure digital) 카드 인터페이스 또는 MMC(multi-media card) 인터페이스일 수 있으나 이에 한정되는 것은 아니다. 카드 인터페이스(620)는 호스트(630)의 프로토콜에 따라 호스트(630)와 메모리 컨트롤러(100) 사이에서 데이터 교환을 인터페이스할 수 있다.
실시 예에 따라 카드 인터페이스(620)는 USB(Universal Serial Bus) 프로토콜, IC(InterChip)-USB 프로토콜을 지원할 수 있다. 여기서, 카드 인터페이스라 함은 호스트(630)가 사용하는 프로토콜을 지원할 수 있는 하드웨어, 상기 하드웨어에 탑재된 소프트웨어, 또는 신호 전송 방식을 의미할 수 있다.
저장 장치(600)는 PC, 태블릿 PC, 디지털 카메라, 디지털 오디오 플레이어, 이동 전화기, 콘솔 비디오 게임 하드웨어, 또는 디지털 셋-탑 박스와 같은 호스트(630)와 접속될 때, 호스트(630)는 카드 인터페이스(620)와 메모리 컨트롤러(100)를 통하여 비휘발성 메모리 장치(200)와 데이터 통신을 수행할 수 있다.
도 12는 본 발명의 실시예에 따른 비휘발성 메모리 장치를 포함하는 저장 장치의 또 다른 실시 예를 나타낸다. 도 12를 참조하면, 저장 장치(900)는 SSD(solid state drive)와 같은 데이터 처리 장치로 구현될 수 있다. 저장 장치(900)는 다수의 메모리 장치들(200), 다수의 메모리 장치들(200) 각각의 데이터 처리 동작을 제어할 수 있는 메모리 컨트롤러(100), DRAM과 같은 휘발성 메모리 장치(930), 메모리 컨트롤러(100)와 호스트(940) 사이에서 주고받는 데이터를 휘발성 메모리 장치(930)에 저장하는 것을 제어하는 버퍼 매니저(920)를 포함할 수 있다.
도 13은 본 발명의 실시예에 따른 비휘발성 메모리 장치를 포함하는 데이터 처리 시스템의 또 다른 실시 예를 나타낸다.
RAID(redundant array of independent disks) 시스템으로 구현될 수 있는 데이터 처리 시스템(1000)은 RAID 컨트롤러(1010)와 다수의 메모리 시스템들(900-1~900-n; n는 자연수)을 포함할 수 있다.
다수의 메모리 시스템들(900-1~900-n)은 RAID 어레이를 구성할 수 있다. 데이터 처리 장치(1000)는 PC(personal computer) 또는 SSD로 구현될 수 있다.
프로그램 동작 동안, RAID 컨트롤러(1010)는 호스트(HOST)로부터 출력된 프로그램 명령에 따라 호스트(HOST)로부터 출력된 프로그램 데이터를 RAID 레벨에 따라 다수의 메모리 시스템들(900-1~900-n) 중에서 적어도 어느 하나의 메모리 시스템로 출력할 수 있다.
리드 동작 동안, RAID 컨트롤러(1010)는 호스트(HOST)로부터 출력된 읽기 명령(read command)에 따라 다수의 메모리 시스템들(900-1~900-n) 중에서 적어도 어느 하나의 메모리 시스템으로부터 읽혀진 데이터를 호스트(HOST)로 전송할 수 있다.
본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다.
컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장장치 등이 있다.
또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고 본 발명을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있다.
상기 본 발명의 내용은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
1: 데이터 처리 시스템
10: 호스트
11: 버퍼 메모리
12: CPU
13: 호스트 인터페이스
14: 불휘발성 메모리 인터페이스
15: ECC 블록
16: 버스 구조
20: 저장 장치
100: 메모리 컨트롤러
200: 불휘발성 메모리 장치

Claims (20)

  1. 페이지들 및 블록들에 배열된 복수의 메모리 셀들을 포함하는 저장 장치에 대한 데이터 리커버리 방법에 있어서, 각각의 페이지는 메모리 셀들의 행을 포함하고, 각각의 블록은 메모리 셀들의 복수의 페이지를 포함하고, 상기 데이터 리커버리 방법은:
    상기 저장 장치가 호스트로부터 제1 리커버리 전략에 대응하는 제1 명령을 수신하는 단계;
    상기 제1 명령을 기반으로:
    복수의 블록들에 대해 에러 검출을 수행하기 위한 제1 대상 페이지 설정 전략을 적용하는 단계;
    상기 제1 대상 페이지 설정 전략을 사용하여 대상 페이지들을 리드하는 단계, 및 각각의 리드된 대상 페이지에서 에러들의 수를 검출하는 단계;
    상기 제1 리커버리 전략의 일부로서, 제1 블록의 대상 페이지가 제1 에러 범위 내에 속하는 에러의 수를 갖는지 결정하는 단계, 상기 제1 에러 범위의 하한은 제1 임계 값이고, 및 상기 결정을 기반으로, 상기 제1 블록에 저장된 모든 데이터를 다른 블록으로 재배치함으로써 상기 제1 블록에 대한 데이터 리커버리를 수행하는 단계;
    상기 제1 리커버리 전략의 일부로서, 제2 블록의 리드 페이지가 상기 제1 에러 범위 내에 속하는 에러의 수를 가지지 않는다고 결정하는 단계, 및 그 결과로서, 상기 데이터를 재배치하지 않고 상기 제2 블록에 저장된 상기 데이터를 유지하는 단계;
    상기 저장 장치가 제2 리커버리 전략에 대응하는 제2 명령을 수신하는 단계;
    상기 제2 명령을 기반으로:
    적어도 상기 제2 블록 및 하나 이상의 추가적인 블록들에 대해 에러 검출을 수행하기 위한 제2 대상 페이지 설정 전략을 적용하는 단계;
    상기 제2 대상 페이지 설정 전략을 사용하여 상기 제2 블록의 적어도 하나의 대상 페이지 및 상기 하나 이상의 추가적인 블록들의 적어도 하나의 대상 페이지를 리드하는 단계, 및 상기 제2 블록의 각각의 리드된 대상 페이지에서 에러들의 수를 검출하는 단계;
    상기 제2 리커버리 전략의 일부로서, 상기 제2 블록의 대상 페이지가 상기 제1 에러 범위 보다 낮고, 제2 에러 범위 내에 속하는 에러의 수를 갖는지 결정하는 단계, 상기 제2 에러 범위의 하한은 제2 임계 값이고, 및 상기 결정을 기반으로, 상기 제2 블록에 저장된 모든 데이터를 다른 블록으로 재배치함으로써 상기 제2 블록에 대한 데이터 리커버리를 수행하는 단계; 및
    상기 하나 이상의 추가적인 블록들의 리드 페이지가 상기 제2 에러 범위 내에 속하는 에러의 수를 가지지 않는다고 결정하는 단계, 및 그 결과로서, 상기 하나 이상의 추가적인 블록들에 저장된 상기 데이터를 유지하는 단계를 포함하고,
    상기 제2 임계 값은 상기 제1 임계 값 보다 작은 데이터 리커버리 방법.
  2. 제1 항에 있어서,
    상기 저장 장치의 데이터 리커버리 동작 모드 동안에 상기 제1 리커버리 전략 및 상기 제2 리커버리 전략 각각에 대한 상기 수신하는 단계, 상기 적용하는 단계, 상기 리드하는 단계, 및 두 개의 상기 결정하는 단계들을 수행하는 단계를 더 포함하고, 상기 데이터 리커버리 동작 모드는 상기 저장 장치의 노멀 리드 동작(normal read operating) 모드와는 다른 데이터 리커버리 방법.
  3. 제1 항에 있어서,
    상기 제2 대상 페이지 설정 전략은 상기 제1 대상 페이지 설정 전략과 같은 전략인 데이터 리커버리 방법.
  4. 제1 항에 있어서,
    상기 저장 장치의 성능을 결정하는 단계; 및
    상기 결정된 성능을 기반으로 상기 제1 임계 값을 설정하는 단계를 더 포함하는 데이터 리커버리 방법.
  5. 제4 항에 있어서,
    상기 결정된 성능은 상기 저장 장치의 리드 속도인 데이터 리커버리 방법.
  6. 제1 항에 있어서,
    상기 제1 임계 값은 페이지에 저장된 데이터 당 비트 에러의 수의 제1 임계 백분율인 데이터 리커버리 방법.
  7. 페이지들 및 블록들에 배열된 복수의 메모리 셀들을 포함하는 저장 장치에 대한 데이터 리커버리 방법에 있어서, 각각의 페이지는 메모리 셀들의 행을 포함하고, 각각의 블록은 메모리 셀들의 복수의 페이지를 포함하고, 상기 데이터 리커버리 방법은:
    (a) 상기 저장 장치 상의 데이터를 복구하기 위해 상기 저장 장치에서 제1 데이터 리커버리 절차를 사용하는 단계, 상기 제1 데이터 리커버리 절차는 제1 블록의 적어도 하나의 페이지가 적어도 제1 임계 양의 에러들을 갖는 것으로 결정될 때 상기 제1 블록을 재배치하는 제1 데이터 재배치 전략을 사용하고;
    (b) 상기 제1 데이터 리커버리 절차와 다른 제2 데이터 리커버리 절차를 사용하는 명령을 수신하는 단계; 및
    (c) 상기 명령에 응답하여, 상기 저장 장치 상의 데이터를 복구하기 위해 상기 저장 장치에서 상기 제2 데이터 리커버리 절차를 사용하는 단계를 포함하고, 상기 제2 데이터 리커버리 절차는 제2 블록의 적어도 하나의 페이지가 적어도 제2 임계 양의 에러들을 갖는 것으로 결정될 때 상기 제2 블록을 재배치하는 제2 데이터 재배치 전략을 사용하고, 상기 제2 임계 양은 상기 제1 임계 양 보다 적은 데이터 리커버리 방법.
  8. 제7 항에 있어서,
    (b) 단계 전에, 상기 저장 장치의 성능의 레벨을 결정하는 단계; 및
    상기 결정된 성능의 레벨을 기반으로 상기 제2 데이터 리커버리 절차의 선택을 수신하는 단계를 더 포함하는 데이터 리커버리 방법.
  9. 제7 항에 있어서,
    상기 제1 데이터 리커버리 절차는 상기 제1 블록의 적어도 하나의 페이지가 적어도 상기 제1 임계 양의 에러들을 갖는지 여부를 결정하기 위해 복수의 블록들 각각을 테스트하는 단계를 포함하고; 및
    상기 제2 데이터 리커버리 절차는 상기 제2 블록의 적어도 하나의 페이지가 적어도 상기 제2 임계 양의 에러들을 갖는지 여부를 결정하기 위해 상기 복수의 블록들 각각을 테스트하는 단계를 포함하는 데이터 리커버리 방법.
  10. 제7 항에 있어서,
    상기 제1 데이터 리커버리 절차는 상기 저장 장치의 페이지들 상의 에러들을 검출하기 위해 사용되는 대상 페이지 설정 전략을 포함하는 데이터 리커버리 방법.
  11. 제10 항에 있어서,
    상기 대상 페이지 설정 전략은 제1 대상 페이지 설정 전략, 제2 대상 페이지 설정 전략, 또는 제3 대상 페이지 설정 전략이고,
    상기 제1 대상 페이지 설정 전략은 상기 저장 장치의 블록들의 세트에 대한 각각의 블록의 복수의 대상 페이지들에서 제1 에러 검출을 수행하는 것이고, 상기 제1 에러 검출은 상기 복수의 대상 페이지들의 각각의 대상 페이지가 적어도 상기 제1 임계 양의 에러들을 가지는지 여부를 결정하는 것이고,
    상기 제2 대상 페이지 설정 전략은 상기 저장 장치의 상기 블록들의 세트에 대한 각각의 블록의 단일의 대상 페이지에서 제2 에러 검출을 수행하는 것이고, 상기 제2 에러 검출은 상기 각각의 블록의 상기 단일의 대상 페이지가 적어도 상기 제1 임계 양의 에러들을 가지는지 여부를 결정하는 것이고,
    상기 제3 대상 페이지 설정 전략은 상기 저장 장치의 상기 블록들의 세트로부터 임의로 선택된 복수의 대상 페이지들에서 제3 에러 검출을 수행하는 것이고, 상기 제3 에러 검출은 상기 임의로 선택된 복수의 대상 페이지들의 각각의 대상 페이지가 적어도 상기 제1 임계 양의 에러들을 가지는지 여부를 결정하는 것인 데이터 리커버리 방법.
  12. 제11 항에 있어서,
    상기 제1 데이터 재배치 전략에 따르면, 상기 블록들의 세트의 특정 블록의 대상 페이지들 중 어느 것도 적어도 상기 제1 임계 양의 에러들을 갖는 것으로 결정되지 않고 및 상기 특정 블록의 대상 페이지들 중 적어도 하나가 상기 제1 임계 양의 에러들 보다 적은 것으로 결정된 경우, 상기 특정 블록은 상기 제1 데이터 리커버리 절차 동안에 재배치되지 않고, 및
    상기 제2 데이터 재배치 전략에 따르면, 특정 블록의 적어도 하나의 페이지가 상기 제2 임계 양의 에러들 보다 적은 것으로 결정된 경우, 상기 특정 블록은 재배치되는 데이터 리커버리 방법.
  13. 제7 항에 있어서,
    상기 제1 임계 양의 에러들은 제1 임계 수의 비트 에러들에 대응하고, 및
    상기 제2 임계 양의 에러들은 제2 임계 수의 비트 에러들에 대응하는 데이터 리커버리 방법.
  14. 페이지들 및 블록들에 배열된 복수의 메모리 셀들을 포함하는 메모리 장치에 대한 데이터 리커버리 방법에 있어서, 각각의 페이지는 메모리 셀들의 행을 포함하고, 각각의 블록은 메모리 셀들의 복수의 페이지를 포함하고, 상기 데이터 리커버리 방법은:
    호스트가 상기 메모리 장치의 제1 성능 레벨을 결정하는 단계;
    상기 제1 성능 레벨을 기반으로, 복수의 데이터 재배치 전략들 중에서 데이터 재배치 전략을 선택하는 단계, 상기 복수의 데이터 재배치 전략들은 제1 데이터 재배치 전략 및 제2 데이터 재배치 전략을 포함하고;
    상기 호스트가 상기 메모리 장치에 제1 데이터 리커버리 절차를 수행하기 위한 제1 명령을 전송하는 단계, 상기 제1 데이터 리커버리 절차는 상기 제1 데이터 재배치 전략을 사용하는 단계를 포함하고, 상기 제1 데이터 재배치 전략은 적어도 제1 임계 양의 에러들을 갖는 블록의 적어도 하나의 페이지에 기초하여 상기 메모리 장치의 블록을 재배치하고, 및 상기 블록의 어떤 페이지도 제2 임계 양의 에러들 보다 많은 에러들을 갖는 것으로 결정되지 않을 때 상기 메모리 장치의 블록을 재배치하지 않고, 상기 제2 임계 양은 상기 제1 임계 양 보다 작고;
    상기 호스트가 상기 메모리 장치의 제2 성능 레벨을 결정하는 단계; 및
    상기 제2 성능 레벨을 기반으로, 호스트가 상기 메모리 장치에 제2 데이터 리커버리 절차를 수행하기 위한 제2 명령을 전송하는 단계, 상기 제2 데이터 리커버리 절차는 제2 데이터 재배치 전략을 사용하는 단계를 포함하고, 상기 제2 데이터 재배치 전략은 상기 제2 임계 양의 에러들을 갖는 블록의 적어도 하나의 페이지에 기초하여 상기 메모리 장치의 블록을 재배치하는 것인 데이터 리커버리 방법.
  15. 제14 항에 있어서,
    상기 제1 데이터 리커버리 절차는 상기 메모리 장치의 데이터 리커버리 동작 모드 동안에 발생하고, 상기 데이터 리커버리 동작 모드는 상기 메모리 장치의 노멀 리드 동작 모드(normal read operating)와는 다른 데이터 리커버리 방법.
  16. 제15 항에 있어서,
    상기 제1 데이터 리커버리 절차는:
    복수의 블록들에 대해 에러 검출을 수행하기 위한 제1 대상 페이지 설정 전략을 적용하는 단계;
    상기 제1 대상 페이지 설정 전략을 사용하여 대상 페이지들을 리드하는 단계, 및 각각의 리드된 대상 페이지에서 에러들의 양을 검출하는 단계;
    제1 블록의 대상 페이지가 적어도 상기 제1 임계 양의 에러들을 갖는 것으로 결정하는 단계, 상기 결정을 기반으로, 상기 제1 블록에 저장된 모든 데이터를 다른 블록으로 재배치함으로써 상기 제1 블록에 대한 데이터 리커버리를 수행하는 단계; 및
    제2 블록의 리드 페이지가 적어도 상기 제1 임계 양의 에러들을 갖지 않은 것으로 결정하는 단계, 및 그 결과로서, 상기 제2 블록에 저장된 상기 데이터를 유지하는 단계를 포함하는 데이터 리커버리 방법.
  17. 제15 항에 있어서,
    상기 제2 데이터 리커버리 절차는 적어도 하나의 페이지가 상기 제2 임계 양의 에러들을 갖는 것으로 결정된 블록들을 재배치하고, 및 상기 제2 임계 양의 에러들, 상기 제1 임계 양의 에러들, 또는 상기 제1 임계 양의 에러들 보다 많은 에러들을 갖는 페이지가 없는 것으로 결정된 블록들을 재배치하지 않는 데이터 리커버리 방법.


  18. 삭제
  19. 삭제
  20. 삭제
KR1020150163604A 2015-11-20 2015-11-20 리텐션 특성에 의한 성능 저하를 복구하는 저장 장치의 동작 방법 및 이를 포함하는 데이터 처리 시스템의 동작 방법 KR102413755B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150163604A KR102413755B1 (ko) 2015-11-20 2015-11-20 리텐션 특성에 의한 성능 저하를 복구하는 저장 장치의 동작 방법 및 이를 포함하는 데이터 처리 시스템의 동작 방법
US15/291,094 US10572158B2 (en) 2015-11-20 2016-10-12 Method of operating storage device to recover performance degradation due to retention characteristic and method of operating data processing system including the same
CN201611028600.4A CN107015886B (zh) 2015-11-20 2016-11-21 操作存储设备的方法和操作包括其的数据处理***的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150163604A KR102413755B1 (ko) 2015-11-20 2015-11-20 리텐션 특성에 의한 성능 저하를 복구하는 저장 장치의 동작 방법 및 이를 포함하는 데이터 처리 시스템의 동작 방법

Publications (2)

Publication Number Publication Date
KR20170059339A KR20170059339A (ko) 2017-05-30
KR102413755B1 true KR102413755B1 (ko) 2022-06-28

Family

ID=58721602

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150163604A KR102413755B1 (ko) 2015-11-20 2015-11-20 리텐션 특성에 의한 성능 저하를 복구하는 저장 장치의 동작 방법 및 이를 포함하는 데이터 처리 시스템의 동작 방법

Country Status (3)

Country Link
US (1) US10572158B2 (ko)
KR (1) KR102413755B1 (ko)
CN (1) CN107015886B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017081748A1 (ja) * 2015-11-10 2017-05-18 株式会社日立製作所 ストレージシステム、及び、ストレージ管理方法
US10545810B2 (en) * 2016-12-22 2020-01-28 Western Digital Technologies, Inc. Method and apparatus for monitoring non-volatile memory read errors using background media scan
US10585749B2 (en) 2017-08-10 2020-03-10 Samsung Electronics Co., Ltd. System and method for distributed erasure coding
KR102244921B1 (ko) 2017-09-07 2021-04-27 삼성전자주식회사 저장 장치 및 그 리프레쉬 방법
US11068365B2 (en) * 2018-08-23 2021-07-20 Micron Technology, Inc. Data recovery within a memory sub-system without moving or processing the data through a host
US10658047B1 (en) * 2018-10-31 2020-05-19 Micron Technology, Inc. Implementing sticky read using error control success rate associated with a memory sub-system
KR102610395B1 (ko) * 2019-01-22 2023-12-05 삼성전자주식회사 비휘발성 메모리 장치를 포함하는 메모리 시스템
US11237893B2 (en) * 2019-06-26 2022-02-01 Western Digital Technologies, Inc. Use of error correction-based metric for identifying poorly performing data storage devices
KR20210123884A (ko) * 2020-04-06 2021-10-14 에스케이하이닉스 주식회사 스토리지 장치 및 그 동작 방법
US11194643B1 (en) * 2020-06-03 2021-12-07 Micron Technology, Inc. Access operation status signaling for memory systems
KR20220042649A (ko) * 2020-09-28 2022-04-05 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US11513890B1 (en) * 2021-05-27 2022-11-29 Western Digital Technologies, Inc. Adaptive read scrub
CN115827289A (zh) * 2021-09-17 2023-03-21 伊姆西Ip控股有限责任公司 故障处理方法、电子设备和程序产品
TWI763608B (zh) * 2021-11-02 2022-05-01 慧榮科技股份有限公司 資料儲存裝置及其損壞資料行的篩選方法
US11886293B2 (en) 2021-11-15 2024-01-30 Samsung Electronics Co., Ltd. Memory controller managing strong error information and operating method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100162081A1 (en) 2008-12-24 2010-06-24 Seok Jin Joo Nonvolatile memory device and method of operating the same

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4146628B2 (ja) 2001-08-23 2008-09-10 松下電器産業株式会社 メモリシステム及び半導体集積回路
US7564721B2 (en) * 2006-05-25 2009-07-21 Micron Technology, Inc. Method and apparatus for improving storage performance using a background erase
US8164941B2 (en) 2006-12-27 2012-04-24 Hynix Semiconductor Inc. Semiconductor memory device with ferroelectric device and refresh method thereof
KR101597513B1 (ko) 2008-12-26 2016-02-25 삼성전자주식회사 셀프 리프레쉬에 의한 데이터 복구력을 향상시킨 반도체 메모리 장치 및 그 시스템
JP2010211734A (ja) 2009-03-12 2010-09-24 Toshiba Storage Device Corp 不揮発性メモリを用いた記憶装置
KR101015655B1 (ko) * 2009-05-29 2011-02-22 주식회사 하이닉스반도체 불휘발성 메모리 장치의 구동 방법
DE112009004900T5 (de) * 2009-06-10 2012-08-16 Micron Technology, Inc. Vertagen von Speicheroperationen zum Reduzieren von Leselatenz in Speicherfeldern
EP2652623B1 (en) * 2010-12-13 2018-08-01 SanDisk Technologies LLC Apparatus, system, and method for auto-commit memory
US8484542B2 (en) * 2011-02-08 2013-07-09 Sandisk Technologies Inc. Data recovery using additional error correction coding data
KR20120091906A (ko) 2011-02-10 2012-08-20 삼성전자주식회사 데이터 리텐션 동작을 수행하는 사용자 장치, 저장 장치, 그리고 그것의 데이터 리텐션 방법
US9086983B2 (en) * 2011-05-31 2015-07-21 Micron Technology, Inc. Apparatus and methods for providing data integrity
KR101342658B1 (ko) 2011-12-06 2013-12-16 주식회사 디에이아이오 비휘발성 메모리 시스템 및 그 구성 방법
JP5112566B1 (ja) * 2011-12-16 2013-01-09 株式会社東芝 半導体記憶装置、不揮発性半導体メモリの検査方法、及びプログラム
TWI467376B (zh) 2012-06-11 2015-01-01 Phison Electronics Corp 資料保護方法、記憶體控制器與記憶體儲存裝置
US9128822B2 (en) * 2012-06-22 2015-09-08 Winbond Electronics Corporation On-chip bad block management for NAND flash memory
KR101991437B1 (ko) * 2012-08-30 2019-06-20 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작방법
KR102002385B1 (ko) * 2012-11-14 2019-07-23 에스케이하이닉스 주식회사 데이터 저장 장치의 동작 방법
CN104077197B (zh) * 2013-03-29 2017-03-01 北京联想核芯科技有限公司 ***恢复方法、装置、固态硬盘和电子设备
KR102002826B1 (ko) * 2012-12-04 2019-07-23 삼성전자 주식회사 저장 장치, 플래시 메모리 및 저장 장치의 동작 방법
US9230684B2 (en) * 2012-12-19 2016-01-05 Kabushiki Kaisha Toshiba Memory controller, storage device, and memory control method
JP5956675B2 (ja) * 2013-03-19 2016-07-27 株式会社日立製作所 記憶装置および記憶装置制御方法
US9032264B2 (en) * 2013-03-21 2015-05-12 Kabushiki Kaisha Toshiba Test method for nonvolatile memory
US9543025B2 (en) 2013-04-11 2017-01-10 Sandisk Technologies Llc Storage control system with power-off time estimation mechanism and method of operation thereof
US9477546B2 (en) * 2013-06-21 2016-10-25 Marvell World Trade Ltd. Methods and apparatus for optimizing lifespan of a storage device
KR20150015621A (ko) 2013-07-31 2015-02-11 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
JP2015064860A (ja) 2013-08-27 2015-04-09 キヤノン株式会社 画像形成装置およびその制御方法、並びにプログラム
US10180948B2 (en) * 2013-11-07 2019-01-15 Datrium, Inc. Data storage with a distributed virtual array
US9389937B2 (en) * 2013-11-19 2016-07-12 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Managing faulty memory pages in a computing system
CN103744961B (zh) * 2014-01-06 2016-10-19 清华大学 用可重构的文件***目录树提高非易失性存储寿命的方法
US9389956B2 (en) * 2014-01-10 2016-07-12 International Business Machines Corporation Implementing ECC control for enhanced endurance and data retention of flash memories
KR20150104858A (ko) * 2014-03-06 2015-09-16 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
US9569120B2 (en) * 2014-08-04 2017-02-14 Nvmdurance Limited Adaptive flash tuning
US9552171B2 (en) * 2014-10-29 2017-01-24 Sandisk Technologies Llc Read scrub with adaptive counter management
US9798475B2 (en) * 2015-03-11 2017-10-24 Toshiba Memory Corporation Memory system and method of controlling nonvolatile memory

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100162081A1 (en) 2008-12-24 2010-06-24 Seok Jin Joo Nonvolatile memory device and method of operating the same

Also Published As

Publication number Publication date
KR20170059339A (ko) 2017-05-30
US10572158B2 (en) 2020-02-25
CN107015886A (zh) 2017-08-04
US20170147209A1 (en) 2017-05-25
CN107015886B (zh) 2021-12-21

Similar Documents

Publication Publication Date Title
KR102413755B1 (ko) 리텐션 특성에 의한 성능 저하를 복구하는 저장 장치의 동작 방법 및 이를 포함하는 데이터 처리 시스템의 동작 방법
KR102347184B1 (ko) 스토리지 장치 및 상기 스토리지 장치의 동작 방법
KR102149668B1 (ko) 비휘발성 메모리 장치의 데이터 디코딩 방법
JP6022756B2 (ja) 不揮発性メモリ装置の読み出し方法及びメモリコントローラの動作方法
KR102381218B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR101993704B1 (ko) 플래시 메모리를 기반으로 하는 저장 장치 및 플래시 메모리를 제어하는 메모리 컨트롤러의 쓰기 메모리 블록 할당 방법
US9990149B2 (en) Memory device for internally performing read-verify operation, method of operating the same, and memory system including the same
US8593884B2 (en) Data storage system and a data retention method thereof
TWI597730B (zh) 資料寫入方法、記憶體控制電路單元及記憶體儲存裝置
CN112148211B (zh) 可预测时延模式下的管理操作
US11797221B2 (en) Method of operating storage device for improving QoS latency and storage device performing the same
KR20210020689A (ko) 추론에 기초하여 요청을 처리하는 메모리 시스템 및 이의 동작 방법
KR20140001535A (ko) 스토리지 시스템 및 그것의 데이터 관리 방법
KR102430983B1 (ko) 스토리지 장치 및 그 동작 방법
US20140289454A1 (en) Storage device and controller
KR20190108788A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20190087072A (ko) 데이터 저장 장치, 그것의 동작 방법 및 비휘발성 메모리 장치
KR102634809B1 (ko) 전자 장치 및 그것의 동작 방법
US20200125285A1 (en) Memory system and operating method thereof
KR20220124318A (ko) 쓰기 동작을 리디렉션하는 스토리지 컨트롤러 및 이의 동작 방법
KR20170031311A (ko) 데이터 저장 장치 및 그것의 동작 방법
US20220066921A1 (en) Nonvolatile memory, memory system, and control method of nonvolatile memory
KR20180042792A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20230000724A (ko) 비휘발성 메모리 장치에 데이터를 프로그램하기 위한 장치 및 방법
KR20190099590A (ko) 메모리 시스템 및 메모리 시스템의 동작방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant