KR102381218B1 - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR102381218B1
KR102381218B1 KR1020150136355A KR20150136355A KR102381218B1 KR 102381218 B1 KR102381218 B1 KR 102381218B1 KR 1020150136355 A KR1020150136355 A KR 1020150136355A KR 20150136355 A KR20150136355 A KR 20150136355A KR 102381218 B1 KR102381218 B1 KR 102381218B1
Authority
KR
South Korea
Prior art keywords
data
page
memory cells
read
memory
Prior art date
Application number
KR1020150136355A
Other languages
English (en)
Other versions
KR20170037159A (ko
Inventor
홍지만
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150136355A priority Critical patent/KR102381218B1/ko
Priority to US15/146,575 priority patent/US10102059B2/en
Publication of KR20170037159A publication Critical patent/KR20170037159A/ko
Application granted granted Critical
Publication of KR102381218B1 publication Critical patent/KR102381218B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G06F11/106—Correcting systematically all correctable errors, i.e. scrubbing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G06F11/1056—Updating check bits on partial write, i.e. read/modify/write
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/142—Reconfiguring to eliminate the error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/805—Real-time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/85—Active fault masking without idle spares
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 불휘발성 메모리 장치의 데이터 리텐션 페일을 예방할 수 있는 데이터 저장 장치 및 그것의 동작 방법에 관한 것이다. 상기 데이터 저장 장치의 동작 방법은, 상기 불휘발성 메모리 장치의 제1 페이지의 메모리 셀들로부터 데이터를 독출하고, 독출된 데이터의 에러 비트의 수가 제1 기준 값 이상인지를 판단하고, 상기 독출된 데이터의 에러 비트의 수가 상기 제1 기준 값 이상인 경우, 소거 상태와 소거 상태에 가장 인접한 문턱 전압을 갖는 프로그램 상태를 판별하기 위한 읽기 전압을 조절하고, 조절된 읽기 전압을 상기 제1 페이지의 메모리 셀들에 인가하여 데이터를 독출하고, 그리고 상기 조절된 읽기 전압을 인가하여 온 셀로 독출된 메모리 셀의 수가 제2 기준 값 이상인 경우, 상기 독출된 데이터를 프로그램한다.

Description

데이터 저장 장치 및 그것의 동작 방법{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 불휘발성 메모리 장치를 포함하는 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 불휘발성 메모리 장치의 데이터 리텐션 페일을 예방할 수 있는 데이터 저장 장치 및 그것의 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함할 수 있다.
휴대용 전자 장치에서 음악, 동영상 등과 같은 대용량 파일들이 재생됨에 따라 데이터 저장 장치 역시 큰 저장 용량을 갖도록 요구된다. 데이터 저장 장치는 큰 저장 용량을 확보하기 위해서 메모리 셀의 집적도가 높은 메모리 장치, 예를 들면, 불휘발성 메모리 장치의 하나인 플래시 메모리 장치를 저장 매체로서 사용할 수 있다.
본 발명의 실시 예는 불휘발성 메모리 장치의 데이터 리텐션 페일을 예방할 수 있는 데이터 저장 장치 및 그것의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는, 페이지 단위로 읽기 동작이 수행되는 메모리 셀들을 포함하는 불휘발성 메모리 장치; 그리고 상기 불휘발성 메모리 장치의 읽기 동작을 제어하는 컨트롤 유닛을 포함한다. 상기 컨트롤 유닛은, 상기 불휘발성 메모리 장치의 제1 페이지의 메모리 셀들로부터 데이터를 독출하고, 독출된 데이터의 에러 비트의 수가 제1 기준 값 이상인지를 판단하고, 상기 독출된 데이터의 에러 비트의 수가 상기 제1 기준 값 이상인 경우 소거 상태와 소거 상태에 가장 인접한 문턱 전압을 갖는 프로그램 상태를 판별하기 위한 읽기 전압을 조절하고, 조절된 읽기 전압을 상기 제1 페이지의 메모리 셀들에 인가하여 데이터를 독출하고, 그리고 상기 조절된 읽기 전압을 인가하여 온 셀로 독출된 메모리 셀의 수와 제2 기준 값의 크기를 비교한 결과에 따라서 상기 독출된 데이터를 다시 프로그램하는 것을 결정한다.
본 발명의 실시 예에 따른 페이지 단위로 읽기 동작이 수행되는 메모리 셀들을 포함하는 불휘발성 메모리 장치를 포함하는 데이터 저장 장치의 동작 방법은, 상기 불휘발성 메모리 장치의 제1 페이지의 메모리 셀들로부터 데이터를 독출하고, 독출된 데이터의 에러 비트의 수가 제1 기준 값 이상인지를 판단하고, 상기 독출된 데이터의 에러 비트의 수가 상기 제1 기준 값 이상인 경우, 소거 상태와 소거 상태에 가장 인접한 문턱 전압을 갖는 프로그램 상태를 판별하기 위한 읽기 전압을 조절하고, 조절된 읽기 전압을 상기 제1 페이지의 메모리 셀들에 인가하여 데이터를 독출하고, 그리고 상기 조절된 읽기 전압을 인가하여 온 셀로 독출된 메모리 셀의 수가 제2 기준 값 이상인 경우, 상기 독출된 데이터를 프로그램한다.
본 발명의 실시 예에 따르면 불휘발성 메모리 장치의 데이터 리텐션 페일을 예방할 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다.
도 2는 도 1의 동작 메모리에서 구동되는 펌웨어 또는 소프트웨어를 예시적으로 설명하기 위한 도면이다.
도 3 및 도 4는 도 1의 불휘발성 메모리 장치에 포함된 메모리 셀의 문턱 전압 분포를 예시적으로 보여주는 도면이다.
도 5는 리텐션 관리 모듈의 동작을 설명하기 위한 메모리 셀의 문턱 전압 분포를 예시적으로 보여주는 도면이다.
도 6은 본 발명의 실시 예에 따른 리텐션 관리 모듈의 동작을 설명하기 위한 순서도이다.
도 7은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 8은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이버(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 9는 도 8에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블럭도이다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치의 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다. 데이터 저장 장치(100)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(도시되지 않음)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(100)는 메모리 시스템이라고도 불릴 수 있다.
데이터 저장 장치(100)는 호스트 장치와 연결되는 인터페이스 프로토콜에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multi media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(100)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
데이터 저장 장치(100)는 불휘발성 메모리 장치(300)를 포함할 수 있다. 불휘발성 메모리 장치(300)는 데이터 저장 장치(100)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(300)는 낸드(NAND) 플래시 메모리 장치로 구성될 수 있다. 또는 불휘발성 메모리 장치(110)는, 메모리 셀 영역(111)을 구성하는 메모리 셀에 따라서, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(magnetic random access memory: MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory: PRAM), 전이 금속 산화물(transition metal oxide)을 이용한 저항성 램(resistive random access memory: RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(100)는 컨트롤러(200)를 포함할 수 있다. 컨트롤러(200)는 컨트롤 유닛(210), 랜덤 액세스 메모리(230), 에러 정정 코드(ECC) 유닛(250)을 포함할 수 있다.
컨트롤 유닛(210)은 컨트롤러(200)의 제반 동작을 제어할 수 있다. 컨트롤 유닛(210)은 호스트 장치로부터 입력된 신호 또는 요청을 분석하고 처리할 수 있다. 이를 위해서, 컨트롤 유닛(210)은 랜덤 액세스 메모리(230)에 로딩된 펌웨어 또는 소프트웨어를 해독하고 구동할 수 있다. 컨트롤 유닛(210)은 하드웨어 또는 하드웨어와 소프트웨어가 조합된 형태로 구현될 수 있다.
랜덤 액세스 메모리(230)는 컨트롤 유닛(210)에 의해서 구동되는 펌웨어 또는 소프트웨어를 저장할 수 있다. 또한, 랜덤 액세스 메모리(230)는 펌웨어 또는 소프트웨어의 구동에 필요한 데이터, 예를 들면, 메타 데이터를 저장할 수 있다. 즉, 랜덤 액세스 메모리(230)는 컨트롤 유닛(210)의 동작 메모리(working memory)로서 동작할 수 있다.
랜덤 액세스 메모리(230)는 호스트 장치로부터 불휘발성 메모리 장치(300)로 또는 불휘발성 메모리 장치(300)로부터 호스트 장치로 전송될 데이터를 임시 저장하도록 구성될 수 있다. 즉, 랜덤 액세스 메모리(230)는 데이터 버퍼 메모리 또는 데이터 캐시(cache) 메모리로서 동작할 수 있다.
에러 정정 코드(ECC) 유닛(250)은 불휘발성 메모리 장치(300)로부터 독출된 데이터에 에러가 포함되었는지를 검사하기 위한 에러 검사 동작 및 데이터에 포함된 에러를 제거하기 위한 에러 정정 동작을 수행할 수 있다. 이를 위해서, 에러 정정 코드(ECC) 유닛(250)은 불휘발성 메모리 장치(300)에 저장될 데이터에 대해서 에러 정정 코드를 생성할 수 있다. 에러 정정 코드(ECC) 유닛(250)은 에러 정정 코드에 근거하여 불휘발성 메모리 장치(300)로부터 독출된 데이터의 에러를 검출할 수 있다.
에러 정정 능력을 벗어나지 않는 에러가 검출된 경우, 에러 정정 코드(ECC) 유닛(250)은 검출된 에러를 정정할 수 있다. 검출된 에러가 정정되는 경우(즉, ECC 성공되는 경우), 불휘발성 메모리 장치(300)에 대한 읽기 실패는 발생되지 않는다.
에러 정정 능력을 벗어난 에러가 검출된 경우, 에러 정정 코드(ECC) 유닛(250)은 검출된 에러를 정정할 수 없다. 검출된 에러가 정정되지 못한 경우(즉, ECC 실패되는 경우), 불휘발성 메모리 장치(300)에 대한 읽기 실패가 발생될 수 있다.
도 2는 도 1의 동작 메모리에서 구동되는 펌웨어 또는 소프트웨어를 예시적으로 설명하기 위한 도면이다.
불휘발성 메모리 장치(도 1의 300)가 낸드 플래시 메모리 장치로 구성되는 경우에, 컨트롤 유닛(도 1의 210)은 메모리 블럭 단위로 소거 동작을 제어하고, 페이지 단위로 읽기 또는 프로그램 동작을 제어할 수 있다. 또한, 불휘발성 메모리 장치(300)는 덮어쓰기(overwrite)가 불가능하기 때문에, 컨트롤 유닛(210)은 데이터가 저장된 메모리 셀에 새로운 데이터를 저장하기 위해서 소거 동작을 선행할 수 있다.
컨트롤 유닛(210)은 플래시 메모리 장치 고유의 동작을 제어하고, 호스트 장치에 장치 호환성을 제공하기 위해서 플래시 변환 계층(flash translation lyaer)(FTL)이라 불리는 펌웨어 또는 소프트웨어를 구동할 수 있다. 이러한 플래시 변환 계층(FTL)의 구동을 통해서, 데이터 저장 장치(100)는 호스트 장치에 하드 디스크와 같은 일반적인 데이터 저장 장치로 인식될 수 있다.
랜덤 액세스 메모리(230)에 로딩된 플래시 변환 계층(FTL)은 여러 기능을 수행하기 위한 모듈들과, 모듈의 구동에 필요한 메타 데이터로 구성될 수 있다. 도 2를 참조하여 예를 들면, 플래시 변환 계층(FTL)은 어드레스 맵핑 테이블(MAP), 웨어-레벨링 모듈(WL), 가비지 컬렉션 모듈(GC), 배드 블럭 관리 모듈(BB) 및 리텐션 관리 모듈(RT)을 포함할 수 있다.
호스트 장치가 데이터 저장 장치(100)를 액세스하는 경우(예를 들면, 읽기 또는 쓰기 동작을 요청하는 경우), 호스트 장치는 논리 어드레스(logical address)를 데이터 저장 장치(100)로 제공할 수 있다. 플래시 변환 계층(FTL)은 제공된 논리 어드레스를 불휘발성 메모리 장치(300)의 물리 어드레스(physical address)로 변환하고, 변환된 물리 어드레스를 참조하여 요청된 동작을 수행할 수 있다. 이러한 어드레스 변환 동작을 위해서 어드레스 변환 데이터, 즉, 어드레스 맵핑 테이블(MAP)은 플래시 변환 계층(FTL)에 포함될 수 있다.
웨어-레벨링 모듈(WL)은 불휘발성 메모리 장치(300)의 메모리 블럭들에 대한 마모도(wear-level)를 관리할 수 있다. 프로그램 그리고 소거 동작에 의해서 불휘발성 메모리 장치(300)의 메모리 셀들은 노화(aging)될 수 있다. 노화된 메모리 셀, 즉, 마모된 메모리 셀은 결함(예를 들면, 물리적 결함)을 야기할 수 있다. 웨어-레벨링 모듈(WL)은 특정 메모리 블럭이 다른 메모리 블럭들보다 빨리 마모되는 것을 방지하기 위해서 메모리 블럭들 각각의 프로그램-소거 횟수(program-erase count)가 평준화되도록 관리할 수 있다.
가비지 컬렉션 모듈(GC)은 조각난 데이터들이 저장된 메모리 블럭들을 관리할 수 있다. 불휘발성 메모리 장치(300)가 플래시 메모리 장치로 구성되는 경우에, 앞서 설명된 바와 같이, 불휘발성 메모리 장치(300)는 덮어쓰기가 불가능하고, 프로그램 단위보다 소거 단위가 더 클 수 있다. 그러한 이유로, 불휘발성 메모리 장치(300)는 저장 공간이 일정한 한계에 다다르면 물리적으로 서로 상이한 위치에 분산되어 있는 유효 데이터를 한 곳으로 모으는 작업을 필요로 할 수 있다. 가비지 컬렉션 모듈(GC)은 복수의 쓰기 동작들과 복수의 소거 동작들을 수행하여 조각난 유효 데이터를 수집 영역으로 모으는 작업을 수행할 수 있다.
배드 블럭 관리 모듈(BB)은 불휘발성 메모리 장치(300)의 메모리 블럭들 중에서 결함이 발생된 메모리 블럭을 관리할 수 있다. 앞서 설명된 바와 같이, 마모된 메모리 셀은 결함(예를 들면, 물리적 결함)이 발생될 수 있다. 결함이 발생된 메모리 셀에 저장된 데이터는 정상적으로 읽혀질 수 없다. 또한, 결함이 발생된 메모리 셀에는 데이터가 정상적으로 저장되지 않을 수 있다. 배드 블럭 관리 모듈(BB)은 결함이 발생된 메모리 셀을 포함하는 메모리 블럭이 사용되지 않도록 관리할 수 있다.
불휘발성 메모리 장치(300)의 메모리 셀은 프로그램 동작이 수행되면 전하를 트랩하도록 구성될 수 있다. 즉, 프로그램된 메모리 셀은 전하를 차징할 수 있다. 메모리 셀이 프로그램된 이후 오랜 시간이 경과되거나, 메모리 셀이 마모되면, 메모리 셀이 불휘발성 특성이 있음에도 불구하고 메모리 셀에 차징된 전하가 유출될 수 있다. 리텐션 특성이 저하됨으로 인해서 메모리 셀에 차징된 전하가 유출되면, 메모리 셀은 데이터의 신뢰성을 보장할 수 없다. 즉, 리텐션 특성이 저하된 메모리 셀에 저장된 데이터는 뒤바뀔 수 있고, 뒤바뀐 데이터는 에러가 발생된 데이터로 판단될 수 있다. 리텐션 관리 모듈(RT)은 불휘발성 메모리 장치(300)의 메모리 셀의 리텐션 특성이 저하됨으로 인해서 발생되는 데이터 리텐션 페일(이하, 리텐션 페일이라 칭함)을 관리할 수 있다. 리텐션 관리 모듈(RT)은 데이터에 포함된 에러 비트의 수에 근거하여 리텐션 특성이 저하되었음을 예측 또는 감지할 수 있다. 그리고 리텐션 관리 모듈(RT)은 리텐션 페일이 더 이상 진행되지 않도록 예방하거나 리텐션 페일을 복구하기 위해서 리텐션 특성이 저하된 메모리 셀을 다시 프로그램할 수 있다.
도 3 및 도 4는 도 1의 불휘발성 메모리 장치에 포함된 메모리 셀의 문턱 전압 분포를 예시적으로 보여주는 도면이다.
메모리 셀당 단일 데이터 비트를 저장할 수 있는 메모리 셀은 싱글 레벨 셀(SLC)이라 불린다. 도 3에 도시된 바와 같이, 싱글 레벨 셀(SLC)은 소거 상태(E)의 문턱 전압을 갖도록 소거되고, 프로그램 상태(P)의 문턱 전압을 갖도록 프로그램될 수 있다.
읽기 동작 시, 소거 상태(E)와 프로그램 상태(P) 사이의 전압 레벨을 갖는 읽기 전압(Vrd_P)이 메모리 셀에 인가될 수 있다. 읽기 전압(Vrd_P)이 인가되면, 소거 상태(E)의 문턱 전압을 갖는 데이터 셀은 데이터 "1"을 저장하는 온 셀로 판별되고, 프로그램 상태(P)의 문턱 전압을 갖는 데이터 셀은 데이터 "0"을 저장하는 오프 셀로 판별될 것이다.
메모리 셀당 복수의 데이터 비트(예를 들면, 2비트 또는 2비트 이상의 데이터)를 저장할 수 있는 메모리 셀은 멀티 레벨 셀(MLC)이라 불린다. 도 4에 도시된 바와 같이, 메모리 셀당 2비트의 데이터를 저장할 수 있는 2비트 멀티 레벨 셀(MLC)은 소거 상태(E)의 문턱 전압을 갖도록 소거되고, 복수의 프로그램 상태들(P1, P2 및 P3) 중 어느 하나의 문턱 전압을 갖도록 프로그램될 수 있다.
읽기 동작 시, 소거 상태(E)와 제1 프로그램 상태(P1) 사이의 전압 레벨을 갖는 제1 읽기 전압(Vrd_P1), 제1 프로그램 상태(P1)와 제2 프로그램 상태(P2) 사이의 전압 레벨을 갖는 제2 읽기 전압(Vrd_P2) 그리고 제2 프로그램 상태(P2)와 제3 프로그램 상태(P3) 사이의 전압 레벨을 갖는 제3 읽기 전압(Vrd_P3) 중 어느 하나가 메모리 셀에 인가될 수 있다.
제2 읽기 전압(Vrd_P2)이 인가되면, 소거 상태(E)와 제1 프로그램 상태(P1)의 문턱 전압을 갖는 메모리 셀은 LSB 데이터 "1"을 저장하는 온 셀로 판별되고, 제2 프로그램 상태(P2)와 제3 프로그램 상태(P3)의 문턱 전압을 갖는 메모리 셀은 LSB 데이터 "0"을 저장하는 오프 셀로 판별될 수 있다.
제1 읽기 전압(Vrd_P1)이 인가되면, 소거 상태(E)의 문턱 전압을 갖는 메모리 셀은 MSB 데이터 "1"을 저장하는 온 셀로 판별되고, 제1 프로그램 상태(P1)의 문턱 전압을 갖는 메모리 셀은 MSB 데이터 "0"을 저장하는 오프 셀로 판별될 것이다.
제3 읽기 전압(Vrd_P3)이 인가되면, 제2 프로그램 상태(P2)의 문턱 전압을 갖는 메모리 셀은 MSB 데이터 "0"을 저장하는 온 셀로 판별되고, 제3 프로그램 상태(P3)의 문턱 전압을 갖는 메모리 셀은 MSB 데이터 "1"을 저장하는 오프 셀로 판별될 것이다.
도 5는 리텐션 관리 모듈의 동작을 설명하기 위한 메모리 셀의 문턱 전압 분포를 예시적으로 보여주는 도면이다. 도 5를 참조하면, 싱글 레벨 셀(SLC)의 프로그램 상태(P)와, 멀티 레벨 셀(MLC)의 프로그램 상태들(P1, P2 및 P3) 중에서 소거 상태(E)에 가장 인접한 문턱 전압을 갖는 프로그램 상태(P1)가 예시적으로 도시된다. 리텐션 페일이 발생되면, 프로그램 상태(P)와 프로그램 상태(P1)로 프로그램된 메모리 셀은 소거 상태(E)로 데이터가 뒤바뀔 수 있다는 점에서 동일하다. 설명의 편의를 위해서, 프로그램 상태(P)가 대표적으로 설명될 것이다.
리텐션 특성이 저하되면, 프로그램 상태(P)로 프로그램된 메모리 셀의 문턱 전압은 정상적인 프로그램 상태(P)의 문턱 전압보다 낮아질 수 있다. 정상적인 프로그램 상태(P)의 문턱 전압보다 문턱 전압이 낮아지더라도, 소거 상태(E)와 프로그램 상태(P)를 판별하기 위한 읽기 전압(Vrd_P)보다 높은 문턱 전압을 갖는 메모리 셀은 프로그램 상태(P)로 판별될 수 있다. 그러나, 읽기 전압(Vrd_P)보다 낮은 문턱 전압을 갖는 메모리 셀, 예를 들면, 리텐션 페일 영역(RTF)의 문턱 전압을 갖는 메모리 셀은 소거 상태(E)로 판별될 수 있다. 즉, 프로그램 상태(P)로 프로그램되었으나 읽기 전압(Vrd_P)보다 낮은 문턱 전압으로 문턱 전압이 변경된 메모리 셀은 리텐션 페일이 발생된 메모리 셀로 판단될 수 있다.
리텐션 관리 모듈(RT)은, 독출된 데이터의 에러 비트의 수와 기준 값을 비교하여, 리텐션 페일이 발생되었는지 판단(또는 리텐션 페일이 발생된 것으로 예측)할 수 있다. 리텐션 페일이 발생된 것으로 판단한 경우, 리텐션 관리 모듈(RT)은 리텐션 페일을 복구하기 위해서 메모리 셀을 다시 프로그램할 수 있다.
리텐션 페일을 복구하기 위한 프로그램 동작이 수행되면, 소거 쉬프트 영역(ES)의 문턱 전압을 갖는 메모리 셀은 프로그램 디스터브(program disturb) 영향을 받을 수 있고, 그로 인해서 읽기 전압(Vrd_P)보다 높은 문턱 전압으로 문턱 전압이 변경될 수 있다. 따라서, 메모리 셀을 다시 프로그램하기에 앞서, 리텐션 관리 모듈(RT)은 리텐션 페일을 복구하기 위한 프로그램 동작으로 인해서 소거 상태(E)의 문턱 전압을 갖는 메모리 셀의 문턱 전압이 변경될 가능성이 있는지를 판단할 수 있다. 즉, 리텐션 관리 모듈(RT)은 리텐션 페일을 복구하기 위한 프로그램 동작으로 인해서 또 다른 페일이 발생할 여지가 있는지를 판단할 수 있다.
리텐션 관리 모듈(RT)은 프로그램 디스터브 영향을 받을 수 있는 메모리 셀의 수에 근거하여 리텐션 페일을 복구하기 위한 프로그램 동작의 수행 여부를 결정할 수 있다. 리텐션 관리 모듈(RT)은, 프로그램 디스터브 영향을 받을 수 있는 메모리 셀을 판단하기 위해서, 읽기 전압을 원래의 읽기 전압(Vrd_P)보다 낮은 소거 상태 확인 전압(Vrd_EC)으로 조절하고, 조절된 읽기 전압(Vrd_EC)을 인가하여 데이터를 독출할 수 있다. 그리고 리텐션 관리 모듈(RT)은 온 셀에 대응하는 데이터 비트의 수(즉, 조절된 읽기 전압(Vrd_EC)보다 낮은 문턱 전압을 갖는 메모리 셀의 수)와 기준 값을 비교하여, 리텐션 페일을 복구하기 위한 프로그램 동작의 수행 여부를 결정할 수 있다.
도 6은 본 발명의 실시 예에 따른 리텐션 관리 모듈의 동작을 설명하기 위한 순서도이다. 도 6을 참조하여, 도 2에서 설명된 다양한 모듈들을 구동하는 컨트롤 유닛(210)과, 컨트롤 유닛(210)의 제어에 따라서 동작을 수행하는 불휘발성 메모리 장치(300)의 동작이 설명될 것이다.
S110 단계에서, 컨트롤 유닛(210)은 평균 미만의 웨어-레벨링 값을 갖는 메모리 블럭을 선택할 수 있다. 프로그램-소거 횟수가 평균 미만인 메모리 블럭(또는 메모리 블럭에 포함된 메모리 셀들)은 프로그램된 후 오랜 시간이 경과된 메모리 블럭임을 의미할 수 있다. 따라서, 프로그램-소거 횟수가 평균 미만인 메모리 블럭은 리텐션 특성이 저하되었을 확률이 높은 메모리 블럭으로 간주될 수 있다.
S120 단계에서, 컨트롤 유닛(210)은 선택된 메모리 블럭에서 데이터를 독출할 수 있다. 앞서 설명된 바와 같이, 불휘발성 메모리 장치(300)의 읽기 동작은 페이지 단위로 수행되므로, 컨트롤 유닛(210)은 선택된 메모리 블럭의 페이지들 중에서 제1페이지의 메모리 셀들로부터 데이터를 독출할 수 있다.
S130 단계에서, 컨트롤 유닛(210)은 독출된 데이터의 에러가 정정 가능한지를 판단할 수 있다. 독출된 데이터에 에러가 포함되었는지를 검사하고 데이터에 포함된 에러가 정정 가능한지를 판단하는 동작은 ECC 유닛(250)에 의해서 수행될 수 있다. 컨트롤 유닛(210)은 ECC 유닛(250)에 의해서 수행된 ECC 디코딩 동작의 결과에 근거하여 독출된 데이터의 에러가 정정 가능한지를 판단할 수 있다.
독출된 데이터의 에러가 정정 불가능한 경우, 리텐션 특성이 매우 저하된 것을 의미할 수 있다. 이러한 경우, 컨트롤 유닛(210)은 리텐션 페일을 복구하기 위해서 리텐션 특성이 저하된 메모리 셀을 다시 프로그램하는 동작이 수행하지 않을 수 있다. 따라서, 절차는 종료될 수 있다. 독출된 데이터의 에러가 정정 가능한 경우, 절차는 S140 단계로 진행될 수 있다.
S140 단계에서, 컨트롤 유닛(210)은 독출된 데이터의 에러 비트의 수가 제1 기준 값보다 크거나 같은지를 판단할 수 있다. 독출된 데이터의 에러 비트의 수가 제1 기준 값 미만인 경우, 컨트롤 유닛(210)은 허용 가능한 정도의 리텐션 페일이 발생된 것으로 판단할 수 있다. 따라서, 절차는 종료될 수 있다. 독출된 데이터의 에러 비트의 수가 제1 기준 값보다 크거나 같은 경우, 절차는 S150 단계로 진행될 수 있다.
S150 단계에서, 컨트롤 유닛(210)은 소거 상태와 소거 상태에 가장 인접한 문턱 전압을 갖는 프로그램 상태를 판별하기 위한 읽기 전압을 조절하고, 조절된 읽기 전압을 메모리 셀들에 인가하여 데이터를 독출할 수 있다. 읽기 전압을 조절하고 조절된 읽기 전압으로 메모리 셀이 독출되도록, 컨트롤 유닛(210)은 특수한 명령을 불휘발성 메모리 장치(300)에 제공할 수 있다. S150 단계의 데이터 독출 동작은, S120 단계에서 독출된 제1 페이지의 메모리 셀들에 대한 독출을 의미하며, 조절된 읽기 전압이 메모리 셀들에 인가된다는 점에서 차이가 있다.
S160 단계에서, 컨트롤 유닛(210)은 온 셀에 대응하는 데이터 비트의 수가 제2 기준 값보다 크거나 같은지를 판단할 수 있다. 온 셀에 대응하는 데이터 비트의 수(즉, 조절된 읽기 전압을 인가하여 온 셀로 독출된 메모리 셀의 수)가 제2 기준 값 미만인 경우, 컨트롤 유닛(210)은 리텐션 페일을 복구하기 위한 프로그램 동작으로 인해서 또 다른 페일이 발생할 여지가 있는 것으로 판단할 수 있다. 따라서, 절차는 종료될 수 있다. 온 셀에 대응하는 데이터 비트의 수가 제2 기준 값보다 크거나 같은 경우, 절차는 S170 단계로 진행될 수 있다.
S170 단계에서, 컨트롤 유닛(210)은 S120 단계에서 독출된 데이터의 에러를 정정할 수 있다. 즉, 컨트롤 유닛(210)은 S120 단계에서 독출된 데이터의 에러를 정정하도록 ECC 유닛(250)을 제어할 수 있다.
S180 단계에서, 컨트롤 유닛(210)은 에러가 정정된 데이터를 프로그램할 수 있다. 예시적으로, 컨트롤 유닛(210)은 제1 페이지의 메모리 셀들에 에러가 정정된 데이터를 다시 프로그램할 수 있다. 이러한 경우, 컨트롤 유닛(210)은 에러가 정정된 데이터에 근거하여 적어도 한 번의 프로그램 전압이 제1 페이지의 메모리 셀들에 인가되도록 불휘발성 메모리 장치(300)를 제어할 수 있다. 다른 예로서, 컨트롤 유닛(210)은 제1 페이지의 메모리 셀들과는 다른 제2 페이지의 메모리 셀들에 에러가 정정된 데이터를 프로그램할 수 있다. 제2 페이지는 제1 페이지가 포함된 메모리 블럭에 포함된 페이지이거나, 제1 페이지가 포함된 메모리 블럭과는 다른 메모리 블럭에 포함된 페이지일 수 있다.
도 7은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
데이터 처리 시스템(1000)은 호스트 장치(1100)와 데이터 저장 장치(1200)를 포함할 수 있다. 데이터 저장 장치(1200)는 컨트롤러(1210) 및 불휘발성 메모리 장치(1220)를 포함할 수 있다. 데이터 저장 장치(1200)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(1100)에 접속되어 사용될 수 있다.
컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 메모리 인터페이스 유닛(1213), 랜덤 액세스 메모리(1214) 그리고 에러 정정 코드(ECC) 유닛(1215)을 포함할 수 있다.
컨트롤 유닛(1212)은 호스트 장치(1100)의 요청에 응답하여 컨트롤러(1210)의 제반 동작을 제어할 수 있다. 컨트롤 유닛(1212)은 불휘발성 메모리 장치(1220)를 제어하기 위한 펌웨어 또는 소프트웨어를 구동할 수 있다. 컨트롤 유닛(1212)은 도 6을 참조하여 설명된 리텐션 페일 관리 동작을 수행할 수 있다.
랜덤 액세스 메모리(1214)는 컨트롤 유닛(1212)의 동작 메모리(working memory)로서 이용될 수 있다. 랜덤 액세스 메모리(1214)는 불휘발성 메모리 장치(1220)로부터 읽혀진 데이터 또는 호스트 장치(1100)로부터 제공된 데이터를 임시로 저장하는 버퍼 메모리로서 이용될 수 있다.
호스트 인터페이스 유닛(1211)은 호스트 장치(1100)와 컨트롤러(1210)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(1211)은 USB(universal serial bus) 프로토콜, UFS(universal flash storage) 프로토콜, MMC(multi-media card) 프로토콜, PCI(peripheral component interconnection) 프로토콜, PCI-E(PCI-Express) 프로토콜, PATA(parallel advanced technology attachment) 프로토콜, SATA(serial advanced technology attachment) 프로토콜, SCSI(small computer system interface) 프로토콜, 그리고 SAS(serial attached SCSI) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 호스트 장치(1100)와 통신할 수 있다.
메모리 인터페이스 유닛(1213)은 컨트롤러(1210)와 불휘발성 메모리 장치(1220)를 인터페이싱할 수 있다. 메모리 인터페이스 유닛(1213)은 불휘발성 메모리 장치(1220)에 커맨드 및 어드레스를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(1213)은 불휘발성 메모리 장치(1220)와 데이터를 주고 받을 수 있다.
에러 정정 코드(ECC) 유닛(1215)은 불휘발성 메모리 장치(1220)로부터 독출된 데이터의 에러를 검출할 수 있다. 그리고 에러 정정 코드(ECC) 유닛(1215)은 검출된 에러가 정정 범위 내이면, 검출된 에러를 정정하도록 구성될 수 있다.
불휘발성 메모리 장치(1220)는 데이터 저장 장치(1200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치(1220)는 복수의 불휘발성 메모리 칩들(또는 다이들(dies))(NVM_1~NVM_k)을 포함할 수 있다.
컨트롤러(1210) 및 불휘발성 메모리 장치(1220)는 다양한 데이터 저장 장치 중 어느 하나로 제조될 수 있다. 예를 들면, 컨트롤러(1210) 및 불휘발성 메모리 장치(1220)는 하나의 반도체 장치로 집적되어 MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티미디어 카드(multi-media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal serial bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 중 어느 하나로 제조될 수 있다.
도 8은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이버(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
데이터 처리 시스템(2000)은 호스트 장치(2100)와 솔리드 스테이트 드라이브(solid state drive, 이하, SSD라 칭함, 2200)를 포함할 수 있다.
SSD(2200)는 SSD 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231~223n), 전원 공급기(2240), 신호 커넥터(2250) 그리고 전원 커넥터(2260)를 포함할 수 있다.
SSD 컨트롤러(2210)는 호스트 장치(2100)로부터의 요청에 응답하여 불휘발성 메모리 장치들(2231~223n)을 액세스할 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 SSD 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~223n)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~223n)은 SSD(2200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(2231~223n) 각각은 복수의 채널들(CH1~CHn)을 통해 SSD 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공할 수 있다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함할 수 있다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 슈퍼 캐패시터들(super capacitors)을 포함할 수 있다.
SSD 컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트 장치(2100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등이 포함될 수 있다. 신호 커넥터(2250)는 호스트 장치(2100)와 SSD(2200)의 인터페이스 방식에 따라 PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Express) 등의 커넥터로 구성될 수 있다.
도 9는 도 8에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블럭도이다. 도 8을 참조하면, SSD 컨트롤러(2210)는 메모리 인터페이스 유닛(2211), 호스트 인터페이스 유닛(2212), 에러 정정 코드(ECC) 유닛(2213), 컨트롤 유닛(2214), 랜덤 액세스 메모리(2215)를 포함할 수 있다.
메모리 인터페이스 유닛(2211)은 불휘발성 메모리 장치들(2231~223n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(2211)은 불휘발성 메모리 장치들(2231~223n)과 데이터를 주고 받을 수 있다. 메모리 인터페이스 유닛(2211)은 컨트롤 유닛(2214)의 제어에 따라 버퍼 메모리 장치(2220)로부터 전달된 데이터를 각각의 채널들(CH1~CHn)로 스캐터링(Scattering)할 수 있다. 그리고 메모리 인터페이스 유닛(2211)은 컨트롤 유닛(2214)의 제어에 따라 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 버퍼 메모리 장치(2220)로 전달할 수 있다.
호스트 인터페이스 유닛(2212)은 호스트 장치(2100)의 프로토콜에 대응하여 SSD(2200)와의 인터페이싱을 제공할 수 있다. 예를 들면, 호스트 인터페이스(2212)는 PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss) 프로토콜들 중 어느 하나를 통해 호스트 장치(2100)와 통신할 수 있다. 또한, 호스트 인터페이스 유닛(2212)은 호스트 장치(2100)가 SSD(2200)를 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(disk emulation) 기능을 수행할 수 있다.
ECC 유닛(2213)은 불휘발성 메모리 장치들(2231~223n)로 전송되는 데이터에 근거하여 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(2231~223n)에 저장될 수 있다. ECC 유닛(2213)은 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, ECC 유닛(2213)은 검출된 에러를 정정할 수 있다.
컨트롤 유닛(2214)은 호스트 장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(2214)은 SSD(2200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 버퍼 메모리 장치(2220) 그리고 불휘발성 메모리 장치들(2231~223n)의 동작을 제어할 수 있다. 컨트롤 유닛(2214)은 도 6을 참조하여 설명된 리텐션 페일 관리 동작을 수행할 수 있다.
랜덤 액세스 메모리(2215)는 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다. 도 10을 참조하면, 컴퓨터 시스템(3000)은 시스템 버스(3700)에 전기적으로 연결되는 네트워크 어댑터(3100), 중앙 처리 장치(3200), 데이터 저장 장치(3300), 램(3400), 롬(3500) 그리고 사용자 인터페이스(3600)를 포함할 수 있다. 여기에서, 데이터 저장 장치(3300)는 도 1에 도시된 데이터 저장 장치(100), 도 7에 도시된 데이터 저장 장치(1200) 또는 도 8에 도시된 SSD(2200)로 구성될 수 있다.
네트워크 어댑터(3100)는 컴퓨터 시스템(3000)과 외부의 네트워크들 사이의 인터페이싱을 제공할 수 있다. 중앙 처리 장치(3200)는 램(3400)에 상주하는 운영 체제(Operating System)나 응용 프로그램(Application Program)을 구동하기 위한 제반 연산 처리를 수행할 수 있다.
데이터 저장 장치(3300)는 컴퓨터 시스템(3000)에서 필요한 제반 데이터를 저장할 수 있다. 예를 들면, 컴퓨터 시스템(3000)을 구동하기 위한 운영 체제(Operating System), 응용 프로그램(Application Program), 다양한 프로그램 모듈(Program Module), 프로그램 데이터(Program data), 그리고 유저 데이터(User data) 등이 데이터 저장 장치(3300)에 저장될 수 있다.
램(3400)은 컴퓨터 시스템(3000)의 동작 메모리로서 사용될 수 있다. 부팅 시에 램(3400)에는 데이터 저장 장치(3300)로부터 읽혀진 운영 체제(Operating System), 응용 프로그램(Application Program), 다양한 프로그램 모듈(Program Module)과 프로그램들의 구동에 소요되는 프로그램 데이터(Program data)가 로드될 수 있다. 롬(3500)에는 운영 체제(Operating System)가 구동되기 이전부터 활성화되는 기본적인 입출력 시스템인 바이오스(BIOS: Basic Input/Output System)가 저장될 수 있다. 유저 인터페이스(3600)를 통해서 컴퓨터 시스템(3000)과 사용자 사이의 정보 교환이 이루어질 수 있다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치의 블럭도이다. 도 11을 참조하면, 불휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 열 디코더(330), 데이터 읽기/쓰기 블럭(340), 전압 발생기(350) 그리고 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀들을 포함할 수 있다. 메모리 셀들은 소거 단위인 메모리 블럭, 프로그램 및 읽기 단위인 페이지와 같은 액세스 유닛으로 그룹 지어질 수 있다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
열 디코더(330)는 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 열 디코더(330)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(330)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(330)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn)과 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(340)의 읽기/쓰기 회로들을 연결할 수 있다. 또한, 열 디코더(330)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn)을 구동할 수 있다.
데이터 읽기/쓰기 블럭(340)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(340)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(340)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(340)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
전압 발생기(350)는 불휘발성 메모리 장치(300)의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부 장치(예를 들면, 컨트롤 유닛)로부터 제공된 제어 신호에 근거하여 불휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 불휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작과 같은 불휘발성 메모리 장치(100)의 동작을 제어할 수 있다. 제어 로직(360)은, 읽기 전압을 조절하고 조절된 읽기 전압으로 메모리 셀이 독출되도록하기 위한 특수한 명령이 외부 장치로부터 제공되면, 그러한 특수 명령에 따라서 읽기 동작을 수행할 수 있다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
100 : 데이터 저장 장치
200 : 컨트롤러
210 : 컨트롤 유닛
230 : 랜덤 액세스 메모리
250 : ECC 유닛
300 : 불휘발성 메모리 장치

Claims (17)

  1. 페이지 단위로 읽기 동작이 수행되는 메모리 셀들을 포함하는 불휘발성 메모리 장치; 그리고
    상기 불휘발성 메모리 장치의 읽기 동작을 제어하는 컨트롤 유닛을 포함하되,
    상기 컨트롤 유닛은, 상기 불휘발성 메모리 장치의 제1 페이지의 메모리 셀들로부터 제1 데이터를 독출하고, 상기 제1 데이터의 에러 비트의 수가 제1 기준 값 이상인지를 판단하고, 상기 제1 데이터의 에러 비트의 수가 상기 제1 기준 값 이상인 경우 소거 상태와 소거 상태에 가장 인접한 문턱 전압을 갖는 프로그램 상태를 판별하기 위한 읽기 전압을 조절하고, 조절된 읽기 전압을 상기 제1 페이지의 메모리 셀들에 인가하여 제2 데이터를 독출하고, 그리고 상기 제2 데이터에 근거하여, 상기 조절된 읽기 전압을 인가하여 상기 제1 페이지의 메모리 셀들 중 온 셀로 독출된 메모리 셀의 수와 제2 기준 값의 크기를 비교한 결과에 따라서 상기 제1 데이터를 다시 프로그램하는 것을 결정하는 데이터 저장 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 컨트롤 유닛은, 상기 조절된 읽기 전압을 인가하여 온 셀로 독출된 메모리 셀의 수가 상기 제2 기준 값 이상인 경우, 상기 제1 데이터를 다시 프로그램하는 데이터 저장 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제2항에 있어서,
    상기 불휘발성 메모리 장치로부터 독출된 데이터의 에러를 정정하는 에러 정정 코드(ECC) 유닛을 더 포함하되,
    상기 컨트롤 유닛은, 상기 에러 정정 코드(ECC) 유닛을 통해서 상기 제1 데이터의 에러를 정정하고, 에러가 정정된 상기 제1 데이터를 다시 프로그램하는 데이터 저장 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제2항에 있어서,
    상기 컨트롤 유닛은 상기 제1 데이터를 상기 제1 페이지의 메모리 셀들에 다시 프로그램하는 데이터 저장 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제4항에 있어서,
    상기 컨트롤 유닛은 적어도 한 번의 프로그램 전압이 상기 제1 페이지의 메모리 셀들에 인가되도록 상기 불휘발성 메모리 장치를 제어하는 데이터 저장 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제2항에 있어서,
    상기 컨트롤 유닛은 상기 제1 데이터를 상기 제1 페이지의 메모리 셀들과는 다른 제2 페이지의 메모리 셀들에 다시 프로그램하는 데이터 저장 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제6항에 있어서,
    상기 제2 페이지는 상기 제1 페이지가 포함된 메모리 블럭에 포함된 페이지이거나, 상기 제1 페이지가 포함된 메모리 블럭과 다른 메모리 블럭에 포함된 페이지인 데이터 저장 장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 컨트롤 유닛은, 상기 조절된 읽기 전압을 인가하여 온 셀로 독출된 메모리 셀의 수가 상기 제2 기준 값 미만인 경우, 상기 제1 데이터를 다시 프로그램하는 것을 생략하는 데이터 저장 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 컨트롤 유닛은, 상기 제1 데이터의 에러가 정정 가능한 경우에, 상기 제1 데이터의 에러 비트의 수가 상기 제1 기준 값 이상인지를 판단하는 데이터 저장 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 컨트롤 유닛은 평균 미만의 웨어-레벨링 값을 갖는 메모리 블럭의 페이지들 중에서 상기 제1 페이지를 선택하는 데이터 저장 장치.
  11. 페이지 단위로 읽기 동작이 수행되는 메모리 셀들을 포함하는 불휘발성 메모리 장치를 포함하는 데이터 저장 장치의 동작 방법에 있어서:
    상기 불휘발성 메모리 장치의 제1 페이지의 메모리 셀들로부터 제1 데이터를 독출하고,
    상기 제1 데이터의 에러 비트의 수가 제1 기준 값 이상인지를 판단하고,
    상기 제1 데이터의 에러 비트의 수가 상기 제1 기준 값 이상인 경우, 소거 상태와 소거 상태에 가장 인접한 문턱 전압을 갖는 프로그램 상태를 판별하기 위한 읽기 전압을 조절하고,
    조절된 읽기 전압을 상기 제1 페이지의 메모리 셀들에 인가하여 제2 데이터를 독출하고, 그리고
    상기 제2 데이터에 근거하여, 상기 조절된 읽기 전압을 인가하여 상기 제1 페이지의 메모리 셀들 중 온 셀로 독출된 메모리 셀의 수가 제2 기준 값 이상인 경우, 상기 제1 데이터를 프로그램하는 데이터 저장 장치의 동작 방법.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 제1 데이터를 프로그램하는 것은 상기 제1 데이터의 에러를 정정하고, 에러가 정정된 상기 제1 데이터를 프로그램하는 것을 포함하는 데이터 저장 장치의 동작 방법.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 제1 데이터를 프로그램하는 것은 상기 제1 데이터를 상기 제1 페이지의 메모리 셀들에 다시 프로그램 하는 것을 포함하는 데이터 저장 장치의 동작 방법.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서,
    상기 제1 데이터가 상기 제1 페이지의 메모리 셀들에 다시 프로그램하기 위해서 적어도 하나의 프로그램 전압을 상기 제1 페이지의 메모리 셀들에 인가하는 데이터 저장 장치의 동작 방법.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 제1 데이터를 프로그램하는 것은 상기 제1 데이터를 제2 페이지의 메모리 셀들에 프로그램하는 것을 포함하는 데이터 저장 장치의 동작 방법.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 제1 데이터의 에러가 정정 가능한지를 판단하는 것을 더 포함하되,
    상기 제1 데이터의 에러가 정정 가능한 경우, 상기 제1 데이터의 에러 비트의 수가 상기 제1 기준 값 이상인지를 판단하는 데이터 저장 장치의 동작 방법.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    평균 미만의 웨어-레벨링 값을 갖는 메모리 블럭을 선택하는 것을 더 포함하되,
    평균 미만의 웨어-레벨링 값을 갖는 것으로 선택된 메모리 블럭의 페이지들 중에서 상기 제1 페이지를 선택하는 데이터 저장 장치의 동작 방법.
KR1020150136355A 2015-09-25 2015-09-25 데이터 저장 장치 및 그것의 동작 방법 KR102381218B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150136355A KR102381218B1 (ko) 2015-09-25 2015-09-25 데이터 저장 장치 및 그것의 동작 방법
US15/146,575 US10102059B2 (en) 2015-09-25 2016-05-04 Data storage device capable of preventing a data retention fail of a nonvolatile memory device and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150136355A KR102381218B1 (ko) 2015-09-25 2015-09-25 데이터 저장 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20170037159A KR20170037159A (ko) 2017-04-04
KR102381218B1 true KR102381218B1 (ko) 2022-04-01

Family

ID=58407197

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150136355A KR102381218B1 (ko) 2015-09-25 2015-09-25 데이터 저장 장치 및 그것의 동작 방법

Country Status (2)

Country Link
US (1) US10102059B2 (ko)
KR (1) KR102381218B1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10248501B2 (en) * 2016-10-18 2019-04-02 SK Hynix Inc. Data storage apparatus and operation method thereof
US10140040B1 (en) 2017-05-25 2018-11-27 Micron Technology, Inc. Memory device with dynamic program-verify voltage calibration
US10452480B2 (en) 2017-05-25 2019-10-22 Micron Technology, Inc. Memory device with dynamic processing level calibration
KR102270103B1 (ko) * 2017-07-11 2021-06-28 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US10347344B2 (en) 2017-08-29 2019-07-09 Micron Technology, Inc. Read voltage calibration based on host IO operations
TWI628660B (zh) * 2017-09-19 2018-07-01 群聯電子股份有限公司 解碼方法、記憶體控制電路單元以及記憶體儲存裝置
KR102349382B1 (ko) * 2017-10-11 2022-01-12 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
US10566063B2 (en) 2018-05-16 2020-02-18 Micron Technology, Inc. Memory system with dynamic calibration using a trim management mechanism
US10664194B2 (en) 2018-05-16 2020-05-26 Micron Technology, Inc. Memory system with dynamic calibration using a variable adjustment mechanism
US10990466B2 (en) 2018-06-20 2021-04-27 Micron Technology, Inc. Memory sub-system with dynamic calibration using component-based function(s)
US11188416B2 (en) 2018-07-12 2021-11-30 Micron Technology, Inc. Enhanced block management for a memory sub-system
US11113129B2 (en) 2018-07-13 2021-09-07 Micron Technology, Inc. Real time block failure analysis for a memory sub-system
KR20200019045A (ko) 2018-08-13 2020-02-21 에스케이하이닉스 주식회사 메모리 장치 및 그것의 동작 방법
US10936246B2 (en) 2018-10-10 2021-03-02 Micron Technology, Inc. Dynamic background scan optimization in a memory sub-system
US10910076B2 (en) 2019-05-16 2021-02-02 Sandisk Technologies Llc Memory cell mis-shape mitigation
TWI777519B (zh) * 2021-04-26 2022-09-11 群聯電子股份有限公司 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
KR20230096304A (ko) * 2021-12-23 2023-06-30 삼성전자주식회사 비휘발성 메모리 장치의 리프로그램 방법, 프로그램 방법 및 이를 수행하는 비휘발성 메모리 장치
KR102610253B1 (ko) * 2022-11-23 2023-12-06 넷솔 주식회사 데이터 복구 방법 및 데이터 복구를 수행하는 비휘발성 메모리

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110035536A1 (en) 2009-08-06 2011-02-10 Samsung Electronics Co., Ltd. Non-volatile memory device generating wear-leveling information and method of operating the same

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7477547B2 (en) * 2007-03-28 2009-01-13 Sandisk Corporation Flash memory refresh techniques triggered by controlled scrub data reads
KR101406279B1 (ko) 2007-12-20 2014-06-13 삼성전자주식회사 반도체 메모리 장치 및 그것의 읽기 페일 분석 방법
KR101518199B1 (ko) * 2008-05-23 2015-05-06 삼성전자주식회사 오류 정정 장치, 그 방법 및 상기 장치를 포함하는 메모리장치
US20100107160A1 (en) * 2008-10-29 2010-04-29 Novell, Inc. Protecting computing assets with virtualization
US20100199020A1 (en) * 2009-02-04 2010-08-05 Silicon Storage Technology, Inc. Non-volatile memory subsystem and a memory controller therefor
KR20100093885A (ko) * 2009-02-17 2010-08-26 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
WO2011024015A1 (en) * 2009-08-25 2011-03-03 Sandisk Il Ltd. Restoring data into a flash storage device
KR101596827B1 (ko) * 2009-10-14 2016-02-23 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
KR101727704B1 (ko) * 2010-10-04 2017-04-18 삼성전자주식회사 리드 성능을 향상시킬 수 있는 리드 파라미터 변경 방법과 상기 방법을 수행할 수 있는 장치들
US8510636B2 (en) * 2011-04-01 2013-08-13 Intel Corporation Dynamic read channel calibration for non-volatile memory devices
KR101756111B1 (ko) * 2011-04-15 2017-07-10 삼성전자 주식회사 메모리 컨트롤러 구동방법, 메모리 컨트롤러, 메모리 장치 및 메모리 시스템
KR101824068B1 (ko) * 2011-07-28 2018-03-15 삼성전자주식회사 메모리 컨트롤러 구동방법, 및 메모리 컨트롤러를 포함하는 메모리 시스템, 메모리 카드 및 휴대용 전자장치
KR20140029582A (ko) * 2012-08-28 2014-03-11 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
US9329948B2 (en) * 2012-09-15 2016-05-03 Seagate Technology Llc Measuring cell damage for wear leveling in a non-volatile memory
KR20140045168A (ko) * 2012-10-08 2014-04-16 삼성전자주식회사 불휘발성 메모리 장치, 메모리 시스템 및 불휘발성 메모리 장치의 동작방법
KR102081584B1 (ko) * 2012-11-02 2020-02-26 삼성전자 주식회사 메모리 장치 구동 방법 및 메모리 시스템
KR102002385B1 (ko) * 2012-11-14 2019-07-23 에스케이하이닉스 주식회사 데이터 저장 장치의 동작 방법
KR102009437B1 (ko) * 2013-01-18 2019-08-13 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
KR102116983B1 (ko) * 2013-08-14 2020-05-29 삼성전자 주식회사 메모리 장치 및 메모리 시스템의 동작 방법.
US9165683B2 (en) * 2013-09-23 2015-10-20 Sandisk Technologies Inc. Multi-word line erratic programming detection
KR102085127B1 (ko) * 2013-11-13 2020-04-14 삼성전자주식회사 메모리 컨트롤러의 구동 방법 및 메모리 컨트롤러에 의해서 제어되는 비휘발성 메모리 장치
US9329932B2 (en) * 2014-04-25 2016-05-03 Freescale Semiconductor, Inc. Imminent read failure detection based upon unacceptable wear for NVM cells
KR102320955B1 (ko) * 2015-02-02 2021-11-05 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 읽기 방법
TWI582779B (zh) * 2015-04-14 2017-05-11 群聯電子股份有限公司 讀取電壓準位估測方法、記憶體儲存裝置及記憶體控制電路單元
US9514043B1 (en) * 2015-05-12 2016-12-06 Sandisk Technologies Llc Systems and methods for utilizing wear leveling windows with non-volatile memory systems
JP6725375B2 (ja) * 2016-09-14 2020-07-15 キオクシア株式会社 メモリシステムおよび方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110035536A1 (en) 2009-08-06 2011-02-10 Samsung Electronics Co., Ltd. Non-volatile memory device generating wear-leveling information and method of operating the same

Also Published As

Publication number Publication date
US20170091039A1 (en) 2017-03-30
KR20170037159A (ko) 2017-04-04
US10102059B2 (en) 2018-10-16

Similar Documents

Publication Publication Date Title
KR102381218B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US10249383B2 (en) Data storage device and operating method thereof
KR102456118B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
CN107168886B (zh) 数据存储装置及其操作方法
US20150113207A1 (en) Operating method of data storage device
CN106486163B (zh) 非易失性存储器件、包括其的数据储存设备及其操作方法
US9524791B1 (en) Data storage device and operating method thereof
KR20180051272A (ko) 데이터 저장 장치 및 그것의 동작 방법
US10067819B2 (en) Data storage device and operating method thereof
KR102530500B1 (ko) 메모리 시스템 및 그것의 동작 방법
US11061614B2 (en) Electronic apparatus having data retention protection and operating method thereof
US9773561B1 (en) Nonvolatile memory device and data storage device including the same
US11868647B2 (en) Nonvolatile memory device, with valley search for threshold voltage, memory controller, and reading method of storage device including the same
KR20170031311A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20180042792A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20220130526A (ko) 메모리 시스템 및 그 동작 방법
US10657046B2 (en) Data storage device and operating method thereof
US9966148B1 (en) Data storage device and operating method thereof
CN112084118A (zh) 数据存储装置及其操作方法
US10726938B2 (en) Data storage device and operating method thereof
KR20150072485A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20230018873A (ko) 메모리 시스템 및 그 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant