KR102408900B1 - 스캔 구동부, 표시장치 및 이의 구동방법 - Google Patents

스캔 구동부, 표시장치 및 이의 구동방법 Download PDF

Info

Publication number
KR102408900B1
KR102408900B1 KR1020150147984A KR20150147984A KR102408900B1 KR 102408900 B1 KR102408900 B1 KR 102408900B1 KR 1020150147984 A KR1020150147984 A KR 1020150147984A KR 20150147984 A KR20150147984 A KR 20150147984A KR 102408900 B1 KR102408900 B1 KR 102408900B1
Authority
KR
South Korea
Prior art keywords
node
transistor
electrode
generating circuit
signal generating
Prior art date
Application number
KR1020150147984A
Other languages
English (en)
Other versions
KR20170047633A (ko
Inventor
이정민
봉준호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150147984A priority Critical patent/KR102408900B1/ko
Priority to US15/293,817 priority patent/US10078983B2/en
Priority to EP16194061.4A priority patent/EP3159883B1/en
Priority to CN201610921239.1A priority patent/CN106875895B/zh
Publication of KR20170047633A publication Critical patent/KR20170047633A/ko
Application granted granted Critical
Publication of KR102408900B1 publication Critical patent/KR102408900B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G11C19/186—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET using only one transistor per capacitor, e.g. bucket brigade shift register
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

본 발명은 네로우 베젤(Narrow Bezel) 구현시 어려움을 개선하고, 밀봉 마진(Encapsulation Margin)을 확보하고 소자의 신뢰성을 향상하는 스캔 구동부 및 이를 이용한 표시장치를 제공한다. 이를 위해, 스캔 구동부의 발광신호 발생회로는 외부로부터 공급된 클록신호와 스캔신호 발생회로에서부터 출력된 제1 및 제2스캔신호에 응답하여 적어도 2 회로 구분된 로직하이의 발광신호를 출력한다.

Description

스캔 구동부, 표시장치 및 이의 구동방법{Scan Driver, Display Device and Driving Method of Display Device}
본 발명은 스캔 구동부, 표시장치 및 이의 구동방법에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 유기전계발광표시장치(Organic Light Emitting Display: OLED), 액정표시장치(Liquid Crystal Display: LCD) 및 플라즈마표시장치(Plasma Display Panel: PDP) 등과 같은 표시장치의 사용이 증가하고 있다.
앞서 설명한 표시장치 중 일부 예컨대, 액정표시장치나 유기전계발광표시장치는 표시패널에 포함된 서브 픽셀들에 스캔신호 및 데이터신호 등이 공급되면, 선택된 서브 픽셀이 발광을 하게 됨으로써 영상을 표시할 수 있다.
위와 같은 표시장치는 복수의 서브 픽셀을 포함하는 표시패널과 표시패널을 구동하는 구동부가 포함된다. 구동부에는 표시패널에 스캔신호(또는 게이트신호)를 공급하는 스캔 구동부 및 표시패널에 데이터신호를 공급하는 데이터 구동부 등이 포함된다.
스캔신호를 출력하는 스캔 구동부는 집적회로 형태뿐만 아니라 박막 트랜지스터 공정과 함께 게이트인패널(Gate In Panel; GIP) 형태로 표시패널에 형성되는 표시패널 내장형으로 이루어지기도 한다.
게이트인패널 형태의 스캔 구동부는 외부 장치로부터 클록신호 등을 공급받고 이를 기반으로 순차적인 스캔신호를 생성하는 시프트 레지스터 회로와 시프트 레지스터 회로의 출력신호와 클록신호 등을 공급받고 이를 기반으로 발광신호를 생성하는 인버터 회로로 구성된다.
그런데 종래에 제안된 게이트인패널 형태의 스캔 구동부는 시프트 레지스터 회로와 인버터 회로의 복잡도 및 레이아웃의 한계로 네로우 베젤(Narrow Bezel) 구현시 어려움이 있어 이의 개선이 요구된다.
상술한 배경기술의 문제점을 해결하기 위한 본 발명은 표시장치 구현시 발광신호 생성을 위해 구비되었던 별도의 시프트 레지스터를 제거하여 네로우 베젤(Narrow Bezel) 구현시 어려움을 개선하고, 밀봉 마진(Encapsulation Margin)을 확보하고 소자의 신뢰성을 향상하는 것이다.
상술한 과제 해결 수단으로 본 발명은 표시패널 및 스캔 구동부를 포함하는 표시장치를 제공한다. 표시패널은 영상을 표시한다. 스캔 구동부는 표시패널의 일측에 위치하는 스캔신호 발생회로와 표시패널의 타측에 위치하는 발광신호 발생회로를 포함한다. 발광신호 발생회로는 외부로부터 공급된 클록신호와 스캔신호 발생회로에서부터 출력된 제1 및 제2스캔신호에 응답하여 적어도 2 회로 구분된 로직하이의 발광신호를 출력한다.
발광신호 발생회로는 Q노드의 충방전을 제어하는 제1 및 제2트랜지스터를 갖는 제1회로부와, QB노드의 충방전을 제어하는 제3 내지 제5트랜지스터를 갖는 제2회로부와, 자신의 출력단자를 안정화하는 제6트랜지스터를 갖는 제3회로부와, 자신의 출력단자를 통해 로직하이 또는 로직로우의 발광신호를 출력하는 풀업 트랜지스터, 제1 및 제2풀다운 트랜지스터를 갖는 제4회로부를 포함할 수 있다.
제2회로부는 스캔신호 발생회로의 제2스캔신호에 대응하여 QB노드를 게이트하이전압으로 충전하는 제3트랜지스터와, 스캔신호 발생회로의 제1스캔신호에 대응하여 QB노드를 리셋신호로 리셋하는 제4트랜지스터와, 제N번째 클록신호에 대응하여 QB노드를 게이트로우전압으로 방전하는 제5트랜지스터를 포함할 수 있다.
제2회로부는 스캔신호 발생회로의 제N-x(x는 1 이상 정수)시프트 레지스터 회로의 출력단자에 게이트전극이 연결되고 게이트하이전압라인에 제1전극이 연결되고 QB노드에 제2전극이 연결된 제3트랜지스터와, 스캔신호 발생회로의 제N시프트 레지스터 회로의 출력단자에 게이트전극이 연결되고 리셋신호라인에 제1전극이 연결되고 QB노드에 제2전극이 연결된 제4트랜지스터와, 제N번째 클록신호라인에 게이트전극이 연결되고 게이트로우전압라인에 제1전극이 연결되고 QB노드에 제2전극이 연결된 제5트랜지스터를 포함할 수 있다.
제3회로부는 자신의 출력단자에 게이트전극이 연결되고 게이트하이전압라인에 제1전극이 연결되고 제1풀다운 트랜지스터의 제1전극과 제2풀다운 트랜지스터의 제2전극 사이의 노드에 제2전극이 연결된 제6트랜지스터와, Q노드에 일단이 연결되고 자신의 출력단자에 타단이 연결된 제1커패시터를 포함할 수 있다.
제3회로부는 제2풀다운 트랜지스터의 게이트전극에 타단이 연결되고 게이트로우전압라인에 일단이 연결된 제2커패시터와, 게이트하이전압라인에 게이트전극이 연결되고 제1트랜지스터의 제1전극과 인접하는 Q노드의 일측에 제1전극이 연결되고 제1커패시터의 일단과 인접하는 Q노드의 타측에 제2전극이 연결된 제7트랜지스터를 더 포함할 수 있다.
제1스캔신호, 제2스캔신호 및 발광신호는 로직하이 구간이 짧은 첫 번째 신호와 첫 번째 신호보다 로직하이 구간이 긴 두 번째 신호를 가질 수 있다.
다른 측면에서 본 발명은 스캔신호 발생회로 및 발광신호 발생회로를 포함하는 스캔 구동부를 제공한다. 발광신호 발생회로는 외부로부터 공급된 클록신호와 스캔신호 발생회로에서부터 출력된 제1 및 제2스캔신호에 응답하여 적어도 2 회로 구분된 로직하이의 발광신호를 출력한다.
발광신호 발생회로는 Q노드의 충방전을 제어하는 제1 및 제2트랜지스터를 갖는 제1회로부와, QB노드의 충방전을 제어하는 제3 내지 제5트랜지스터를 갖는 제2회로부와, 자신의 출력단자를 안정화하는 제6트랜지스터를 갖는 제3회로부와, 자신의 출력단자를 통해 로직하이 또는 로직로우의 발광신호를 출력하는 풀업 트랜지스터, 제1 및 제2풀다운 트랜지스터를 갖는 제4회로부를 포함할 수 있다.
제2회로부는 스캔신호 발생회로의 제N-x(x는 1 이상 정수)시프트 레지스터 회로의 출력단자에 게이트전극이 연결되고 게이트하이전압라인에 제1전극이 연결되고 QB노드에 제2전극이 연결된 제3트랜지스터와, 스캔신호 발생회로의 제N시프트 레지스터 회로의 출력단자에 게이트전극이 연결되고 리셋신호라인에 제1전극이 연결되고 QB노드에 제2전극이 연결된 제4트랜지스터와, 제N번째 클록신호라인에 게이트전극이 연결되고 게이트로우전압라인에 제1전극이 연결되고 QB노드에 제2전극이 연결된 제5트랜지스터를 포함할 수 있다.
또 다른 측면에서 본 발명은 영상을 표시하는 표시패널 및 표시패널의 일측에 위치하는 스캔신호 발생회로와 표시패널의 타측에 위치하는 발광신호 발생회로를 포함하는 스캔 구동부를 포함하는 표시장치의 구동방법을 제공한다. 표시장치의 구동방법에 따르면 발광신호 발생회로는 외부로부터 공급된 클록신호와 스캔신호 발생회로에서부터 출력된 제1 및 제2스캔신호에 응답하여 적어도 2 회로 구분된 로직하이의 발광신호를 출력한다.
제1스캔신호, 제2스캔신호 및 발광신호는 로직하이 구간이 짧은 첫 번째 신호와 첫 번째 신호보다 로직하이 구간이 긴 두 번째 신호를 가질 수 있다.
본 발명은 스캔 구동부의 회로의 복잡도를 낮추어 레이아웃의 한계를 극복하고 설계 마진(Margin)을 확보하여 네로우 베젤(Narrow Bezel) 구현시 어려움을 개선할 수 있는 효과가 있다. 또한, 본 발명은 스캔 구동부의 회로의 복잡도를 낮출 수 있어 밀봉 마진(Encapsulation Margin)을 확보하고 소자의 신뢰성을 향상할 수 있는 효과가 있다. 또한, 본 발명은 클록신호로 발광신호의 펄스폭(Pulse Width)을 조절할 수 있어 외측전류(lateral current)를 감소시킬 수 있고, 그 결과 초기화시간(initial time)을 충분히 조절하여 안정적인 구동을 가능하게 할 수 있는 효과가 있다.
도 1은 표시장치의 개략적인 블록도.
도 2는 도 1에 도시된 서브 픽셀의 구성 예시도.
도 3은 종래에 제안된 스캔 구동부의 일부를 개략적으로 나타낸 블록도.
도 4는 도 3의 발광신호 발생회로의 입출력 파형을 나타낸 파형도.
도 5는 본 발명의 제1실시예에 따른 스캔 구동부의 일부를 개략적으로 나타낸 블록도.
도 6은 본 발명의 제1실시예에 따른 발광신호 발생회로를 구체적으로 나타낸 회로도.
도 7은 도 6의 발광신호 발생회로의 입출력 파형을 나타낸 파형도.
도 8은 도 2의 서브 픽셀을 구체화한 예시도.
도 9는 본 발명의 제1실시예에 따른 스캔 구동부의 출력 파형 및 구동 트랜지스터의 노드전압을 나타낸 파형도.
도 10은 본 발명의 제2실시예에 따른 발광신호 발생회로를 구체적으로 나타낸 회로도.
도 11은 도 10의 발광신호 발생회로의 입출력 파형을 나타낸 파형도.
이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.
본 발명에 따른 표시장치는 텔레비젼, 셋톱박스, 네비게이션, 영상 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 홈시어터 및 모바일폰 등으로 구현된다. 표시장치는 액정표시장치, 유기전계발광표시장치, 양자점표시장치, 전기영동표시장치, 플라즈마표시장치 등이 선택될 수 있으나 이에 한정되지 않는다. 이하에서는 설명의 편의를 위해 유기전계발광표시장치를 일례로 설명한다. 아울러, 이하에서 설명되는 트랜지스터는 게이트전극을 제외하고 타입에 따라 소오스전극과 드레인전극 또는 드레인전극과 소오스전극으로 명명될 수 있는바, 이를 한정하지 않기 위해 제1전극과 제2전극으로 설명한다.
도 1은 표시장치의 개략적인 블록도이고, 도 2는 도 1에 도시된 서브 픽셀의 구성 예시도이다.
도 1에 도시된 바와 같이, 표시장치에는 표시패널(100), 타이밍 제어부(110), 데이터 구동부(120) 및 스캔 구동부(130, 140A, 140B)가 포함된다.
표시패널(100)에는 상호 교차하는 데이터 라인들(DL) 및 스캔 라인들(GL)에 구분되어 연결된 서브 픽셀들이 포함된다. 표시패널(100)은 적어도 하나의 필름이나 기판 그리고 그 위에 형성된 서브 픽셀들을 수분이나 산소 등의 외기로부터 보호하기 위해 밀봉된다.
표시패널(100)은 서브 픽셀들이 형성되는 표시영역(AA)과 표시영역(AA)의 외측으로 각종 신호라인들이나 패드 등이 형성되는 비표시영역(LNA, RNA)을 포함한다. 표시패널(100)은 서브 픽셀(SP)의 구성 방식에 따라 전면발광(Top-Emission) 방식, 배면발광(Bottom-Emission) 방식 또는 양면발광(Dual-Emission) 방식으로 구현된다.
도 2에 도시된 바와 같이, 하나의 서브 픽셀(SP)에는 스캔 라인(GL1)과 데이터 라인(DL1)에 연결된 스위칭 트랜지스터(SW)와 스위칭 트랜지스터(SW)를 통해 공급된 스캔신호에 대응하여 공급된 데이터신호(DATA)에 대응하여 동작하는 픽셀회로(PC)가 포함된다. 서브 픽셀(SP)의 픽셀회로(PC)는 구동 트랜지스터, 스토리지 커패시터 및 유기 발광다이오드와 더불어 다양한 형태의 보상회로가 더 추가되는 형태로 구성될 수 있다.
타이밍 제어부(110)는 영상보드에 연결된 LVDS 또는 TMDS 인터페이스 수신회로 등을 통해 수직 동기신호, 수평 동기신호, 데이터 인에이블 신호, 도트 클럭 등의 타이밍신호를 입력받는다. 타이밍 제어부(110)는 입력된 타이밍신호를 기준으로 데이터 구동부(120)와 스캔 구동부(130, 140A, 140B)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다.
데이터 구동부(120)는 다수의 소스 드라이브 IC(Integrated Circuit)들을 포함한다. 소스 드라이브 IC들은 타이밍 제어부(110)로부터 데이터신호(DATA)와 소스 타이밍 제어신호(DDC)를 공급받는다. 소스 드라이브 IC들은 소스 타이밍 제어신호(DDC)에 응답하여 데이터신호(DATA)를 디지털신호에서 아날로그신호로 변환하고, 이를 표시패널(100)의 데이터 라인들(DL)을 통해 공급한다. 소스 드라이브 IC들은 COG(Chip On Glass) 공정이나 TAB(Tape Automated Bonding) 공정에 의해 표시패널(100)의 데이터 라인들(DL)에 접속된다.
스캔 구동부(130, 140A, 140B)는 레벨 시프터회로(130) 및 신호 발생회로(140A, 140B)를 포함한다. 스캔 구동부(130, 140A, 140B)는 레벨 시프터회로(130)와 신호 발생회로(140A, 140B)를 포함한다.
레벨 시프터회로(130)는 전원 공급부로 명명되기도 한다. 따라서, 레벨 시프터회로(130)는 스캔 구동부(130, 140A, 140B)에 포함되지 않고 독립적인 구성으로 정의되기도 한다. 그러나 이하에서는 설명의 편의를 위해 레벨 시프터회로(130)가 스캔 구동부(130, 140A, 140B)에 포함되는 것을 일례로 설명한다.
레벨 시프터회로(130)는 IC 형태로 표시패널(100)에 접속되는 외부 기판에 형성된다. 레벨 시프터회로(130)는 타이밍 제어부(110)의 제어하에 클록신호라인, 스타트신호라인, 리셋신호라인, 게이트하이전압라인 및 게이트로우전압라인 등을 통해 공급되는 신호 및 전압의 레벨을 시프팅한 후 신호 발생회로(140A, 140B)에 공급한다.
신호 발생회로(140A, 140B)는 게이트인패널(Gate In Panel; 이하 GIP) 방식에 의해 표시패널(100)에 박막 트랜지스터 형태로 형성된다. 신호 발생회로(140A, 140B)는 표시패널(100)의 좌측 및 우측 비표시영역(LNA, RNA)에 구분되어 형성된다. 신호 발생회로(140A, 140B)는 레벨 시프터회로(130)로부터 출력된 신호 및 전압(CLK, ECLK, VST, EVST, RST, ERST, VGH, VGL)을 기반으로 스캔신호를 시프트하고 출력하는 스테이지들로 이루어진다. 신호 및 전압(CLK, ECLK, VST, EVST, RST, ERST, VGH, VGL)은 데이터 구동부를 경유하여 출력이 이루어지는 형태로 신호라인 및 전압라인이 구성되는 등 다양한 형태로 배치될 수 있다.
신호 발생회로(140A, 140B)는 서브 픽셀들에 포함된 스위칭 트랜지스터들을 턴온 또는 턴오프하기 위해 사용되는 스캔신호를 출력하는 스캔신호 발생회로(140A)와 서브 픽셀들에 포함된 발광제어 트랜지스터들을 턴온 또는 턴오프하기 위해 사용되는 발광신호를 출력하는 발광신호 발생회로(140B)를 포함한다. 스캔신호 발생회로(140A)와 발광신호 발생회로(140B)의 위치는 도 1과 반대로 배치될 수도 있다.
이하, 종래에 제안된 스캔 구동부의 문제점을 고찰하고 이를 개선하기 위한 실시예들에 대해 설명한다.
<종래 구조>
도 3은 종래에 제안된 스캔 구동부의 일부를 개략적으로 나타낸 블록도이고, 도 4는 도 3의 발광신호 발생회로의 입출력 파형을 나타낸 파형도이다.
도 3에 도시된 바와 같이, 종래에 제안된 스캔 구동부의 신호 발생회로(140A, 140B)는 서브 픽셀들(PXL)에 포함된 스위칭 트랜지스터들을 턴온 또는 턴오프하기 위해 사용되는 스캔신호를 출력하는 스캔신호 발생회로(140A)와 서브 픽셀들(PXL)에 포함된 발광제어 트랜지스터들을 턴온 또는 턴오프하기 위해 사용되는 발광신호를 출력하는 발광신호 발생회로(140B)를 포함한다.
스캔신호 발생회로(140A)는 클록신호 등을 공급받고 이를 기반으로 순차적인 스캔신호를 생성하는 제1 및 제2시프트 레지스터 회로(SR[1], SR[2])를 포함한다. 발광신호 발생회로(140B)는 제3시프트 레지스터 회로(SR[3])로부터 전달된 출력신호와 클록신호 등을 공급받고 이를 기반으로 발광신호를 생성하는 제1인버터 회로(INV[1])를 포함한다. 스캔신호 발생회로(140A) 및 발광신호 발생회로(140B)는 매 라인에 존재하는 서브 픽셀들(PXL)을 구동하기 위해 위와 같은 구성을 다수의 스테이지 형태로 배치한다.
한 라인(Line 1)에 존재하는 서브 픽셀들(PXL)은 제1시프트 레지스터 회로(SR[1])로부터 출력된 제1스캔신호(Scan 1 Out), 제2시프트 레지스터 회로(SR[2])로부터 출력된 제2스캔신호(Scan 2 Out) 및 제1인버터 회로(INV[1])로부터 출력된 발광신호(EM Out)를 기반으로 동작한다.
도 3 및 도 4에 도시된 바와 같이, 발광신호 발생회로(140B)는 자신에게 공급된 제2클록신호(ECLK2)의 라이징 에지에 동기하여 자신의 출력신호에 대한 라이징 에지를 형성하고 시프트 레지스터 회로(SR[3])로부터 전달된 출력신호(G3 Out)의 라이징 에지에 동기하여 자신의 출력신호에 대한 폴링 에지를 형성한다.
종래에 제안된 스캔 구동부의 신호 발생회로(140A, 140B)는 한 라인(Line 1)에 존재하는 서브 픽셀들(PXL)을 구동하기 위해 3개의 시프트 레지스터 회로(Shift Register)와 1개의 인버터 회로(Inverter)를 구비한다. 특히, 발광신호 발생회로(140B)는 발광신호(EM Out)를 생성하기 위해 별도의 시프트 레지스터를 1개 더 구비해야 하는바 회로의 복잡도 및 레이아웃 한계를 증가시킨다.
그 결과, 종래에 제안된 스캔 구동부는 회로의 복잡도 및 레이아웃의 한계로 설계 마진(Margin) 확보에 어려움이 있어 네로우 베젤(Narrow Bezel)을 구현시 어려움이 있어 이의 개선이 요구된다.
<제1실시예>
도 5는 본 발명의 제1실시예에 따른 스캔 구동부의 일부를 개략적으로 나타낸 블록도이고, 도 6은 본 발명의 제1실시예에 따른 발광신호 발생회로를 구체적으로 나타낸 회로도이며, 도 7은 도 6의 발광신호 발생회로의 입출력 파형을 나타낸 파형도이다.
도 5에 도시된 바와 같이, 본 발명의 제1실시예에 따른 스캔 구동부의 신호 발생회로(140A, 140B)는 서브 픽셀들(PXL)에 포함된 스위칭 트랜지스터들을 턴온 또는 턴오프하기 위해 사용되는 스캔신호를 출력하는 스캔신호 발생회로(140A)와 서브 픽셀들(PXL)에 포함된 발광제어 트랜지스터들을 턴온 또는 턴오프하기 위해 사용되는 발광신호를 출력하는 발광신호 발생회로(140B)를 포함한다.
스캔신호 발생회로(140A)는 클록신호(CLK) 등을 공급받고 이를 기반으로 순차적인 스캔신호를 생성하는 제N-1 및 제N시프트 레지스터 회로(SR[N-1], SR[N])를 포함한다. 발광신호 발생회로(140B)는 클록신호(ECLK) 등을 공급받고 이를 기반으로 발광신호를 생성하는 인버터 회로(INV[N])를 포함한다. 스캔신호 발생회로(140A) 및 발광신호 발생회로(140B)는 매 라인에 존재하는 서브 픽셀들(PXL)을 구동하기 위해 위와 같은 구성을 다수의 스테이지 형태로 배치한다.
한 라인(Line 1)에 존재하는 서브 픽셀들(PXL)은 제N-1시프트 레지스터 회로(SR[N-1])로부터 출력된 제N-1스캔신호(SRO[n-1] Out), 제N시프트 레지스터 회로(SR[N])로부터 출력된 제N스캔신호(SRO[n] Out) 및 제N인버터 회로(INV[N])로부터 출력된 제N발광신호(EM[N] Out)를 기반으로 동작한다.
이와 같은 형태로, 두 번째 라인(Line 2)에 존재하는 서브 픽셀들(PXL)은 제N시프트 레지스터 회로(SR[N])로부터 출력된 제N스캔신호(SRO[n] Out), 제N+1시프트 레지스터 회로(SR[N+1])로부터 출력된 제N+1스캔신호(SRO[n+1] Out) 및 제N인버터 회로(INV[N+1])로부터 출력된 제N+1발광신호(EM[N+1] Out)를 기반으로 동작한다.
본 발명의 제1실시예에 따른 스캔 구동부의 신호 발생회로(140A, 140B)는 한 라인(Line 1)에 존재하는 서브 픽셀들(PXL)을 구동하기 위해 2개의 시프트 레지스터 회로(Shift Register)와 1개의 인버터 회로(Inverter)를 구비한다. 스캔신호 발생회로(140A)는 시프트 레지스터 회로들이 종속적으로 접속된다. 그러나 발광신호 발생회로(140B)는 발광신호(EM Out)를 생성하기 위해 별도의 시프트 레지스터를 더 구비할 필요가 없는 바 종래 구조 대비 회로의 복잡도 및 레이아웃 한계를 낮출 수 있다.
그 결과, 본 발명의 제1실시예에 따른 스캔 구동부는 종래 구조 대비 회로의 복잡도를 낮추어 레이아웃의 한계를 극복하고 설계 마진(Margin)을 확보하여 네로우 베젤(Narrow Bezel) 구현시 어려움을 개선할 수 있다. 또한, 본 발명의 제1실시예에 따른 스캔 구동부는 종래 구조 대비 회로의 복잡도를 낮출 수 있어 밀봉 마진(Encapsulation Margin)을 확보하고 소자의 신뢰성을 향상할 수 있다.
이를 가능하게 하기 위해, 발광신호 발생회로(140B)는 스캔신호 발생회로(140A)의 제N-1 및 제N시프트 레지스터 회로(SR[N-1], SR[N])로부터 출력된 출력신호(SRO[n-1] Out, SRO[n] Out)와 클록신호(ECLK) 등을 기반으로 발광신호(EM[N] Out)를 생성하도록 구현된다.
이와 같이, 본 발명의 제1실시예에 따른 발광신호 발생회로(140B)는 종래 구조와 달리 반대편에 존재하는 제N-1 및 제N시프트 레지스터 회로(SR[N-1], SR[N])로부터 출력된 출력신호(SRO[n-1] Out, SRO[n] Out)를 이용한다. 제N-1 및 제N시프트 레지스터 회로(SR[N-1], SR[N])로부터 출력된 출력신호(SRO[n-1] Out, SRO[n] Out)는 표시영역(AA)을 거쳐 발광신호 발생회로(140B)에 공급된다.
발광신호 발생회로(140B)는 제N시프트 레지스터 회로(SR[N])의 전단에 존재하는 제N-1시프트 레지스터 회로(SR[N-1])뿐만 아니라 N-x단(x는 1 이상 정수)(예: 제N-2시프트 레지스터 회로 등)으로부터 출력된 출력신호, 제N시프트 레지스터 회로(SR[N])로부터 출력된 출력신호(SRO[n] Out) 및 클록신호(ECLK) 등을 기반으로 발광신호(EM[N] Out)를 생성할 수도 있다.
한편, 제N-1시프트 레지스터 회로(SR[N-1])가 도 5와 같이 최상단(제일 앞단)에 존재하는 시프트 레지스터 회로(Pre Shift Register)에 해당할 경우, 이는 더미 시프트 레지스터 회로로 이루어질 수도 있으나 이에 한정되지 않는다.
앞서 설명된 신호 발생회로(140A, 140B)는 위상이 다른 클록신호를 기반으로 동작한다. 예컨대, 스캔신호 발생회로(140A)에 공급되는 클록신호(CLK)는 적어도 4 상으로 이루어지고, 발광신호 발생회로(140B)에 공급되는 클록신호(ECLK)는 적어도 2 상으로 이루어질 수 있으나 이에 한정되지 않는다.
이하, 본 발명의 제1실시예에 따른 발광신호 발생회로(140B)의 회로 구성에 대해 설명한다. 다만, 이하에서 설명되는 발광신호 발생회로(140B)가 제N-2시프트 레지스터 회로의 출력신호, 제N시프트 레지스터 회로의 출력신호 및 클록신호 등에 대응하여 동작하는 것을 일례로 한다.
도 6에 도시된 바와 같이, 발광신호 발생회로(140B)는 Q노드(Q-node)의 충방전을 제어하는 제1회로부(INVa), QB노드(OB-node)의 충방전을 제어하는 제2회로부(INVb), 발광신호 발생회로(140B)의 출력단자(EMO)를 안정화하는 제3회로부(INVc), 및 발광신호 발생회로(140B)의 출력단자(EMO)를 통해 로직하이 또는 로직로우의 발광신호를 출력하는 제4회로부(INVd)를 포함한다.
제1회로부(INVa)는 제1 및 제2트랜지스터(T1, T2)를 포함한다. 제1트랜지스터(T1)는 제N클록신호에 대응하여 Q노드(Q-node)를 게이트하이전압으로 충전하는 역할을 한다. 제2트랜지스터(T2)는 QB노드(QB-node)의 전위에 대응하여 Q노드(Q-node)를 게이트로우전압으로 방전하는 역할을 한다.
제1트랜지스터(T1)는 제N클록신호라인(실시예에서는 제2클록신호라인 ECLK2를 일례로 함)에 게이트전극이 연결되고 게이트하이전압라인(VGH)에 제1전극이 연결되고 Q노드(Q-node)에 제2전극이 연결된다. 제2트랜지스터(T2)는 QB노드(QB-node)에 게이트전극이 연결되고 게이트로우전압라인(VGL)에 제1전극이 연결되고 Q노드(Q-node)에 제2전극이 연결된다.
제2회로부(INVb)는 제3, 제4 및 제5트랜지스터(T3 ~ T5)를 포함한다. 제3트랜지스터(T3)는 제N-2시프트 레지스터 회로의 출력신호에 대응하여 QB노드(QB-node)를 게이트하이전압으로 충전하는 역할을 한다. 제4트랜지스터(T4)는 제N시프트 레지스터 회로의 출력신호에 대응하여 QB노드(QB-node)를 리셋신호로 리셋하는 역할을 한다. 제5트랜지스터(T5)는 제N클록신호에 대응하여 QB노드(QB-node)를 게이트로우전압으로 방전하는 역할을 한다.
제3트랜지스터(T3)는 제N-2시프트 레지스터 회로의 출력단자(SRO[N-2])에 게이트전극이 연결되고 게이트하이전압라인(VGH)에 제1전극이 연결되고 QB노드(QB-node)에 제2전극이 연결된다. 제4트랜지스터(T4)는 제N시프트 레지스터 회로의 출력단자(SRO[N])에 게이트전극이 연결되고 리셋신호라인(ERST)에 제1전극이 연결되고 QB노드(QB-node)에 제2전극이 연결된다. 제5트랜지스터(T5)는 제N클록신호라인(실시예에서는 제2클록신호라인 ECLK2를 일례로 함)에 게이트전극이 연결되고 게이트로우전압라인(VGL)에 제1전극이 연결되고 QB노드(QB-node)에 제2전극이 연결된다.
제3회로부(INVc)는 제6트랜지스터(T6) 및 제1커패시터(CB)를 포함한다. 제6트랜지스터(T6)는 발광신호 발생회로(140B)의 출력단자(EMO)의 전위에 대응하여 풀다운 트랜지스터들(Tpda, Tpdb)의 전극들이 접속된 노드를 안정화한다. 제6트랜지스터(T6)는 풀다운 트랜지스터들(Tpda, Tpdb)의 전극들이 접속된 노드를 로직하이로 잡아주어 게이트하이전압에 해당하는 발광신호 출력시 동작을 안정화한다. 제1커패시터(CB)는 발광신호 발생회로(140B)의 출력단자(EMO)에 부트 스트랩(boot strap)이 일어나도록 하는 역할을 한다.
제6트랜지스터(T6)는 발광신호 발생회로(140B)의 출력단자(EMO)에 게이트전극이 연결되고 게이트하이전압라인(VGH)에 제1전극이 연결되고 제1풀다운 트랜지스터(Tpda)의 제1전극과 제2풀다운 트랜지스터(Tpdb)의 제2전극 사이의 노드에 제2전극이 연결된다. 제1커패시터(CB)는 Q노드(Q-node)에 일단이 연결되고 발광신호 발생회로(140B)의 출력단자(EMO)에 타단이 연결된다.
제4회로부(INVd)는 풀업 트랜지스터(Tpu) 및 풀다운 트랜지스터들(Tpda, Tpdb)이 포함된다. 풀업 트랜지스터(Tpu)는 Q노드(Q-node)의 전위에 대응하여 게이트하이전압을 발광신호 발생회로(140B)의 출력단자(EMO)를 통해 출력하는 역할을 한다. 풀다운 트랜지스터들(Tpda, Tpdb)은 QB노드(QB-node)의 전위에 대응하여 게이트로우전압을 발광신호 발생회로(140B)의 출력단자(EMO)를 통해 출력하는 역할을 한다.
풀업 트랜지스터(Tpu)는 Q노드(Q-node)에 게이트전극이 연결되고 게이트하이전압라인(VGH)에 제1전극이 연결되고 발광신호 발생회로(140B)의 출력단자(EMO)에 제2전극이 연결된다. 제1풀다운 트랜지스터(Tpda)는 QB노드(QB-node)에 게이트전극이 연결되고 제2풀다운 트랜지스터(Tpdb)의 제2전극에 제1전극이 연결되고 발광신호 발생회로(140B)의 출력단자(EMO)에 제2전극이 연결된다. 제2풀다운 트랜지스터(Tpdb)는 QB노드(QB-node)에 게이트전극이 연결되고 게이트로우전압라인(VGL)에 제1전극이 연결되고 제1풀다운 트랜지스터(Tpda)의 제1전극에 제2전극이 연결된다.
이하, 본 발명의 제1실시예에 따른 발광신호 발생회로(140B)의 동작에 대해 설명한다.
도 6 및 도 7에 도시된 바와 같이, 제N클록신호(ECLK)에 로직하이가 나타나지 않으면 Q노드(Q-node)는 방전 상태를 유지하는 반면 QB노드(QB-node)는 충전 상태를 유지하게 된다. 이때, 제2트랜지스터(T2)는 턴온되고 Q노드(Q-node)는 방전된 상태이고, 제1 및 제2풀다운 트랜지스터들(Tpda, Tpdb)은 턴온된 상태이다. 그러므로 발광신호 발생회로(140B)의 출력단자(EMO)에는 로직로우에 해당하는 게이트로우전압의 발광신호가 출력된다.(①~②번 구간 참조)
제N-2시프트 레지스터 회로의 출력단자(SRO[N-2])를 통해 로직하이에 해당하는 게이트하이전압의 스캔신호가 출력되고, QB노드(QB-node)의 전위가 로직하이가 되면 제2트랜지스터(T2)는 턴온 된다. 이때, Q노드(Q-node)는 게이트로우전압에 의해 방전된 상태이고, 제1 및 제2풀다운 트랜지스터들(Tpda, Tpdb)은 턴온된 상태이다. 그러므로 발광신호 발생회로(140B)의 출력단자(EMO)에는 로직로우에 해당하는 게이트로우전압의 발광신호가 출력된다.(③번 구간 참조)
QB노드(QB-node)의 전위가 로직로우이고, 제N클록신호(ECLK)에 첫 번째 로직하이가 나타나면 제1트랜지스터(T1)와 제5트랜지스터(T5)는 턴온이 된다. 이때, Q노드(Q-node)는 게이트하이전압에 의해 충전된 상태이고, 풀업 트랜지스터(Tpu)는 턴온된 상태이다. 그러므로 발광신호 발생회로(140B)의 출력단자(EMO)에는 로직하이에 해당하는 게이트하이전압의 발광신호가 출력된다.(④번 구간 참조) 이때, 발광신호 발생회로(140B)의 출력단자(EMO)를 통해 출력되는 게이트하이전압의 발광신호는 QB노드(QB-node)의 전위가 로직로우로 방전되는 구간까지 지속된다.
제N시프트 레지스터 회로의 출력단자(SRO[N])를 통해 로직하이에 해당하는 게이트하이전압의 스캔신호가 출력되고, 리셋신호(ERST)가 로직하이가 되면 QB노드(QB-node)는 다시 충전 상태가 된다. 이때, 제2트랜지스터(T2)는 턴온되고 Q노드(Q-node)는 방전된 상태이고, 제1 및 제2풀다운 트랜지스터들(Tpda, Tpdb)은 턴온된 상태이다. 그러므로 발광신호 발생회로(140B)의 출력단자(EMO)에는 로직로우에 해당하는 게이트로우전압의 발광신호가 출력된다.(④번과 ⑤번 구간 사이 참조)
QB노드(QB-node)의 전위가 로직로우이고, 제N클록신호(ECLK)에 두 번째 로직하이가 나타나면 제1트랜지스터(T1)와 제5트랜지스터(T5)는 턴온이 된다. 이때, Q노드(Q-node)는 게이트하이전압에 의해 충전된 상태이고, 풀업 트랜지스터(Tpu)는 턴온된 상태이다.
그러므로 발광신호 발생회로(140B)의 출력단자(EMO)에는 로직하이에 해당하는 게이트하이전압의 발광신호가 출력된다.(⑤~⑥번 구간 참조) 이때, 발광신호 발생회로(140B)의 출력단자(EMO)를 통해 출력되는 게이트하이전압의 발광신호는 QB노드(QB-node)의 전위가 로직하이로 충전되는 구간까지 지속된다.
또한, 발광신호 발생회로(140B)의 출력단자(EMO)를 통해 출력되는 게이트하이전압의 발광신호는 클록신호(예: ECLK, ERST)로 가변할 수 있다. 그러므로 발광신호의 펄스폭(Pulse Width)을 조절할 수 있어 외측전류(lateral current)를 감소시킬 수 있고, 그 결과 초기화시간(initial time)을 충분히 조절하여 안정적인 구동이 가능하다.
앞서 설명한 스캔 구동부는 하기와 같은 회로 구성을 갖는 서브 픽셀로 구현된 표시장치에 적용할 수 있다.
도 8은 도 2의 서브 픽셀을 구체화한 예시도이고, 도 9는 본 발명의 제1실시예에 따른 스캔 구동부의 출력 파형 및 구동 트랜지스터의 노드전압을 나타낸 파형도이다.
이하, 본 발명의 일례에 따른 서브 픽셀의 회로 구성에 대해 설명한다.
도 8에 도시된 바와 같이, 서브 픽셀은 4개의 트랜지스터, 2개의 스토리지 커패시터 및 유기 발광다이오드(OLED)로 이루어진 회로 구성을 갖는다. 4개의 트랜지스터는 스위칭 트랜지스터(SWT), 발광제어 트랜지스터(EMT), 구동 트랜지스터(DRT) 및 센싱 트랜지스터(SNT)를 포함한다. 2개의 트랜지스터는 제1스토리지 커패시터(CST) 및 제2스토리지 커패시터(CDT)를 포함한다.
스위칭 트랜지스터(SWT)는 참조전압 또는 데이터전압(Ref/Data)을 제1스토리지 커패시터(CST)의 일단에 전달하는 역할을 한다. 스위칭 트랜지스터(SWT)는 제1스캔라인(Scan1)에 게이트전극이 연결되고 데이터라인(DL)에 제1전극이 연결되고 제1스토리지 커패시터(CST)의 일단 및 구동 트랜지스터(DRT)의 게이트전극에 제2전극이 연결된다.
발광제어 트랜지스터(EMT)는 제1전원의 공급을 제어하여 유기 발광다이오드(OLED)의 실질적인 발광시간을 제어하는 역할을 한다. 발광제어 트랜지스터(EMT)는 발광신호라인(EM)에 게이트전극이 연결되고 제1전원라인(VDD)에 제1전극이 연결되고 구동 트랜지스터(DRT)의 제1전극에 제2전극이 연결된다.
구동 트랜지스터(DRT)는 제1스토리지 커패시터(CST)에 저장된 데이터전압에 대응하여 유기 발광다이오드(OLED)를 발광시키는 구동전류를 생성하는 역할을 한다. 구동 트랜지스터(DRT)는 제1스토리지 커패시터(CST)의 일단에 게이트전극이 연결되고 발광제어 트랜지스터(EMT)의 제2전극에 제1전극이 연결되고 유기 발광다이오드(OLED)의 애노드전극에 제2전극이 연결된다.
센싱 트랜지스터(SNT)는 센싱노드에 초기화전압(Vini)을 공급하여 초기함과 더불어 구동 트랜지스터(DRT) 및 유기 발광다이오드(OLED)의 특성(예: 문턱전압 및 전류 이동도 등)을 센싱하는 역할을 한다. 센싱 트랜지스터(SNT)는 제2스캔라인(Scan2)에 게이트전극이 연결되고 센싱라인(SL)에 제1전극이 연결되고 구동 트랜지스터(DRT)의 제2전극, 유기 발광다이오드(OLED)의 애노드전극 및 제1스토리지 커패시터(CST)의 일단에 접속된 센싱노드에 제2전극이 연결된다.
제1스토리지 커패시터(CST)는 저장된 데이터전압을 구동 트랜지스터(DRT)의 게이트전극에 전달하는 역할을 한다. 제1스토리지 커패시터(CST)는 구동 트랜지스터(DRT)의 게이트전극에 일단이 연결되고 센싱노드에 타단이 연결된다.
제2스토리지 커패시터(CDT)는 참조전압(Ref)이 데이터전압(Data)으로 변경될 때 구동 트랜지스터(DRT)의 게이트전극의 변화량만큼 소오스전극의 변화가 반영되도록 하여 구동전류에 의한 구동 효율을 향상하는 역할을 한다. 제2스토리지 커패시터(CDT)는 제1전원라인(VDD)에 일단이 연결되고 구동 트랜지스터(DRT)의 제2전극에 타단이 연결된다.
유기 발광다이오드(OLED)는 구동 트랜지스터(DRT)로부터 생성된 구동전류에 대응하여 빛을 발광하는 역할을 한다. 유기 발광다이오드(OLED)는 센싱노드에 애노드전극이 연결되고 제2전원라인(VSS)에 캐소드전극이 연결된다.
이하, 본 발명의 일례에 따른 서브 픽셀의 동작에 대해 설명한다.
도 8 및 도 9에 도시된 바와 같이, 발광신호(em)가 로직로우를 유지하고, 제N-1시프트 레지스터 회로의 출력단자(SRO[N-1])를 통해 첫 번째 게이트하이전압의 제2스캔신호(Scan 2)가 출력된다. 그러면 구동 트랜지스터(DRT)의 센싱노드(또는 소오스 노드)는 초기화전압(Vini)에 의해 초기화된다.(①번 구간 참조)
발광신호(em)가 로직로우를 유지하고, 제N-1시프트 레지스터 회로의 출력단자(SRO[N-1])를 통해 두 번째 게이트하이전압의 제2스캔신호(Scan 2)가 출력되고, 제N시프트 레지스터 회로의 출력단자(SRO[N])를 통해 첫 번째 게이트하이전압의 제1스캔신호(Scan 1)가 출력된다. 그러면 구동 트랜지스터(DRT)의 드레인 노드는 참조전압(Vref)으로 설정되고, 구동 트랜지스터(DRT)의 센싱노드는 초기화전압(Vini)에 의해 초기화된다.(②번 구간 참조)
제N시프트 레지스터 회로의 출력단자(SRO[N])를 통해 두 번째 게이트하이전압의 제1스캔신호(Scan 1)가 출력되고, 발광신호(em)가 로직하이로 변경(첫 번째 발광신호)된다. 그러면 구동 트랜지스터(DRT)는 샘플링 동작(문턱전압 등의 샘플링)이 이루어진다.(③번 구간 참조)
제N시프트 레지스터 회로의 출력단자(SRO[N])를 통해 두 번째 게이트하이전압의 제1스캔신호(Scan 1)가 유지되고, 발광신호(em)가 로직로우로 변경된다. 그러면 데이터라인(DL)을 통해 공급되는 참조전압(Vref)은 데이터전압(data)으로 바뀌며 제1스토리지 커패시터(CST)에 프로그래밍 된다.(④번 구간 참조)
제N시프트 레지스터 회로의 출력단자(SRO[N])를 통해 게이트로우압의 스캔신호(Scan 1)가 출력되고, 발광신호(em)가 로직하이로 변경(두 번째 발광신호)된다. 그러면 구동 트랜지스터(DRT)는 제1스토리지 커패시터(CST)에 프로그래밍 된 데이터전압에 대응하여 구동전류를 발생하고, 유기 발광다이오드(OLED)는 이에 대응하여 빛을 발광하게 된다.(⑤번 구간 참조)
앞서 설명한 서브 픽셀은 샘플링 동작(③)과 발광동작(⑤)을 진행하기 위해 적어도 2 회로 구분된 로직하이의 발광신호(em)가 필요하다. 이 발광신호(em)는 본 발명의 제1실시예에 따른 스캔 구동부의 발광신호 발생회로에 의해 생성된다.
도 9에서는 제1스캔신호(Scan 1), 제2스캔신호(Scan 2) 및 발광신호(em)는 로직하이 구간이 짧은 첫 번째 신호와 첫 번째 신호보다 로직하이 구간이 긴 두 번째 신호를 갖는 형태로 발생하는 것을 일례로 도시하였다. 그리고 제1스캔신호(Scan 1)와 제2스캔신호(Scan 2)의 로직하이 구간은 일부 중첩하고, 발광신호(em)의 첫 번째 로직하이 구간은 제1스캔신호(Scan 1)의 두 번째 로직하이 구간에 중첩하는 것을 일례로 도시하였다. 그러나 도 9에 도시된 파형은 하나의 예시일 뿐, 이들의 형태는 클록신호 및 리셋신호에 따라 달라질 수 있다.
<제2실시예>
도 10은 본 발명의 제2실시예에 따른 발광신호 발생회로를 구체적으로 나타낸 회로도이며, 도 11은 도 10의 발광신호 발생회로의 입출력 파형을 나타낸 파형도이다.
도 10에 도시된 바와 같이, 발광신호 발생회로(140B)는 Q노드(Q-node)의 충방전을 제어하는 제1회로부(INVa), QB노드(OB-node)의 충방전을 제어하는 제2회로부(INVb), 발광신호 발생회로(140B)의 출력단자(EMO)를 안정화하는 제3회로부(INVc), 및 발광신호 발생회로(140B)의 출력단자(EMO)를 통해 로직하이 또는 로직로우의 발광신호를 출력하는 제4회로부(INVd)를 포함한다.
제1회로부(INVa)는 제1 및 제2트랜지스터(T1, T2)를 포함한다. 제1트랜지스터(T1)는 제N클록신호에 대응하여 Q노드(Q-node)를 게이트하이전압으로 충전하는 역할을 한다. 제2트랜지스터(T2)는 QB노드(QB-node)의 전위에 대응하여 Q노드(Q-node)를 게이트로우전압으로 방전하는 역할을 한다.
제1트랜지스터(T1)는 제N클록신호라인(실시예에서는 제2클록신호라인 ECLK2를 일례로 함)에 게이트전극이 연결되고 게이트하이전압라인(VGH)에 제1전극이 연결되고 Q노드(Q-node)에 제2전극이 연결된다. 제2트랜지스터(T2)는 QB노드(QB-node)에 게이트전극이 연결되고 게이트로우전압라인(VGL)에 제1전극이 연결되고 Q노드(Q-node)에 제2전극이 연결된다.
제2회로부(INVb)는 제3, 제4 및 제5트랜지스터(T3 ~ T5)를 포함한다. 제3트랜지스터(T3)는 제N-2시프트 레지스터 회로의 출력신호에 대응하여 QB노드(QB-node)를 게이트하이전압으로 충전하는 역할을 한다. 제4트랜지스터(T4)는 제N시프트 레지스터 회로의 출력신호에 대응하여 QB노드(QB-node)를 리셋신호로 리셋하는 역할을 한다. 제5트랜지스터(T5)는 제N클록신호에 대응하여 QB노드(QB-node)를 게이트로우전압으로 방전하는 역할을 한다.
제3트랜지스터(T3)는 제N-2시프트 레지스터 회로의 출력단자(SRO[N-2])에 게이트전극이 연결되고 게이트하이전압라인(VGH)에 제1전극이 연결되고 QB노드(QB-node)에 제2전극이 연결된다. 제4트랜지스터(T4)는 제N시프트 레지스터 회로의 출력단자(SRO[N])에 게이트전극이 연결되고 리셋신호라인(ERST)에 제1전극이 연결되고 QB노드(QB-node)에 제2전극이 연결된다. 제5트랜지스터(T5)는 제N클록신호라인(실시예에서는 제2클록신호라인 ECLK2를 일례로 함)에 게이트전극이 연결되고 게이트로우전압라인(VGL)에 제1전극이 연결되고 QB노드(QB-node)에 제2전극이 연결된다.
제3회로부(INVc)는 제6트랜지스터(T6), 제1커패시터(CB), 제2커패시터(CQB) 및 제7트랜지스터(T7)를 포함한다. 제6트랜지스터(T6)는 발광신호 발생회로(140B)의 출력단자(EMO)의 전위에 대응하여 풀다운 트랜지스터들(Tpda, Tpdb)이 접속된 노드를 안정화한다. 제6트랜지스터(T6)는 풀다운 트랜지스터들(Tpda, Tpdb)이 접속된 노드를 로직하이로 잡아주어 게이트하이전압에 해당하는 발광신호 출력시 동작을 안정화한다. 제1커패시터(CB)는 발광신호 발생회로(140B)의 출력단자(EMO)에 부트 스트랩(boot strap)이 일어나도록 하는 역할을 한다. 제2커패시터(CQB)는 QB노드(QB-node)의 전위와 게이트로우전압에 의한 부트 스트랩 (boot strap)을 통해 제2풀다운 트랜지스터(Tpdb)의 턴온/턴오프 상태를 안정화한다. 제7트랜지스터(T7)는 게이트하이전압에 대응하여 발광신호 발생회로(140B)의 출력단자(EMO)를 통해 안정적인 출력이 유지되도록 Q노드(Q-node)를 일측 Q노드(Q-node)와 타측 Q노드(Q-node)로 분리(물리적 분리)하는 역할을 한다.
제6트랜지스터(T6)는 발광신호 발생회로(140B)의 출력단자(EMO)에 게이트전극이 연결되고 게이트하이전압라인(VGH)에 제1전극이 연결되고 제1풀다운 트랜지스터(Tpda)의 제1전극과 제2풀다운 트랜지스터(Tpdb)의 제2전극 사이의 노드에 제2전극이 연결된다. 제1커패시터(CB)는 Q노드(Q-node)에 일단이 연결되고 발광신호 발생회로(140B)의 출력단자(EMO)에 타단이 연결된다. 제2커패시터(CQB)는 게이트로우전압라인(VGL)에 일단이 연결되고 제2풀다운 트랜지스터(Tpdb)의 게이트전극에 타단이 연결된다. 제7트랜지스터(T7)는 게이트하이전압라인(VGH)에 게이트전극이 연결되고 제1트랜지스터(T1)의 제1전극과 인접하는 Q노드(Q-node)의 일측에 제1전극이 연결되고 제1커패시터(CB)의 일단과 인접하는 Q노드(Q-node)의 타측에 제2전극이 연결된다.
제4회로부(INVd)는 풀업 트랜지스터(Tpu) 및 풀다운 트랜지스터들(Tpda, Tpdb)이 포함된다. 풀업 트랜지스터(Tpu)는 Q노드(Q-node)의 전위에 대응하여 게이트하이전압을 발광신호 발생회로(140B)의 출력단자(EMO)를 통해 출력하는 역할을 한다. 풀다운 트랜지스터들(Tpda, Tpdb)은 QB노드(QB-node)의 전위에 대응하여 게이트로우전압을 발광신호 발생회로(140B)의 출력단자(EMO)를 통해 출력하는 역할을 한다.
풀업 트랜지스터(Tpu)는 Q노드(Q-node)에 게이트전극이 연결되고 게이트하이전압라인(VGH)에 제1전극이 연결되고 발광신호 발생회로(140B)의 출력단자(EMO)에 제2전극이 연결된다. 제1풀다운 트랜지스터(Tpda)는 QB노드(QB-node)에 게이트전극이 연결되고 제2풀다운 트랜지스터(Tpdb)의 제2전극에 제1전극이 연결되고 발광신호 발생회로(140B)의 출력단자(EMO)에 제2전극이 연결된다. 제2풀다운 트랜지스터(Tpdb)는 QB노드(QB-node) 및 제2커패시터(CQB)의 타단에 게이트전극이 연결되고 게이트로우전압라인(VGL)에 제1전극이 연결되고 제1풀다운 트랜지스터(Tpda)의 제1전극에 제2전극이 연결된다.
이하, 본 발명의 제2실시예에 따른 발광신호 발생회로(140B)의 동작에 대해 설명한다.
도 10 및 도 11에 도시된 바와 같이, 제N클록신호(ECLK)에 로직하이가 나타나지 않으면 Q노드(Q-node)는 방전 상태를 유지하는 반면 QB노드(QB-node)는 충전 상태를 유지하게 된다. 이때, 제2트랜지스터(T2)는 턴온되고 Q노드(Q-node)는 방전된 상태이고, 제1 및 제2풀다운 트랜지스터들(Tpda, Tpdb)은 턴온된 상태이다. 그러므로 발광신호 발생회로(140B)의 출력단자(EMO)에는 로직로우에 해당하는 게이트로우전압의 발광신호가 출력된다.(①~②번 구간 참조)
제N-2시프트 레지스터 회로의 출력단자(SRO[N-2])를 통해 로직하이에 해당하는 게이트하이전압의 스캔신호가 출력되고, QB노드(QB-node)의 전위가 로직하이가 되면 제2트랜지스터(T2)는 턴온 된다. 이때, Q노드(Q-node)는 게이트로우전압에 의해 방전된 상태이고, 제1 및 제2풀다운 트랜지스터들(Tpda, Tpdb)은 턴온된 상태이다. 그러므로 발광신호 발생회로(140B)의 출력단자(EMO)에는 로직로우에 해당하는 게이트로우전압의 발광신호가 출력된다.(③번 구간 참조)
QB노드(QB-node)의 전위가 로직로우이고, 제N클록신호(ECLK)에 첫 번째 로직하이가 나타나면 제1트랜지스터(T1)와 제5트랜지스터(T5)는 턴온이 된다. 이때, Q노드(Q-node)는 게이트하이전압에 의해 충전된 상태이고, 풀업 트랜지스터(Tpu)는 턴온된 상태이다. 그러므로 발광신호 발생회로(140B)의 출력단자(EMO)에는 로직하이에 해당하는 게이트하이전압의 발광신호가 출력된다.(④번 구간 참조) 이때, 발광신호 발생회로(140B)의 출력단자(EMO)를 통해 출력되는 게이트하이전압의 발광신호는 QB노드(QB-node)의 전위가 로직로우로 방전되는 구간까지 지속된다.
제N시프트 레지스터 회로의 출력단자(SRO[N])를 통해 로직하이에 해당하는 게이트하이전압의 스캔신호가 출력되고, 리셋신호(ERST)가 로직하이가 되면 QB노드(QB-node)는 다시 충전 상태가 된다. 이때, 제2트랜지스터(T2)는 턴온되고 Q노드(Q-node)는 방전된 상태이고, 제1 및 제2풀다운 트랜지스터들(Tpda, Tpdb)은 턴온된 상태이다. 그러므로 발광신호 발생회로(140B)의 출력단자(EMO)에는 로직로우에 해당하는 게이트로우전압의 발광신호가 출력된다.(④번과 ⑤번 구간 사이 참조)
QB노드(QB-node)의 전위가 로직로우이고, 제N클록신호(ECLK)에 두 번째 로직하이가 나타나면 제1트랜지스터(T1)와 제5트랜지스터(T5)는 턴온이 된다. 이때, Q노드(Q-node)는 게이트하이전압에 의해 충전된 상태이고, 풀업 트랜지스터(Tpu)는 턴온된 상태이다. 그러므로 발광신호 발생회로(140B)의 출력단자(EMO)에는 로직하이에 해당하는 게이트하이전압의 발광신호가 출력된다.(⑤~⑥번 구간 참조) 이때, 발광신호 발생회로(140B)의 출력단자(EMO)를 통해 출력되는 게이트하이전압의 발광신호는 QB노드(QB-node)의 전위가 로직하이로 충전되는 구간까지 지속된다.
앞서 설명한 스캔 구동부는 도 8과 같은 회로 구성을 갖는 서브 픽셀로 구현된 표시장치에 적용할 수 있다.
이상 본 발명은 표시장치 구현시 발광신호 생성을 위해 구비되었던 별도의 시프트 레지스터를 제거할 수 있어 종래 구조 대비 회로의 복잡도 및 레이아웃 한계를 낮출 수 있다. 그 결과, 본 발명은 스캔 구동부의 회로의 복잡도를 낮추어 레이아웃의 한계를 극복하고 설계 마진(Margin)을 확보하여 네로우 베젤(Narrow Bezel) 구현시 어려움을 개선할 수 있는 효과가 있다. 또한, 본 발명은 스캔 구동부의 회로의 복잡도를 낮출 수 있어 밀봉 마진(Encapsulation Margin)을 확보하고 소자의 신뢰성을 향상할 수 있는 효과가 있다. 또한, 본 발명은 클록신호로 발광신호의 펄스폭(Pulse Width)을 조절할 수 있어 외측전류(lateral current)를 감소시킬 수 있고, 그 결과 초기화시간(initial time)을 충분히 조절하여 안정적인 구동을 가능하게 할 수 있는 효과가 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 표시패널 110: 타이밍 제어부
120: 데이터 구동부 130, 140A, 140B: 스캔 구동부
T1 ~ T7: 제1 ~ 제7트랜지스터 Q-node: Q노드
QB-node: QB노드 Tpu: 풀업 트랜지스터
Tpda, Tpdb: 풀다운 트랜지스터들

Claims (12)

  1. 영상을 표시하는 표시패널; 및
    상기 표시패널의 일측에 위치하는 스캔신호 발생회로와 상기 표시패널의 타측에 위치하는 발광신호 발생회로를 포함하는 스캔 구동부를 포함하고,
    상기 발광신호 발생회로는
    외부로부터 공급된 클록신호와 상기 스캔신호 발생회로에서부터 출력된 제1 및 제2스캔신호에 응답하여 적어도 2 회로 구분된 로직하이의 발광신호를 출력하고,
    상기 발광신호 발생회로는 Q노드의 충방전을 제어하는 제1 및 제2트랜지스터를 갖는 제1회로부와, QB노드의 충방전을 제어하는 제3 내지 제5트랜지스터를 갖는 제2회로부와, 자신의 출력단자를 안정화하는 제6트랜지스터를 갖는 제3회로부와, 상기 자신의 출력단자를 통해 로직하이 또는 로직로우의 발광신호를 출력하는 풀업 트랜지스터, 제1 및 제2풀다운 트랜지스터를 갖는 제4회로부를 포함하고,
    상기 제2회로부는 상기 스캔신호 발생회로의 제N-x(x는 1 이상 정수)시프트 레지스터 회로의 출력단자에 게이트전극이 연결되고 게이트하이전압라인에 제1전극이 연결되고 상기 QB노드에 제2전극이 연결된 상기 제3트랜지스터와,
    상기 스캔신호 발생회로의 제N시프트 레지스터 회로의 출력단자에 게이트전극이 연결되고 리셋신호라인에 제1전극이 연결되고 상기 QB노드에 제2전극이 연결된 상기 제4트랜지스터와,
    제N클록신호라인에 게이트전극이 연결되고 게이트로우전압라인에 제1전극이 연결되고 상기 QB노드에 제2전극이 연결된 상기 제5트랜지스터를 포함하는 표시장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 제2회로부는
    상기 스캔신호 발생회로의 제2스캔신호에 대응하여 상기 QB노드를 게이트하이전압으로 충전하는 상기 제3트랜지스터와,
    상기 스캔신호 발생회로의 제N시프트 레지스터 회로의 출력단자를 통해 출력된 제1스캔신호에 대응하여 상기 QB노드를 리셋신호로 리셋하는 상기 제4트랜지스터와,
    상기 제N클록신호라인을 통해 인가된 제N클록신호에 대응하여 상기 QB노드를 게이트로우전압으로 방전하는 상기 제5트랜지스터를 포함하는 표시장치.
  4. 삭제
  5. 제1항에 있어서,
    상기 제3회로부는
    상기 자신의 출력단자에 게이트전극이 연결되고 상기 게이트하이전압라인에 제1전극이 연결되고 상기 제1풀다운 트랜지스터의 제1전극과 상기 제2풀다운 트랜지스터의 제2전극 사이의 노드에 제2전극이 연결된 상기 제6트랜지스터와,
    상기 Q노드에 일단이 연결되고 상기 자신의 출력단자에 타단이 연결된 제1커패시터를 포함하는 표시장치.
  6. 제5항에 있어서,
    상기 제3회로부는
    상기 제2풀다운 트랜지스터의 게이트전극에 타단이 연결되고 게이트로우전압라인에 일단이 연결된 제2커패시터와,
    상기 게이트하이전압라인에 게이트전극이 연결되고 상기 제1트랜지스터의 제1전극과 인접하는 Q노드의 일측에 제1전극이 연결되고 상기 제1커패시터의 일단과 인접하는 Q노드의 타측에 제2전극이 연결된 제7트랜지스터를 더 포함하는 표시장치.
  7. 제1항에 있어서,
    상기 제1스캔신호, 상기 제2스캔신호 및 상기 발광신호는
    로직하이 구간이 짧은 첫 번째 신호와 상기 첫 번째 신호보다 로직하이 구간이 긴 두 번째 신호를 갖는 표시장치.
  8. 스캔신호 발생회로; 및
    상기 스캔신호 발생회로의 타측에 위치하는 발광신호 발생회로를 포함하고,
    상기 발광신호 발생회로는
    외부로부터 공급된 클록신호와 상기 스캔신호 발생회로에서부터 출력된 제1 및 제2스캔신호에 응답하여 적어도 2 회로 구분된 로직하이의 발광신호를 출력하고,
    상기 발광신호 발생회로는 Q노드의 충방전을 제어하는 제1 및 제2트랜지스터를 갖는 제1회로부와, QB노드의 충방전을 제어하는 제3 내지 제5트랜지스터를 갖는 제2회로부와, 자신의 출력단자를 안정화하는 제6트랜지스터를 갖는 제3회로부와, 상기 자신의 출력단자를 통해 로직하이 또는 로직로우의 발광신호를 출력하는 풀업 트랜지스터, 제1 및 제2풀다운 트랜지스터를 갖는 제4회로부를 포함하고,
    상기 제2회로부는 상기 스캔신호 발생회로의 제N-x(x는 1 이상 정수)시프트 레지스터 회로의 출력단자에 게이트전극이 연결되고 게이트하이전압라인에 제1전극이 연결되고 상기 QB노드에 제2전극이 연결된 상기 제3트랜지스터와,
    상기 스캔신호 발생회로의 제N시프트 레지스터 회로의 출력단자에 게이트전극이 연결되고 리셋신호라인에 제1전극이 연결되고 상기 QB노드에 제2전극이 연결된 상기 제4트랜지스터와,
    제N클록신호라인에 게이트전극이 연결되고 게이트로우전압라인에 제1전극이 연결되고 상기 QB노드에 제2전극이 연결된 상기 제5트랜지스터를 포함하는 스캔 구동부.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
KR1020150147984A 2015-10-23 2015-10-23 스캔 구동부, 표시장치 및 이의 구동방법 KR102408900B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020150147984A KR102408900B1 (ko) 2015-10-23 2015-10-23 스캔 구동부, 표시장치 및 이의 구동방법
US15/293,817 US10078983B2 (en) 2015-10-23 2016-10-14 Scan driver, display device, and method of driving display device
EP16194061.4A EP3159883B1 (en) 2015-10-23 2016-10-17 Scan driver, display device, and method of driving display device
CN201610921239.1A CN106875895B (zh) 2015-10-23 2016-10-21 扫描驱动器、显示装置以及驱动显示装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150147984A KR102408900B1 (ko) 2015-10-23 2015-10-23 스캔 구동부, 표시장치 및 이의 구동방법

Publications (2)

Publication Number Publication Date
KR20170047633A KR20170047633A (ko) 2017-05-08
KR102408900B1 true KR102408900B1 (ko) 2022-06-16

Family

ID=57137938

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150147984A KR102408900B1 (ko) 2015-10-23 2015-10-23 스캔 구동부, 표시장치 및 이의 구동방법

Country Status (4)

Country Link
US (1) US10078983B2 (ko)
EP (1) EP3159883B1 (ko)
KR (1) KR102408900B1 (ko)
CN (1) CN106875895B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104795013B (zh) * 2015-04-14 2017-08-29 北京大学深圳研究生院 移位寄存器及其单元和一种显示装置
CN104821153B (zh) * 2015-05-29 2017-06-16 京东方科技集团股份有限公司 栅极驱动电路及oled显示装置
KR102373693B1 (ko) * 2015-10-23 2022-03-17 엘지디스플레이 주식회사 스캔 구동부, 표시장치 및 이의 구동방법
KR102535805B1 (ko) * 2016-05-09 2023-05-24 삼성디스플레이 주식회사 표시 패널 구동부 및 이를 포함하는 표시 장치
TWI626637B (zh) * 2016-08-12 2018-06-11 鴻海精密工業股份有限公司 顯示裝置
CN108877649B (zh) * 2017-05-12 2020-07-24 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
KR102396195B1 (ko) * 2017-07-13 2022-05-10 엘지디스플레이 주식회사 게이트 구동회로와 이를 이용한 표시장치
KR102430061B1 (ko) 2017-11-17 2022-08-04 엘지디스플레이 주식회사 시프트 레지스터 및 이를 포함하는 표시 장치
KR102523066B1 (ko) * 2017-11-21 2023-04-17 엘지디스플레이 주식회사 게이트 구동부 및 이를 포함한 전계발광 표시장치
WO2020113516A1 (zh) * 2018-12-06 2020-06-11 深圳市柔宇科技有限公司 一种eoa电路、显示面板及终端
KR102656407B1 (ko) * 2018-12-21 2024-04-09 엘지디스플레이 주식회사 표시 장치
CN110706641B (zh) * 2019-09-16 2021-07-06 深圳市华星光电半导体显示技术有限公司 像素驱动电路及显示装置
KR20210045171A (ko) * 2019-10-16 2021-04-26 엘지디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시장치
EP4131238A4 (en) * 2020-03-31 2023-05-17 BOE Technology Group Co., Ltd. PIXEL CIRCUIT AND DRIVE METHOD THEREOF, AND DISPLAY DEVICE AND DRIVE METHOD THEREOF
CN111477178A (zh) * 2020-05-26 2020-07-31 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示装置
TWI743984B (zh) * 2020-09-10 2021-10-21 友達光電股份有限公司 驅動方法及顯示裝置
KR20220090924A (ko) * 2020-12-23 2022-06-30 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 이용한 전계 발광 표시 장치
KR20240021341A (ko) * 2022-08-09 2024-02-19 삼성디스플레이 주식회사 표시 패널, 이를 포함하는 표시 장치 및 이를 포함하는 전자 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150138180A1 (en) * 2013-11-21 2015-05-21 Lg Display Co., Ltd. Organic light emitting diode display device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101447997B1 (ko) * 2008-04-14 2014-10-08 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102212423B1 (ko) * 2014-02-14 2021-02-04 삼성디스플레이 주식회사 구동 회로 및 이를 포함하는 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150138180A1 (en) * 2013-11-21 2015-05-21 Lg Display Co., Ltd. Organic light emitting diode display device

Also Published As

Publication number Publication date
EP3159883A1 (en) 2017-04-26
EP3159883B1 (en) 2018-12-26
CN106875895A (zh) 2017-06-20
KR20170047633A (ko) 2017-05-08
US20170116925A1 (en) 2017-04-27
US10078983B2 (en) 2018-09-18
CN106875895B (zh) 2019-01-01

Similar Documents

Publication Publication Date Title
KR102408900B1 (ko) 스캔 구동부, 표시장치 및 이의 구동방법
KR102373693B1 (ko) 스캔 구동부, 표시장치 및 이의 구동방법
KR20190012719A (ko) 게이트 구동회로 및 이를 이용한 표시장치
KR102522804B1 (ko) 시프트 레지스터 및 이를 이용한 표시장치
KR102656430B1 (ko) 시프트 레지스터 및 이를 이용한 표시장치
KR101366877B1 (ko) 표시장치
KR20200013923A (ko) 게이트 구동부 및 이를 이용한 전계발광 표시장치
KR20140133033A (ko) 스캔 구동부 및 이를 이용한 표시장치
KR102396195B1 (ko) 게이트 구동회로와 이를 이용한 표시장치
KR20130073213A (ko) 유기발광 표시장치의 발광제어신호 발생 장치
US11205389B2 (en) Scan driver and display device having same
KR102040659B1 (ko) 스캔 구동부 및 이를 이용한 표시장치
KR102203773B1 (ko) 표시패널과 이를 이용한 oled 표시 장치
KR102398556B1 (ko) 게이트 구동회로와 이를 이용한 표시장치
KR102040650B1 (ko) 스캔 구동부 및 이를 이용한 표시장치
KR102662343B1 (ko) 발광 표시 장치
KR20190018804A (ko) 게이트 구동회로를 이용한 표시패널
KR20190018803A (ko) 게이트 구동회로 및 이를 이용한 표시장치
KR20180138473A (ko) 게이트 구동부와 이를 이용한 표시장치
US20230215381A1 (en) Gate driver circuit, display panel and display device including the same
KR102634769B1 (ko) 시프트 레지스터 및 이를 이용한 표시장치
KR20190030962A (ko) 스캔 구동부 및 이를 이용한 표시장치
US11315485B2 (en) Shift register circuit and light emitting display device including the shift register circuit
US11935486B2 (en) Scan signal generation circuit and display device including the same
KR102199846B1 (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right