KR101147424B1 - 표시 장치 및 그 구동 방법 - Google Patents

표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR101147424B1
KR101147424B1 KR20100024423A KR20100024423A KR101147424B1 KR 101147424 B1 KR101147424 B1 KR 101147424B1 KR 20100024423 A KR20100024423 A KR 20100024423A KR 20100024423 A KR20100024423 A KR 20100024423A KR 101147424 B1 KR101147424 B1 KR 101147424B1
Authority
KR
South Korea
Prior art keywords
boost
signal
voltage
scan
pixels
Prior art date
Application number
KR20100024423A
Other languages
English (en)
Other versions
KR20110105266A (ko
Inventor
최양화
이승규
김경훈
김철호
김세향
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR20100024423A priority Critical patent/KR101147424B1/ko
Priority to US12/946,176 priority patent/US8884862B2/en
Priority to TW099141923A priority patent/TWI530925B/zh
Publication of KR20110105266A publication Critical patent/KR20110105266A/ko
Application granted granted Critical
Publication of KR101147424B1 publication Critical patent/KR101147424B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치는 복수의 화소, 상기 복수의 화소와 복수의 데이터선으로 연결되어 상기 복수의 화소에 데이터 신호를 인가하는 데이터 구동부, 상기 복수의 화소와 복수의 주사선으로 연결되어 상기 데이터 신호가 상기 복수의 화소에 인가되도록 상기 복수의 화소에 주사 신호를 인가하는 주사 구동부, 상기 복수의 화소와 복수의 부스트선으로 연결되어 상기 데이터 신호에 의해 상기 복수의 화소에 충전되는 화소 전압을 부스팅하는 부스트 신호를 상기 복수의 화소에 인가하는 부스트 구동부, 및 상기 주사 신호에 의해 상기 복수의 부스트선에 발생하는 전압을 복원하는 복원 전압을 상기 복수의 부스트선에 인가하는 부스트 전압 유지부를 포함한다. 커플링에 의해 부스트선에 발생하는 전압을 빠르게 복원시킬 수 있으며, 크로스토그(crosstalk)를 최소화하고 화질을 향상시킬 수 있다.

Description

표시 장치 및 그 구동 방법{Display and method of operating the same}
본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 ALS 구동 방식을 이용하는 표시 장치에 관한 것이다.
표시 장치 중 대표적인 액정 표시 장치(liquid crystal display, LCD)는 화소 전극 및 공통 전극이 구비된 두 표시판과 그 사이에 들어 있는 유전율 이방성(dielectric anisotropy)을 갖는 액정층을 포함한다. 화소 전극은 행렬의 형태로 배열되고 박막 트랜지스터(thin film transistor, TFT) 등 스위칭 소자에 연결되어 한 행씩 차례로 데이터 전압을 인가 받는다. 공통 전극은 표시판의 전면에 걸쳐 형성되고 공통 전압을 인가 받는다. 화소 전극과 공통 전극 및 그 사이의 액정층은 회로적으로 볼 때 액정 커패시터를 이루며, 액정 커패시터는 이에 연결된 스위칭 소자와 함께 화소를 이루는 기본 단위가 된다.
이러한 액정 표시 장치에서는 두 전극에 전압을 인가하여 액정층에 전계를 생성하고, 이 전계의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다. 이때, 액정층에 한 방향의 전계가 오랫동안 인가됨으로써 발생하는 열화 현상을 방지하기 위하여 프레임별로, 행별로, 또는 화소별로 공통 전압에 대한 데이터 전압의 극성을 반전시킨다.
ALS 구동 방식은 화소의 전압을 부스팅하는 구동 방식으로, 게이트 전압이 오프(off)된 이후 플로팅(floating)되어 있는 화소 전극의 전압을 부스트 전압과의 커플링(coupling) 현상을 이용하여 부스팅하는 방식이다. 부스트선의 전압을 한 프레임 동안 올려주거나 내려줌으로써 화소 전극의 전압의 부스팅을 유도할 수 있다. 이러한 ALS 구동 방식은 구동 회로의 소스 출력 전압을 낮출 수 있어 소비전력을 감소시킬 수 있다. 또한, ALS 구동 방식은 화소 전압을 높일 수 있고 높은 화소 전압의 인가를 통해 액정 응답속도까지 향상시킬 수 있다.
그러나 부스트선은 주사선의 방향과 일치하고 데이터선과 오버랩되어, 부스트선의 부스트 전압은 주사선과 데이터선에 인가되는 전압과의 커플링에 의해 잡음을 가질 수 있다.
예를 들어, 게이트 전압이 온(on)될 때 커플링에 의해 부스트선의 전압이 발생된다. 부스트선에 발생한 전압은 게이트 전압이 오프될 때까지 복원되어야 한다. 부스트선에 발생한 전압이 게이트 전압이 오프될 때까지 복원되지 못 하면 부스트선의 출력 신호가 커진다. 특히, 부스트 신호의 출력단에서 멀어질수록 부스트선의 커플링 영향은 커지고, 게이트 전압이 오프될 때 부스트선의 전압의 미복원되는 성분이 커진다.
게이트 전압이 오프될 때 부스트선의 전압의 미복원되는 성분의 편차가 화소 전압의 차이를 유발하고, 이로 인하여 크로스토크(crosstalk)가 발생될 수 있다.
본 발명이 해결하고자 하는 기술적 과제는 커플링에 의해 부스트선에 발생하는 전압을 빠르게 복원시킬 수 있는 표시 장치 및 그 구동 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 표시 장치는 복수의 화소, 상기 복수의 화소와 복수의 데이터선으로 연결되어 상기 복수의 화소에 데이터 신호를 인가하는 데이터 구동부, 상기 복수의 화소와 복수의 주사선으로 연결되어 상기 데이터 신호가 상기 복수의 화소에 인가되도록 상기 복수의 화소에 주사 신호를 인가하는 주사 구동부, 상기 복수의 화소와 복수의 부스트선으로 연결되어 상기 데이터 신호에 의해 상기 복수의 화소에 충전되는 화소 전압을 부스팅하는 부스트 신호를 상기 복수의 화소에 인가하는 부스트 구동부, 및 상기 주사 신호에 의해 상기 복수의 부스트선에 발생하는 전압을 복원하는 복원 전압을 상기 복수의 부스트선에 인가하는 부스트 전압 유지부를 포함한다.
상기 부스트 구동부는 상기 복수의 부스트선의 일측에 연결되고, 상기 부스트 전압 유지부는 상기 복수의 부스트선의 타측에 연결될 수 있다.
상기 부스트 전압 유지부는 상기 주사 신호의 출력을 제어하는 클록 신호 또는 상기 주사 신호를 게이트 신호로 하여 상기 복원 전압을 인가할 수 있다.
상기 부스트 전압 유지부는 상기 데이터 신호의 극성을 반전시키는 극성 반전 신호 및 앞서 인가된 부스트 신호를 입력 신호로 하는 NAND 연산자, 상기 NAND 연산자의 출력단에 순차적으로 연결되는 적어도 하나의 NOT 연산자, 및 상기 적어도 하나의 NOT 연산자에 연결되어 상기 클록 신호 또는 상기 주사 신호를 게이트 신호로 하는 전송 게이트 스위치를 포함할 수 있다. 상기 부스트 전압 유지부는 상기 극성 반전 신호를 반전시키는 NOT 연산자를 더 포함할 수 있다.
상기 앞서 인가된 부스트 신호는 상기 복수의 부스트선에 순차적으로 인가되는 부스트 신호 중에서 바로 이전의 부스트선에 인가되는 부스트 신호일 수 있다. 상기 적어도 하나의 NOT 연산자는 홀수 개일 수 있다.
상기 앞서 인가된 부스트 신호는 상기 복수의 부스트선에 순차적으로 인가되는 부스트 신호 중에서 두 번째 이전의 부스트선에 인가되는 부스트 신호일 수 있다. 상기 적어도 하나의 NOT 연산자는 짝수 개일 수 있다.
상기 전송 게이트 스위치는 상기 클록 신호 및 상기 주사 신호를 게이트 신호로 하는 CMOS 전송 게이트 스위치일 수 있다. 상기 주사 구동부와 상기 부스트 구동부가 상기 복수의 화소를 포함하는 표시판의 동일 측에 배치될 수 있다.
상기 전송 게이트 스위치는 상기 주사 신호를 게이트 신호로 하는 NMOS 전송 게이트 스위치일 수 있다. 상기 주사 구동부와 상기 부스트 구동부는 상기 복수의 화소를 포함하는 표시판의 서로 다른 측에 배치될 수 있다.
상기 복원 전압은 상기 복수의 화소의 전압을 부스팅하기 위하여 변동되는 부스트 신호의 변동되기 이전 레벨의 부스트 전압일 수 있다.
상기 데이터 구동부는 1 수평 주기를 단위로 하여 상기 데이터 신호의 극성을 반전시켜 상기 복수의 화소에 인가할 수 있다.
본 발명의 다른 실시예에 따른 표시 장치의 구동 방법은 복수의 화소에 연결되는 주사선에 주사 신호를 인가하는 단계, 상기 복수의 화소에 연결되는 복수의 데이터선에 데이터 신호를 인가하는 단계, 및 상기 복수의 화소에 연결되는 부스트선에 상기 주사 신호에 의해 발생하는 전압을 복원시키는 복원 전압을 인가하는 단계를 포함한다.
상기 복원 전압을 인가하는 단계는 상기 데이터 신호의 극성을 반전시키는 극성 반전 신호 및 앞서 인가된 부스트 신호를 NAND 연산자에 입력하는 단계, 상기 NAND 연산자에서 출력되는 신호를 적어도 하나의 NOT 연산자에 입력하는 단계, 및 상기 NOT 연산자에서 출력되는 신호를 상기 복원 전압으로서 상기 부스트선에 인가하는 단계를 포함할 수 있다.
상기 NOT 연산자에서 출력되는 신호가 상기 주사 신호의 출력을 제어하는 클록 신호 또는 상기 주사 신호를 게이트 신호로 하는 전송 게이트 스위치에 입력되고, 상기 클록 신호 또는 상기 주사 신호가 상기 전송 게이트 스위치에 입력됨에 따라 상기 복원 전압이 상기 부스트선에 인가될 수 있다.
상기 극성 반전 신호는 반전되어 상기 NAND 연산자에 입력될 수 있다.
상기 앞서 인가된 부스트 신호는 복수의 부스트선에 순차적으로 인가되는 부스트 신호 중에서 바로 이전의 부스트선에 인가되는 부스트 신호일 수 있다. 상기 적어도 하나의 NOT 연산자는 상기 NAND 연산자에서 출력되는 신호를 홀수 번 반전시켜 출력할 수 있다.
상기 앞서 인가된 부스트 신호는 복수의 부스트선에 순차적으로 인가되는 부스트 신호 중에서 두 번째 이전의 부스트선에 인가되는 부스트 신호일 수 있다. 상기 적어도 하나의 NOT 연산자는 상기 NAND 연산자에서 출력되는 신호를 짝수 번 반전시켜 출력할 수 있다.
상기 복원 전압은 상기 복수의 화소의 전압을 부스팅하기 위하여 변동되는 부스트 신호의 변동되기 이전 레벨의 부스트 전압일 수 있다.
상기 부스트선에 상기 복원 전압을 인가한 후, 상기 복수의 화소에 충전된 화소 전압을 부스팅하는 부스트 신호를 상기 부스트선에 인가하는 단계를 더 포함할 수 있다.
커플링에 의해 부스트선에 발생하는 전압을 빠르게 복원시킬 수 있으며, 크로스토그(crosstalk)를 최소화하고 화질을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 한 화소에 대한 등가 회로를 나타낸다.
도 3은 도 1의 액정 표시 장치의 동작을 설명하기 위한 회로도이다.
도 4는 도 1의 부스트 전압 유지부의 논리 연산 회로의 일 예를 나타낸다.
도 5는 도 1의 부스트 전압 유지부의 논리 연산 회로의 다른 예를 나타낸다.
도 6은 본 발명의 다른 실시예에 따른 액정 표시 장치를 나타내는 블록도이다.
도 7은 도 6의 부스트 전압 유지부의 논리 연산 회로의 일 예를 나타낸다.
도 8은 도 6의 부스트 전압 유지부의 논리 연산 회로의 다른 예를 나타낸다.
도 9는 본 발명의 일 실시예에 따른 액정 표시 장치의 구동을 설명하기 위한 타이밍도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
또한, 여러 실시예들에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1 실시예에서 설명하고, 그 외의 실시예에서는 제1 실시예와 다른 구성에 대해서만 설명하기로 한다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
먼저, 도 1 내지 5를 참조하여 본 발명의 일 실시예에 따른 액정 표시 장치의 구성 및 동작에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치를 나타내는 블록도이다. 도 2는 도 1의 한 화소에 대한 등가회로를 나타낸다. 도 3은 도 1의 액정 표시 장치의 동작을 설명하기 위한 화소의 회로도이다. 도 4는 도 1의 부스트 전압 유지부의 논리 연산 회로의 일 예를 나타낸다. 도 5는 도 1의 부스트 전압 유지부의 논리 연산 회로의 다른 예를 나타낸다.
도 1을 참조하면, 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)(600) 및 이에 연결된 주사 구동부(200), 데이터 구동부(300), 부스트 구동부(400), 부스트 전압 유지부(500), 데이터 구동부(300)에 연결된 계조 전압 생성부(350), 및 각 구동부(200, 300, 400)를 제어하는 신호 제어부(100)를 포함한다.
액정 표시판 조립체(600)는 복수의 주사선(S1~Sn), 복수의 데이터선(D1~Dm), 복수의 부스트선(B1~Bn) 및 복수의 신호선(S1~Sn, D1~Dm, B1~Bn)에 연결되어 있으며 대략 행렬의 형태로 배열되는 복수의 화소(PX)를 포함한다.
복수의 주사선(S1~Sn)은 대략 행 방향으로 연장되어 서로가 거의 평행하고, 복수의 부스트선(B1~Bn)은 각 주사선(S1~Sn)에 대응되어 대략 행 방향으로 연장된다. 복수의 데이터선(D1~Dm)은 대략 열 방향으로 연장되어 서로가 거의 평행하다. 액정 표시판 조립체(600)의 바깥 면에는 빛을 편광시키는 적어도 하나의 편광자(미도시)가 부착된다.
복수의 주사선(S1~Sn)은 주사 구동부(200)에 연결되고, 복수의 데이터선(D1~Dm)은 데이터 구동부(300)에 연결된다. 복수의 부스트선(B1~Bn)의 일측은 부스트 구동부(400)에 연결되고 타측은 부스트 전압 유지부(500)에 연결된다.
도 2를 참조하면, 액정 표시판 조립체(600)는 서로 마주하는 박막 트랜지스터 표시판(10) 및 공통 전극 표시판(20)과 그 사이에 들어 있는 액정층(30), 그리고 두 표시판(10, 20) 사이에 간극을 만들며 어느 정도 압축 변형되는 간격재(미도시)를 포함한다.
액정 표시판 조립체(600)의 하나의 화소(PX)에 대하여 설명하면, i번째(i=1~n) 주사선(Si), 부스트선(Bi) 및 j번째(j=1~m) 데이터선(Dj)에 연결된 화소(PX)는 스위칭 트랜지스터(M1)와 이에 연결된 액정 커패시터(Clc) 및 유지 커패시터(Cst)를 포함한다.
스위칭 트랜지스터(M1)는 박막 트랜지스터 표시판(10)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 주사선(Si)에 연결되는 게이트 전극, 데이터선(Di)에 연결되는 입력 단자, 및 액정 커패시터(Clc)의 화소 전극(PE)에 연결되는 출력 단자를 포함한다. 박막 트랜지스터는 비정질 규소(amorphous silicon) 또는 다결정 규소(poly crystalline silicon)를 포함한다.
액정 커패시터(Clc)는 박막 트랜지스터 표시판(10)의 화소 전극(PE) 및 대향되는 공통 전극 표시판(20)의 공통 전극(CE)을 포함한다. 즉, 액정 커패시터(Clc)는 박막 트랜지스터 표시판(10)의 화소 전극(PE)과 공통 전극 표시판(20)의 공통 전극(CE)을 두 단자로 하며, 화소 전극(PE)과 공통 전극(CE) 사이의 액정층(30)은 유전체로서 기능한다.
화소 전극(PE)은 스위칭 트랜지스터(M1)에 연결되며, 공통 전극(CE)은 공통 전극 표시판(20)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가 받는다. 한편, 공통 전극(CE)이 박막 트랜지스터 표시판(10)에 구비되는 경우도 있으며, 이때에는 화소 전극(PE) 및 공통 전극(CE) 중 적어도 하나가 선형 또는 막대형으로 만들어질 수 있다. 공통 전압(Vcom)은 소정 레벨의 일정한 전압이며, 대략 0V 근처의 전압을 가질 수 있다.
유지 커패시터(Cst)는 화소 전극(PE)에 연결되는 일단 및 부스트선(Bi)에 연결되는 타단을 포함한다. 부스트선(Bi)은 박막 트랜지스터 표시판(10)에 구비될 수 있으며, 부스트선(Bi)과 화소 전극(PE)은 절연체를 사이에 두고 중첩되어 마련될 수 있다. 부스트선(Bi)에는 공통 전압(Vcom) 따위의 정해진 전압이 인가될 수 있다.
공통 전극 표시판(20)의 공통 전극(CE)의 일부 영역에 색필터(CF)가 형성될 수 있다. 색 표시를 구현하기 위해서 각 화소(PX)가 기본색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 각 화소(PX)가 시간에 따라 번갈아 기본색을 표시하게(시간 분할) 하여 이들 기본색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 기본색의 예로는 적색, 녹색, 청색 등의 삼원색을 들 수 있다.
여기서는 공간 분할의 한 예로서 각 화소(PX)가 화소 전극(PE)에 대응하는 공통 전극 표시판(20)의 영역에 기본색 중 하나를 나타내는 색 필터(CF)를 구비함을 보여주고 있다. 이와 달리 색 필터(CF)는 박막 트랜지스터 표시판(10)의 화소 전극(PE) 위 또는 아래에 형성될 수도 있다.
상술한 구동 장치(200, 300, 350, 400, 500) 각각은 적어도 하나의 집적 회로 칩의 형태로 액정 표시판 조립체(600) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film) 위에 장착되거나 TCP(tape carrier package)의 형태로 액정 표시판 조립체(600)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board) 위에 장착될 수 있다. 또는 구동 장치들(200, 300, 350, 400, 500)은 신호선들(S1~Sn, D1~Dm, B1~Bn)과 함께 액정 표시판 조립체(600)에 집적될 수도 있다.
이제, 본 발명의 일 실시예에 따른 액정 표시 장치의 동작을 좀더 상세하게 설명한다.
도 1 내지 3을 참조하면, 신호 제어부(100)는 외부 장치로부터 입력되는 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 영상 신호(R, G, B)는 각 화소(PX)의 휘도(luminance) 정보를 담고 있으며 휘도는 정해진 수효, 예를 들어 1024(=210), 256(=28) 또는 64(=26)개의 계조(gray)를 가지고 있다. 입력 제어 신호의 예로는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등이 있다.
신호 제어부(100)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 입력 영상 신호(R, G, B)를 액정 표시판 조립체(600) 및 데이터 구동부(300)의 동작 조건에 맞게 적절히 처리하고 주사 제어신호(CONT1), 데이터 제어신호(CONT2) 및 부스트 제어신호(CONT3)를 생성한다. 주사 제어신호(CONT1)는 주사 구동부(200)로 제공된다. 데이터 제어신호(CONT2)와 처리된 영상 데이터 신호(DAT)는 데이터 구동부(300)로 제공된다. 부스트 제어신호(CONT3)는 부스트 구동부(400)로 제공된다.
주사 제어신호(CONT1)는 주사 구동부(200)에서의 주사 시작 신호(STV) 및 게이트 온 전압(Von)의 출력을 제어하는 적어도 하나의 클록 신호를 포함한다. 주사 제어신호(CONT1)는 게이트 온 전압(Von)의 지속 시간을 한정하는 출력 인에이블 신호(OE)를 더 포함할 수 있다.
데이터 제어신호(CONT2)는 한 화소행의 영상 데이터 신호(DAT)의 전송 시작을 알리는 수평 동기 시작 신호(STH), 데이터선(D1~Dm)에 데이터 신호를 인가하라는 로드 신호(LOAD) 및 데이터 클록 신호(HCLK)를 포함한다. 데이터 제어신호(CONT2)는 공통 전압(Vcom)에 대한 영상 데이터 신호의 전압 극성을 반전시키는 극성 반전 신호(POL)를 더 포함할 수 있다.
부스트 제어신호(CONT3)는 부스트 구동부(400)에서 복수의 부스트선(B1~Bn)으로 인가되는 부스트 신호(Boost Signal; BS)의 출력을 제어한다.
주사 구동부(200)는 액정 표시판 조립체(600)의 복수의 주사선(S1~Sn)에 연결되어 주사 제어신호(CONT1)에 따라 스위칭 트랜지스터(M1)를 턴-온(turn on)시키는 게이트 온 전압(Von)과 턴-오프(turn off)시키는 게이트 오프 전압(Voff)의 조합으로 이루어진 주사 신호(Sout)를 복수의 주사선(S1~Sn)에 인가한다.
데이터 구동부(300)는 영상 데이터 신호(DAT)를 수신하고, 영상 데이터 신호(DAT)에 대응하는 계조 전압을 계조 전압 생성부(350)에서 선택한다. 데이터 구동부(300)는 선택한 계조 전압을 데이터 신호로서 복수의 데이터선(D1~Dm)에 인가한다. 계조 전압 생성부(350)는 모든 계조에 대한 전압을 제공하지 않고 정해진 수의 기준 계조 전압만을 제공할 수 있으며, 이때 데이터 구동부(300)는 기준 계조 전압을 분압하여 전체 계조에 대한 계조 전압을 생성하고, 이 중에서 데이터 신호에 해당하는 데이터 전압(Vdat)을 선택할 수 있다.
부스트 구동부(400)는 부스트 제어신호(CONT3)에 따라 액정 표시판 조립체(600)의 복수의 부스트선(B1~Bn)에 부스트 신호(BS)를 전달한다. 복수의 부스트선(B1~Bn)에 인가되는 부스트 신호(BS) 각각은 대응하는 주사선(S1~Sn)에 인가되는 주사 신호(Sout)에 동기되어 레벨이 변한다.
부스트 전압 유지부(500)는 복수의 주사선(S1~Sn)에 주사 신호(Sout)가 인가될 때, 커플링에 의해 부스트선(B1~Bn)에 발생하는 전압을 복원시킨다. 각 주사선(S1~Sn)의 게이트 온 전압(Von)의 출력을 제어하는 클록 신호(Sbf) 또는 주사 신호(Sout)를 게이트 신호로 하는 전송 게이트(transfer gate; TG) 스위치를 포함하고, 전송 게이트 스위치를 이용하여 주사 신호(Sout)에 의해 발생하는 전압을 복원시키는 복원 전압을 각 부스트선(B1~Bn)에 인가한다.
주사 구동부(200)가 주사 제어신호(CONT1)에 따라 게이트 온 전압(Von)을 한 화소행의 주사선(Si)에 인가하면, 주사선(Si)에 연결된 스위칭 트랜지스터(M1)가 턴-온되고, 턴-온된 스위칭 트랜지스터(M1)를 통하여 복수의 데이터선(D1~Dm)에 인가되는 데이터 신호가 해당 화소(PX)에 인가된다. 이때, 부스트 구동부(400)는 부스트 제어신호(CONT3)에 따라 액정 표시판 조립체(600)의 복수의 부스트선(B1~Bn)에 부스트 신호(BS)를 전달한다.
화소(PX)에 인가된 데이터 전압(Vdat)과 공통 전압(Vcom)의 차이는 액정 커패시터(Clc)의 충전 전압, 즉 화소 전압이 된다. 이때, 주사 신호(Sout)에 동기되어 레벨이 변하는 부스트 신호(BS)에 의해 화소 전압은 부스팅된다.
도 3에서, 주사선(Si)에 게이트 온 전압(Von)이 인가되면, 데이터선(Dj)에 인가되는 데이터 전압(Vdat)이 노드 A에 전달된다. 이때, 부스터선(Bi)에 인가되는 부스트 신호(BS)가 변동되면 커플링 현상에 의해 노드 A의 전압이 부스팅된다. 부스팅 된 노드 A의 전압과 공통 전압(Vcom)의 차이에 따라 액정 커패시터(Clc)의 액정층에 전계가 생성되고, 액정층(30)을 통과하는 빛의 투과율이 조절되어 화상이 표시된다. 이와 같이, 각 화소(PX)에 데이터 신호가 입력된다.
1 수평 주기(1H 라고도 쓰며, 수평 동기 신호(Hsync) 및 데이터 인에이블 신호(DE)의 한 주기와 동일함)를 단위로 하여 이러한 과정을 되풀이함으로써, 모든 주사선(S1~Sn)에 대하여 차례로 게이트 온-전압(Von)을 인가하고 모든 화소(PX)에 데이터 신호를 인가하여 한 프레임(frame)의 영상이 표시된다.
한 프레임이 끝나고 다음 프레임이 시작되면, 극성 반전 신호(POL)에 따라 데이터 구동부(300)는 각 화소(PX)에 인가되는 데이터 신호의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 전압을 생성한다. 이를 프레임 반전이라 한다. 하나의 프레임 내에서도 극성 반전 신호(POL)의 특성에 따라 하나의 데이터선을 통해 전달되는 데이터 신호의 극성이 바뀔 수 있고(행 반전, 점 반전), 또는 하나의 화소행에 인가되는 영상 데이터 신호의 극성도 서로 다를 수 있다(열 반전, 점 반전).
부스트 전압 유지부(500)에 대하여 좀더 상세하게 설명한다.
도 4를 참조하면, 부스트 전압 유지부(500)는 주사 신호(Sout)에 동기되어 극성 반전 신호(POL) 및 제1 부스트 신호를 입력으로 하고, 커플링에 의해 부스트선(B1~Bn)에 발생하는 전압을 복원시키는 제2 부스트 신호를 출력한다. 제1 부스트 신호는 순차적으로 인가되는 주사 신호에 대응하여 복수의 부스트선(B1~Bn)에 순차적으로 인가되는 부스트 신호 중에서 바로 이전의 부스트선에 인가되는 부스트 신호(BS(k-1))이다. 제2 부스트 신호는 주사 신호(Sout)가 인가되고 있는 주사선에 연결되는 화소의 전압을 부스팅하기 위해 변동되는 부스트 신호의 변동되기 이전 레벨의 부스트 전압을 가지는 부스트 신호(BS(k))이다. 화소의 전압을 부스팅하기 위해 변동되기 이전 레벨의 부스트 전압이 복원 전압이다. 즉, 제2 부스트 신호는 커플링에 의해 부스트선(B1~Bn)에 발생하는 전압을 복원시키는 복원 전압을 가진다.
이를 위해, 제1 실시예에 따른 부스트 전압 유지부(500)의 논리 연산 회로는 극성 반전 신호(POL)를 반전시키는 제1 NOT 연산자, 이에 연결되어 반전된 극성 반전 신호 및 제1 부스트 신호(BS(k-1))를 입력단으로 하는 NAND 연산자, NAND 연산자의 출력단에 순차적으로 연결되는 홀수 개의 제2 NOT 연산자, 및 주사 클록 신호(Sbf(k)) 또는 주사 신호(Sout(k))를 게이트 신호로 하는 전송 게이트 스위치를 포함한다. 전송 게이트 스위치는 CMOS 전송 게이트 스위치이다.
극성 반전 신호(POL)가 로우 레벨이고 제1 부스트 신호(BS(k-1))가 하이 레벨이라고 하자. 극성 반전 신호(POL)는 제1 NOT 연산자에 의해 하이 레벨로 반전되어 NAND 연산자에 입력된다. 하이 레벨의 반전된 극성 반전 신호(POL) 및 하이 레벨의 제1 부스트 신호(BS(k-1))의 입력에 따라 NAND 연산자는 로우 레벨의 신호를 출력한다. 로우 레벨의 출력 신호는 제2 NOT 연산자를 통해 하이 레벨의 출력 신호가 된다. 주사 클록 신호(Sbf(k)) 또는 주사 신호(Sout(k))가 전송 게이트 스위치에 인가되면 하이 레벨의 제2 부스트 신호(BS(k))가 출력된다.
극성 반전 신호(POL)가 하이 레벨이고 제1 부스트 신호(BS(k-1))가 로우 레벨이라고 하자. 극성 반전 신호(POL)는 제1 NOT 연산자에 의해 로우 레벨로 반전되어 NAND 연산자에 입력된다. 로우 레벨의 반전된 극성 반전 신호(POL) 및 로우 레벨의 제1 부스트 신호(BS(k-1))의 입력에 따라 NAND 연산자는 하이 레벨의 신호를 출력한다. 하이 레벨의 출력 신호는 제2 NOT 연산자를 통해 로우 레벨의 출력 신호가 된다. 주사 클록 신호(Sbf(k)) 또는 주사 신호(Sout(k))가 전송 게이트 스위치에 인가되면 로우 레벨의 제2 부스트 신호(BS(k))가 출력된다.
극성 반전 신호(POL)가 하이 레벨이고 제1 부스트 신호(BS(k-1))가 하이 레벨인 경우, 또는 극성 반전 신호(POL)가 로우 레벨이고 제1 부스트 신호(BS(k-1))가 로우 레벨인 경우, NAND 연산자의 출력 신호는 하이 레벨이 되고, 하이 레벨의 출력 신호는 제2 NOT 연산자를 통해 로우 레벨의 출력 신호가 된다. 주사 클록 신호(Sbf(k)) 또는 주사 신호(Sout(k))가 전송 게이트 스위치에 인가되면 로우 레벨의 제2 부스트 신호(BS(k))가 출력된다.
도 5를 참조하면, 부스트 전압 유지부(500)는 주사 신호(Sout)에 동기되어 극성 반전 신호(POL) 및 제1 부스트 신호를 입력으로 하고, 커플링에 의해 부스트선(B1~Bn)에 발생하는 전압을 복원시키는 제2 부스트 신호를 출력한다. 제1 부스트 신호는 순차적으로 인가되는 주사 신호에 대응하여 복수의 부스트선(B1~Bn)에 순차적으로 인가되는 부스트 신호 중에서 두 번째 이전의 부스트선에 인가되는 부스트 신호(BS(k-2))이다. 제2 부스트 신호는 주사 신호(Sout)가 인가되고 있는 주사선에 연결되는 화소의 전압을 부스팅하기 위해 변동되는 부스트 신호의 변동되기 이전 레벨의 부스트 전압을 가지는 부스트 신호(BS(k))이다.
이를 위해, 제2 실시예에 따른 부스트 전압 유지부(500)의 논리 연산 회로는 극성 반전 신호(POL) 및 제1 부스트 신호(BS(k-2))를 입력단으로 하는 NAND 연산자, NAND 연산자의 출력단에 순차적으로 연결되는 짝수 개의 NOT 연산자, 및 주사 클록 신호(Sbf(k)) 또는 주사 신호(Sout(k))를 게이트 신호로 하는 전송 게이트 스위치를 포함한다. 전송 게이트 스위치는 CMOS 전송 게이트 스위치이다.
극성 반전 신호(POL)가 하이 레벨이고 제1 부스트 신호(BS(k-2))가 하이 레벨이라고 하자. 하이 레벨의 극성 반전 신호(POL) 및 하이 레벨의 제1 부스트 신호(BS(k-2))의 입력에 따라 NAND 연산자는 로우 레벨의 신호를 출력한다. 로우 레벨의 출력 신호는 짝수 개의 NOT 연산자를 통해 로우 레벨의 출력 신호가 된다. 주사 클록 신호(Sbf(k)) 또는 주사 신호(Sout(k))가 전송 게이트 스위치에 인가되면 로우 레벨의 제2 부스트 신호(BS(k))가 출력된다.
극성 반전 신호(POL)가 로우 레벨이고 제1 부스트 신호(BS(k-2))가 로우 레벨이라고 하자. 로우 레벨의 극성 반전 신호(POL) 및 로우 레벨의 제1 부스트 신호(BS(k-2))의 입력에 따라 NAND 연산자는 하이 레벨의 신호를 출력한다. 하이 레벨의 출력 신호는 짝수 개의 NOT 연산자를 통해 하이 레벨의 출력 신호가 된다. 주사 클록 신호(Sbf(k)) 또는 주사 신호(Sout(k))가 전송 게이트 스위치에 인가되면 하이 레벨의 제2 부스트 신호(BS(k))가 출력된다.
극성 반전 신호(POL)가 하이 레벨이고 제1 부스트 신호(BS(k-2))가 로우 레벨인 경우, 또는 극성 반전 신호(POL)가 로우 레벨이고 제1 부스트 신호(BS(k-2))가 하이 레벨인 경우, NAND 연산자의 출력 신호는 하이 레벨이 되고, 하이 레벨의 출력 신호는 짝수 개의 NOT 연산자를 통해 하이 레벨의 출력 신호가 된다. 주사 클록 신호(Sbf(k)) 또는 주사 신호(Sout(k))가 전송 게이트 스위치에 인가되면 하이 레벨의 제2 부스트 신호(BS(k))가 출력된다.
다음으로, 도 6 내지 8을 참조하여 본 발명의 다른 실시예에 따른 액정 표시 장치의 구성 및 동작에 대하여 설명한다. 도 1의 액정 표시 장치와 서로 다른 점을 위주로 설명한다.
도 6은 본 발명의 다른 실시예에 따른 액정 표시 장치를 나타내는 블록도이다. 도 7은 도 6의 부스트 전압 유지부의 논리 연산 회로의 일 예를 나타낸다. 도 8은 도 6의 부스트 전압 유지부의 논리 연산 회로의 다른 예를 나타낸다.
도6을 참조하면, 도 1의 액정 표시 장치의 구조는 주사 구동부(200)와 부스트 구동부(400)가 액정 표시판 조립체(600)의 서로 다른 측에 배치되는 구조인 반면, 도 6의 액정 표시 장치의 구조는 주사 구동부(200)와 부스트 구동부(400)가 액정 표시판 조립체(600)의 동일 측에 배치되는 구조이다. 주사 구동부(200)와 부스트 구동부(400)가 액정 표시판 조립체(600)의 동일 측에 배치되는 경우, 부스트 전압 유지부(500)와 주사 구동부(200)는 액정 표시판 조립체(600)의 서로 다른 측에 배치된다.
부스트 전압 유지부(500)와 주사 구동부(200)는 액정 표시판 조립체(600)의 서로 다른 측에 배치되는 경우, 부스트 전압 유지부(500)는 주사 클록 신호(Sbf) 없이 주사 신호(Sout)를 전송 게이트 스위치의 게이트 신호로 사용할 수 있다.
도 7을 참조하면, 부스트 전압 유지부(500)는 주사 신호(Sout)에 동기되어 극성 반전 신호(POL) 및 제1 부스트 신호를 입력으로 하고, 커플링에 의해 부스트선(B1~Bn)에 발생하는 전압을 복원시키는 제2 부스트 신호를 출력한다. 제1 부스트 신호는 순차적으로 인가되는 주사 신호에 대응하여 복수의 부스트선(B1~Bn)에 순차적으로 인가되는 부스트 신호 중에서 바로 이전의 부스트선에 인가되는 부스트 신호(BS(k-1))이다. 제2 부스트 신호는 주사 신호(Sout)가 인가되고 있는 주사선에 연결되는 화소의 전압을 부스팅하기 위해 변동되는 부스트 신호의 변동되기 이전 레벨의 부스트 전압을 가지는 부스트 신호(BS(k))이다.
이를 위해, 제3 실시예에 따른 부스트 전압 유지부(500)의 논리 연산 회로는 극성 반전 신호(POL)를 반전시키는 제1 NOT 연산자, 이에 연결되어 반전된 극성 반전 신호 및 제1 부스트 신호(BS(k-1))를 입력단으로 하는 NAND 연산자, NAND 연산자의 출력단에 순차적으로 연결되는 홀수 개의 제2 NOT 연산자, 및 주사 신호(Sout(k))를 게이트 신호로 하는 전송 게이트 스위치를 포함한다. 전송 게이트 스위치는 NMOS 전송 게이트 스위치이다.
즉, 제1 실시예에 따른 부스트 전압 유지부(500)의 논리 연산 회로에서 CMOS 전송 게이트 스위치 대신 주사 신호(Sout(k))를 게이트 신호로 하는 NMOS 전송 게이트 스위치가 사용된다. 제3 실시예에 따른 부스트 전압 유지부(500)의 논리 연산 회로는 제1 실시예에 따른 부스트 전압 유지부(500)의 논리 연산 회로와 동일하게 동작한다.
도 8을 참조하면, 부스트 전압 유지부(500)는 주사 신호(Sout)에 동기되어 극성 반전 신호(POL) 및 제1 부스트 신호를 입력으로 하고, 커플링에 의해 부스트선(B1~Bn)에 발생하는 전압을 복원시키는 제2 부스트 신호를 출력한다. 제1 부스트 신호는 순차적으로 인가되는 주사 신호에 대응하여 복수의 부스트선(B1~Bn)에 순차적으로 인가되는 부스트 신호 중에서 두 번째 이전의 부스트선에 인가되는 부스트 신호(BS(k-2))이다. 제2 부스트 신호는 주사 신호(Sout)가 인가되고 있는 주사선에 연결되는 화소의 전압을 부스팅하기 위해 변동되는 부스트 신호의 변동되기 이전 레벨의 부스트 전압을 가지는 부스트 신호(BS(k))이다.
이를 위해, 제4 실시예에 따른 부스트 전압 유지부(500)의 논리 연산 회로는 극성 반전 신호(POL) 및 제1 부스트 신호(BS(k-2))를 입력단으로 하는 NAND 연산자, NAND 연산자의 출력단에 순차적으로 연결되는 짝수 개의 NOT 연산자, 및 주사 신호(Sout(k))를 게이트 신호로 하는 전송 게이트 스위치를 포함한다. 전송 게이트 스위치는 NMOS 전송 게이트 스위치이다.
즉, 제2 실시예에 따른 부스트 전압 유지부(500)의 논리 연산 회로에서 CMOS 전송 게이트 스위치 대신 주사 신호(Sout(k))를 게이트 신호로 하는 NMOS 전송 게이트 스위치가 사용된다. 제4 실시예에 따른 부스트 전압 유지부(500)의 논리 연산 회로는 제2 실시예에 따른 부스트 전압 유지부(500)의 논리 연산 회로와 동일하게 동작한다.
이제, 도 9를 참조하여 액정 표시 장치에 주사 신호(Sout)가 인가되고 각 화소(PX)에 데이터 신호가 입력될 때, 부스트 전압 유지부(500)에서 부스트선(B1~Bn)에 발생하는 잡음(커플링에 의한 발생 전압)을 복원시키는 동작에 대하여 설명한다.
도 9는 본 발명의 일 실시예에 따른 액정 표시 장치의 구동을 설명하기 위한 타이밍도이다.
도 9를 참조하면, 본 발명에 따른 액정 표시 장치가 라인 반전(행 반전) 구동 방식에 따라 동작한다고 가정한다. 라인 반전 방식을 따르는 경우, 복수의 부스트 신호는 인접한 부스트 신호 간에 소정의 위상차를 가지는 반전 파형이며, 복수의 부스트 신호 각각은 한 프레임 단위로 하이 레벨 또는 로우 레벨을 교대로 가진다. 데이터 신호는 1 수평 주기를 단위로 하여 극성이 반전되어 복수의 화소에 인가된다.
라인 반전 구동 방식에서 극성 반전 신호(POL)는 1 수평 주기를 단위로 하이 레벨 및 로우 레벨을 교대로 가진다. 예를 들어, 하이 레벨의 극성 반전 신호(POL)에 따라 공통 전압(Vcom)보다 높은 하이 레벨의 데이터 신호가 복수의 데이터선(D1~Dm)에 인가되고, 로우 레벨의 극성 반전 신호(POL)에 따라 공통 전압(Vcom)보다 낮은 로우 레벨의 데이터 신호가 복수의 데이터선(D1~Dm)에 인가될 수 있다.
1 수평 주기를 단위로 복수의 주사선(S1~Sn) 각각에 순차적으로 주사 신호(Sout)가 인가되는데, 각 주사선(S1~Sn)에 대응하는 부스트선(B1~Bn)에 발생하는 잡음을 복원하기 위한 부스트 신호(BS)가 해당 부스트선(B1~Bn)에 인가된다. 잡음을 복원하기 위한 부스트 신호(BS)의 전압을 복원 전압이라 하며, 복원 전압은 화소 전압을 부스팅하기 위하여 변동되기 이전의 부스트 전압을 의미한다.
k-1 번째의 주사선에 주사 신호(Sout(k-1))가 인가되는 구간을 T1이라 하고, k 번째의 주사선에 주사 신호(Sout(k))가 인가되는 구간을 T2이라 하고, k+1 번째의 주사선에 주사 신호(Sout(k+1))가 인가되는 구간을 T3이라 하자(0<k<n인 정수).
T1 구간의 시작 시점에서, k-1 번째의 주사선에 주사 신호(Sout(k-1))가 하이 레벨로 인가되고, k-1 번째 부스트선은 하이 레벨의 부스트 전압이 인가되고 있는 상태이다. 주사 신호(Sout(k-1))가 인가되면 하이 레벨의 부스트 전압에 커플링에 의한 전압이 더해진다. 이때, k-1 번째 부스트선으로 하이 레벨의 부스트 전압과 동일한 복원 전압이 인가되어 커플링에 의한 전압을 제거하고 하이 레벨의 부스트 전압을 유지시켜 준다.
부스트 전압 유지부(500)는 제1 내지 제4 실시예에 따른 논리 연산 회로 중 어느 하나를 사용할 수 있다.
제1 실시예 또는 제3 실시예에 따른 논리 연산 회로를 이용하여 설명하면, T1 구간에서 극성 반전 신호(POL)는 로우 레벨이고 k-2 번째 부스트선의 제1 부스트 신호(BS(k-2))는 하이 레벨이므로, 하이 레벨의 제2 부스트 신호(BS(k-1))가 출력되어 k-1 번째 부스트선으로 인가된다. 즉, k-1 번째 부스트선으로 하이 레벨의 부스트 전압과 동일한 전압의 복원 전압이 인가된다.
T1 구간이 종료되면, 하이 레벨의 주사 신호(Sout(k-1))가 인가되지 않으므로 k-1 번째 부스트선으로 복원 전압의 인가가 중단된다. 이후, k-1 번째 부스트선에 연결된 화소의 전압을 부스팅하기 위해 부스트 전압이 로우 레벨로 변동된다. k-1 번째 부스트선의 부스트 전압의 변동 시점은 주사 신호(Sout(k))가 k 번째 주사선에 인가되는 시점과 동기화될 수 있다.
T2 구간의 시작 시점에서, k 번째의 주사선에 주사 신호(Sout(k))가 하이 레벨로 인가되고, k 번째 부스트선은 로우 레벨의 부스트 전압이 인가되고 있는 상태이다. 주사 신호(Sout(k))가 인가되면 로우 레벨의 부스트 전압에 커플링에 의한 전압이 더해지는데, k 번째 부스트선으로 로우 레벨의 부스트 전압과 동일한 복원 전압이 인가되어 커플링에 의한 전압을 제거하고 로우 레벨의 부스트 전압을 유지시켜 준다.
제1 실시예 또는 제3 실시예에 따른 논리 연산 회로를 이용하여 설명하면, T2 구간에서 극성 반전 신호(POL)는 하이 레벨이고 k-1 번째 부스트선의 제1 부스트 신호(BS(k-1))는 로우 레벨이므로, 로우 레벨의 제2 부스트 신호(BS(k))가 출력되어 k 번째 부스트선으로 인가된다.
제2 실시예 또는 제4 실시예에 따른 논리 연산 회로를 이용하여 설명하면, T2 구간에서 극성 반전 신호(POL)는 하이 레벨이고 k-2 번째 부스트선의 제1 부스트 신호(BS(k-2))는 하이 레벨이므로, 로우 레벨의 제2 부스트 신호(BS(k))가 출력되어 k 번째 부스트선으로 인가된다.
즉, k 번째 부스트선으로 로우 레벨의 부스트 전압과 동일한 전압의 복원 전압이 인가된다.
T2 구간이 종료되면, 하이 레벨의 주사 신호(Sout(k))가 인가되지 않으므로 k 번째 부스트선으로 복원 전압의 인가가 중단된다. 이후, k 번째 부스트선에 연결된 화소의 전압을 부스팅하기 위해 부스트 전압이 하이 레벨로 변동된다. k 번째 부스트선의 부스트 전압의 변동 시점은 주사 신호(Sout(k+1))가 k+1 번째 주사선에 인가되는 시점과 동기화될 수 있다.
T3 구간의 시작 시점에서, k+1 번째의 주사선에 주사 신호(Sout(k+1))가 하이 레벨로 인가되고, k+1 번째 부스트선은 하이 레벨의 부스트 전압이 인가되고 있는 상태이다. 주사 신호(Sout(k+1))가 인가되면 하이 레벨의 부스트 전압에 커플링에 의한 전압이 더해지는데, k+1 번째 부스트선으로 하이 레벨의 부스트 전압과 동일한 복원 전압이 인가되어 커플링에 의한 전압을 제거하고 하이 레벨의 부스트 전압을 유지시켜 준다.
제1 실시예 또는 제3 실시예에 따른 논리 연산 회로를 이용하여 설명하면, T3 구간에서 극성 반전 신호(POL)는 로우 레벨이고 k 번째 부스트선의 제1 부스트 신호(BS(k))는 하이 레벨이므로, 하이 레벨의 제2 부스트 신호(BS(k+1))가 출력되어 k+1 번째 부스트선으로 인가된다.
제2 실시예 또는 제4 실시예에 따른 논리 연산 회로를 이용하여 설명하면, T3 구간에서 극성 반전 신호(POL)는 로우 레벨이고 k-1 번째 부스트선의 제1 부스트 신호(BS(k-1))는 로우 레벨이므로, 하이 레벨의 제2 부스트 신호(BS(k+1))가 출력되어 k+1 번째 부스트선으로 인가된다.
즉, k+1 번째 부스트선으로 하이 레벨의 부스트 전압과 동일한 복원 전압이 인가된다.
T3 구간이 종료되면, 하이 레벨의 주사 신호(Sout(k+1))가 인가되지 않으므로 k+1 번째 부스트선으로 복원 전압의 인가가 중단된다. 이후, k+1 번째 부스트선에 연결된 화소의 전압을 부스팅하기 위해 부스트 전압이 로우 레벨로 변동된다.
이와 같이, 주사 신호와의 커플링에 의해 부스트선에 발생하는 전압을 복원 전압을 인가함으로써 빠르게 복원시킬 수 있다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100 : 신호 제어부
200 : 주사 구동부
300 : 데이터 구동부
350 : 계조 전압 생성부
400 : 부스트 구동부
500 : 부스트 전압 유지부
600 : 액정 표시판 조립체
10 : 박막 트랜지스터 표시판
20 : 공통 전극 표시판
30 : 액정층

Claims (25)

  1. 복수의 화소;
    상기 복수의 화소와 복수의 데이터선으로 연결되어 상기 복수의 화소에 데이터 신호를 인가하는 데이터 구동부;
    상기 복수의 화소와 복수의 주사선으로 연결되어 상기 데이터 신호가 상기 복수의 화소에 인가되도록 상기 복수의 화소에 주사 신호를 인가하는 주사 구동부;
    상기 복수의 화소와 복수의 부스트선으로 연결되어 상기 데이터 신호에 의해 상기 복수의 화소에 충전되는 화소 전압을 부스팅하는 부스트 신호를 상기 복수의 화소에 인가하는 부스트 구동부; 및
    상기 주사 신호에 의해 상기 복수의 부스트선에 발생하는 전압을 복원하는 복원 전압을 상기 복수의 부스트선에 인가하는 부스트 전압 유지부를 포함하고,
    상기 부스트 전압 유지부는 상기 데이터 신호의 극성을 반전시키는 극성 반전 신호 및 앞서 인가된 부스트 신호를 입력 신호로 하는 NAND 연산자, 상기 NAND 연산자의 출력단에 순차적으로 연결되는 적어도 하나의 NOT 연산자, 및 상기 적어도 하나의 NOT 연산자에 연결되어 상기 주사 신호의 출력을 제어하는 클록 신호 또는 상기 주사 신호를 게이트 신호로 하는 전송 게이트 스위치를 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 부스트 구동부는 상기 복수의 부스트선의 일측에 연결되고, 상기 부스트 전압 유지부는 상기 복수의 부스트선의 타측에 연결되는 표시 장치.
  3. 제1 항에 있어서,
    상기 부스트 전압 유지부는 상기 주사 신호의 출력을 제어하는 클록 신호 또는 상기 주사 신호를 게이트 신호로 하여 상기 복원 전압을 인가하는 표시 장치.
  4. 삭제
  5. 제1 항에 있어서,
    상기 부스트 전압 유지부는 상기 극성 반전 신호를 반전시키는 NOT 연산자를 더 포함하는 표시 장치.
  6. 제1 항에 있어서,
    상기 앞서 인가된 부스트 신호는 상기 복수의 부스트선에 순차적으로 인가되는 부스트 신호 중에서 바로 이전의 부스트선에 인가되는 부스트 신호인 표시 장치.
  7. 제6 항에 있어서,
    상기 적어도 하나의 NOT 연산자는 홀수 개인 표시 장치.
  8. 제1 항에 있어서,
    상기 앞서 인가된 부스트 신호는 상기 복수의 부스트선에 순차적으로 인가되는 부스트 신호 중에서 두 번째 이전의 부스트선에 인가되는 부스트 신호인 표시 장치.
  9. 제8 항에 있어서,
    상기 적어도 하나의 NOT 연산자는 짝수 개인 표시 장치.
  10. 제1 항에 있어서,
    상기 전송 게이트 스위치는 상기 클록 신호 및 상기 주사 신호를 게이트 신호로 하는 CMOS 전송 게이트 스위치인 표시 장치.
  11. 제10 항에 있어서,
    상기 주사 구동부와 상기 부스트 구동부가 상기 복수의 화소를 포함하는 표시판의 동일 측에 배치되는 표시 장치.
  12. 제1 항에 있어서,
    상기 전송 게이트 스위치는 상기 주사 신호를 게이트 신호로 하는 NMOS 전송 게이트 스위치인 표시 장치.
  13. 제12 항에 있어서,
    상기 주사 구동부와 상기 부스트 구동부는 상기 복수의 화소를 포함하는 표시판의 서로 다른 측에 배치되는 표시 장치.
  14. 제1 항에 있어서,
    상기 복원 전압은 상기 복수의 화소의 전압을 부스팅하기 위하여 변동되는 부스트 신호의 변동되기 이전 레벨의 부스트 전압인 표시 장치.
  15. 제1 항에 있어서,
    상기 데이터 구동부는 1 수평 주기를 단위로 하여 상기 데이터 신호의 극성을 반전시켜 상기 복수의 화소에 인가하는 표시 장치.
  16. 복수의 화소에 연결되는 주사선에 주사 신호를 인가하는 단계;
    상기 복수의 화소에 연결되는 복수의 데이터선에 데이터 신호를 인가하는 단계;
    상기 데이터 신호의 극성을 반전시키는 극성 반전 신호 및 앞서 인가된 부스트 신호를 NAND 연산자에 입력하는 단계;
    상기 NAND 연산자에서 출력되는 신호를 적어도 하나의 NOT 연산자에 입력하는 단계; 및
    상기 복수의 화소에 연결되는 부스트선에 상기 주사 신호에 의해 발생하는 전압을 복원시키는 복원 전압으로서 상기 NOT 연산자에서 출력되는 신호를 인가하는 단계를 포함하는 표시 장치의 구동 방법.
  17. 삭제
  18. 제16 항에 있어서,
    상기 NOT 연산자에서 출력되는 신호가 상기 주사 신호의 출력을 제어하는 클록 신호 또는 상기 주사 신호를 게이트 신호로 하는 전송 게이트 스위치에 입력되고, 상기 클록 신호 또는 상기 주사 신호가 상기 전송 게이트 스위치에 입력됨에 따라 상기 복원 전압이 상기 부스트선에 인가되는 표시 장치의 구동 방법.
  19. 제16 항에 있어서,
    상기 극성 반전 신호는 반전되어 상기 NAND 연산자에 입력되는 표시 장치의 구동 방법.
  20. 제16 항에 있어서,
    상기 앞서 인가된 부스트 신호는 복수의 부스트선에 순차적으로 인가되는 부스트 신호 중에서 바로 이전의 부스트선에 인가되는 부스트 신호인 표시 장치의 구동 방법.
  21. 제20 항에 있어서,
    상기 적어도 하나의 NOT 연산자는 상기 NAND 연산자에서 출력되는 신호를 홀수 번 반전시켜 출력하는 표시 장치의 구동 방법.
  22. 제16 항에 있어서,
    상기 앞서 인가된 부스트 신호는 복수의 부스트선에 순차적으로 인가되는 부스트 신호 중에서 두 번째 이전의 부스트선에 인가되는 부스트 신호인 표시 장치의 구동 방법.
  23. 제22 항에 있어서,
    상기 적어도 하나의 NOT 연산자는 상기 NAND 연산자에서 출력되는 신호를 짝수 번 반전시켜 출력하는 표시 장치의 구동 방법.
  24. 제16 항에 있어서,
    상기 복원 전압은 상기 복수의 화소의 전압을 부스팅하기 위하여 변동되는 부스트 신호의 변동되기 이전 레벨의 부스트 전압인 표시 장치의 구동 방법.
  25. 제16 항에 있어서,
    상기 부스트선에 상기 복원 전압을 인가한 후, 상기 복수의 화소에 충전된 화소 전압을 부스팅하는 부스트 신호를 상기 부스트선에 인가하는 단계를 더 포함하는 표시 장치의 구동 방법.
KR20100024423A 2010-03-18 2010-03-18 표시 장치 및 그 구동 방법 KR101147424B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR20100024423A KR101147424B1 (ko) 2010-03-18 2010-03-18 표시 장치 및 그 구동 방법
US12/946,176 US8884862B2 (en) 2010-03-18 2010-11-15 Display and method of driving the same
TW099141923A TWI530925B (zh) 2010-03-18 2010-12-02 顯示器及驅動其之方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20100024423A KR101147424B1 (ko) 2010-03-18 2010-03-18 표시 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20110105266A KR20110105266A (ko) 2011-09-26
KR101147424B1 true KR101147424B1 (ko) 2012-05-23

Family

ID=44646847

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20100024423A KR101147424B1 (ko) 2010-03-18 2010-03-18 표시 장치 및 그 구동 방법

Country Status (3)

Country Link
US (1) US8884862B2 (ko)
KR (1) KR101147424B1 (ko)
TW (1) TWI530925B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101127587B1 (ko) * 2010-03-05 2012-03-26 삼성모바일디스플레이주식회사 액정 표시 장치
KR101127590B1 (ko) * 2010-03-29 2012-03-23 삼성모바일디스플레이주식회사 Ａｌｓ 드라이버 회로, 이를 포함하는 액정표시장치 및 액정표시장치의 구동방법
US9111503B2 (en) * 2011-02-14 2015-08-18 Sharp Kabushiki Kaisha Display device and method for driving same
KR101528147B1 (ko) 2011-10-14 2015-06-12 엘지디스플레이 주식회사 발광표시장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080054549A (ko) * 2006-12-13 2008-06-18 삼성전자주식회사 액정 표시 장치
KR20090032712A (ko) * 2007-09-28 2009-04-01 삼성전자주식회사 액정 표시 장치 및 그의 구동 방법
KR20090075517A (ko) * 2008-01-04 2009-07-08 삼성전자주식회사 화소 구동 회로 및 이를 갖는 표시 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002333870A (ja) * 2000-10-31 2002-11-22 Matsushita Electric Ind Co Ltd 液晶表示装置、ｅｌ表示装置及びその駆動方法、並びに副画素の表示パターン評価方法
KR100717193B1 (ko) 2005-09-07 2007-05-11 비오이 하이디스 테크놀로지 주식회사 액정 표시 장치
KR20070077348A (ko) 2006-01-23 2007-07-26 삼성전자주식회사 크로스토크를 개선하는 액정 표시 장치
KR101252002B1 (ko) * 2006-05-23 2013-04-08 삼성디스플레이 주식회사 액정 표시 장치
US8164562B2 (en) * 2006-10-24 2012-04-24 Samsung Electronics Co., Ltd. Display device and driving method thereof
KR101326075B1 (ko) * 2007-01-12 2013-11-07 삼성디스플레이 주식회사 액정 표시 장치 및 이의 구동 방법
JP2010197417A (ja) * 2009-02-23 2010-09-09 Toppoly Optoelectronics Corp ディスプレイ装置及びこれを備える電子機器
JP2011039403A (ja) * 2009-08-17 2011-02-24 Toppoly Optoelectronics Corp ディスプレイ装置及びこれを有する電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080054549A (ko) * 2006-12-13 2008-06-18 삼성전자주식회사 액정 표시 장치
KR20090032712A (ko) * 2007-09-28 2009-04-01 삼성전자주식회사 액정 표시 장치 및 그의 구동 방법
KR20090075517A (ko) * 2008-01-04 2009-07-08 삼성전자주식회사 화소 구동 회로 및 이를 갖는 표시 장치

Also Published As

Publication number Publication date
KR20110105266A (ko) 2011-09-26
TWI530925B (zh) 2016-04-21
TW201133443A (en) 2011-10-01
US20110227894A1 (en) 2011-09-22
US8884862B2 (en) 2014-11-11

Similar Documents

Publication Publication Date Title
KR101094293B1 (ko) 액정 표시 장치 및 그 구동 방법
KR101142995B1 (ko) 표시 장치 및 그 구동 방법
US8674976B2 (en) Liquid crystal display capable of reducing power consumption and method for driving the same
US20160078826A1 (en) Display device
KR101209043B1 (ko) 표시 장치의 구동 장치 및 이를 포함하는 표시 장치
KR20080006037A (ko) 시프트 레지스터, 이를 포함하는 표시 장치, 시프트레지스터의 구동 방법 및 표시 장치의 구동 방법
KR20080012153A (ko) 표시 장치
JP2008089649A (ja) 表示装置の駆動方法及び表示装置
KR20050062855A (ko) 임펄시브 구동 액정 표시 장치 및 그 구동 방법
KR101147424B1 (ko) 표시 장치 및 그 구동 방법
KR102055756B1 (ko) 표시 장치 및 그 구동 방법
US8913046B2 (en) Liquid crystal display and driving method thereof
KR20160072337A (ko) 표시 장치
KR101615765B1 (ko) 액정표시장치와 그 구동 방법
KR101746685B1 (ko) 액정 표시 장치 및 그 구동 방법
US9093034B2 (en) Liquid crystal display and method of driving the same
KR20110070171A (ko) 액정표시장치 및 그 구동방법
JP2009086170A (ja) 電気光学装置及び電気光学装置の駆動方法並びに電子機器
KR20120118963A (ko) 공통전압 드라이버 및 이를 포함하는 액정표시장치
KR20160044177A (ko) 게이트신호의 딜레이 편차를 경감할 수 있는 액정표시장치
KR100980022B1 (ko) 액정 표시 장치의 구동 방법
KR20080011889A (ko) 액정표시장치
KR20080046980A (ko) 액정 표시 장치
KR102470565B1 (ko) 액정표시장치와 그 구동방법
KR20120054890A (ko) 액정 표시 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 8