KR102378294B1 - 보호회로 모듈 및 그 제조방법 - Google Patents

보호회로 모듈 및 그 제조방법 Download PDF

Info

Publication number
KR102378294B1
KR102378294B1 KR1020190160220A KR20190160220A KR102378294B1 KR 102378294 B1 KR102378294 B1 KR 102378294B1 KR 1020190160220 A KR1020190160220 A KR 1020190160220A KR 20190160220 A KR20190160220 A KR 20190160220A KR 102378294 B1 KR102378294 B1 KR 102378294B1
Authority
KR
South Korea
Prior art keywords
jig
electrode
electrode terminal
solder
circuit board
Prior art date
Application number
KR1020190160220A
Other languages
English (en)
Other versions
KR20210070127A (ko
Inventor
이병희
이병석
Original Assignee
주식회사 파워로직스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 파워로직스 filed Critical 주식회사 파워로직스
Priority to KR1020190160220A priority Critical patent/KR102378294B1/ko
Publication of KR20210070127A publication Critical patent/KR20210070127A/ko
Application granted granted Critical
Publication of KR102378294B1 publication Critical patent/KR102378294B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/50—Current conducting connections for cells or batteries
    • H01M50/572—Means for preventing undesired use or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/50—Current conducting connections for cells or batteries
    • H01M50/572—Means for preventing undesired use or discharge
    • H01M50/574—Devices or arrangements for the interruption of current
    • H01M50/581—Devices or arrangements for the interruption of current in response to temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/50—Current conducting connections for cells or batteries
    • H01M50/572—Means for preventing undesired use or discharge
    • H01M50/574—Devices or arrangements for the interruption of current
    • H01M50/583—Devices or arrangements for the interruption of current in response to current, e.g. fuses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Battery Mounting, Suspending (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

실시예는, 제1 전극부 및 제2 전극부를 포함하는 회로기판; 상기 제1 전극부에 연결되는 제1 전극단자; 상기 제2 전극부에 연결되는 제2 전극단자; 및 상기 제1 전극부와 상기 제2 전극단자를 전기적으로 연결하는 솔더를 포함하고, 상기 제2 전극단자는 상기 제1 전극부 상에 배치되는 제1 접속부를 포함하고, 상기 제2 전극단자의 제1 접속부는 관통홀을 포함하는, 보호회로 모듈 및 이의 제조방법을 개시한다.

Description

보호회로 모듈 및 그 제조방법{Protect circuit module and method of manufacturing the same}
실시 예는 보호회로 모듈 및 그 제조방법에 관한 것이다.
모바일 기기에 대한 기술 개발과 수요의 증가로, 이차전지의 수요 또한 급격히 증가하고 있으며, 그 중에서도 에너지 밀도와 작동전압이 높고 보존과 수명 특성이 우수한 리튬 이차전지는 각종 모바일 기기는 물론 전자 담배와 같은 다양한 전자제품의 에너지원으로 널리 사용되고 있다.
리튬 이차전지는 휴대 단말기에 가장 널리 사용되는 배터리이지만 과충전이나 과전류에 쉽게 발열할 뿐만 아니라 발열 지속으로 인해 온도가 상승하게 되면 그 성능이 열화되고 폭발의 위험성이 있다.
따라서, 종래 리튬 이차전지 등의 휴대 단말기 배터리 팩에는 과충전, 과방전 및 과전류를 감지하고 차단하는 보호회로 모듈(Protection Circuit Module)이 내장되어 있다.
보호회로 모듈은 회로기판의 전극 상에 솔더를 도포한 후, 그 위에 전극단자 및 보호회로를 위치시켜 솔더링할 수 있다. 그러나, 전극단자의 접속부에 관통홀이 없어 솔더가 전극단자의 접속부 상부를 덮지 못하므로 고정핀의 분리 가능성이 높은 문제가 있었다.
실시예는 솔더가 전극단자의 접속부 상부를 덮어 고정핀의 분리 가능성이 낮은 보호회로 모듈 및 그 제조 방법을 제공할 수 있다.
실시 예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.
본 발명의 일 특징에 따른 보호회로 모듈은, 제1 전극부 및 제2 전극부를 포함하는 회로기판; 상기 제1 전극부에 연결되는 제1 전극단자; 상기 제2 전극부에 연결되는 제2 전극단자; 및 상기 제2 전극부와 상기 제2 전극단자를 전기적으로 연결하는 솔더를 포함하고, 상기 제2 전극단자는 상기 제2 전극부 상에 배치되는 제1 접속부를 포함하고, 상기 제2 전극단자의 제1 접속부는 관통홀을 포함한다.
상기 솔더는 상기 제1 접속부의 하부에 배치되는 제1 솔더부, 상기 제1 접속부의 상부에 배치되는 제2 솔더부, 및 상기 제2 전극단자의 관통홀에 배치되어 상기 제1 솔더부와 상기 제2 솔더부를 연결하는 제3 솔더부를 포함할 수 있다.
상기 제2 전극단자는 외부 전원과 연결되는 제2 접속부 및 상기 제1 접속부와 상기 제2 접속부를 연결하는 벤딩부를 포함할 수 있다.
상기 관통홀의 면적은 상기 제1 접속부 면적의 50% 내지 90%일 수 있다.
상기 제2 전극단자는 상기 제1 전극단자보다 길 수 있다.
상기 제1 전극단자는 상기 제1 전극부 상에 배치되는 제1 접속부 및 외부 전원과 연결되는 제2 접속부를 포함하고, 상기 제1 전극단자의 제1 접속부는 관통홀을 포함할 수 있다.
상기 회로기판과 전기적으로 연결하는 와이어 및 상기 와이어에 연결되는 소켓부를 포함할 수 있다.
상기 와이어는 서로 꼬인 한 쌍의 와이어를 포함할 수 있다.
실시 예에 따른 보호회로 모듈 제조방법은, 제1 전극부 및 제2 전극부를 포함하는 회로기판을 준비하는 단계; 상기 제1 전극부와 상기 제2 전극부 상에 솔더를 도포하는 단계; 상기 제1 전극부의 제1 솔더 상에 제1 전극단자를 배치하고, 상기 제2 전극부의 제2 솔더 상에 제2 전극단자를 배치하는 단계; 및 상기 제1 솔더와 상기 제2 솔더를 리플로우시키는 단계를 포함하고, 상기 리플로우시키는 단계에서, 상기 제2 솔더는 상기 제2 전극부에 형성된 관통홀을 통해 이동하여 상기 제2 전극부의 상부를 덮을 수 있다.
상기 회로기판을 준비하는 단계는, 제1 지그의 복수 개의 제1 홈에 복수 개의 회로기판을 각각 배치하고, 상기 전극단자를 배치하는 단계는, 상기 제1 지그의 복수 개의 제2 홈에 상기 제1 전극단자를 각각 배치하고, 상기 제1 지그의 복수 개의 제3 홈에 상기 제2 전극단자를 각각 배치할 수 있다.
상기 리플로우시키는 단계 이후에 상기 회로기판에 소켓부를 연결하는 단계를 더 포함하고, 상기 소켓부를 연결하는 단계는, 상기 소켓부와 와이어가 수납되는 삽입홈 및 상기 와이어의 끝단이 노출되는 제3 관통홀을 포함하는 제4 지그를 상기 제1 지그에 결합하는 단계; 상기 제4 지그의 제3 관통홀로 노출된 상기 와이어의 끝단을 상기 회로기판에 실장하는 단계; 및 상기 제4 지그를 상기 제1 지그에서 분리하는 단계를 포함하는, 지그 모듈을 이용할 수 있다.
실시 예에 따르면, 솔더가 전극단자의 접속부 상부를 덮어 고정핀의 분리 가능성이 낮은 보호회로 모듈 및 제조 방법을 제공함으로써 전기적 신뢰성이 향상될 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시 예에 따른 보호회로 모듈의 평면도이고,
도 2는 회로기판의 평면도이고,
도 3은 회로기판에 전극단자 및 보호회로가 실장된 상태를 보여주는 도면이고,
도 4는 제2 전극단자의 평면도와 측면도이고,
도 5는 보호회로 모듈이 이차 전지 셀에 결합된 상태를 보여주는 도면이고,
도 6은 제1 지그에 회로기판을 수납하는 상태를 보여주는 제1 지그의 개념도이고,
도 7은 제1 지그에 제1 전극단자와 제2 전극단자를 수납하는 상태를 보여주는 도면이고,
도 8은 회로기판 상에 솔더를 도포한 상태를 보여주는 도면이고,
도 9는 회로기판에 제1 전극단자, 제2 전극단자, 및 보호회로 가 전기적으로 연결되는 상태를 보여주는 도면이고,
도 10a 내지 도 10d는 솔더가 전극단자의 관통홀을 통해 이동하여 전극단자의 상부를 덮는 과정을 보여주는 도면이고,
도 11a는 솔더의 상부에 전극단자가 배치된 상태를 보여주는 도면이고,
도 11b는 솔더가 전극단자의 관통홀을 통해 이동하여 전극단자의 상부를 덮은 상태를 보여주는 도면이고,
도 12는 제1 지그에 수납된 회로기판에 제1 전극단자, 제2 전극단자, 및 보호회로 가 연결된 상태를 보여주는 도면이고,
도 13은 소켓부와 와이어가 수납된 제4 지그를 보여주는 도면이고,
도 14는 제1 지그와 제4 지그의 결합시 와이어의 끝단이 노출된 상태를 보여주는 도면이고,
도 15는 제1 지그에 수납된 회로기판에 제1 전극단자, 제2 전극단자, 보호회로 , 및 소켓부가 연결된 상태를 보여주는 도면이고,
도 16은 제2 지그를 보여주는 도면이고,
도 17은 본 발명의 일 실시 예에 따른 보호회로 모듈 제조 방법을 보여주는 순서도이고,
도 18은 본 발명의 일 실시 예에 따른 테스트 방법을 보여주는 순서도이고,
도 19는 제1 지그와 제2 지그가 대향하여 배치된 상태를 보여주는 도면이고,
도 20은 제1 지그에 배치된 소켓부와 제2 지그에 배치된 테스트용 커넥터가 결합된 상태를 보여주는 도면이고,
도 21은 제1 지그에 배치된 소켓부와 제2 지그에 배치된 테스트용 커넥터가 결합된 상태를 보여주는 평면도이고,
도 22는 제1 지그와 제2 지그가 분리된 상태를 보여주는 도면이고,
도 23은 제5 지그에 의해 보호회로 모듈이 제1 지그에서 분리되는 과정을 설명하기 위한 도면이다.
본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다.
특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다.
예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.
실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 보호회로 모듈의 평면도이고, 도 2는 회로기판의 평면도이고, 도 3은 회로기판에 전극단자 및 보호회로가 실장된 상태를 보여주는 도면이고, 도 4는 제2 전극단자의 평면도와 측면도이고, 도 5는 보호회로 모듈이 이차 전지 셀에 결합된 상태를 보여주는 도면이다.
도 1 및 도 2를 참조하면, 실시 예에 따른 보호회로 모듈(10)은, 제1 전극부(11a) 및 제2 전극부(11b)를 포함하는 회로기판(11), 제1 전극부(11a)에 연결되는 제1 전극단자(12), 제2 전극부(11b)에 연결되는 제2 전극단자(13), 및 제2 전극부(11b)와 제2 전극단자(13)를 전기적으로 연결하는 도전성 접착제를 포함할 수 있다. 도전성 접착제는 무연 솔더 및/또는 솔더 페이스트와 같이 리플로우 공정을 통해 2개의 이종 재료를 접합시킬 수 있는 다양한 재료를 포함할 수 있다. 이하에서는 예시적으로 도전성 접착제를 솔더로 설명한다.
회로기판(11)은 원판 형상으로 제작될 수 있으나 반드시 이에 한정하지 않는다. 예시적으로 회로기판(11)은 다각 형상일 수도 있다.
회로기판(11)은 제1 전극단자(12)가 실장되는 제1 전극부(11a), 제2 전극단자(13)가 실장되는 제2 전극부(11b), 소켓부(15c)가 연결되는 제3 전극부(11c) 및 보호회로(14)가 실장되는 제4 전극부(11d)를 포함할 수 있다. 제1 전극부(11a)와 제2 전극부(11b)는 서로 마주보게 배치되고, 제4 전극부(11d)는 제1 전극부(11a)와 제2 전극부(11b) 사이에 배치될 수 있으나 전극 패턴 구조는 반드시 이에 한정하지 않고 다양하게 변형될 수 있다.
보호회로(14)는 과충전, 과방전 및 과전류를 감지하고 차단할 수 있는 다양한 능동소자 및/또는 수동소자가 배치될 수 있다.
제1 전극단자(12)는 제1 전극부(11a)에 솔더링되고, 제2 전극단자(13)는 제2 전극부(11b)에 솔더링될 수 있다. 제1 전극단자(12)의 길이는 제2 전극단자(13)의 길이보다 짧을 수 있으나 반드시 이에 한정하지 않는다. 예시적으로 제1 전극단자(12)의 길이가 제2 전극단자(13)보다 길거나, 제1 전극단자(12)와 제2 전극단자(13)의 길이는 동일할 수도 있다.
소켓 어레이(15)는 회로기판(11)의 제3 전극부(11c)에 연결되는 한 쌍의 와이어(15a, 15b) 및 와이어(15a, 15b)의 끝단에 연결되는 소켓부(15c)를 포함할 수 있다. 소켓부(15c)는 검출 신호를 외부에 출력할 수 있다.
도 3 및 도 4를 참조하면, 제1 전극부(11a) 상에 제1 솔더(SD1)가 도포되고 제2 전극부(11b) 상에는 제2 솔더(SD2)가 도포될 수 있다. 제1 전극단자(12)는 제1 솔더(SD1)에 의해 제1 전극부(11a) 상에 고정되고, 제2 전극단자(13)는 제2 솔더(SD2)에 의해 제2 전극부(11b) 상에 고정될 수 있다.
제2 전극단자(13)는 제1 전극부(11a) 상에 배치되는 제1 접속부(13a), 외부 전원과 연결되는 제2 접속부(13c) 및 제1 접속부(13a)와 제2 접속부(13c)를 연결하는 벤딩부(13b)를 포함할 수 있다. 그러나 반드시 이에 한정하는 것은 아니고 벤딩부(13b)는 생략될 수도 있다.
제2 전극단자(13)의 제1 접속부(13a)는 관통홀(13f)을 포함할 수 있다. 따라서, 제2 전극단자(13)의 하부에 도포된 제2 솔더(SD2)는 관통홀(13f)로 이동하여 제1 접속부(13a)의 상부를 덮을 수 있다. 관통홀(13f)의 면적은 제1 접속부(13a) 면적이 50% 내지 90%일 수 있다. 관통홀(13f)의 면적이 50%보다 작은 경우 솔더의 이동이 제한되어 제1 접속부(13a)의 상부를 충분히 덮기 어려울 수 있고, 면적이 90%보다 큰 경우 제1 접속부(13a)의 강도가 낮아질 수 있다. 여기서 제1 접속부(13a)의 면적은 제1 접속부(13a)가 회로기판(11)의 제2 전극부(11b)와 수직 방향으로 중첩되는 면적일 수 있다. 관통홀(13f)의 면적이 제1 접속부(13a) 면적의 50% 내지 90%이 되도록 관통홀의 폭(d1)을 조절할 수 있다.
제2 솔더(SD2)는 제1 접속부(13a)의 하부에 배치되는 제1 솔더부(SD21), 제1 접속부(13a)의 상부에 배치되는 제2 솔더부(SD22), 및 제2 전극단자(13)의 관통홀(13f)에 배치되어 제1 솔더부(SD21)와 상기 제2 솔더부(SD22)를 연결하는 제3 솔더부(SD23)를 포함할 수 있다. 실시 예에 따르면, 제2 솔더부(SD22)가 제1 접속부(13a)의 상부를 충분히 덮어 전기적 연결의 신뢰성이 향상될 수 있다.
제1 전극단자(12) 역시 제2 전극단자(13)와 동일하게 회로기판(11)의 제1 전극부(11a)와 연결되는 부분에 관통홀(12f)이 형성되고 제1 솔더(SD1)가 제1 전극단자(12)의 상부를 덮을 수 있다.
즉, 제1 전극단자(12)는 제1 전극부(11a) 상에 배치되는 제1 접속부(12a) 및 외부 전원과 연결되는 제2 접속부(12b)를 포함하고, 제1 접속부(13a)에 관통홀(12f)이 형성될 수 있다. 제1 전극단자(12)는 제1 접속부(12a)와 제2 접속부(12b)를 연결하는 영역이 벤딩되지 않을 수 있으나 반드시 이에 한정되는 것은 아니고 필요에 따라 제1 전극단자(12)에도 벤딩부가 형성될 수 있다.
도 5를 참조하면, 실시 예에 따른 보호회로 모듈(10)은 이차 전지 셀의 양단에 전기적으로 연결될 수 있다. 예시적으로 보호회로 모듈(10)의 제1 전극단자(12)는 이차 전지 셀(1)의 제1 전극(1a)에 연결되고 제2 전극단자(13)는 이차 전지 셀의 제2 전극(1b)에 연결될 수 있다.
이하에서는 보호회로 모듈을 제작하는 방법에 대해 구체적으로 설명한다.
도 6은 본 발명의 일 실시 예에 따른 제1 지그에 회로기판을 수납하는 상태를 보여주는 개념도이고, 도 7은 제1 지그에 제1 전극단자와 제2 전극단자를 수납하는 상태를 보여주는 도면이다.
도 6 및 도 7을 참조하면, 실시 예에 따른 제1 지그(100)는 복수 개의 회로기판(11)이 각각 배치되는 복수 개의 제1 홈(111), 복수 개의 회로기판(11)에 연결되는 제1 전극단자(12)가 고정되는 복수 개의 제2 홈(112), 복수 개의 회로기판(11)에 연결되는 제2 전극단자(13)가 고정되는 복수 개의 제3 홈(113), 및 복수 개의 회로기판(11)에 연결되는 소켓부가 배치되는 복수 개의 제1 관통홀(115)을 포함할 수 있다. 또한, 제1 홈(111)에 형성된 제2 관통홀(114)을 더 포함할 수 있다.
전술한 바와 같이 회로기판(11)은 제1 전극단자(12)가 연결되는 제1 전극부(11a), 제2 전극단자(13)가 연결되는 제2 전극부(11b), 소켓부가 연결되는 제3 전극부(11c), 및 보호회로가 배치되는 제4 전극부(11d)를 포함할 수 있다.
제1 전극단자(12)는 회로기판(11)에 실장되어 전원을 인가하는 부품으로 소정의 길이를 가질 수 있다. 회로기판(11)을 제1 지그(100)의 제1 홈(111)에 수납한 이후에 제1 전극단자(12)가 제2 홈(112)에 수납됨으로써 일단부가 회로기판(11)의 상부에 배치될 수 있다.
제2 전극단자(13)는 회로기판(11)에 실장되어 전원을 인가하는 부품으로 소정의 길이를 가질 수 있다. 회로기판(11)을 제1 지그(100)의 제1 홈(111)에 수납한 이후에 제2 전극단자(13)가 제3 홈(113)에 수납됨으로써 일단부가 회로기판(11)의 상부에 배치될 수 있다.
제1 홈(111)의 개수는 특별히 한정하지 않는다. 제1 홈(111)의 개수는 지그의 사이즈 또는 회로기판(11)의 사이즈에 따라 다양하게 변형될 수 있다. 예시적으로 제1 홈(111)의 개수는 12개, 24개 또는 36개일 수 있다.
제1 홈(111)의 형상은 특별히 한정하지 않는다. 예시적으로 제1 홈(111)은 회로기판(11)의 형상과 대응될 수 있으나, 일부 영역에서는 분리가 용이하도록 회로기판(11)의 형상보다 크게 제작될 수도 있다. 즉, 제1 홈(111)은 회로기판(11)이 배치되어 고정될 수 있는 정도에서 다양하게 변형될 수 있다.
제1 전극단자(12)가 수납되는 제2 홈(112) 및 제2 전극단자(13)가 수납되는 제3 홈(113)에는 복수 개의 자성부재(120)가 배치될 수 있다. 자성부재(120)는 제1 전극단자(12)와 제2 전극단자(13)를 고정하는 역할을 수행할 수 있다.
제2 전극단자(13)의 길이가 제1 전극단자(12)보다 긴 경우 제3 홈(113)의 길이 역시 제2 홈(112)보다 길게 형성될 수 있다. 따라서, 제3 홈(113)에 배치된 자성부재(120)의 개수는 제2 홈(112)의 개수보다 많을 수 있다.
제1 관통홀(115)은 제1 홈(111)의 끝단에 연결되고 소켓부가 배치될 수 있다. 제1 관통홀(115)은 소켓부보다 크게 형성될 수 있다. 제1 관통홀(115)에는 후술하는 테스트용 커넥터가 삽입될 수 있다.
제1 지그(100)의 모서리에는 얼라인 홀(130)이 형성될 수 있다. 얼라인 홀(130)에 의해 후술하는 다른 지그와 결합시 정렬을 용이하게 할 수 있다.
도 8은 회로기판 상에 솔더를 도포한 상태를 보여주는 도면이고, 도 9는 회로기판에 제1 전극단자, 제2 전극단자, 및 보호회로 가 전기적으로 연결되는 상태를 보여주는 도면이다.
도 8을 참조하면, 회로기판(11)에 솔더(SD)를 도포하고, 그 위에 제1 전극단자(12), 제2 전극단자(13), 및 보호회로 (14)를 실장할 수 있다. 솔더(SD)는 표면 실장 방식(SMT)으로 도포될 수 있으나 반드시 이에 한정하지 않는다.
도 9를 참조하면, 제1 전극단자(12), 제2 전극단자(13), 및 보호회로 (14)는 회로기판(11) 상에 도포된 솔더(SD)에 부착될 수 있다.
제1 전극단자(12)와 제2 전극단자(13)는 로봇암(미도시)에 의해 각각 제2 홈(112)과 제3 홈(113)에 배치될 수 있다. 로봇암이 제1 전극단자(12)와 제2 전극단자(13)를 회로기판(11) 상에 배치하는 구성은 특별히 한정하지 않는다.
제2 전극단자(13)는 벤딩부(13b)에 의해 일부 영역이 제3 홈(113)에 밀착되지 않을 수 있다. 제2 전극단자(13)의 제1 접속부(13a)는 회로기판(11)에 실장되고 제2 접속부(13c)는 제3 홈(113)에 배치된 자성부재(120)에 고정될 수 있다.
도 10a 내지 도 10d는 솔더가 전극단자의 관통홀을 통해 이동하여 전극단자의 상부를 덮는 과정을 보여주는 도면이고, 도 11a는 솔더의 상부에 전극단자가 배치된 상태를 보여주는 도면이고, 도 11b는 솔더가 전극단자의 관통홀을 통해 이동하여 전극단자의 상부를 덮은 상태를 보여주는 도면이고, 도 12는 제1 지그에 수납된 회로기판에 제1 전극단자, 제2 전극단자, 및 보호회로 가 연결된 상태를 보여주는 도면이다.
도 10a를 참조하면, 회로기판(11) 상에 솔더(SD)를 도포한 후, 솔더(SD) 상에 제2 전극단자(13)를 배치할 수 있다. 도 10b를 참조하면, 제2 전극단자(13)를 솔더(SD)에 가압한 상태에서 리플로우(Reflow)시키면 솔더(SD)가 용융되면서 제1 접속부(13a)의 관통홀(13f)로 이동할 수 있다. 리플로우(Reflow)는 고온의 열을 인가하여 솔더를 용융시켜 기판에 부품을 접합하는 기술로 정의할 수 있다. 일반 반도체 공정 등에서 사용하는 다양한 리플로우 기술이 적용될 수 있다.
도 10c를 참조하면, 솔더(SD)는 제1 접속부(13a)의 상부로 이동하여 제1 접속부(13a)의 상부를 덮을 수 있다. 도 10d를 참조하면, 솔더(SD)가 제1 접속부(13a)의 상부를 충분히 덮은 후, 온도를 하강시켜 솔더(SD)를 냉각시킴으로써 제1 접속부(13a)를 고정할 수 있다.
도 11a와 같이 솔더(SD) 상에 제1 접속부(13a)가 배치된 후, 도 11b와 같이 리플로우 공정이 완료되면 솔더(SD)가 제1 접속부(13a)를 전체적으로 덮을 수 있다. 실시 예에 따르면, 솔더(SD)가 제1 접속부(13a)의 상부를 덮어 전기적 신뢰성을 향상시킬 수 있다.
도 12를 참조하면, 제1 지그(100) 상에 배치된 복수 개의 회로기판(11)에 제1, 제2 전극단자(12, 13)이 동시에 실장되고 리플로우 공정에 의해 솔더가 제1, 제2 전극단자(12, 13)의 상부를 덮을 수 있다. 따라서, 복수 개의 회로기판(11)에 제1, 제2 전극단자(12, 13)을 신속하여 실장할 수 있는 장점이 있다.
도 13은 소켓부와 와이어가 수납된 제4 지그를 보여주는 도면이고, 도 14는 제1 지그와 제4 지그의 결합시 와이어의 끝단이 노출된 상태를 보여주는 도면이고, 도 15는 제1 지그에 수납된 회로기판에 제1 전극단자, 제2 전극단자, 보호회로 , 및 소켓부가 연결된 상태를 보여주는 도면이다.
도 13을 참조하면, 제4 지그(160)의 일면(160a)에는 소켓부(15c)와 와이어(15a, 15b)가 배치되는 삽입홈(161), 및 와이어(15a, 15b)의 끝단이 배치되는 제3 관통홀(162)을 포함할 수 있다. 소켓부(15c)는 한 쌍의 와이어(15a, 15b)에 연결된 모듈 형태로 제작되어 제4 지그(160)의 삽입홈(161)에 수납될 수 있다. 한 쌍의 와이어(15a, 15b)는 서로 꼬인 상태로 수납될 수 있다. 제4 지그(160)의 각 모서리에는 얼라인 홀(163)이 형성되어 제1 지그(100)의 얼라인 홀과 정렬될 수 있다.
도 14를 참조하면, 제4 지그(160)의 일면이 제1 지그(100)와 마주보도록 제4 지그(160)와 제1 지그(100)를 결합하면 상부에는 제4 지그(160)의 타면(160b)이 위치할 수 있다.
이때, 제3 관통홀(162)에 의해 회로기판(11)의 제3 전극부(11c)와 와이어(15a, 15b)의 끝단이 노출될 수 있다. 따라서, 솔더 장치를 이용하여 노출된 와이어(15a, 15b)의 끝단을 회로기판(11)의 제3 전극부(11c)에 솔더링할 수 있다. 이러한 구성에 의하면 복수 개의 회로기판(11)에 복수 개의 소켓부(15c)를 동시에 연결할 수 있는 장점이 있다.
도 15와 같이 소켓부를 연결한 후 제4 지그를 분리하면, 제1 지그(100)의 회로기판(11)에 각각 소켓부(15c)가 연결될 수 있다. 이때, 소켓부(15c)는 제1 관통홀(115) 상에 배치될 수 있다. 즉, 소켓부(15c)는 제1 관통홀(115)에 의해 제1 지그(100)의 후면으로 노출될 수 있다.
도 16은 제2 지그를 보여주는 도면이다.
도 16을 참조하면, 제2 지그(200)에는 복수 개의 테스트용 커넥터(20)가 배치될 수 있다. 테스트용 커넥터(20)는 검침핀과 소켓부(15c)를 연결하는 기능을 수행할 수 있다.
복수 개의 테스트용 커넥터(20)에는 암커넥터부(21)가 형성될 수 있으나 반드시 이에 한정되는 것은 아니고 숫커넥터부가 형성될 수도 있다.
테스트용 커넥터(20)는 볼트(미도시)에 의해 제2 지그(200)에 고정될 수 있다. 이때, 제2 지그(200)에는 별도의 돌출 블록(22)이 배치되고, 돌출 블록(22) 상에 테스트용 커넥터(20)가 배치될 수도 있다. 즉, 제1 지그(100)의 제1 관통홀(115)에 삽입될 정도의 높이를 갖도록 테스트용 커넥터(20)의 높이가 조절될 수 있다.
도 17은 본 발명의 일 실시 예에 따른 보호회로 모듈 제조방법을 보여주는 순서도이다.
도 17을 참조하면, 실시 예에 따른 보호회로 모듈 제조방법은, 제1 전극부 및 제2 전극부를 포함하는 회로기판을 준비하는 단계(S110), 제1 전극부와 제2 전극부 상에 솔더를 도포하는 단계(S120), 제1 전극부의 제1 솔더 상에 제1 전극단자를 배치하고, 제2 전극부의 제2 솔더 상에 제2 전극단자를 배치하는 단계(S130), 및 제1 솔더와 제2 솔더를 리플로우시키는 단계(S140)를 포함할 수 있다.
도 6을 참조하면 회로기판을 준비하는 단계는, 제1 지그(100)에 복수 개의 회로기판(11)을 삽입할 수 있다. 제1 지그(100)는 복수 개의 회로기판(11)이 각각 배치되는 복수 개의 제1 홈(111), 복수 개의 회로기판(11)에 연결되는 제1 전극단자(12)가 고정되는 복수 개의 제2 홈(112), 복수 개의 회로기판(11)에 연결되는 제2 전극단자(13)가 고정되는 복수 개의 제3 홈(113), 및 복수 개의 회로기판(11)에 연결되는 소켓부가 배치되는 복수 개의 제1 관통홀(115)을 포함할 수 있다. 또한, 제1 홈(111)에 형성된 제2 관통홀(114)을 더 포함할 수 있다.
회로기판(11)은 인쇄회로기판에 회로가 형성된 모듈 형태를 포함할 수 있고, 회로기판 그 자체일 수도 있다. 회로기판(11)은 원형 형상일 수 있으나 반드시 이에 한정하는 것은 아니고 다양한 형상을 가질 수 있다. 예시적으로 회로기판(11)은 다각 형상을 가질 수도 있다. 회로기판(11)은 보호회로 모듈(10)을 구성하는 일 구성요소일 수 있다.
도 8을 참조하면 솔더를 도포하는 단계(S120)는, 회로기판(11)에 솔더(SD)를 도포할 수 있다. 따라서, 제1 내지 제4 전극부에는 솔더(SD)가 도포될 수 있다. 솔더(SD)는 표면 실장 방식(SMT)으로 도포될 수 있으나 반드시 이에 한정하지 않는다.
도 3 및 도 9를 참조하면 제1 전극단자와 제2 전극단자를 배치하는 단계(S130)는, 제1 전극부(11a)의 제1 솔더(SD1) 상에 제1 전극단자(12)를 배치하고, 제2 전극부(11b)의 제2 솔더(SD2) 상에 제2 전극단자(13)를 배치할 수 있다.
제1 전극단자(12)와 제2 전극단자(13)는 로봇암(미도시)에 의해 각각 제2 홈(112)과 제3 홈(113)에 배치될 수 있다. 로봇암이 제1 전극단자(12)와 제2 전극단자(13)를 회로기판(11) 상에 배치하는 구성은 특별히 한정하지 않는다.
제2 전극단자(13)는 벤딩부(13b)에 의해 일부 영역이 제3 홈(113)에 밀착되지 않을 수 있다. 제2 전극단자(13)의 제1 접속부(13a)는 회로기판(11)에 실장되고 제2 접속부(13c)는 제3 홈(113)에 배치된 자성부재(120)에 고정될 수 있다.
도 10a 내지 도 10d를 참조하면 리플로우 단계(S140)는, 제2 전극단자(13)의 하부에 도포된 솔더(SD)가 제1 접속부(13a)에 형성된 관통홀(13f)을 통해 이동하여 제1 접속부(13a)의 상부를 덮을 수 있다. 따라서, 전기적 신뢰성이 향상될 수 있다. 또한, 실시 예에 따른 제조 방법은 제1 지그에서 복수 개의 보호회로 모듈의 제작이 한번에 이루어지므로 제조 공정 시간이 단축될 수 있다.
도 18은 본 발명의 일 실시 예에 따른 테스트 방법을 보여주는 순서도이고, 도 19는 제1 지그와 제2 지그가 대향하여 배치된 상태를 보여주는 도면이고, 도 20은 제1 지그에 배치된 소켓부와 제2 지그에 배치된 테스트용 커넥터가 결합된 상태를 보여주는 도면이고, 도 21은 제1 지그에 배치된 소켓부와 제2 지그에 배치된 테스트용 커넥터가 결합된 상태를 보여주는 평면도이고, 도 22는 제1 지그와 제2 지그가 분리된 상태를 보여주는 도면이다.
도 18을 참조하면, 실시 예에 따른 테스트 방법은, 제1 지그에서 복수 개의 보호회로 모듈을 제작하는 단계(S210), 제2 지그(200)에 테스트용 커넥터(20)를 배치하는 단계(S220), 및 제1 지그(100)와 제2 지그(200)의 결합하여 소켓부(15c)를 테스트용 커넥터(20)에 전기적으로 연결하는 단계(S230)를 포함한다.
보호회로 모듈을 제작하는 단계(S210)는 도 17에서 설명한 구성이 그대로 적용될 수 있다.
도 16을 참조하면 제2 지그(200)에 테스트용 커넥터(20)를 배치하는 단계(S220)는, 제2 지그(200)에 복수 개의 테스트용 커넥터(20)를 배치할 수 있다. 테스트용 커넥터(20)는 검침핀과 소켓부(15c)를 연결하는 기능을 수행할 수 있다.
테스트용 커넥터(20)는 볼트에 의해 제2 지그(200)에 고정될 수 있다. 이때, 제2 지그(200)에는 별도의 돌출 블록(22)이 배치되고, 돌출 블록(22) 상에 테스트용 커넥터(20)가 배치될 수도 있다.
연결하는 단계(S300)는 제1 지그(100)와 제2 지그(200)를 결합하여 복수 개의 회로기판(11)의 소켓부(15c)와 복수 개의 테스트용 커넥터(20)가 제1 지그(100)와 제2 지그(200)의 결합 방향으로 오버랩되도록 배치하는 단계; 복수 개의 테스트용 커넥터(20) 또는 소켓부(15c)를 가압하여 복수 개의 소켓부(15c)와 복수 개의 테스트용 커넥터(20)를 전기적으로 연결시켜 검사하는 단계; 및 복수 개의 소켓부(15c)와 복수 개의 테스트용 커넥터(20)를 분리하는 단계를 포함할 수 있다.
도 19를 참조하면, 제1 지그(100)와 제2 지그(200)를 수직 방향으로 배치한 경우 복수 개의 소켓부(15c)와 복수 개의 테스트용 커넥터(20)는 제1 지그(100)와 제2 지그(200)의 결합 방향(수직 방향)으로 오버랩될 수 있다. 또한, 복수 개의 소켓부(15c)와 복수 개의 테스트용 커넥터(20) 사이에는 제1 관통홀(115)이 배치될 수 있다. 복수 개의 테스트용 커넥터(20)에는 암커넥터부(21)가 형성될 수 있으나 반드시 이에 한정되는 것은 아니고 숫커넥터부가 형성될 수도 있다.
도 20 및 도 21을 참조하면, 제1 지그(100)와 제2 지그(200)를 수직 방향으로 중첩하여 결합하면 돌출 블록(22)과 테스트용 커넥터(20)가 제1 관통홀(115)에 삽입되면서 복수 개의 소켓부(15c)와 맞닿게 배치될 수 있다.
이후 작업자가 복수 개의 테스트용 커넥터(20) 또는 소켓부(15c)를 손으로 가압하면, 테스트용 커넥터(20)와 소켓부(15c)가 삽입 완료될 수 있다. 그러나 반드시 이에 한정하는 것은 아니고 제1 지그(100)와 제2 지그(200)를 중첩시켜 가압하는 것만으로도 테스트용 커넥터(20)에 소켓부(15c)가 삽입되도록 설계할 수도 있다.
테스트용 커넥터(20)와 소켓부(15c)가 연결되면, 보호회로 모듈에 필요한 검사를 수행할 수 있다. 예시적으로 과전류 등을 인가하여 보호회로 모듈이 정상적으로 작동하는지 검사할 수 있다. 그러나 반드시 이에 한정하는 것은 아니고 검사 대상체에 따라 검사 항목이 적절히 변형될 수도 있다.
도 22를 참조하면 분리하는 단계는, 검사 완료 후 제1 지그(100)와 제2 지그(200)를 이격시킴으로써 테스트용 커넥터(20)에 소켓부(15c)를 분리시킬 수 있다.
도 23은 제5 지그에 의해 보호회로 모듈이 제1 지그에서 분리되는 과정을 설명하기 위한 도면이다.
도 23을 참조하면, 제5 지그(500)를 이용하여 제1 지그(100)에 수납된 복수 개의 회로기판(11)을 분리할 수 있다. 따라서, 복수 개의 회로기판(11)을 한번에 트레이(600)에 옮겨 담을 수 있는 장점이 있다.
구체적으로 제5 지그(500)는 복수 개의 분리핀(510)을 포함할 수 있다. 복수 개의 분리핀(510)은 각각 제1 지그(100)의 제1 홈(111)에 형성된 제2 관통홀(114) 을 통과하여 복수 개의 회로기판(11)을 밀어 분리시킬 수 있다. 분리된 복수 개의 회로기판(11)은 트레이(600)의 홈(610)에 수납될 수 있다.
실시 예에 따르면, 복수 개의 회로기판(11)을 제1 지그(100)에 안착한 후 제1 전극단자(12)와 제2 전극단자(13)를 한번에 실장할 수 있다. 또한, 관통홀에 의해 리플로우 공정시 솔더가 전극단자의 상부를 안정적으로 덮을 수 있다. 또한, 제4 지그(160)에 수납된 복수 개의 소켓부(15c)를 한번에 제1 지그(100)의 회로기판(11)에 실장할 수 있다. 따라서, 보호회로 모듈의 제작이 간편해지는 장점이 있다.
이후, 제1 지그(100)에 제2 지그(200)를 결합함으로써 복수 개의 회로기판(11)의 소켓부(15c)를 복수 개의 테스트용 커넥터(20)에 한번에 연결할 수 있는 장점이 있다. 종래에는 지그를 이용하여 보호회로 모듈을 제작한 후, 제작한 보호회로 모듈을 개별적으로 커넥터(20)에 연결하여 테스트를 하였으므로 검사 시간이 늘어나는 문제가 있었다. 그러나, 실시 예에 따르면 제1 지그(100)를 이용하여 보호회로 모듈을 복수 개 제작한 후 일괄적으로 테스트를 수행할 수 있으므로 작업 효율이 대폭 증가할 수 있다.
또한, 제5 지그(500)를 이용하여 제1 지그(100)에서 복수 개의 보호회로 모듈을 한번에 트레이에 수납할 수 있으므로 작업 효율이 증가할 수 있다.
종래에는 보호회로 모듈을 개별적으로 제작한 후, 제작된 보호회로 모듈을 제 개별적으로 테스트하였으므로 작업 시간이 증가하였다. 또한, 검사가 완료된 보호회로 모듈을 개별적으로 트레이에 수납하여야 하므로 작업 시간이 증가하였다.
그러나 실시 예에 따르면, 제1 지그(100)에서 보호회로 모듈의 제작 및 테스트가 모두 수행되므로 별도로 다른 지그에 옮길 필요가 없어지므로 작업 효율이 획기적으로 증가할 수 있다. 따라서, 생산성이 증가할 수 있다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (11)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 제1 전극부 및 제2 전극부를 포함하는 회로기판을 준비하는 단계;
    상기 제1 전극부와 상기 제2 전극부 상에 도전성 접착제를 도포하는 단계;
    상기 제1 전극부의 제1 도전성 접착제 상에 제1 전극단자를 배치하고, 상기 제2 전극부의 제2 도전성 접착제 상에 제2 전극단자를 배치하는 단계; 및
    상기 제1 도전성 접착제와 상기 제2 도전성 접착제를 리플로우시키는 단계를 포함하고,
    상기 리플로우시키는 단계에서, 상기 제2 도전성 접착제는 상기 제2 전극부에 형성된 관통홀을 통해 이동하여 상기 제2 전극부의 상부 및 측면을 덮고,
    상기 회로기판을 준비하는 단계는, 제1 지그의 복수 개의 제1 홈에 복수 개의 회로기판을 각각 배치하고,
    상기 전극단자를 배치하는 단계는, 상기 제1 지그의 복수 개의 제2 홈에 상기 제1 전극단자를 각각 배치하고, 상기 제1 지그의 복수 개의 제3 홈에 상기 제2 전극단자를 각각 배치하고,
    상기 제2 홈과 상기 제3 홈에는 적어도 하나의 자성 부재가 배치되고,
    상기 제3 홈에 배치되는 자성 부재의 개수는 상기 제2 홈에 배치되는 자성부재의 개수보다 많은, 보호회로 모듈 제조방법.
  10. 삭제
  11. 제9항에 있어서,
    상기 리플로우시키는 단계 이후에 상기 회로기판에 소켓부를 연결하는 단계를 더 포함하고,
    상기 소켓부를 연결하는 단계는,
    상기 소켓부와 와이어가 수납되는 삽입홈 및 상기 와이어의 끝단이 노출되는 제3 관통홀을 포함하는 제4 지그를 상기 제1 지그에 결합하는 단계;
    상기 제4 지그의 제3 관통홀로 노출된 상기 와이어의 끝단을 상기 회로기판에 실장하는 단계; 및
    상기 제4 지그를 상기 제1 지그에서 분리하는 단계를 포함하는, 지그 모듈을 이용한, 보호회로 모듈 제조방법.
KR1020190160220A 2019-12-04 2019-12-04 보호회로 모듈 및 그 제조방법 KR102378294B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190160220A KR102378294B1 (ko) 2019-12-04 2019-12-04 보호회로 모듈 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190160220A KR102378294B1 (ko) 2019-12-04 2019-12-04 보호회로 모듈 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20210070127A KR20210070127A (ko) 2021-06-14
KR102378294B1 true KR102378294B1 (ko) 2022-03-25

Family

ID=76417611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190160220A KR102378294B1 (ko) 2019-12-04 2019-12-04 보호회로 모듈 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102378294B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102456170B1 (ko) * 2021-12-24 2022-10-18 가온솔루션 주식회사 과전류 방지기능을 구비하는 커넥터 및 이를 구비하는 프로브 검사장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004303618A (ja) * 2003-03-31 2004-10-28 Mitsumi Electric Co Ltd 端子構造及び二次電池保護回路
JP2011222518A (ja) * 2010-04-13 2011-11-04 Samsung Sdi Co Ltd 二次電池パック
KR101315949B1 (ko) * 2012-04-09 2013-10-08 지에스피 주식회사 배터리 보호회로 기판의 니켈단자 솔더링 방법 및 그 솔더링 지그
KR101875533B1 (ko) * 2013-11-14 2018-07-09 주식회사 엘지화학 와이어 연결용 지그 및 이를 사용하여 제조된 이차전지 팩

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5981061U (ja) * 1982-11-22 1984-05-31 日本ビクター株式会社 プリント配線基板
KR20160013688A (ko) * 2014-07-28 2016-02-05 주식회사 엘지화학 결합력의 향상을 위한 구조의 전극리드를 포함하고 있는 전지팩

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004303618A (ja) * 2003-03-31 2004-10-28 Mitsumi Electric Co Ltd 端子構造及び二次電池保護回路
JP2011222518A (ja) * 2010-04-13 2011-11-04 Samsung Sdi Co Ltd 二次電池パック
KR101315949B1 (ko) * 2012-04-09 2013-10-08 지에스피 주식회사 배터리 보호회로 기판의 니켈단자 솔더링 방법 및 그 솔더링 지그
KR101875533B1 (ko) * 2013-11-14 2018-07-09 주식회사 엘지화학 와이어 연결용 지그 및 이를 사용하여 제조된 이차전지 팩

Also Published As

Publication number Publication date
KR20210070127A (ko) 2021-06-14

Similar Documents

Publication Publication Date Title
US8623542B2 (en) PCM of improved assembling type structure and battery pack employed with the same
JP5582815B2 (ja) 電池間接続装置
CN103138065B (zh) 用于电连接电路板的***及方法
US11563239B2 (en) Battery pack and method of manufacture
US20050110458A1 (en) Apparatus for interconnecting battery cells in a battery pack and method thereof
EP1091626B1 (en) Circuit board of protective circuit for storage battery, protective circuit for storage battery, and storage battery pack
US20070141868A1 (en) Apparatus and method for battery pack circuit board crack prevention
KR101397029B1 (ko) 배터리 셀 조립체, 이를 구비하는 배터리 팩, 배터리 셀 조립체의 제조방법 및 배터리 셀 조립체의 제조를 위한 지그 조립체
KR20130006279A (ko) 배터리 팩
US6866524B2 (en) Connector mounting structure and connector mounting method
KR20160131265A (ko) 배터리 팩
KR101411584B1 (ko) 배터리 보호 장치 제조 방법 및 배터리 보호 장치
KR20130065686A (ko) 배터리 팩 및 그 생산방법
KR101158810B1 (ko) 배터리 팩의 보호회로 기판 및 이를 구비한 배터리 팩
KR102378294B1 (ko) 보호회로 모듈 및 그 제조방법
KR20190081783A (ko) 회로기판 및 그 제조방법
KR102334789B1 (ko) 지그 모듈
KR102191904B1 (ko) 지그 모듈 및 이를 이용한 테스트 방법
CN111433942B (zh) 电池模块
KR101819033B1 (ko) 배터리 보호 장치 제조 방법
US20210028513A1 (en) Sensing Assembly, Manufacturing Method for Thereof and Battery Module Comprising the Same
KR102247480B1 (ko) 지그 모듈 및 이를 이용한 테스트 방법
US6045371A (en) Connector for electrical connection of circuit boards and such a method for electrical connection of circuit boards using such a connector
KR102191903B1 (ko) 지그 모듈 및 이를 이용한 테스트 방법
KR102191902B1 (ko) 지그 모듈 및 이를 이용한 테스트 방법

Legal Events

Date Code Title Description
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant