KR102191903B1 - 지그 모듈 및 이를 이용한 테스트 방법 - Google Patents

지그 모듈 및 이를 이용한 테스트 방법 Download PDF

Info

Publication number
KR102191903B1
KR102191903B1 KR1020190160218A KR20190160218A KR102191903B1 KR 102191903 B1 KR102191903 B1 KR 102191903B1 KR 1020190160218 A KR1020190160218 A KR 1020190160218A KR 20190160218 A KR20190160218 A KR 20190160218A KR 102191903 B1 KR102191903 B1 KR 102191903B1
Authority
KR
South Korea
Prior art keywords
jig
circuit board
test
socket
protruding block
Prior art date
Application number
KR1020190160218A
Other languages
English (en)
Inventor
이병희
이병석
이재현
Original Assignee
주식회사 파워로직스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 파워로직스 filed Critical 주식회사 파워로직스
Priority to KR1020190160218A priority Critical patent/KR102191903B1/ko
Application granted granted Critical
Publication of KR102191903B1 publication Critical patent/KR102191903B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/16—Magnets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2827—Testing of electronic protection circuits

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

실시 예는 복수 개의 회로기판이 각각 배치되는 복수 개의 제1 홈 및 상기 복수 개의 회로기판에 각각 연결된 복수 개의 소켓부가 배치되는 복수 개의 제1 관통홀을 포함하는 제1 지그; 및 돌출 블록 및 상기 돌출 블록 상에 배치되는 테스트용 커넥터가 배치되는 제2 지그를 포함하고, 상기 제1 지그와 상기 제2 지그의 결합시 상기 돌출 블록은 상기 제1 관통홀에 삽입되는 지그 모듈 및 이를 이용한 테스트 방법을 개시한다.

Description

지그 모듈 및 이를 이용한 테스트 방법{JIG MODULE AND TEST METHOD USING THE SAME}
실시예는 지그 모듈 및 이를 이용한 테스트 방법에 관한 것이다.
모바일 기기에 대한 기술 개발과 수요의 증가로, 이차전지의 수요 또한 급격히 증가하고 있으며, 그 중에서도 에너지 밀도와 작동전압이 높고 보존과 수명 특성이 우수한 리튬 이차전지는 각종 모바일 기기는 물론 다양한 전자제품의 에너지원으로 널리 사용되고 있다.
리튬 이차전지는 휴대 단말기에 가장 널리 사용되는 배터리이지만 과충전이나 과전류에 쉽게 발열할 뿐만 아니라 발열 지속으로 인해 온도가 상승하게 되면 그 성능이 열화되고 폭발의 위험성이 있다.
따라서, 종래 리튬 이차전지 등의 휴대 단말기 배터리 팩에는 과충전, 과방전 및 과전류를 감지하고 차단하는 보호회로 모듈(Protection Circuit Module, 이하 간단히 'PCM'이라고도 한다)이 내장되어 있다.
보호회로 모듈은 과충전, 과방전 및 과전류를 감지할 수 있는 테스트가 필수적이다. 그러나, 종래에는 복수 개의 PCM을 한번에 검사할 수 있는 지그가 없었다. 따라서, 각각의 복수 개의 PCM에 대해 각각 수작업으로 검사하므로 검사 시간이 길어지는 문제가 있었다.
실시예는 복수 개의 PCM을 한번에 검사하여 검사 시간을 단축시킬 수 있는 지그 모듈 및 이를 이용한 테스트 방법을 제공한다.
실시 예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.
본 발명의 일 특징에 따른 지그 모듈은, 복수 개의 회로기판이 각각 배치되는 복수 개의 제1 홈 및 상기 복수 개의 회로기판에 각각 연결된 복수 개의 소켓부가 배치되는 복수 개의 제1 관통홀을 포함하는 제1 지그; 및 돌출 블록 및 상기 돌출 블록 상에 배치되는 테스트용 커넥터가 배치되는 제2 지그를 포함하고, 상기 제1 지그와 상기 제2 지그의 결합시 상기 돌출 블록은 상기 제1 관통홀에 삽입된다.
상기 제1 지그와 상기 제2 지그의 결합시 상기 돌출 블록은 상기 제1 관통홀에 삽입되고 상기 테스트용 커넥터는 상기 소켓부와 연결될 수 있다.
상기 돌출 블록과 상기 테스트용 커넥터를 상기 제2 지그에 고정하는 복수의 체결부재를 포함할 수 있다.
상기 제1 지그를 덮는 제1 커버를 포함하고, 상기 제1 커버는 상기 소켓부를 노출시키는 복수 개의 제1 개구부를 포함할 수 있다.
상기 제1 지그는 복수 개의 자성부재를 포함하고, 상기 제1 커버는 금속 재질을 포함할 수 있다.
상기 복수 개의 회로기판은 보호회로가 상부면에 실장되는 제1 회로기판 및 상기 소켓부가 하부면에 배치되는 제2 회로기판을 포함할 수 있다.
상기 복수 개의 테스트용 커넥터와 상기 복수 개의 소켓부를 분리시키는 복수 개의 제1 분리핀을 포함하는 제3 지그를 포함하고, 상기 제1 분리핀은 상기 제2 지그, 상기 돌출 블록 및 상기 테스트용 커넥터에 형성된 삽입홀을 관통할 수 있다.
상기 제1 지그에서 상기 복수 개의 회로기판을 분리시키는 복수 개의 제2 분리핀을 포함하는 제4 지그를 포함하고, 상기 제2 분리핀은 상기 제1 홈에 형성된 제2 관통홀에 삽입될 수 있다.
본 발명의 일 특징에 따른 지그 모듈을 이용한 테스트 방법은, 제1 지그의 복수 개의 제1 홈에 복수 개의 회로기판을 배치하고, 상기 제1 지그의 복수 개의 제1 관통홀에 상기 회로기판에 연결된 소켓부를 배치하는 단계; 제2 지그에 돌출 블록 및 테스트용 커넥터를 배치하는 단계; 및 상기 제1 지그와 상기 제2 지그가 결합하여 상기 소켓부를 상기 테스트용 커넥터에 연결하는 단계를 포함한다.
상기 회로기판에 연결된 소켓부를 배치하는 단계는, 상기 제1 지그의 복수 개의 제1 홈에 각각 제1 회로기판과 제2 회로기판을 배치하는 단계; 상기 제1 지그의 복수 개의 제1 홈을 제1 커버로 덮는 단계; 상기 제1 회로기판과 상기 제2 회로기판의 사이인 제1 영역 및 상기 제1 회로기판 내에 보호회로가 실장될 제2 영역에 솔더를 도포하는 단계; 및 상기 제2 영역에 보호회로를 실장하는 단계를 포함할 수 있다.
상기 소켓부를 상기 테스트용 커넥터에 연결하는 단계는, 상기 제1 지그와 상기 제2 지그를 결합하여 상기 복수 개의 회로기판의 소켓부와 상기 복수 개의 테스트용 커넥터가 상기 제1 지그와 상기 제2 지그의 결합 방향으로 오버랩되도록 배치하는 단계; 및 상기 복수 개의 테스트용 커넥터 또는 상기 소켓부를 가압하여 상기 복수 개의 소켓부와 상기 복수 개의 테스트용 커넥터를 전기적으로 연결시키는 단계를 포함할 수 있다.
상기 연결하는 단계 이후에 상기 복수 개의 소켓부와 상기 복수 개의 테스트용 커넥터를 분리하는 단계를 포함하고, 상기 분리하는 단계는, 제3 지그의 복수 개의 제1 분리핀을 상기 제2 지그의 삽입홀에 삽입하여 상기 복수 개의 소켓부와 상기 복수 개의 테스트용 커넥터를 분리시킬 수 있다.
상기 제2 지그의 삽입홀은 상기 제2 지그, 상기 돌출 블록, 및 상기 테스트용 커넥터를 관통하여 형성될 수 있다.
상기 분리하는 단계 이후에, 상기 제1 지그에 수납된 회로기판을 트레이에 수납하는 단계를 포함하고, 상기 수납하는 단계는 제4 지그의 복수 개의 제2 분리핀을 상기 제1 지그의 제2 관통홀에 삽입하여 상기 회로기판을 상기 제1 지그에서 분리할 수 있다.
실시예에 따르면, 복수 개의 PCM을 한번에 검사하여 검사 시간을 단축시킬 수 있는 지그 모듈 및 이를 이용한 테스트 방법을 제공함으로써 작업 효율이 개선되고 생산량이 증가할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시 예에 따른 제1 지그의 개념도이고,
도 2는 본 발명의 일 실시 예에 따른 제1 커버의 개념도이고,
도 3은 제1 커버가 부착된 제1 지그의 개념도이고,
도 4는 제1 커버가 부착된 제1 지그의 측면도이고,
도 5는 회로기판에 솔더가 도포된 상태를 보여주는 도면이고,
도 6은 회로기판에 보호회로 및 소켓부가 배치된 상태를 보여주는 도면이고,
도 7은 제1 커버가 부착된 제1 지그에서 소켓부가 노출된 상태를 보여주는 도면이고,
도 8은 본 발명의 일 실시 예에 따른 제2 지그를 보여주는 개념도이고,
도 9는 테스트용 커넥터와 돌출 블록이 제2 지그에 결합되는 과정을 보여주는 도면이고,
도 10은 제2 커버가 부착된 제2 지그에서 테스트용 커넥터가 노출된 상태를 보여주는 도면이고,
도 11은 본 발명의 일 실시 예에 따른 테스트 방법을 보여주는 순서도이고,
도 12는 제1 지그와 제2 지그가 대향하여 배치된 상태를 보여주는 도면이고,
도 13은 제1 지그에 배치된 소켓부와 제2 지그에 배치된 테스트용 커넥터가 결합된 상태를 보여주는 도면이고,
도 14는 검침핀이 테스트용 커넥터에 연결된 상태를 보여주는 도면이고,
도 15는 제3 지그가 배치된 상태를 보여주는 도면이고,
도 16은 제3 지그에 의해 제1 지그와 제2 지그가 분리된 상태를 보여주는 도면이고,
도 17은 소켓부가 테스트용 커넥터에서 분리된 상태를 보여주는 도면이고,
도 18은 제4 지그에 의해 보호회로 모듈이 제1 지그에서 분리되는 과정을 설명하기 위한 도면이다.
본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다.
특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다.
예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.
실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 제1 지그의 개념도이고, 도 2는 본 발명의 일 실시 예에 따른 제1 커버의 개념도이고, 도 3은 제1 커버가 부착된 제1 지그의 개념도이다.
실시 예에 따른 지그 모듈은 복수 개의 회로기판(10)이 각각 배치되는 복수 개의 제1 홈(111) 및 복수 개의 회로기판(10)에 각각 연결된 복수 개의 소켓부가 배치되는 복수 개의 제1 관통홀(112)을 포함하는 제1 지그(100), 및 돌출 블록(260) 상에 배치되는 테스트용 커넥터(20)가 배치되는 제2 지그(200)를 포함한다.
도 1을 참조하면, 제1 지그(100)는 회로기판(10)이 안착되는 안착부(110)를 포함할 수 있다. 안착부(110)는 회로기판(10)이 삽입되는 복수 개의 제1 홈(111)과 소켓부가 배치되는 복수 개의 제1 관통홀(112)을 포함할 수 있다. 또한, 제1 홈(111)에 형성된 제2 관통홀(113)을 더 포함할 수 있다.
회로기판(10)은 기판에 회로가 형성된 모듈 형태를 포함할 수 있고, 회로기판 그 자체일 수도 있다. 회로기판(10)은 제1 회로기판(11)과 제2 회로기판(12)이 별도로 제작되어 복수 개의 제1 홈(111)에 각각 배치될 수 있다. 이러한 제1 회로기판(11)과 제2 회로기판(12)은 보호회로 모듈(PCM)의 구성요소일 수 있다.
예시적으로 제1 회로기판(11)은 복수 개의 보호회로가 배치되는 인쇄회로기판일 수 있고, 제2 회로기판(12)은 제1 회로기판(11)과 연결되는 영역(12a)과 소켓부가 배치되는 영역(12b)을 포함하는 연성인쇄회로기판일 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 회로기판(10)은 일체로 구성될 수도 있다. 또한, 제1 회로기판(11)과 제2 회로기판(12)은 모두 인쇄회로기판 또는 연성인쇄회로기판일 수도 있다.
제1 홈(111)의 개수는 특별히 한정하지 않는다. 제1 홈(111)의 개수는 지그의 사이즈 또는 회로기판(10)의 사이즈에 따라 다양하게 변형될 수 있다. 예시적으로 제1 홈(111)의 개수는 12개, 24개 또는 36개일 수 있다.
제1 홈(111)의 형상은 특별히 한정하지 않는다. 예시적으로 제1 홈(111)은 회로기판(10)의 형상과 대응될 수 있으나, 일부 영역에서는 분리가 용이하도록 회로기판(10)의 형상보다 크게 제작될 수도 있다. 즉, 제1 홈(111)은 회로기판(10)이 배치되어 고정될 수 있는 정도에서 다양하게 변형될 수 있다.
제1 관통홀(112)은 제1 홈(111)의 끝단에 연결되고 소켓부가 배치될 수 있다. 제1 관통홀(112)은 소켓부보다 크게 형성될 수 있다. 제1 관통홀(112)에는 후술하는 테스트용 커넥터가 삽입될 수 있다.
제1 지그(100)는 복수 개의 자성부재(120)를 포함할 수 있다. 복수 개의 자성부재(120)는 후술하는 제1 커버(150)를 부착하는 기능을 수행할 수 있다.
제1 지그(100)는 각각의 모서리에 형성된 제1 얼라인 홀(140) 및 가장자리에 배치된 복수 개의 제2 얼라인홀(130)을 포함할 수 있다. 이러한 제1, 제2 얼라인홀(140, 130)은 제1 지그(100)를 고정틀(미도시)에 고정하고 제2 지그와 정렬하기 위해 사용될 수 있다.
예시적으로 제1 지그의 얼라인홀과 제2 지그의 얼라인홀을 이용하여 제1 지그와 제2 지그를 얼라인시키면 테스트용 커넥터와 소켓부의 결합을 용이하게 할 수 있다.
도 2를 참조하면, 제1 커버(150)는 제1 관통홀과 대응되는 제1 개구부(152) 및 회로기판(10)의 보호회로가 실장되는 영역을 노출시키는 서브 개구부(151)를 포함할 수 있다. 제1 커버(150)는 박막의 금속 재질로 제작되므로 제1 지그의 자성부재에 탈착 가능하다. 제1 커버(150)는 모서리 근처에 슬릿(154)이 형성되어 모서리 부분을 잡고 제1 지그에서 탈착이 용이해질 수 있다.
도 1 내지 도 3을 참조하면, 제1 지그(100)에 제1 커버(150)가 부착되면 제1 회로기판(11)과 제2 회로기판(12)의 접합 영역(12a), 제1 회로기판(11) 내에 보호회로가 실장될 영역 및 소켓부가 배치된 영역(12b)이 노출될 수 있다. 실시 예에 따르면, 제1 커버(150)에 의해 솔더를 도포할 영역 또는 테스트용 커넥터를 연결할 영역만을 노출시킬 수 있다. 또한, 제1 커버(150)가 제1 지그(100)에서 쉽게 탈착 가능하므로 회로기판(10)을 제1 지그(100)에 삽입하거나 분리하기 용이한 장점이 있다.
도 4는 제1 커버가 부착된 제1 지그의 측면도이고, 도 5는 회로기판에 솔더가 도포된 상태를 보여주는 도면이고, 도 6은 회로기판에 보호회로 및 소켓부가 배치된 상태를 보여주는 도면이고, 도 7은 제1 커버가 부착된 제1 지그에서 소켓부가 노출된 상태를 보여주는 도면이다.
도 4 및 도 5를 참조하면, 제1 회로기판(11)과 제2 회로기판(12)이 접합되는 영역(12a) 및 제1 회로기판(11) 내에 보호회로가 실장될 영역에는 솔더(13)가 도포될 수 있다. 솔더(13)는 표면 실장 방식(SMT)으로 형성될 수 있으나 반드시 이에 한정하는 것은 아니다. 소켓부(15)는 제1 개구부(152)에 의해 제1 지그(100)의 하부면으로 노출될 수 있다. 솔더는 도전성 페이스트, 무연 솔더와 같이 이종 제품을 전기적으로 연결할 수 있는 다양한 도전성 접착제를 포함할 수 있다.
도 6을 참조하면, 제1 회로기판(11)에 보호회로(14)를 실장할 수 있다. 제1 회로기판(11)과 제2 회로기판(12)이 접합되는 영역은 소자를 실장하지 않을 수 있다. 실시 예에 따르면, 보호회로(14)는 제1 회로기판(11)의 상면에 형성되는 반면 소켓부(15)는 제2 회로기판(12)의 하부면에 형성될 수 있다.
보호회로의 구성은 특별히 제한되지 않는다. 예시적으로 보호회로는 과전류 또는 과충전을 방지하기 위한 보호용 IC, 복수의 저항 및 커패시터 등과 같은 소자를 포함할 수 있다.
도 7을 참조하면, 보호회로가 형성된 영역 및 소켓부가 배치된 영역(12b)은 제1 커버(150)의 제1 개구부(152) 및 서브 개구부(151)에 의해 노출될 수 있다. 실시예에 따르면, 제1 지그(100)에서 제1 회로기판(11)과 제2 회로기판(12)을 접합하고, 보호회로를 형성하여 보호회로 모듈(PCM)을 제작할 수 있다.
도 8은 본 발명의 일 실시 예에 따른 제2 지그를 보여주는 개념도이고, 도 9는 테스트용 커넥터와 돌출 블록이 제2 지그에 결합되는 과정을 보여주는 도면이고, 도 10은 제2 커버가 부착된 제2 지그에서 테스트용 커넥터가 노출된 상태를 보여주는 도면이다.
도 8을 참조하면, 제2 지그(200)는 복수 개의 테스트용 커넥터(20)가 배치되는 복수 개의 돌출 블록(260)을 포함할 수 있다. 테스트용 커넥터(20)는 검침핀과 소켓부를 연결하는 기능을 수행할 수 있다.
돌출 블록(260)의 개수는 전술한 제1 지그(100)의 제1 홈(111)의 개수와 동일할 수 있다. 또한, 제1 지그(100)와 제2 지그(200)를 수직 방향으로 배치하였을 때 복수 개의 제1 관통홀(112)과 복수 개의 돌출 블록(260)은 수직 방향으로 오버랩될 수 있다.
제2 지그(200)는 복수 개의 자성부재(220)를 포함할 수 있다. 복수 개의 자성부재(220)는 제2 커버를 부착하는 기능을 수행할 수 있다. 또한, 제2 지그(200)는 각각의 모서리에 형성된 제1 얼라인 홀(240) 및 가장자리에 배치된 복수 개의 제2 얼라인홀(230)을 포함할 수 있다. 이러한 제1, 제2 얼라인홀(240, 230)은 제2 지그(200)를 고정틀(미도시)에 고정하기 위해 사용될 수 있다.
도 9를 참조하면, 복수 개의 돌출 블록(260)은 제2 지그(200) 상에 배치되고, 돌출 블록(260) 상에는 복수 개의 테스트용 커넥터(20)가 배치될 수 있다. 돌출 블록(260)과 테스트용 커넥터(20)는 나사와 같은 체결부재(262)에 의해 제2 지그(200)에 고정될 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 돌출 블록(260)은 제2 지그(200)에 일체로 형성할 수 있다. 즉, 제2 지그(200) 제작시 돌출 블록(260)도 동시에 형성될 수도 있다.
제2 지그(200)는 체결부재(262)와 결합하는 제1 체결홀(201)을 포함하고, 돌출 블록(260)은 체결부재(262)와 결합하는 제2 체결홀(261)을 포함하고, 테스트용 커넥터(20)는 체결부재(262)와 결합하는 제3 체결홀(25)을 포함할 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 돌출 블록(260)과 테스트용 커넥터(20)는 접착제 또는 탄성 결합 등을 이용하여 제2 지그(200)에 고정될 수도 있다.
실시 예에 따르면, 테스트용 커넥터(20)가 돌출 블록(260) 상에 배치될 수 있으나 반드시 이에 한정하는 것은 아니고 테스트용 커넥터(20)의 두께를 두껍게 제작할 수도 있다. 즉, 실시 예의 돌출 블록(260)은 테스트용 커넥터와 일체인 구성도 포함하는 개념일 수 있다.
도 10을 참조하면, 제2 커버(250)는 복수 개의 제2 개구부(251)를 포함할 수 있다. 복수 개의 제2 개구부(251)는 돌출 블록(260)의 개수와 동일할 수 있고, 복수 개의 제2 개구부(251)와 돌출 블록(260)의 위치는 동일할 수 있다. 제2 커버(250)가 제2 지그(200)에 부착되면 테스트용 커넥터(20)가 일부 노출될 수 있다.
도 11은 본 발명의 일 실시 예에 따른 테스트 방법을 보여주는 순서도이고, 도 12는 제1 지그와 제2 지그가 대향하여 배치된 상태를 보여주는 도면이고, 도 13은 제1 지그에 배치된 소켓부와 제2 지그에 배치된 테스트용 커넥터가 결합된 상태를 보여주는 도면이고, 도 14는 검침핀이 테스트용 커넥터에 연결된 상태를 보여주는 도면이다.
도 11을 참조하면, 실시예에 따른 테스트 방법은 제1 지그의 복수 개의 제1 홈에 복수 개의 회로기판을 배치하고, 상기 제1 지그의 복수 개의 제1 관통홀에 상기 회로기판에 연결된 소켓부를 배치하는 단계(S10); 제2 지그에 돌출 블록 및 테스트용 커넥터를 배치하는 단계(S20); 및 상기 제1 지그와 상기 제2 지그가 결합하여 상기 소켓부를 상기 테스트용 커넥터에 연결하는 단계(S30)를 포함한다.
복수 개의 제1 관통홀에 상기 회로기판에 연결된 소켓부를 배치하는 단계 (S10)는, 제1 지그(100)의 복수 개의 제1 홈(111)에 복수 개의 회로기판(10)을 각각 배치하고, 복수 개의 제1 관통홀(112)에 소켓부(15)를 배치할 수 있다.
복수 개의 회로기판(10)을 배치하는 단계(S10)는, 도 1 내지 도 7에서 설명한 바와 같이 제1 지그(100)의 복수 개의 제1 홈(111)에 각각 제1 회로기판(11)과 제2 회로기판(12)을 배치하고 제1 관통홀(112)에 소켓부(15)를 배치하는 단계; 제1 지그(100)를 제1 커버(150)로 덮는 단계; 제1 회로기판(11)과 제2 회로기판(12)의 사이인 제1 영역 및 제1 회로기판(11) 내에 보호회로(14)가 실장될 제2 영역에 솔더를 도포하는 단계; 및 제2 영역에 보호회로(14)를 실장하는 단계를 포함할 수 있다.
제2 지그에 돌출 블록(260) 및 테스트용 커넥터(20)를 배치하는 단계(S20)는 도 8 내지 도 10에서 설명한 바와 같이 제2 지그(200)에 복수 개의 돌출 블록(260)과 테스트용 커넥터(20)를 고정할 수 있다. 이때, 제2 커버(250)를 부착할 수도 있다.
연결하는 단계(S30)는 제1 지그(100)와 제2 지그(200)를 결합하여 복수 개의 회로기판(10)의 소켓부(15)와 복수 개의 테스트용 커넥터(20)를 한번에 연결할 수 있다.
연결하는 단계(S30)는 제1 지그(100)와 제2 지그(200)를 결합하여 복수 개의 회로기판(10)의 소켓부(15)와 복수 개의 테스트용 커넥터(20)가 제1 지그(100)와 제2 지그(200)의 결합 방향으로 오버랩되도록 배치하는 단계, 및 복수 개의 테스트용 커넥터(20) 또는 소켓부(15)를 가압하여 복수 개의 소켓부(15)와 복수 개의 테스트용 커넥터(20)를 전기적으로 연결시키는 단계를 포함할 수 있다.
도 12를 참조하면, 제1 지그(100)와 제2 지그(200)를 수직 방향으로 배치한 경우 복수 개의 소켓부(15)와 복수 개의 테스트용 커넥터(20)는 제1 지그(100)와 제2 지그(200)의 결합 방향으로 오버랩될 수 있다. 또한, 복수 개의 소켓부(15)와 복수 개의 테스트용 커넥터(20) 사이에는 제1 관통홀(112)이 배치될 수 있다.
도 13을 참조하면, 제1 지그(100)와 제2 지그(200)를 수직 방향으로 중첩하여 결합하면 돌출 블록(260)이 제1 관통홀(112)에 삽입되면서 복수 개의 소켓부(15)와 복수 개의 테스트용 커넥터(20)가 맞닿게 배치될 수 있다. 이후 작업자가 복수 개의 테스트용 커넥터(20) 또는 소켓부(15)를 손으로 가압하면, 테스트용 커넥터(20)에 소켓부(15)가 삽입 완료될 수 있다. 그러나 반드시 이에 한정하는 것은 아니고 제1 지그(100)와 제2 지그(200)를 중첩시켜 가압하는 것만으로도 테스트용 커넥터(20)에 소켓부(15)가 삽입되도록 설계할 수도 있다.
도 14를 참조하면, 검사 지그(300)에 배치된 복수 개의 검침핀(310)이 각각 테스트용 커넥터(20)에 전기적으로 연결될 수 있다. 검침핀(310)은 검사 모듈(320)과 연결되어 보호회로 모듈에 필요한 검사를 수행할 수 있다. 예시적으로 검사 모듈(320)은 과전류 등을 인가하여 보호회로 모듈이 정상적으로 작동하는지 검사할 수 있다. 그러나 반드시 이에 한정하는 것은 아니고 검사 대상체에 따라 검사 항목이 적절히 변형될 수도 있다.
도 15는 제3 지그가 배치된 상태를 보여주는 도면이고, 도 16은 제3 지그에 의해 제1 지그와 제2 지그가 분리된 상태를 보여주는 도면이고, 도 17은 소켓부가 테스트용 커넥터에서 분리된 상태를 보여주는 도면이다.
도 15 및 도 16을 참조하면, 검사가 완료되면 제3 지그(400)를 이용하여 제1 지그(100)와 제2 지그(200)를 분리할 수 있다. 따라서, 복수 개의 소켓부(15)와 복수 개의 테스트용 커넥터(20)를 한번에 분리할 수 있는 장점이 있다.
구체적으로 제3 지그(400)는 복수 개의 제1 분리핀(410)을 포함할 수 있다. 복수 개의 제1 분리핀(410)은 제2 지그(200), 돌출 블록(260), 및 테스트용 커넥터(20)에 형성된 삽입홀(22)에 삽입될 수 있다.
도 16 및 도 17을 참조하면, 복수 개의 제1 분리핀(410)은 삽입홀(22)을 통과하여 제1 지그(100)를 밀어 올릴 수 있다. 또는 제1 분리핀(410)이 소켓부(15)가 형성된 제2 회로기판(12)을 밀어 소켓부(15)와 테스트용 커넥터(20)를 분리시킬 수 있다.
도 18은 제4 지그에 의해 보호회로 모듈이 제1 지그에서 분리되는 과정을 설명하기 위한 도면이다.
도 18을 참조하면, 제4 지그(500)를 이용하여 제1 지그(100)에 수납된 복수 개의 회로기판(10)을 분리할 수 있다. 따라서, 복수 개의 회로기판(10)을 한번에 트레이에 옮겨 담을 수 있는 장점이 있다.
구체적으로 제4 지그(500)는 복수 개의 제2 분리핀(510)을 포함할 수 있다. 복수 개의 제2 분리핀(510)은 각각 제1 지그(100)의 제1 홈(111)에 형성된 제2 관통홀(113)을 통과하여 복수 개의 회로기판(10)을 밀어 분리시킬 수 있다. 분리된 복수 개의 회로기판(10)은 트레이(600)의 홈(610)에 수납될 수 있다.
실시 예에 따르면, 제1 지그(100)에 제1 회로기판(11)과 제2 회로기판(12)을 배치하고, 보호회로(14)를 실장함으로서 보호회로 모듈을 제작할 수 있다.
이후, 제1 지그(100)에 제2 지그(200)를 결합함으로써 복수 개의 회로기판의 소켓부(15)를 복수 개의 테스트용 커넥터(20)에 한번에 연결할 수 있는 장점이 있다. 종래에는 지그를 이용하여 보호회로 모듈을 제작한 후, 제작한 보호회로 모듈을 개별적으로 커넥터에 연결하여 테스트를 하였으므로 검사 시간이 늘어나는 문제가 있었다. 그러나, 실시 예에 따르면 제1 지그(100)를 이용하여 보호회로 모듈을 복수 개 제작한 후 일괄적으로 테스트를 수행할 수 있으므로 작업 효율이 대폭 증가할 수 있다.
또한, 제3 지그(400)를 이용하여 복수 개의 소켓부(15)와 복수 개의 테스트용 커넥터(20)를 한번에 분리할 수 있으므로 작업 효율이 증가할 수 있다.
또한, 제4 지그(500)를 이용하여 제1 지그(100)에서 복수 개의 보호회로 모듈을 한번에 트레이에 수납할 수 있으므로 작업 효율이 증가할 수 있다.
종래에는 제1 지그에서 보호회로 모듈을 제작한 후, 제작된 보호회로 모듈을 제1 지그에서 분리하여 개별적으로 테스트하였으므로 작업 시간이 증가하였다. 또한, 검사가 완료된 보호회로 모듈을 개별적으로 트레이에 수납하여야 하므로 작업 시간이 증가하였다.
그러나 실시 예에 따르면, 제1 지그(100)에서 보호회로 모듈의 제작 및 테스트가 모두 수행되므로 별도로 다른 지그에 옮길 필요가 없어지므로 작업 효율이 획기적으로 증가할 수 있다. 따라서, 생산성이 증가할 수 있다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (14)

  1. 복수 개의 회로기판이 각각 배치되는 복수 개의 제1 홈 및 상기 복수 개의 회로기판에 각각 연결된 복수 개의 소켓부가 배치되는 복수 개의 제1 관통홀을 포함하는 제1 지그; 및
    돌출 블록 및 상기 돌출 블록 상에 배치되는 테스트용 커넥터가 배치되는 제2 지그를 포함하고,
    상기 제1 지그와 상기 제2 지그의 결합시 상기 돌출 블록은 상기 제1 관통홀에 삽입되는, 지그 모듈.
  2. 제1항에 있어서,
    상기 제1 지그와 상기 제2 지그의 결합시 상기 돌출 블록은 상기 제1 관통홀에 삽입되고 상기 테스트용 커넥터는 상기 소켓부와 연결되는, 지그 모듈.
  3. 제1항에 있어서,
    상기 돌출 블록과 상기 테스트용 커넥터를 상기 제2 지그에 고정하는 복수의 체결부재를 포함하는, 지그 모듈.
  4. 제1항에 있어서,
    상기 제1 지그를 덮는 제1 커버를 포함하고,
    상기 제1 커버는 상기 소켓부를 노출시키는 복수 개의 제1 개구부를 포함하는, 지그 모듈.
  5. 제4항에 있어서,
    상기 제1 지그는 복수 개의 자성부재를 포함하고,
    상기 제1 커버는 금속 재질을 포함하는, 지그 모듈.
  6. 제2항에 있어서,
    상기 복수 개의 회로기판은 보호회로가 상부면에 실장되는 제1 회로기판 및 상기 소켓부가 하부면에 배치되는 제2 회로기판을 포함하는, 지그 모듈.
  7. 제1항에 있어서,
    상기 복수 개의 테스트용 커넥터와 상기 복수 개의 소켓부를 분리시키는 복수 개의 제1 분리핀을 포함하는 제3 지그를 포함하고,
    상기 제1 분리핀은 상기 제2 지그, 상기 돌출 블록 및 상기 테스트용 커넥터에 형성된 삽입홀을 관통하는, 지그 모듈.
  8. 제1항에 있어서,
    상기 제1 지그에서 상기 복수 개의 회로기판을 분리시키는 복수 개의 제2 분리핀을 포함하는 제4 지그를 포함하고,
    상기 제2 분리핀은 상기 제1 홈에 형성된 제2 관통홀에 삽입되는, 지그 모듈.
  9. 제1 지그의 복수 개의 제1 홈에 복수 개의 회로기판을 배치하고, 상기 제1 지그의 복수 개의 제1 관통홀에 상기 회로기판에 연결된 소켓부를 배치하는 단계;
    제2 지그의 돌출 블록 상에 테스트용 커넥터를 배치하는 단계; 및
    상기 제1 지그와 상기 제2 지그가 결합하여 상기 소켓부를 상기 테스트용 커넥터에 연결하는 단계를 포함하는, 지그 모듈을 이용한 테스트 방법.
  10. 제9항에 있어서,
    상기 회로기판에 연결된 소켓부를 배치하는 단계는,
    상기 제1 지그의 복수 개의 제1 홈에 각각 제1 회로기판과 제2 회로기판을 배치하는 단계;
    상기 제1 지그의 복수 개의 제1 홈을 제1 커버로 덮는 단계;
    상기 제1 회로기판과 상기 제2 회로기판의 사이인 제1 영역 및 상기 제1 회로기판 내에 보호회로가 실장될 제2 영역에 도전성 접착제를 도포하는 단계; 및
    상기 제2 영역에 보호회로를 실장하는 단계를 포함하는, 지그 모듈을 이용한 테스트 방법.
  11. 제10항에 있어서,
    상기 소켓부를 상기 테스트용 커넥터에 연결하는 단계는,
    상기 제1 지그와 상기 제2 지그를 결합하여 상기 복수 개의 회로기판의 소켓부와 상기 복수 개의 테스트용 커넥터가 상기 제1 지그와 상기 제2 지그의 결합 방향으로 오버랩되도록 배치하는 단계; 및
    상기 복수 개의 테스트용 커넥터 또는 상기 소켓부를 가압하여 상기 복수 개의 소켓부와 상기 복수 개의 테스트용 커넥터를 전기적으로 연결시키는 단계를 포함하는, 지그 모듈을 이용한 테스트 방법.
  12. 제10항에 있어서,
    상기 연결하는 단계 이후에 상기 복수 개의 소켓부와 상기 복수 개의 테스트용 커넥터를 분리하는 단계를 포함하고,
    상기 분리하는 단계는, 제3 지그의 복수 개의 제1 분리핀을 상기 제2 지그의 삽입홀에 삽입하여 상기 복수 개의 소켓부와 상기 복수 개의 테스트용 커넥터를 분리시키는, 지그 모듈을 이용한 테스트 방법.
  13. 제12항에 있어서,
    상기 제2 지그의 삽입홀은 상기 제2 지그, 상기 돌출 블록, 및 상기 테스트용 커넥터를 관통하여 형성되는, 지그 모듈을 이용한 테스트 방법.
  14. 제12항에 있어서,
    상기 분리하는 단계 이후에, 상기 제1 지그에 수납된 회로기판을 트레이에 수납하는 단계를 포함하고,
    상기 수납하는 단계는 제4 지그의 복수 개의 제2 분리핀을 상기 제1 지그의 제2 관통홀에 삽입하여 상기 회로기판을 상기 제1 지그에서 분리하는, 지그 모듈을 이용한 테스트 방법.
KR1020190160218A 2019-12-04 2019-12-04 지그 모듈 및 이를 이용한 테스트 방법 KR102191903B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190160218A KR102191903B1 (ko) 2019-12-04 2019-12-04 지그 모듈 및 이를 이용한 테스트 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190160218A KR102191903B1 (ko) 2019-12-04 2019-12-04 지그 모듈 및 이를 이용한 테스트 방법

Publications (1)

Publication Number Publication Date
KR102191903B1 true KR102191903B1 (ko) 2020-12-16

Family

ID=74042365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190160218A KR102191903B1 (ko) 2019-12-04 2019-12-04 지그 모듈 및 이를 이용한 테스트 방법

Country Status (1)

Country Link
KR (1) KR102191903B1 (ko)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040029564A (ko) * 2002-10-01 2004-04-08 미래산업 주식회사 테스트 소켓
KR20080034560A (ko) * 2006-10-17 2008-04-22 이종욱 휴대전자기기용 에프피씨비 검사장치
KR20100130935A (ko) * 2009-06-04 2010-12-14 (주) 에스에스피 검사용 컨택모듈
KR20140114683A (ko) * 2013-03-19 2014-09-29 (주)파이시스 연결 가이드를 구비한 제품 검사 지그
KR20140122521A (ko) * 2013-04-10 2014-10-20 콘티넨탈 오토모티브 시스템 주식회사 인쇄회로기판의 부품불량 검사용 지그
KR20150081416A (ko) * 2012-11-21 2015-07-14 인텔 코포레이션 인터포저 장치 및 방법
KR20160031076A (ko) * 2014-09-11 2016-03-22 삼성디스플레이 주식회사 표시장치용 검사 장치
KR20160092408A (ko) * 2015-01-27 2016-08-04 유니퀘스트 주식회사 모듈 기판 검사 장치
KR101943612B1 (ko) * 2017-09-06 2019-04-17 주식회사 티피엠에스 2차 전지 보호회로 검사장치 및 그 제어방법
KR102002848B1 (ko) * 2018-01-15 2019-07-24 (주)티이에스 Ｍｉ­ｐｃｍ 검사 장치

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040029564A (ko) * 2002-10-01 2004-04-08 미래산업 주식회사 테스트 소켓
KR20080034560A (ko) * 2006-10-17 2008-04-22 이종욱 휴대전자기기용 에프피씨비 검사장치
KR20100130935A (ko) * 2009-06-04 2010-12-14 (주) 에스에스피 검사용 컨택모듈
KR20150081416A (ko) * 2012-11-21 2015-07-14 인텔 코포레이션 인터포저 장치 및 방법
KR20140114683A (ko) * 2013-03-19 2014-09-29 (주)파이시스 연결 가이드를 구비한 제품 검사 지그
KR20140122521A (ko) * 2013-04-10 2014-10-20 콘티넨탈 오토모티브 시스템 주식회사 인쇄회로기판의 부품불량 검사용 지그
KR20160031076A (ko) * 2014-09-11 2016-03-22 삼성디스플레이 주식회사 표시장치용 검사 장치
KR20160092408A (ko) * 2015-01-27 2016-08-04 유니퀘스트 주식회사 모듈 기판 검사 장치
KR101943612B1 (ko) * 2017-09-06 2019-04-17 주식회사 티피엠에스 2차 전지 보호회로 검사장치 및 그 제어방법
KR102002848B1 (ko) * 2018-01-15 2019-07-24 (주)티이에스 Ｍｉ­ｐｃｍ 검사 장치

Similar Documents

Publication Publication Date Title
KR101397029B1 (ko) 배터리 셀 조립체, 이를 구비하는 배터리 팩, 배터리 셀 조립체의 제조방법 및 배터리 셀 조립체의 제조를 위한 지그 조립체
CN101188279B (zh) 具有保护电路模块的二次电池
US9680273B2 (en) Electrical connector with electrical contacts protected by a layer of compressible material and method of making it
US9017836B2 (en) Battery pack
EP1760804B1 (en) No-welding contact type secondary battery
US20050110458A1 (en) Apparatus for interconnecting battery cells in a battery pack and method thereof
US9088032B2 (en) Secondary battery
JP5331153B2 (ja) バッテリーモジュール
KR101411584B1 (ko) 배터리 보호 장치 제조 방법 및 배터리 보호 장치
KR101158810B1 (ko) 배터리 팩의 보호회로 기판 및 이를 구비한 배터리 팩
US20180358770A1 (en) Electrical Connector with Electrical Contacts Protected by a Layer of Compressible Material and Method of Making It
KR102191903B1 (ko) 지그 모듈 및 이를 이용한 테스트 방법
JP2019511089A (ja) 電池パックおよび電池パックの製造方法
KR20170142610A (ko) 반도체 소자를 수납하기 위한 인서트 조립체 및 이를 구비하는 테스트 트레이
KR102191902B1 (ko) 지그 모듈 및 이를 이용한 테스트 방법
KR102378294B1 (ko) 보호회로 모듈 및 그 제조방법
KR102334789B1 (ko) 지그 모듈
KR102191904B1 (ko) 지그 모듈 및 이를 이용한 테스트 방법
KR101819033B1 (ko) 배터리 보호 장치 제조 방법
KR102247480B1 (ko) 지그 모듈 및 이를 이용한 테스트 방법
KR102295117B1 (ko) 벤딩 장치 및 이를 이용한 벤딩 방법
US8727792B2 (en) Semiconductior device socket including contact block
US20070020964A1 (en) Memory module with chip hold-down fixture
KR100851959B1 (ko) 단자핀 결합구조의 보호회로모듈을 가진 이차전지
CN219285337U (zh) 芯片测试***和测试平台

Legal Events

Date Code Title Description
GRNT Written decision to grant