KR102191904B1 - 지그 모듈 및 이를 이용한 테스트 방법 - Google Patents

지그 모듈 및 이를 이용한 테스트 방법 Download PDF

Info

Publication number
KR102191904B1
KR102191904B1 KR1020190160219A KR20190160219A KR102191904B1 KR 102191904 B1 KR102191904 B1 KR 102191904B1 KR 1020190160219 A KR1020190160219 A KR 1020190160219A KR 20190160219 A KR20190160219 A KR 20190160219A KR 102191904 B1 KR102191904 B1 KR 102191904B1
Authority
KR
South Korea
Prior art keywords
jig
electrode terminal
disposed
test
circuit board
Prior art date
Application number
KR1020190160219A
Other languages
English (en)
Inventor
이병희
이병석
이재현
Original Assignee
주식회사 파워로직스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 파워로직스 filed Critical 주식회사 파워로직스
Priority to KR1020190160219A priority Critical patent/KR102191904B1/ko
Application granted granted Critical
Publication of KR102191904B1 publication Critical patent/KR102191904B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/16—Magnets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2827—Testing of electronic protection circuits

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

실시 예는, 복수 개의 회로기판이 각각 배치되는 복수 개의 제1 홈, 상기 복수 개의 회로기판에 연결되는 제1 전극단자가 고정되는 복수 개의 제2 홈, 상기 복수 개의 회로기판에 연결되는 제2 전극단자가 고정되는 복수 개의 제3 홈, 및 상기 복수 개의 회로기판에 연결되는 소켓부가 배치되는 복수 개의 제1 관통홀을 포함하는 제1 지그; 및 복수 개의 테스트용 커넥터가 배치되는 제2 지그를 포함하고, 상기 제1 지그와 상기 제2 지그의 결합시 상기 소켓부와 상기 복수 개의 테스트용 커넥터는 상기 제1 지그와 상기 제2 지그의 결합 방향으로 오버랩되는, 지그 모듈 및 이를 이용한 테스트 방법을 개시한다.

Description

지그 모듈 및 이를 이용한 테스트 방법{JIG MODULE AND TEST METHOD USING THE SAME}
실시예는 지그 모듈 및 이를 이용한 테스트 방법에 관한 것이다.
모바일 기기에 대한 기술 개발과 수요의 증가로, 이차전지의 수요 또한 급격히 증가하고 있으며, 그 중에서도 에너지 밀도와 작동전압이 높고 보존과 수명 특성이 우수한 리튬 이차전지는 각종 모바일 기기는 물론 전자 담배와 같은 다양한 전자제품의 에너지원으로 널리 사용되고 있다.
리튬 이차전지는 휴대 단말기에 가장 널리 사용되는 배터리이지만 과충전이나 과전류에 쉽게 발열할 뿐만 아니라 발열 지속으로 인해 온도가 상승하게 되면 그 성능이 열화되고 폭발의 위험성이 있다.
따라서, 종래 리튬 이차전지 등의 휴대 단말기 배터리 팩에는 과충전, 과방전 및 과전류를 감지하고 차단하는 보호회로 모듈(Protection Circuit Module, 이하 간단히 'PCM'이라고도 한다)이 내장되어 있다.
보호회로 모듈은 과충전, 과방전 및 과전류를 감지할 수 있는 테스트가 필수적이다. 그러나, 종래에는 복수 개의 PCM을 한번에 검사할 수 있는 지그가 없었다. 따라서, 각각의 복수 개의 PCM에 대해 각각 수작업으로 검사하므로 검사 시간이 길어지는 문제가 있었다.
실시예는 복수 개의 PCM을 한번에 검사하여 검사 시간을 단축시킬 수 있는 지그 모듈 및 이를 이용한 테스트 방법을 제공한다.
실시 예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.
본 발명의 일 특징에 따른 지그 모듈은, 복수 개의 회로기판이 각각 배치되는 복수 개의 제1 홈, 상기 복수 개의 회로기판에 연결되는 제1 전극단자가 고정되는 복수 개의 제2 홈, 상기 복수 개의 회로기판에 연결되는 제2 전극단자가 고정되는 복수 개의 제3 홈, 및 상기 복수 개의 회로기판에 연결되는 소켓부가 배치되는 복수 개의 제1 관통홀을 포함하는 제1 지그; 및 복수 개의 테스트용 커넥터가 배치되는 제2 지그를 포함하고, 상기 제1 지그와 상기 제2 지그의 결합시 상기 소켓부와 상기 복수 개의 테스트용 커넥터는 상기 제1 지그와 상기 제2 지그의 결합 방향으로 오버랩된다.
본 발명의 일 특징에 따른 지그 모듈을 이용한 테스트 방법은, 제1 지그의 복수 개의 제1 홈에 회로기판을 배치하고, 복수 개의 제2 홈에 제1 전극단자를 배치하고, 복수 개의 제3 홈에 제2 전극단자를 배치하고, 복수 개의 제1 관통홀 상에 상기 회로기판에 연결된 소켓부를 배치하는 단계; 제2 지그에 테스트용 커넥터를 배치하는 단계; 및 상기 제1 지그와 상기 제2 지그의 결합하여 상기 소켓부를 상기 테스트용 커넥터에 전기적으로 연결하는 단계를 포함한다.
실시 예에 따르면, 복수 개의 PCM을 한번에 검사하여 검사 시간을 단축시킬 수 있는 지그 모듈 및 이를 이용한 테스트 방법을 제공함으로써 작업 효율이 개선되고 생산량이 증가할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시 예에 따른 제1 지그에 회로기판을 수납하는 상태를 보여주는 제1 지그의 개념도이고,
도 2는 제1 지그에 제1 전극단자와 제2 전극단자를 수납하는 상태를 보여주는 도면이고,
도 3과 도 4는 회로기판에 제1 전극단자, 제2 전극단자, 및 보호 회로가 전기적으로 연결되는 상태를 보여주는 도면이고,
도 5는 제3 지그를 보여주는 개념도이고,
도 6과 도 7은 제1 지그와 제3 지그의 결합시 제1 전극단자와 제2 전극단자가 리플로우 공정에 의해 솔더에 덮이는 과정을 보여주는 도면이고,
도 8은 제1 지그에 수납된 회로기판에 제1 전극단자, 제2 전극단자, 및 보호 회로가 연결된 상태를 보여주는 도면이고,
도 9는 소켓부와 와이어가 수납된 제4 지그를 보여주는 도면이고,
도 10은 제1 지그와 제4 지그의 결합시 와이어의 끝단이 노출된 상태를 보여주는 도면이고,
도 11은 제1 지그에 수납된 회로기판에 제1 전극단자, 제2 전극단자, 보호 회로, 및 소켓부가 연결된 상태를 보여주는 도면이고,
도 12는 제2 지그를 보여주는 도면이고,
도 13은 본 발명의 일 실시 예에 따른 테스트 방법을 보여주는 순서도이고,
도 14는 제1 지그와 제2 지그가 대향하여 배치된 상태를 보여주는 도면이고,
도 15는 제1 지그에 배치된 소켓부와 제2 지그에 배치된 테스트용 커넥터가 결합된 상태를 보여주는 도면이고,
도 16은 제1 지그에 배치된 소켓부와 제2 지그에 배치된 테스트용 커넥터가 결합된 상태를 보여주는 평면도이고,
도 17은 제1 지그와 제2 지그가 분리된 상태를 보여주는 도면이고,
도 18은 제5 지그에 의해 보호회로 모듈이 제1 지그에서 분리되는 과정을 설명하기 위한 도면이다.
본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다.
특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다.
예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.
실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 제1 지그에 회로기판을 수납하는 상태를 보여주는 개념도이고, 도 2는 제1 지그에 제1 전극단자와 제2 전극단자를 수납하는 상태를 보여주는 도면이다.
실시 예에 따른 지그 모듈은 복수 개의 보호회로 모듈(10)이 배치되는 제1 지그(100) 및 복수 개의 테스트용 커넥터(20)가 배치되는 제2 지그(200)를 포함한다.
도 1 및 도 2를 참조하면, 실시 예에 따른 제1 지그(100)는 복수 개의 회로기판(11)이 각각 배치되는 복수 개의 제1 홈(111), 복수 개의 회로기판(11)에 연결되는 제1 전극단자(12)가 고정되는 복수 개의 제2 홈(112), 복수 개의 회로기판(11)에 연결되는 제2 전극단자(13)가 고정되는 복수 개의 제3 홈(113), 및 복수 개의 회로기판(11)에 연결되는 소켓부가 배치되는 복수 개의 제1 관통홀(115)을 포함할 수 있다. 또한, 제1 홈(111)에 형성된 제2 관통홀(114)을 더 포함할 수 있다.
회로기판(11)은 인쇄회로기판에 회로가 형성된 모듈 형태를 포함할 수 있고, 회로기판 그 자체일 수도 있다. 회로기판(11)은 원형 형상일 수 있으나 반드시 이에 한정하는 것은 아니고 다양한 형상을 가질 수 있다. 예시적으로 회로기판(11)은 다각 형상을 가질 수도 있다. 회로기판(11)은 보호회로 모듈(10)을 구성하는 일 구성요소일 수 있다.
회로기판(11)에는 제1 전극단자(12)가 연결되는 제1 전극부(11a), 제2 전극단자(13)가 연결되는 제2 전극부(11b), 소켓부(15c)가 연결되는 제3 전극부(11c), 및 보호 회로가 배치되는 제4 전극부(11d)를 포함할 수 있다.
제1 전극단자(12)는 회로기판(11)에 실장되어 전원을 인가하는 부품으로 소정의 길이를 가질 수 있다. 회로기판(11)을 제1 지그(100)의 제1 홈(111)에 수납한 이후에 제1 전극단자(12)가 제2 홈(112)에 수납됨으로써 일단부가 회로기판(11)의 상부에 배치될 수 있다.
제2 전극단자(13)는 회로기판(11)에 실장되어 전원을 인가하는 부품으로 소정의 길이를 가질 수 있다. 회로기판(11)을 제1 지그(100)의 제1 홈(111)에 수납한 이후에 제2 전극단자(13)가 제3 홈(113)에 수납됨으로써 일단부가 회로기판(11)의 상부에 배치될 수 있다.
실시 예에 따르면, 제2 전극단자(13)는 제1 전극단자(12) 보다 길게 형성될 수 있으나 반드시 이에 한정하지 않는다. 예시적으로 제1 전극단자(12)가 제2 전극단자(13) 보다 길게 형성될 수도 있다.
제1 홈(111)의 개수는 특별히 한정하지 않는다. 제1 홈(111)의 개수는 지그의 사이즈 또는 회로기판(11)의 사이즈에 따라 다양하게 변형될 수 있다. 예시적으로 제1 홈(111)의 개수는 12개, 24개 또는 36개일 수 있다.
제1 홈(111)의 형상은 특별히 한정하지 않는다. 예시적으로 제1 홈(111)은 회로기판(11)의 형상과 대응될 수 있으나, 일부 영역에서는 분리가 용이하도록 회로기판(11)의 형상보다 크게 제작될 수도 있다. 즉, 제1 홈(111)은 회로기판(11)이 배치되어 고정될 수 있는 정도에서 다양하게 변형될 수 있다.
제1 전극단자(12)가 수납되는 제2 홈(112) 및 제2 전극단자(13)가 수납되는 제3 홈(113)에는 복수 개의 자성부재(120)가 배치될 수 있다. 자성부재(120)는 제1 전극단자(12)와 제2 전극단자(13)를 고정하는 역할을 수행할 수 있다.
제2 전극단자(13)의 길이가 제1 전극단자(12)보다 길게 형성될 수 있다. 이 경우 제3 홈(113)의 길이 역시 제2 홈(112)보다 길게 형성될 수 있다. 따라서, 제3 홈(113)에 배치된 자성부재(120)의 개수는 제2 홈(112)의 개수보다 많을 수 있다.
제1 관통홀(115)은 제1 홈(111)과 이격 배치되고 소켓부가 배치될 수 있다. 제1 관통홀(115)은 소켓부보다 크게 형성될 수 있다. 제1 관통홀(115)에는 후술하는 테스트용 커넥터가 삽입될 수 있다. 제1 관통홀(115)은 테스트용 커넥터가 삽입될 수 있도록 제1 홈(111) 보다 크게 형성될 수 있다.
제1 지그(100)의 모서리에는 얼라인 홀(130)이 형성될 수 있다. 얼라인 홀(130)에 의해 후술하는 제2 지그 내지 제5 지그와 결합시 정렬을 용이하게 할 수 있다.
도 3과 도 4는 회로기판에 제1 전극단자, 제2 전극단자, 및 보호 회로가 전기적으로 연결되는 상태를 보여주는 도면이다.
도 3을 참조하면, 회로기판(11)에 도전성 접착제(SD)를 도포하고, 그 위에 제1 전극단자(12), 제2 전극단자(13), 및 보호 회로(14)를 실장할 수 있다. 도전성 접착제(SD)는 표면 실장 방식(SMT)으로 도포될 수 있으나 반드시 이에 한정하지 않는다. 도전성 접착제는 무연 솔더 및/또는 솔더 페이스트와 같이 리플로우 공정을 통해 2개의 이종 재료를 접합시킬 수 있는 다양한 재료를 포함할 수 있다. 이하에서는 예시적으로 도전성 접착제를 솔더로 설명한다.
제2 전극단자(13)는 회로기판(11)에 실장되는 제1 접속부(13a), 외부 전원과 연결되는 제2 접속부(13c), 및 제1 접속부(13a)와 제2 접속부(13c) 사이에 배치되는 벤딩부(13b)를 포함할 수 있다. 실시 예에 따르면 제1 접속부(13a)와 제2 접속부(13c) 사이에 벤딩부(13b)가 형성되었으나 반드시 이에 한정하지 않는다. 예시적으로 제2 전극단자(13)는 제1 전극단자(12)와 동일하게 전체적으로 단차 없이 제작될 수도 있다
도 4를 참조하면, 제1 전극단자(12), 제2 전극단자(13), 및 보호 회로(14)는 회로기판(11) 상에 도포된 솔더(SD)에 부착될 수 있다.
제1 전극단자(12)와 제2 전극단자(13)는 로봇암(미도시)에 의해 각각 제2 홈(112)과 제3 홈(113)에 배치될 수 있다. 로봇암이 제1 전극단자(12)와 제2 전극단자(13)를 회로기판(11) 상에 배치하는 구성은 특별히 한정하지 않는다.
제2 전극단자(13)는 벤딩부(13b)에 의해 일부 영역이 제3 홈(113)에 밀착되지 않을 수 있다. 제2 전극단자(13)의 제1 접속부(13a)는 회로기판(11)에 실장되고 제2 접속부(13c)는 제3 홈(113)에 배치된 자성부재(120)에 고정될 수 있다.
도 5는 제3 지그를 보여주는 개념도이고, 도 6과 도 7은 제1 지그와 제3 지그의 결합시 제1 전극단자와 제2 전극단자가 리플로우 공정에 의해 솔더에 덮이는 과정을 보여주는 도면이고, 도 8은 제1 지그에 수납된 회로기판에 제1 전극단자, 제2 전극단자, 및 보호 회로가 연결된 상태를 보여주는 도면이다.
도 5를 참조하면, 제3 지그(150)는 복수 개의 개구부(152, 153)를 포함할 수 있다. 복수 개의 개구부(152, 153)는 각각 오목홈(151)의 내부에 형성될 수 있으나 반드시 이에 한정하지 않는다.
복수 개의 개구부(152, 153)의 개수는 제1 지그의 제1 홈의 개수와 동일할 수 있다. 또한, 복수 개의 개구부(152, 153)가 형성된 위치는 제1 전극단자와 회로기판이 접촉하는 위치 및 제2 전극단자와 회로기판이 접촉하는 위치와 대응될 수 있다.
제3 지그(150)의 각 모서리에는 얼라인 홀(154)이 형성되어 제1 지그와 결합시 정렬이 용이할 수 있다.
도 6을 참조하면, 제1 지그(100)와 제3 지그(150)의 결합시, 복수 개의 개구부(152, 153)는 제1 전극단자(12)가 회로기판(11)에 실장되는 영역을 노출시키는 제1 개구부(152) 및 제2 전극단자(13)가 회로기판(11)에 실장되는 영역을 노출시킬 수 있다.
제1 개구부(152)는 솔더(SD) 상에 배치된 제1 전극단자(12)를 노출시킬 정도의 크기를 가질 수 있고, 제2 개구부(153)는 솔더(SD) 상에 배치된 제2 전극단자(13)를 노출시킬 정도의 크기를 가질 수 있다.
도 7을 참조하면, 리플로우(Reflow) 공정시 제1 전극단자(12)와 제2 전극단자(13)를 가압하면, 용융된 솔더(SD)가 제1 전극단자(12)와 제2 전극단자(13)의 상면을 덮을 수 있다. 솔더(SD)가 제1 전극단자(12)와 제2 전극단자(13)의 상면을 덮도록 구성하면 전기적 신뢰성을 개선할 수 있다.
이때, 제1 지그(100)와 제3 지그(150)가 밀착되므로 제1 개구부(152)와 제2 개구부(153)가 형성된 영역에서만 솔더(SD)가 이동할 수 있다. 따라서, 용융된 솔더(SD)가 보호 회로와 전기적으로 연결되어 쇼트가 발생할 위험을 방지할 수 있다.
도 8과 같이 제3 지그를 분리하면 제1 지그(100)에 수납된 회로기판(11)에 제1 전극단자(12), 제2 전극단자(13) 및 보호 회로(14)가 형성될 수 있다. 보호 회로(14)는 제1 전극단자(12)와 제2 전극단자(13)의 실장시 같이 실장할 수도 있고 별도의 솔더링 작업을 통해 실장할 수도 있다.
도 9는 소켓부와 와이어가 수납된 제4 지그를 보여주는 도면이고, 도 10은 제1 지그와 제4 지그의 결합시 와이어의 끝단이 노출된 상태를 보여주는 도면이고, 도 11은 제1 지그에 수납된 회로기판에 제1 전극단자, 제2 전극단자, 보호 회로, 및 소켓부가 연결된 상태를 보여주는 도면이다.
도 9를 참조하면, 제4 지그(160)의 일면(160a)에는 소켓부(15c)와 와이어(15a, 15b)가 배치되는 삽입홈(161), 및 와이어(15a, 15b)의 끝단이 배치되는 제3 관통홀(162)을 포함할 수 있다. 소켓부(15c)는 한 쌍의 와이어(15a, 15b)에 연결된 모듈 형태(15)로 제작되어 제4 지그(160)의 삽입홈(161)에 수납될 수 있다. 한 쌍의 와이어(15a, 15b)는 서로 꼬인 상태로 수납될 수 있다. 제4 지그(160)의 각 모서리에는 얼라인 홀(163)이 형성되어 제1 지그(100)의 얼라인 홀과 정렬될 수 있다.
도 10을 참조하면, 제4 지그(160)의 일면이 제1 지그(100)와 마주보도록 제4 지그(160)와 제1 지그(100)를 결합하면 상부에는 제4 지그(160)의 타면(160b)이 위치할 수 있다.
이때, 제3 관통홀(162)에 의해 회로기판(11)의 제3 전극부(11c)와 와이어(15a, 15b)의 끝단이 노출될 수 있다. 따라서, 솔더 장치를 이용하여 노출된 와이어(15a, 15b)의 끝단을 회로기판(11)의 제3 전극부(11c)에 솔더링할 수 있다. 이러한 구성에 의하면 복수 개의 회로기판(11)에 복수 개의 소켓부(15c)를 동시에 연결할 수 있는 장점이 있다.
도 11과 같이 소켓부를 연결한 후 제4 지그를 분리하면, 제1 지그(100)의 회로기판(11)에 각각 소켓부(15c)가 연결될 수 있다. 이때, 소켓부(15c)는 제1 관통홀(115) 상에 배치될 수 있다. 즉, 소켓부(15c)는 제1 관통홀(115)에 의해 제1 지그(100)의 후면으로 노출될 수 있다.
도 12는 제2 지그를 보여주는 도면이다.
도 12를 참조하면, 제2 지그(200)에는 복수 개의 테스트용 커넥터(20)가 배치될 수 있다. 테스트용 커넥터(20)는 검침핀과 소켓부(15c)를 연결하는 기능을 수행할 수 있다.
복수 개의 테스트용 커넥터(20)에는 암커넥터부(21)가 형성될 수 있으나 반드시 이에 한정되는 것은 아니고 숫커넥터부가 형성될 수도 있다.
테스트용 커넥터(20)는 볼트(미도시)에 의해 제2 지그(200)에 고정될 수 있다. 이때, 제2 지그(200)에는 별도의 돌출 블록(22)이 배치되고, 돌출 블록(22) 상에 테스트용 커넥터(20)가 배치될 수도 있다. 즉, 제1 지그(100)의 제1 관통홀(115)에 삽입될 정도의 높이를 갖도록 테스트용 커넥터(20)의 높이가 조절될 수 있다.
도 13은 본 발명의 일 실시 예에 따른 테스트 방법을 보여주는 순서도이고, 도 14는 제1 지그와 제2 지그가 대향하여 배치된 상태를 보여주는 도면이고, 도 15는 제1 지그에 배치된 소켓부와 제2 지그에 배치된 테스트용 커넥터가 결합된 상태를 보여주는 도면이고, 도 16은 제1 지그에 배치된 소켓부와 제2 지그에 배치된 테스트용 커넥터가 결합된 상태를 보여주는 평면도이고, 도 17은 제1 지그와 제2 지그가 분리된 상태를 보여주는 도면이다.
도 13을 참조하면, 실시 예에 따른 테스트 방법은, 제1 지그(100)의 복수 개의 제1 홈(111)에 회로기판(11)을 배치하고, 복수 개의 제2 홈(112)에 제1 전극단자(12)를 배치하고, 복수 개의 제3 홈(113)에 제2 전극단자(13)를 배치하고, 복수 개의 제1 관통홀(115) 상에 회로기판(11)에 연결된 소켓부(15c)를 배치하는 단계(S100); 제2 지그(200)에 테스트용 커넥터(20)를 배치하는 단계(S200); 및 제1 지그(100)와 제2 지그(200)의 결합하여 소켓부(15c)를 테스트용 커넥터(20)에 전기적으로 연결하는 단계(S300)를 포함한다.
회로기판(11)에 연결된 소켓부(15c)를 배치하는 단계(S100)는, 도 1 내지 도 11에서 설명한 바와 같이 제1 지그(100)의 제1 홈(111)에 복수 개의 회로기판(11)을 배치하는 단계; 복수 개의 회로기판(11)의 제1 전극부(11a) 상에 제1 솔더(SD)를 도포하고 제2 전극부(11b) 상에 제2 솔더(SD)를 도포하는 단계; 제1 전극단자(12)를 제2 홈(112)에 안착시켜 제1 전극단자(12)의 일단을 제1 솔더(SD) 상에 배치하는 단계; 제2 전극단자(13)를 제3 홈(113)에 안착시켜 제2 전극단자(13)의 일단을 제2 솔더(SD) 상에 배치하는 단계; 제1 지그(100) 상에 제3 지그(150)를 결합하여 제1 솔더(SD) 및 제2 솔더(SD)를 리플로우시키는 단계; 및 소켓부(15c)를 회로기판(11)에 연결하는 단계를 포함할 수 있다.
소켓부(15c)를 회로기판(11)에 연결하는 단계는, 소켓부(15c)와 와이어(15a, 15b)가 수납된 삽입홈(161) 및 와이어(15a, 15b)의 끝단이 배치되는 제3 관통홀(162)을 포함하는 제4 지그(160)를 제1 지그(100)에 결합하는 단계; 제4 지그(160)의 제3 관통홀(162)로 노출된 와이어(15a, 15b)의 끝단을 회로기판(11)에 실장하는 단계; 및 제4 지그(160)를 제1 지그(100)에서 분리하는 단계를 포함할 수 있다.
제2 지그(200)에 테스트용 커넥터(20)를 배치하는 단계는 도 12에서 설명한 바와 같이 제2 지그(200)에 복수 개의 테스트용 커넥터(20)를 배치할 수 있다. 테스트용 커넥터(20)는 검침핀과 소켓부(15c)를 연결하는 기능을 수행할 수 있다.
테스트용 커넥터(20)는 볼트에 의해 제2 지그(200)에 고정될 수 있다. 이때, 제2 지그(200)에는 별도의 돌출 블록(22)이 배치되고, 돌출 블록(22) 상에 테스트용 커넥터(20)가 배치될 수도 있다.
연결하는 단계(S300)는 제1 지그(100)와 제2 지그(200)를 결합하여 복수 개의 회로기판(11)의 소켓부(15c)와 복수 개의 테스트용 커넥터(20)가 제1 지그(100)와 제2 지그(200)의 결합 방향으로 오버랩되도록 배치하는 단계; 복수 개의 테스트용 커넥터(20) 또는 소켓부(15c)를 가압하여 복수 개의 소켓부(15c)와 복수 개의 테스트용 커넥터(20)를 전기적으로 연결시켜 검사하는 단계; 및 복수 개의 소켓부(15c)와 복수 개의 테스트용 커넥터(20)를 분리하는 단계를 포함할 수 있다.
도 14를 참조하면, 제1 지그(100)와 제2 지그(200)를 수직 방향으로 배치한 경우 복수 개의 소켓부(15c)와 복수 개의 테스트용 커넥터(20)는 제1 지그(100)와 제2 지그(200)의 결합 방향(수직 방향)으로 오버랩될 수 있다. 또한, 복수 개의 소켓부(15c)와 복수 개의 테스트용 커넥터(20) 사이에는 제1 관통홀(115)이 배치될 수 있다. 복수 개의 테스트용 커넥터(20)에는 암커넥터부(21)가 형성될 수 있으나 반드시 이에 한정되는 것은 아니고 숫커넥터부가 형성될 수도 있다.
도 15 및 도 16을 참조하면, 제1 지그(100)와 제2 지그(200)를 수직 방향으로 중첩하여 결합하면 돌출 블록(22)과 테스트용 커넥터(20)가 제1 관통홀(115)에 삽입되면서 복수 개의 소켓부(15c)와 맞닿게 배치될 수 있다.
이후 작업자가 복수 개의 테스트용 커넥터(20) 또는 소켓부(15c)를 손으로 가압하면, 테스트용 커넥터(20)와 소켓부(15c)가 삽입 완료될 수 있다. 그러나 반드시 이에 한정하는 것은 아니고 제1 지그(100)와 제2 지그(200)를 중첩시켜 가압하는 것만으로도 테스트용 커넥터(20)에 소켓부(15c)가 삽입되도록 설계할 수도 있다.
테스트용 커넥터(20)와 소켓부(15c)가 연결되면, 보호회로 모듈에 필요한 검사를 수행할 수 있다. 예시적으로 과전류 등을 인가하여 보호회로 모듈이 정상적으로 작동하는지 검사할 수 있다. 그러나 반드시 이에 한정하는 것은 아니고 검사 대상체에 따라 검사 항목이 적절히 변형될 수도 있다.
도 17을 참조하면 분리하는 단계는, 검사 완료 후 제1 지그(100)와 제2 지그(200)를 이격시킴으로써 테스트용 커넥터(20)에 소켓부(15c)를 분리시킬 수 있다.
도 18은 제5 지그에 의해 보호회로 모듈이 제1 지그에서 분리되는 과정을 설명하기 위한 도면이다.
도 18을 참조하면, 제5 지그(500)를 이용하여 제1 지그(100)에 수납된 복수 개의 회로기판(11)을 분리할 수 있다. 따라서, 복수 개의 회로기판(11)을 한번에 트레이(600)에 옮겨 담을 수 있는 장점이 있다.
구체적으로 제5 지그(500)는 복수 개의 분리핀(510)을 포함할 수 있다. 복수 개의 분리핀(510)은 각각 제1 지그(100)의 제1 홈(111)에 형성된 제2 관통홀(114) 을 통과하여 복수 개의 회로기판(11)을 밀어 분리시킬 수 있다. 분리된 복수 개의 회로기판(11)은 트레이(600)의 홈(610)에 수납될 수 있다.
실시 예에 따르면, 복수 개의 회로기판(11)을 제1 지그(100)에 안착한 후 제1 전극단자(12)와 제2 전극단자(13)를 한번에 실장할 수 있다. 또한, 제3 지그(150)에 의해 리플로우 공정을 안정적으로 수행할 수 있다. 또한, 제4 지그(160)에 수납된 복수 개의 소켓부(15c)를 한번에 제1 지그(100)의 회로기판(11)에 실장할 수 있다. 따라서, 보호회로 모듈의 제작이 간편해지는 장점이 있다.
이후, 제1 지그(100)에 제2 지그(200)를 결합함으로써 복수 개의 회로기판(11)의 소켓부(15c)를 복수 개의 테스트용 커넥터(20)에 한번에 연결할 수 있는 장점이 있다. 종래에는 지그를 이용하여 보호회로 모듈을 제작한 후, 제작한 보호회로 모듈을 개별적으로 커넥터(20)에 연결하여 테스트를 하였으므로 검사 시간이 늘어나는 문제가 있었다. 그러나, 실시 예에 따르면 제1 지그(100)를 이용하여 보호회로 모듈을 복수 개 제작한 후 일괄적으로 테스트를 수행할 수 있으므로 작업 효율이 대폭 증가할 수 있다.
또한, 제5 지그(500)를 이용하여 제1 지그(100)에서 복수 개의 보호회로 모듈을 한번에 트레이에 수납할 수 있으므로 작업 효율이 증가할 수 있다.
종래에는 보호회로 모듈을 개별적으로 제작한 후, 제작된 보호회로 모듈을 제 개별적으로 테스트하였으므로 작업 시간이 증가하였다. 또한, 검사가 완료된 보호회로 모듈을 개별적으로 트레이에 수납하여야 하므로 작업 시간이 증가하였다.
그러나 실시 예에 따르면, 제1 지그(100)에서 보호회로 모듈의 제작 및 테스트가 모두 수행되므로 별도로 다른 지그에 옮길 필요가 없어지므로 작업 효율이 획기적으로 증가할 수 있다. 따라서, 생산성이 증가할 수 있다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (17)

  1. 복수 개의 회로기판이 각각 배치되는 복수 개의 제1 홈, 상기 복수 개의 회로기판에 연결되는 제1 전극단자가 고정되는 복수 개의 제2 홈, 상기 복수 개의 회로기판에 연결되는 제2 전극단자가 고정되는 복수 개의 제3 홈, 및 상기 복수 개의 회로기판에 연결되는 소켓부가 배치되는 복수 개의 제1 관통홀을 포함하는 제1 지그; 및
    복수 개의 테스트용 커넥터가 배치되는 제2 지그를 포함하고,
    상기 제1 지그와 상기 제2 지그의 결합시 상기 소켓부와 상기 복수 개의 테스트용 커넥터는 상기 제1 지그와 상기 제2 지그의 결합 방향으로 오버랩되는, 지그 모듈.
  2. 제1항에 있어서,
    상기 제1 지그와 상기 제2 지그의 결합시 상기 복수 개의 테스트용 커넥터는 상기 제1 관통홀에 삽입되는, 지그 모듈.
  3. 제1항에 있어서,
    상기 제2 지그는 상기 복수 개의 테스트용 커넥터가 배치되는 복수 개의 돌출 블록을 포함하고,
    상기 제1 지그와 상기 제2 지그의 결합시 상기 복수 개의 돌출 블록과 상기 복수 개의 테스트용 커넥터는 상기 제1 관통홀에 삽입되는, 지그 모듈.
  4. 제1항에 있어서,
    상기 복수 개의 제2 홈과 상기 복수 개의 제3 홈에 배치되는 자성부재를 포함하는, 지그 모듈.
  5. 제4항에 있어서,
    상기 제3 홈에 배치되는 자성부재의 개수는 상기 제2 홈에 배치되는 자성부재의 개수보다 많은, 지그 모듈.
  6. 제1항에 있어서,
    상기 제1 지그는 상기 복수 개의 제1 홈에 형성되는 복수 개의 제2 관통홀을 포함하는, 지그 모듈.
  7. 제1항에 있어서,
    상기 복수 개의 제1 홈과 대응되는 위치에 배치되는 복수 개의 개구부를 포함하는 제3 지그를 포함하고,
    상기 제1 지그와 상기 제3 지그의 결합시, 상기 복수 개의 개구부는 상기 제1 전극단자가 상기 회로기판에 실장되는 영역 및 상기 제2 전극단자가 상기 회로기판에 실장되는 영역을 노출시키는, 지그 모듈.
  8. 제1항에 있어서,
    상기 소켓부 및 상기 소켓부와 연결된 와이어가 배치되는 삽입홈; 및 상기 와이어의 끝단이 배치되는 제3 관통홀을 포함하는 제4 지그를 포함하고,
    상기 와이어는 서로 꼬여진 한 쌍의 와이어를 포함하는, 지그 모듈.
  9. 제6항에 있어서,
    상기 제1 지그에서 상기 복수 개의 회로기판을 분리시키는 복수 개의 분리핀을 포함하는 제5 지그를 포함하고,
    상기 분리핀은 상기 제1 지그의 제2 관통홀에 삽입되는, 지그 모듈.
  10. 제1항에 있어서,
    상기 제1 관통홀은 상기 제1 홈보다 큰, 지그 모듈.
  11. 제1항에 있어서,
    상기 제2 전극단자는 상기 제1 전극단자보다 긴, 지그 모듈.
  12. 제1 지그의 복수 개의 제1 홈에 회로기판을 배치하고, 복수 개의 제2 홈에 제1 전극단자를 배치하고, 복수 개의 제3 홈에 제2 전극단자를 배치하고, 복수 개의 제1 관통홀 상에 상기 회로기판에 연결된 소켓부를 배치하는 단계;
    제2 지그에 테스트용 커넥터를 배치하는 단계; 및
    상기 제1 지그와 상기 제2 지그의 결합하여 상기 소켓부를 상기 테스트용 커넥터에 전기적으로 연결하는 단계를 포함하는, 지그 모듈을 이용한 테스트 방법.
  13. 제12항에 있어서,
    상기 회로기판에 연결된 소켓부를 배치하는 단계는,
    상기 제1 지그의 제1 홈에 상기 복수 개의 회로기판을 배치하는 단계;
    상기 복수 개의 회로기판의 제1 전극에 제1 도전성 접착제를 도포하고, 상기 복수 개의 회로기판의 제2 전극에 제2 도전성 접착제를 도포하는 단계;
    상기 제1 전극단자를 상기 제2 홈에 안착시켜 상기 제1 전극단자의 일단을 상기 제1 도전성 접착제 상에 배치하는 단계; 및
    상기 제2 전극단자를 상기 제3 홈에 안착시켜 상기 제2 전극단자의 일단을 상기 제2 도전성 접착제 상에 배치하는 단계를 포함하는, 지그 모듈을 이용한 테스트 방법.
  14. 제13항에 있어서,
    상기 제2 전극단자의 일단을 상기 제2 도전성 접착제 상에 배치하는 단계 이후에, 상기 제1 지그 상에 제3 지그를 결합하여 상기 제1 도전성 접착제 및 상기 제2 도전성 접착제를 리플로우시키는 단계를 더 포함하고,
    상기 제3 지그는 상기 제1 전극단자의 일단이 상기 제1 도전성 접착제 상에 배치된 영역 및 상기 제2 전극단자의 일단이 상기 제2 도전성 접착제 상에 배치된 영역을 노출시키는 개구부를 포함하는, 지그 모듈을 이용한 테스트 방법.
  15. 제13항에 있어서,
    상기 제1 도전성 접착제 및 상기 제2 도전성 접착제를 리플로우시키는 단계 이후에, 상기 소켓부를 상기 회로기판에 연결하는 단계를 더 포함하고,
    상기 소켓부를 상기 회로기판에 연결하는 단계는,
    상기 소켓부 및 상기 소켓부와 연결된 와이어가 수납된 삽입홈; 및 상기 와이어의 끝단이 배치되는 제3 관통홀을 포함하는 제4 지그를 상기 제1 지그에 결합하는 단계;
    상기 제4 지그의 제3 관통홀로 노출된 상기 와이어의 끝단을 상기 회로기판에 실장하는 단계; 및
    상기 제4 지그를 상기 제1 지그에서 분리하는 단계를 포함하는, 지그 모듈을 이용한 테스트 방법.
  16. 제12항에 있어서,
    상기 소켓부를 상기 테스트용 커넥터에 연결하는 단계는,
    상기 제1 지그와 상기 제2 지그를 결합하여 상기 복수 개의 회로기판의 소켓부와 상기 복수 개의 테스트용 커넥터가 상기 제1 지그와 상기 제2 지그의 결합 방향으로 오버랩되도록 배치하는 단계;
    상기 복수 개의 테스트용 커넥터 또는 상기 소켓부를 가압하여 상기 복수 개의 소켓부와 상기 복수 개의 테스트용 커넥터를 전기적으로 연결시켜 검사하는 단계; 및
    상기 복수 개의 소켓부와 상기 복수 개의 테스트용 커넥터를 분리하는 단계를 포함하는, 지그 모듈을 이용한 테스트 방법.
  17. 제16항에 있어서,
    상기 분리하는 단계 이후에, 상기 제1 지그에 수납된 회로기판을 트레이에 수납하는 단계를 더 포함하고,
    상기 수납하는 단계는 제5 지그의 복수 개의 분리핀을 상기 제1 지그의 제2 관통홀에 삽입하여 상기 회로기판을 상기 제1 지그에서 분리하는, 지그 모듈을 이용한 테스트 방법.
KR1020190160219A 2019-12-04 2019-12-04 지그 모듈 및 이를 이용한 테스트 방법 KR102191904B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190160219A KR102191904B1 (ko) 2019-12-04 2019-12-04 지그 모듈 및 이를 이용한 테스트 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190160219A KR102191904B1 (ko) 2019-12-04 2019-12-04 지그 모듈 및 이를 이용한 테스트 방법

Publications (1)

Publication Number Publication Date
KR102191904B1 true KR102191904B1 (ko) 2020-12-16

Family

ID=74042369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190160219A KR102191904B1 (ko) 2019-12-04 2019-12-04 지그 모듈 및 이를 이용한 테스트 방법

Country Status (1)

Country Link
KR (1) KR102191904B1 (ko)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080034560A (ko) * 2006-10-17 2008-04-22 이종욱 휴대전자기기용 에프피씨비 검사장치
KR20090091431A (ko) * 2008-02-25 2009-08-28 세크론 주식회사 반도체소자용 안착 구조체
KR20090108387A (ko) * 2008-04-11 2009-10-15 (주)티에스이 핸들러용 트레이 캐처
KR20130037754A (ko) * 2011-10-07 2013-04-17 디플러스(주) 엘이디 바 검사 장치
KR20140114683A (ko) * 2013-03-19 2014-09-29 (주)파이시스 연결 가이드를 구비한 제품 검사 지그
KR20160092408A (ko) * 2015-01-27 2016-08-04 유니퀘스트 주식회사 모듈 기판 검사 장치
KR20170076383A (ko) * 2015-12-24 2017-07-04 주식회사 엘지화학 배터리의 레이저 웰딩용 지그를 보호하는 커버 및 커버를 구비한 지그
KR20170141924A (ko) * 2016-06-16 2017-12-27 주식회사 티에프이 반도체 패키지 테스트용 소켓 모듈
KR101943612B1 (ko) * 2017-09-06 2019-04-17 주식회사 티피엠에스 2차 전지 보호회로 검사장치 및 그 제어방법
KR102002848B1 (ko) * 2018-01-15 2019-07-24 (주)티이에스 Ｍｉ­ｐｃｍ 검사 장치

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080034560A (ko) * 2006-10-17 2008-04-22 이종욱 휴대전자기기용 에프피씨비 검사장치
KR20090091431A (ko) * 2008-02-25 2009-08-28 세크론 주식회사 반도체소자용 안착 구조체
KR20090108387A (ko) * 2008-04-11 2009-10-15 (주)티에스이 핸들러용 트레이 캐처
KR20130037754A (ko) * 2011-10-07 2013-04-17 디플러스(주) 엘이디 바 검사 장치
KR20140114683A (ko) * 2013-03-19 2014-09-29 (주)파이시스 연결 가이드를 구비한 제품 검사 지그
KR20160092408A (ko) * 2015-01-27 2016-08-04 유니퀘스트 주식회사 모듈 기판 검사 장치
KR20170076383A (ko) * 2015-12-24 2017-07-04 주식회사 엘지화학 배터리의 레이저 웰딩용 지그를 보호하는 커버 및 커버를 구비한 지그
KR20170141924A (ko) * 2016-06-16 2017-12-27 주식회사 티에프이 반도체 패키지 테스트용 소켓 모듈
KR101943612B1 (ko) * 2017-09-06 2019-04-17 주식회사 티피엠에스 2차 전지 보호회로 검사장치 및 그 제어방법
KR102002848B1 (ko) * 2018-01-15 2019-07-24 (주)티이에스 Ｍｉ­ｐｃｍ 검사 장치

Similar Documents

Publication Publication Date Title
JP5290410B2 (ja) バッテリーセル相互接続及び電圧感知アセンブリー及びそこにバッテリーセルアセンブリーを連結する方法
US11031728B2 (en) Electrical connector
KR101397029B1 (ko) 배터리 셀 조립체, 이를 구비하는 배터리 팩, 배터리 셀 조립체의 제조방법 및 배터리 셀 조립체의 제조를 위한 지그 조립체
EP1091626B1 (en) Circuit board of protective circuit for storage battery, protective circuit for storage battery, and storage battery pack
EP2544263A1 (en) Battery pack
JP5331153B2 (ja) バッテリーモジュール
US9184472B2 (en) Battery pack and method of manufacturing battery pack with interconnected half contact pads
KR101411584B1 (ko) 배터리 보호 장치 제조 방법 및 배터리 보호 장치
KR101158810B1 (ko) 배터리 팩의 보호회로 기판 및 이를 구비한 배터리 팩
KR102378294B1 (ko) 보호회로 모듈 및 그 제조방법
US7759950B2 (en) Electronic component device testing apparatus
KR102191904B1 (ko) 지그 모듈 및 이를 이용한 테스트 방법
CN107210104A (zh) 外接ptc元件以及筒形电池
CN217954697U (zh) 一种测试多pin插头线导通的测试板
CN111433942B (zh) 电池模块
KR102334789B1 (ko) 지그 모듈
KR102191903B1 (ko) 지그 모듈 및 이를 이용한 테스트 방법
KR102191902B1 (ko) 지그 모듈 및 이를 이용한 테스트 방법
KR102247480B1 (ko) 지그 모듈 및 이를 이용한 테스트 방법
KR102295117B1 (ko) 벤딩 장치 및 이를 이용한 벤딩 방법
KR102432018B1 (ko) 보호회로모듈 제조장치
EP2200113A1 (en) Secondary battery
KR101069162B1 (ko) 용접성이 향상된 접속부재
CN215986166U (zh) 一种电路板及其测试组件
CN209992637U (zh) 电池组的电压温度采集电路板

Legal Events

Date Code Title Description
GRNT Written decision to grant