KR102373816B1 - 반도체 소자 - Google Patents

반도체 소자 Download PDF

Info

Publication number
KR102373816B1
KR102373816B1 KR1020150110977A KR20150110977A KR102373816B1 KR 102373816 B1 KR102373816 B1 KR 102373816B1 KR 1020150110977 A KR1020150110977 A KR 1020150110977A KR 20150110977 A KR20150110977 A KR 20150110977A KR 102373816 B1 KR102373816 B1 KR 102373816B1
Authority
KR
South Korea
Prior art keywords
region
air gap
substrate
gap structure
memory cell
Prior art date
Application number
KR1020150110977A
Other languages
English (en)
Other versions
KR20170018165A (ko
Inventor
임준성
장규백
허성회
김우중
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150110977A priority Critical patent/KR102373816B1/ko
Priority to US15/168,349 priority patent/US9698154B2/en
Priority to CN201610637818.3A priority patent/CN106449631B/zh
Publication of KR20170018165A publication Critical patent/KR20170018165A/ko
Application granted granted Critical
Publication of KR102373816B1 publication Critical patent/KR102373816B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H01L27/0211—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique adapted for requirements of temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H01L27/11512—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H01L27/11514—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1443—Non-volatile random-access memory [NVRAM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

본 발명의 일 실시예에 따른 반도체 소자는, 복수의 메모리 셀 어레이를 포함하는 셀 영역, 주변 회로 영역 및 상기 셀 영역과 상기 주변 회로 영역 사이에 배치되는 경계 영역을 포함하는 기판, 및 상기 경계 영역에 구비되며, 상기 기판 내에 형성되는 트렌치 및 상기 트렌치 내부의 에어갭을 포함하는 에어갭 구조물을 포함할 수 있다.

Description

반도체 소자{Semiconductor Device}
본 발명은 반도체 소자에 관한 것이다.
전자 제품은 그 부피가 점점 작아지면서도 고용량의 데이터 처리를 요하고 있다. 이에 따라, 이러한 전자 제품에 사용되는 반도체 메모리 소자의 집적도를 증가시킬 필요가 있다. 반도체 메모리 소자의 집적도를 향상시키기 위한 방법들 중 하나로서, 기존의 평면 트랜지스터 구조 대신 수직 트랜지스터 구조를 가지는 메모리 장치가 제안되고 있다.
본 발명의 기술적 사상이 해결하고자 하는 과제 중 하나는, 반도체 소자가 동작하는 동안에 주변 회로 영역으로부터 발생되는 열이 메모리 셀 영역으로 전달되는 것을 차단하거나 감소시키는 에어갭 구조물을 갖는 반도체 소자를 제공하는 것이다.
본 발명의 일 실시예에 따른 반도체 소자는, 복수의 메모리 셀 어레이를 포함하는 셀 영역, 주변 회로 영역 및 상기 셀 영역과 상기 주변 회로 영역 사이에 배치되는 경계 영역을 포함하는 기판, 및 상기 경계 영역에 구비되며, 상기 기판 내에 형성되는 트렌치 및 상기 트렌치 내부의 에어갭을 포함하는 에어갭 구조물을 포함할 수 있다. 상기 에어갭 구조물은 주변 회로 영역으로부터 상기 셀 영역으로 전달되는 열을 차단할 수 있다.
일 예로, 상기 에어갭 구조물은 각각의 상기 셀 어레이마다 하나씩 구비되고, 상기 에어갭 구조물은 상기 셀 어레이의 일면을 따라 일 방향으로 연장될 수 있다.
일 예로, 각각의 상기 에어갭 구조물은 각각의 상기 셀 어레이의 일면의 길이에 대응하는 길이를 가질 수 있다.
일 예로, 상기 에어갭 구조물은 상기 복수의 셀 어레이 모두에 대응하여 단절되는 구간 없이 연속적으로 구비되며 상기 복수의 셀 어레이의 일면을 따라 일 방향으로 연장될 수 있다.
일 예로, 상기 에어갭 구조물은 하나의 라인 형태의 트렌치를 포함할 수 있다.
일 예로, 상기 에어갭 구조물은 서로 이격된 라인 형태의 복수의 트렌치를 포함하고, 각각의 트렌치의 깊이는 동일할 수 있다.
일 예로, 상기 에어갭 구조물은 서로 이격된 라인 형태의 복수의 트렌치를 포함하고, 각각의 트렌치의 깊이는 서로 다를 수 있다.
일 예로, 상기 에어갭 구조물은 상기 기판 상부에서 보았을 때 직선 형태일 수 있다.
일 예로, 상기 에어갭 구조물은 상기 기판 상부에서 보았을 때 지그재그선 형태일 수 있다.
일 예로, 상기 에어갭 구조물은 상기 기판 상부에서 보았을 때, 사다리 형태일 수 있다.
본 발명의 일 실시예에 따른 반도체 소자는, 복수의 메모리 셀 어레이를 포함하는 셀 영역과 주변 회로 영역을 포함하는 비휘발성 메모리 소자 및 로직 소자들을 포함하는 기판, 및 상기 셀 영역과 상기 주변 회로 영역의 사이 및 상기 셀 영역과 상기 로직 소자들의 사이에 배치되고, 상기 기판 내에 형성되는 트렌치 및 상기 트렌치 내부의 에어갭을 포함하는 에어갭 구조물을 포함할 수 있다. 상기 주변 회로 영역 및 상기 로직 소자로부터 상기 셀 영역으로 전달되는 열을 차단할 수 있다.
일 예로, 상기 에어갭 구조물은 하나의 사각 링 형태로 상기 복수의 셀 어레이를 모두 둘러쌀 수 있다.
일 예로, 상기 에어갭 구조물은 각각의 상기 셀 어레이마다 하나씩 구비되며, 각각의 에어갭 구조물은 사각 링 형태로 각각의 셀 어레이를 둘러쌀 수 있다.
본 발명의 일 실시예에 따르면, 반도체 소자의 셀 어레이 영역과 주변 회로 영역 사이에 에어갭 구조물을 구비하여 주변 회로 영역으로부터 셀 어레이 영역으로 전달되는 열을 차단함으로써, 셀 특성이 열화되는 것을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 개략적인 블록 다이어그램이다.
도 2는 본 발명의 일 실시예에 따른 반도체 소자의 개략적인 배치도이다.
도 3은 본 발명의 일 실시예에 따른 반도체 소자의 셀 어레이를 나타내는 회로도이다.
도 4는 본 발명의 일 실시예에 따른 반도체 소자의 일부 영역에 대한 개략적인 평면도이다.
도 5는 도 4의 본 발명의 일 실시예에 따른 반도체 소자를 A-A'선을 따라 절단한 개략적인 단면도이다.
도 6은 본 발명의 일 실시예에 따른 반도체 소자의 일부 영역에 대한 개략적인 평면도이다.
도 7은 도 6의 본 발명의 일 실시예에 따른 반도체 소자를 A-A'선을 따라 절단한 개략적인 단면도이다.
도 8은 본 발명의 일 실시예에 따른 반도체 소자의 일부 영역에 대한 개략적인 평면도이다.
도 9는 도 8의 본 발명의 일 실시예에 따른 반도체 소자를 A-A'선을 따라 절단한 개략적인 단면도이다.
도 10은 본 발명의 일 실시예에 따른 반도체 소자의 일부 영역에 대한 개략적인 평면도이다.
도 11은 도 10의 본 발명의 일 실시예에 따른 반도체 소자를 A-A'선을 따라 절단한 개략적인 단면도이다.
도 12는 본 발명의 일 실시예에 따른 반도체 소자의 개략적인 단면도이다.
도 13은 본 발명의 일 실시예에 따른 반도체 소자의 메모리 셀 어레이를 나타내는 등가 회로도이다.
도 14는 본 발명의 일 실시예에 따른 반도체 소자의 일부 영역에 대한 개략적인 평면도이다.
도 15는 도 14의 본 발명의 일 실시예에 따른 반도체 소자를 B-B'선을 따라 절단한 개략적인 단면도이다.
도 16 및 도 17은 본 발명의 일 실시예에 따른 반도체 소자에 대한 개략적인 배치도들이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 다음과 같이 설명한다.
본 발명의 실시예는 여러 가지 다른 형태로 변형되거나 여러 가지 실시예가 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 실시예로 한정되는 것은 아니다. 또한, 본 발명의 실시예는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위해 사용된 것이며, 본 발명을 한정하기 위한 것이 아니다. 단수의 표현은 문맥상 명백하게 다르게 지적하는 것이 아니라면, 복수의 표현을 포함한다. 본 명세서에서 사용되는 경우 "포함하다", "구비하다", 또는 "가지다" 등과 같은 용어는 명세서에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들의 조합이 존재함을 특정하려는 것이며, 하나 이상의 다른 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들의 조합의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 해석되어야 한다. 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제2 부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 개략적인 블록 다이어그램이다.
도 1을 참조하면, 본 발명의 실시 형태에 따른 반도체 소자(10)는 메모리 셀 어레이(20), 로우 디코더(30) 및 코어 로직 회로(55)를 포함할 수 있다. 코어 로직 회로(55)는 읽기/쓰기(read/write) 회로(40) 및 제어 회로(50)를 포함할 수 있다.
메모리 셀 어레이(20)는 복수의 행과 열을 따라 배열된 복수의 메모리 셀들을 포함할 수 있다. 메모리 셀 어레이(20)에 포함되는 복수의 메모리 셀들은, 워드 라인(Word Line, WL), 공통 소스 라인(Common Source Line, CSL), 스트링 선택 라인(String Select Line, SSL), 접지 선택 라인(Ground Select Line, GSL) 등을 통해 로우 디코더(30)와 연결될 수 있으며, 비트 라인(Bit Line, BL)을 통해 읽기/쓰기 회로(40)와 연결될 수 있다. 일 실시예에서, 동일한 행을 따라 배열되는 복수의 메모리 셀은 동일한 워드 라인(WL)에 연결되고, 동일한 열을 따라 배열되는 복수의 메모리 셀은 동일한 비트 라인(BL)에 연결될 수 있다.
메모리 셀 어레이(20)에 포함되는 복수의 메모리 셀은 복수의 메모리 블록으로 구분될 수 있다. 각 메모리 블록은 복수의 워드 라인(WL), 복수의 스트링 선택 라인(SSL), 복수의 접지 선택 라인(GSL), 복수의 비트 라인(BL)과 적어도 하나의 공통 소스 라인(CSL)을 포함할 수 있다.
로우 디코더(30)는 외부로부터 어드레스 정보(ADDR)를 수신하고, 수신한 어드레스 정보(ADDR)를 디코딩하여 메모리 셀 어레이(20)에 연결된 워드 라인(WL), 공통 소스 라인(CSL), 스트링 선택 라인(SSL) 및 접지 선택 라인(GSL) 중 적어도 일부를 선택할 수 있다.
읽기/쓰기 회로(40)는 제어 회로(50)로부터 수신하는 명령에 따라 메모리 셀 어레이(20)에 연결되는 비트 라인(BL) 중 적어도 일부를 선택할 수 있다. 읽기/쓰기 회로(40)는 선택한 적어도 일부의 비트 라인(BL)과 연결된 메모리 셀에 저장된 데이터를 읽어오거나, 선택한 적어도 일부의 비트 라인(BL)과 연결된 메모리 셀에 데이터를 기입할 수 있다. 읽기/쓰기 회로(40)는 상기와 같은 동작을 수행하기 위해, 페이지 버퍼, 입/출력 버퍼, 데이터 래치 등과 같은 회로를 포함할 수 있다.
제어 회로(50)는 외부로부터 전달되는 제어 신호(CTRL)에 응답하여 로우 디코더(30) 및 읽기/쓰기 회로(40)의 동작을 제어할 수 있다. 메모리 셀 어레이(20)에 저장된 데이터를 읽어오는 경우, 제어 회로(50)는 읽어오고자 하는 데이터가 저장된 워드 라인(WL)에 읽기 동작을 위한 전압을 공급하도록 로우 디코더(30)의 동작을 제어할 수 있다. 읽기 동작을 위한 전압이 특정 워드 라인(WL)에 공급되면, 제어 회로(50)는 읽기/쓰기 회로(40)가 읽기 동작을 위한 전압이 공급된 워드 라인(WL)과 연결된 메모리 셀에 저장된 데이터를 읽어오도록 제어할 수 있다.
한편, 메모리 셀 어레이(20)에 데이터를 쓰는 경우, 제어 회로(50)는 데이터를 쓰고자 하는 워드 라인(WL)에 쓰기 동작을 위한 전압을 공급하도록 로우 디코더(30)의 동작을 제어할 수 있다. 쓰기 동작을 위한 전압이 특정 워드 라인(WL)에 공급되면, 제어 회로(50)는 쓰기 동작을 위한 전압이 공급된 워드 라인(WL)에 연결된 메모리 셀에 데이터를 기록하도록 읽기/쓰기 회로(40)를 제어할 수 있다.
도 2는 본 발명의 일 실시예에 따른 반도체 소자의 개략적인 배치도이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 반도체 소자(10)는, 셀 영역(C), 주변 회로 영역(P) 및 셀 영역(C)와 주변 회로 영역(P) 사이의 경계 영역(B)을 포함할 수 있다. 셀 영역(C)은 복수의 메모리 셀 어레이들(20)을 포함하고, 주변 회로 영역(P)은 로우 디코더(30), 코어 로직 회로(55) 및 기타 주변 회로(60)를 포함할 수 있다.
셀 영역(C)에서, 메모리 셀 어레이들(20)은 로우 디코더(30)를 중심으로 양쪽에 배치될 수 있다.
주변 회로 영역(P)에서, 코어 로직 회로(55)는 각각의 메모리 셀 어레이(20)에 대응하여 배치될 수 있다. 또한, 기타 주변 회로(60)는 코어 로직 회로(55)의 주변에 배치되며, 고전압 발생회로 등을 포함할 수 있다. 다만, 도 2에 도시된 이러한 메모리 셀 어레이 및 주변 회로의 배치 관계는 예시적인 것이며, 본 발명의 일 실시예에 따른 반도체 소자의 내부 배치 관계는 이에 한정되지 않는다.
경계 영역(B)은 주변 회로 영역(P)으로부터 셀 영역(C)으로 전달되는 열을 차단하거나 감소시키는 에어갭 구조물(45)를 포함할 수 있다. 구체적으로, 에어갭 구조물(45)은 메모리 셀 어레이들(20)과 코어 로직 회로(55) 사이의 경계 영역(B)에 배치될 수 있다. 각각의 메모리 셀 어레이(20)마다 에어갭 구조물(45)가 구비될 수 있다. 즉, 복수의 메모리 셀 어레이(20)에 일대일 대응하여, 복수의 에어갭 구조물들(45)이 구비될 수 있다. 각각의 에어갭 구조물(45)은 메모리 셀 어레이(20)의 일면을 따라 일 방향(예를 들어, X 방향)으로 연장되고, 메모리 셀 어레이(20)의 일면의 길이에 대응하는 길이를 가질 수 있다. 이와 달리, 각각의 메모리 셀 어레이(20)에 대응하여 분리되어 구비되는 것이 아니라, 메모리 셀 어레이들(20) 전체에 대응하여 일 방향(예를 들어, X 방향)으로 연장되는 하나의 에어갭 구조물(45)이 구비될 수 있다.
반도체 소자(10)가 동작하는 동안에 코어 로직 회로(55) 및/또는 기타 주변 회로(60)에서 열이 발생할 수 있고, 발생한 열이 기판 및/또는 층간 절연층을 통해 메모리 셀 어레이(20)에 전달되어 셀 특성이 열화될 수 있다. 특히, 코어 로직 회로(55)에 가까이 위치한 메모리 셀들은 코어 로직 회로(55)로부터 멀리 위치한 메모리 셀들에 비해 상대적으로 고온에 노출되므로 메모리 셀 특성의 열화가 더 심각할 수 있다. 따라서, 본 발명의 일 실시예에 따르면, 메모리 셀 어레이(20)와 코어 로직 회로(55) 사이에 에어갭 구조물(45)를 형성하여 메모리 셀 어레이(20)에 전달되는 열을 차단하거나 감소시킴으로써, 메모리 셀 특성이 열화되는 것을 막을 수 있다. 에어갭 구조물(45)의 구조에 대해서는 아래에서 도 4 내지 도 11를 참조하여 더욱 상세히 설명한다.
도 3은 본 발명의 일 실시예에 따른 반도체 소자의 메모리 셀 어레이를 나타내는 등가 회로도이다. 본 발명의 일 실시예에 따른 반도체 소자는 수직형(vertical) 낸드(NAND) 플래시 소자일 수 있다.
도 3을 참조하면, 메모리 셀 어레이는, 서로 직렬로 연결되는 n 개의 메모리 셀(MC1~MCn), 메모리 셀(MC1~MCn)의 양단에 직렬로 연결되는 접지 선택 트랜지스터(GST) 및 스트링 선택 트랜지스터(SST)를 포함하는 복수의 메모리 셀 스트링(S)을 포함할 수 있다.
서로 직렬로 연결되는 n 개의 메모리 셀(MC1~MCn)는 메모리 셀(MC1~MCn)을 선택하기 위한 n 개의 워드 라인(WL1~WLn)에 각각 연결될 수 있다.
접지 선택 트랜지스터(GST)의 게이트 단자는 접지 선택 라인(GSL)과 연결되고, 소스 단자는 공통 소스 라인(CSL)에 연결될 수 있다. 한편, 스트링 선택 트랜지스터(SST)의 게이트 단자는 스트링 선택 라인(SSL)에 연결되고, 소스 단자는 메모리 셀(MCn)의 드레인 단자에 연결될 수 있다. 도 3에서는 서로 직렬로 연결되는 n 개의 메모리 셀(MC1~MCn)에 접지 선택 트랜지스터(GST)와 스트링 선택 트랜지스터(SST)가 하나씩 연결되는 구조를 도시하였으나, 이와 달리 복수의 접지 선택 트랜지스터(GST) 또는 복수의 스트링 선택 트랜지스터(SST)가 연결될 수도 있다.
스트링 선택 트랜지스터(SST)의 드레인 단자는 복수의 비트 라인(BL1~BLm)에 연결될 수 있다. 스트링 선택 트랜지스터(SST)의 게이트 단자에 스트링 선택 라인(SSL)을 통해 신호가 인가되면, 비트 라인(BL1~BLm)을 통해 인가되는 신호가 서로 직렬로 연결된 n 개의 메모리 셀(MC1~MCn)에 전달됨으로써 데이터 읽기 또는 쓰기 동작이 실행될 수 있다. 또한, 소스 단자가 공통 소스 라인(CSL)에 연결된 게이트 선택 트랜지스터(GST)의 게이트 단자에 게이트 선택 라인(GSL)을 통해 신호를 인가함으로써, n 개의 메모리 셀(MC1~MCn)에 저장된 전하를 모두 제거하는 소거(erase) 동작이 실행될 수 있다.
도 4는 본 발명의 일 실시예에 따른 반도체 소자의 일부 영역에 대한 개략적인 평면도이다. 도 5는 도 4의 본 발명의 일 실시예에 따른 반도체 소자를 A-A'선을 따라 절단한 개략적인 단면도이다. 도 4 및 도 5에 도시된 셀 영역(C)에는 도 3을 참조하여 설명한 수직형 낸드 플래시 메모리 소자의 메모리 셀 어레이 일부가 도시되어 있다. 도 4는 기판(101) 상에 형성된 주요 구성을 설명하기 위해 층간 절연층(175), 식각 정지층(220) 등의 일부 구성을 생략하고 도시하였다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 반도체 소자에서 기판(101)은 셀 영역(C), 주변 회로 영역(P), 그리고 그 사이의 경계 영역(B)을 포함할 수 있다. 셀 영역(C)은 복수의 게이트 전극층들(131-136: 130), 채널 패드(170) 및 도전층(180)을 포함할 수 있다. 주변 회로 영역(P)는 활성 영역(208)을 정의하는 소자 분리막(207), 활성 영역(208)과 교차하는 게이트 전극(214)을 포함할 수 있다. 활성 영역(208) 및 게이트 전극(214)은 주변 트랜지스터를 형성할 수 있다. 경계 영역(B)은 주변 회로 영역(P)로부터 셀 영역(C)으로 전달되는 열을 차단하거나 감소시키는 에어갭 구조물(45)을 포함할 수 있다.
복수의 게이트 전극층들(130) 사이에는 복수의 절연층들(140, 도 5 참조)이 배치될 수 있다. 복수의 게이트 전극층들(130)과 복수의 절연층들(140)은 예를 들어, Y축 방향으로 연장될 수 있다. 복수의 게이트 전극층들(130)과 복수의 절연층들(140)은 기판(101)에 더 가까운 층일수록 Y축 방향으로 더 길게 연장되어 계단 형상을 이루는 복수의 단차를 형성할 수 있다.
기판(101)은 X축 방향과 Y축 방향으로 연장되는 상면을 가질 수 있다. 기판(101)은 반도체 물질, 예컨대 Ⅳ족 반도체, Ⅲ-Ⅴ족 화합물 반도체 또는 Ⅱ-Ⅵ족 화합물 반도체를 포함할 수 있다. 예를 들어, Ⅳ족 반도체는 실리콘, 게르마늄 또는 실리콘-게르마늄을 포함할 수 있다. 기판(101)은 벌크 웨이퍼 또는 에피택셜층, SOI(Silicon On Insulator)층, 또는 SeOI(Semiconductor On Insulator)층 등으로 제공될 수도 있다.
게이트 전극층들(130)은 다결정 실리콘 또는 금속 실리사이드 물질을 포함할 수 있다. 상기 금속 실리사이드 물질은, 예컨대, Co, Ni, Hf, Pt, W 및 Ti 중에서 선택되는 금속의 실리사이드 물질 또는 이들의 조합일 수 있다. 실시예에 따라, 게이트 전극들(130)은 금속 물질, 예컨대 텅스텐(W)을 포함할 수도 있다. 또한, 별도로 도시되지는 않았지만, 게이트 전극들(130)은 확산 방지막(diffusion barrier)을 더 포함할 수 있으며, 예컨대, 상기 확산 방지막은 텅스텐 질화물(WN), 탄탈륨 질화물(TaN), 티타늄 질화물(TiN) 또는 이들의 조합을 포함할 수 있다. 절연층들(140)은 실리콘 산화물 또는 실리콘 질화물과 같은 절연성 물질을 포함할 수 있다.
채널 패드(170)은 게이트 전극층들(131-136: 130)을 관통하는 채널 영역(160, 도 5 참조) 상에 배치되며, 채널 패드(170)은 일 방향(예를 들어, Y축 방향)으로 지그재그 형태로 배치될 수 있다. 채널 패드(170)는 예컨대, 도핑된 다결정 실리콘을 포함할 수 있다. 채널 패드(170)는 도 3에 도시한 스트링 선택 트랜지스터(SST)의 드레인 영역으로 작용할 수 있다.
도전층(180)은 복수의 게이트 전극층들(130) 및 복수의 절연층들(140)을 관통하여 기판(101)과 연결될 수 있다. 도전층(180)은 예를 들어, Y 방향으로 연장되는 라인 형상으로 배치될 수 있다. 도전층(180)은 예를 들어, X 방향에서 소정 간격으로 배열될 수 있으며, 도시된 바에 한정되지 않는다. 도전층(180)은 도 3에 도시한 공통 소스 라인(CSL)을 이룰 수 있다. 도전층(180)은 텅스텐(W), 알루미늄(Al) 또는 구리(Cu) 등과 같은 금속을 포함할 수 있다. 도전층(180)과 게이트 전극층들(130) 사이에 절연층이 더 배치될 수 있다. 상기 절연층에 의해 게이트 전극층들(130)과 전기적으로 절연될 수 있다.
주변 회로 영역(P)은 활성 영역(208)을 정의하는 소자 분리막(207), 활성 영역(208)과 교차하는 게이트 전극(214)을 포함할 수 있다. 활성 영역(208)과 게이트 전극(214)는 주변 트랜지스터들을 형성할 수 있다. 상기 주변 트랜지스터들은 도 1에 도시한 코어 로직 회로(55) 등을 구성할 수 있다. 도 4에는 두 개의 주변 트랜지스터들이 도시되었으나, 주변 회로 영역(P)에 포함되는 주변 트랜지스터들의 개수 및 상대적인 크기는 이에 한정되지 않는다.
에어갭 구조물(45)은 예를 들어, 기판(101) 내에서 X축 방향으로 연장되는 라인 형태의 트렌치(205t), 트렌치(205t)를 부분적으로 매립하는 절연층(205) 및 절연층(205)에 의해 둘러싸인 에어갭(205a)을 포함할 수 있다. 에어갭 구조물(45)는 기판(101)의 상부에서 보았을 때 직선 형태일 수 있다. 즉, 트렌치(205t)는 기판(101)의 상부에서 보았을 때 직선 형태일 수 있다. 에어갭(205a)은 트렌치(205t) 내에 끊기지 않고 연속적으로 형성될 수 있다. 일 실시예에서, 에어갭 구조물(45)은 Y축 방향으로 서로 이격된 복수의 라인 형태의 트렌치(205t)를 포함할 수 있다. 절연층(205)은 소자 분리막(207)를 형성하는 제조 단계와 동일한 제조 단계에서 형성될 수 있다. 일 실시예에서, 절연층(205)은 소자 분리막(207)를 형성하는 제조 단계와 별개의 제조 단계에서 의해 형성될 수 있다.
도 5를 참조하면, 기판(101)은 셀 영역(C), 주변 회로 영역(P), 그리고 그 사이의 경계 영역(B)을 포함할 수 있다.
셀 영역(C)에는 Z축 방향을 따라 기판(101)의 상면 위에 적층되는 복수의 게이트 전극층(131-136: 130) 및 복수의 게이트 전극층(130)과 번갈아 배치되는 복수의 절연층(141-147: 140)을 포함할 수 있다. 복수의 게이트 전극층들(130)과 복수의 절연층들(140)은 예를 들어, Y축 방향으로 연장될 수 있다. 셀 영역(C)에는 복수의 게이트 전극층(130)과 복수의 절연층(140)을 관통하며 기판(101)의 상면에 실질적으로 수직한 방향(예를 들어, Z축 방향)으로 연장되는 채널 영역(160)이 더 마련될 수 있다. 채널 영역(160)은 원형의 단면을 갖는 개구부 내에 형성될 수 있으며, 가운데가 비어 있는 환형의 채널 영역(160) 내부에 매립 절연층(165)이 마련될 수도 있다. 채널 영역(160)은 예를 들어, Y축 방향을 따라 지그재그 형태로 배치될 수 있다. 다만, 채널 영역(160)의 배치는 실시예에 따라 다양할 수 있으며, 도시된 형태에 한정되지 않는다. 채널 영역(160) 상에는 채널 패드(170)가 마련될 수 있으며, 채널 패드(170)을 통해 비트 라인이 채널 영역(160)과 서로 연결될 수 있다.
채널 영역(160)과 게이트 전극층들(130) 사이에는 게이트 절연층(150)이 배치될 수 있다. 게이트 절연층(150)은 블록킹층, 전하 저장층, 터널링층 등을 포함할 수 있다. 상기 터널링층이 채널 영역(160)에 접하도록 배치되고, 상기 블록킹층은 게이트 전극층(130)에 접하도록 배치될 수 있다. 게이트 절연층(150)은 채널 영역(160)을 따라 기판(101) 상으로 연장될 수 있다. 실시예에 따라, 게이트 절연층(150)이 게이트 전극층(130)을 둘러싸는 형태로 배치될 수 있다. 실시예에 따라, 게이트 절연층(130)의 상기 전하 저장층과 상기 터널링층은 채널 영역(160)과 평행하게 연장되도록 채널 영역(160)의 외측에 배치되고, 상기 블록킹층은 게이트 전극층(130)을 둘러싸도록 배치될 수 있다. 상기 블록킹층은 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4), 실리콘 산질화물(SiON) 또는 고유전율 유전 물질을 포함할 수 있다. 상기 고유전율 유전 물질은, 알루미늄 산화물(Al2O3), 탄탈륨 산화물(Ta2O3), 티타늄 산화물(TiO2), 이트륨 산화물(Y2O3), 지르코늄 산화물(ZrO2), 지르코늄 실리콘 산화물(ZrSixOy), 하프늄 산화물(HfO2), 하프늄 실리콘 산화물(HfSixOy), 란탄 산화물(La2O3), 란탄 알루미늄 산화물(LaAlxOy), 란탄 하프늄 산화물(LaHfxOy), 하프늄 알루미늄 산화물(HfAlxOy), 및 프라세오디뮴 산화물(Pr2O3) 중 어느 하나일 수 있다. 한편, 선택적으로 상기 블록킹층은 서로 다른 유전율을 갖는 복수의 층을 포함할 수 있다. 이때, 상대적으로 낮은 유전율을 갖는 층을, 높은 유전율을 갖는 층보다 채널 영역(160)에 가깝게 배치함으로써, 베리어(barrier) 높이와 같은 에너지 밴드를 조절하여 메모리 장치의 특성, 예컨대 소거(erase) 특성을 향상시킬 수 있다. 상기 전하 저장층은 전하 트랩층 또는 도전성 나노 입자를 포함하는 절연층일 수 있다. 상기 전하 트랩층은 예를 들면 실리콘 질화물을 포함할 수 있다. 상기 터널링층은 블록킹 절연층보다 낮은 유전율을 갖는 물질로 이루어 질 수 있다. 상기 터널링층은 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4), 실리콘 산질화물(SiON), 하프늄 산화물(HfO2), 하프늄 실리콘 산화물(HfSixOy), 알루미늄 산화물(Al2O3), 및 지르코늄 산화물(ZrO2) 중 적어도 하나를 포함할 수 있다.
게이트 전극층들(130)과 절연층들(140)은 기판(101)에 더 가까운 층일수록 Y축 방향으로 더 연장되어 계단 형상을 이루는 복수의 단차를 형성할 수 있다. 복수의 게이트 전극층(130) 및 절연층(140)이 Y축 방향을 따라 서로 다른 길이로 연장되어 마련된 단차로 인해, 복수의 패드 영역이 제공될 수 있다. 도 4에는 각 패드 영역에서 Z축 방향을 따라 절연층(140)이 게이트 전극층(130)보다 상부에 위치하는 것으로 도시하였으나, 이와 달리 게이트 전극층(130)이 절연층(140)보다 상부에 위치할 수도 있다.
주변 회로 영역(P)은 활성 영역(208)을 정의하는 소자 분리막(207), 활성 영역(208) 상에 배치되는 게이트 전극(214)을 포함할 수 있다. 활성 영역(207)과 게이트 전극(214) 사이에 게이트 절연층(212)이 개재될 수 있다. 게이트 전극(214)의 양 측벽에는 게이트 스페이서(216)가 배치될 수 있다. 게이트 전극(214) 양측의 활성 영역(208)에는 n형 또는 p형 불순물이 주입된 소스/드레인 영역(209)이 형성될 수 있다.
게이트 전극(214)은 폴리 실리콘(Poly-Silicon), 금속(예를 들어, 텅스텐 또는 몰리브덴 등), 또는 금속 실리사이드 중 적어도 하나를 포함할 수 있다. 게이트 전극(214)은 폴리 실리콘 층과 금속 실리사이드 층이 적층된 구조를 가질 수도 있다. 게이트 절연층(212)은 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4), 실리콘 산질화물(SiON) 또는 고유전율 유전 물질을 포함할 수 있다. 게이트 스페이서(216)은 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4), 실리콘 산질화물(SiON) 또는 이들의 조합으로 이루어질 수 있다.
게이트 전극(214), 소자 분리막(207) 및 에어갭 구조물(45) 등을 덮는 식각 정지층(220)이 주변 회로 영역(P) 및 경계 영역(B)에 형성될 수 있다. 식각 정지층(220)은 실리콘 질화물(Si3N4), 실리콘 산질화물(SiON) 또는 이들의 조합으로 이루어질 수 있다.
에어갭 구조물(45)은 예를 들어, 기판(101)을 식각하여 형성한 트렌치(205t), 트렌치(205t)를 부분적으로 매립하는 절연층(205) 및 절연층(205)에 의해 둘러싸인 에어갭(205a)를 포함할 수 있다. 트렌치(205t)의 깊이는 주변 회로 영역(P)에서 소자 분리막(207)을 형성하는 페리 트렌치의 깊이와 동일할 수 있다. 일 실시예에서, 트렌치(205t)의 깊이는 상기 페리 트렌치의 깊이보다 더 깊을 수 있다. 트렌치(205t)의 종횡비(aspect ratio)는 상기 페리 트렌치의 종횡비보다 클 수 있다. 트렌치(205t)는 페리 트렌치를 형성하는 제조 단계와 동일한 제조 단계에 의해 형성될 수 있다. 일 실시예에서, 트렌치(205t)는 페리 트렌치를 형성하는 제조 단계와 별개의 제조 단계에 의해 형성될 수 있다.
일 실시예에서, 에어갭 구조물(45)은 서로 이격된 복수의 트렌치(205t)를 포함할 수 있다. 복수의 트렌치(205t)는 동일한 깊이를 가지도록 형성될 수 있다. 복수의 트렌치(205t)는 서로 다른 깊이를 가지도록 형성될 수 있다.
절연층(205)은 소자 분리막(207)를 형성하는 제조 단계와 동일한 제조 단계에 의해 형성될 수 있다. 일 실시예에서, 절연층(205)은 소자 분리막(207)를 형성하는 제조 단계와 별개의 제조 단계에 의해 형성될 수 있다. 절연층(205)의 상면이 기판(101)의 상면과 동일한 높이를 가지는 것으로 도시되어 있으나, 이에 한정되지 않는다. 절연층(205)의 상면의 높이는 기판(101)의 상면보다 더 높을 수 있다.
층간 절연층(175)은 셀 영역(C), 경계 영역(B) 및 주변 회로 영역(P)에 걸쳐서 기판(101) 상에 배치될 수 있다. 셀 영역(C)에서 층간 절연층(175)은 복수의 게이트 전극층(130) 및 절연층(140)을 덮도록 배치되고, 경계 영역(B) 및 주변 회로 영역(P)에서 층간 절연층(175)은 식각 정지층(220)을 덮도록 배치될 수 있다. 일 실시예에서 층간 절연층(175)은 경계 영역(B) 및 주변 회로 영역(P)에서 미리 형성된 다른 층간 절연층 상에 배치될 수 있다.
도 6은 본 발명의 일 실시예에 따른 반도체 소자의 일부 영역에 대한 개략적인 평면도이다. 도 7은 도 6의 본 발명의 일 실시예에 따른 반도체 소자를 A-A'선을 따라 절단한 개략적인 단면도이다. 도 6 및 도 7에 도시된 반도체 소자는 경계 영역(B)에 형성된 에어갭 구조물(45a) 이외에 다른 구성들은 도 4 및 도 5를 참조하여 설명한 내용과 동일하므로 생략한다.
도 6 및 도 7을 참조하면, 에어갭 구조물(45a)은 예를 들어, 기판(101) 내에서 X축 방향으로 연장되는 라인 형태의 트렌치(205ta), 트렌치(205ta)를 부분적으로 매립하는 절연층(205) 및 절연층(205)에 의해 둘러싸인 에어갭(205aa)를 포함할 수 있다. 에어갭 구조물(45a)는 기판(101)의 상부에서 보았을 때 삼각 톱니 모양으로 꺾이며 연장되는 지그재그선 형태일 수 있다. 즉, 트렌치(205ta)는 기판(101)의 상부에서 보았을 때 삼각 톱니 모양으로 꺾이며 연장되는 지그재그선 형태일 수 있다. 에어갭(205aa)은 트렌치(205ta) 내에 끊기지 않고 연속적으로 형성될 수 있다. 트렌치(205ta)의 깊이는 주변 회로 영역(P)에 소자 분리막(207)을 형성하기 위한 페리 트렌치의 깊이와 동일할 수 있다. 일 실시예에서, 트렌치(205ta)의 깊이는 소자 분리막(207)을 형성하기 위한 페리 트렌치의 깊이보다 더 깊을 수 있다. 트렌치(205ta)의 종횡비(aspect ratio)는 소자 분리막(207)을 형성하기 위한 페리 트렌치의 종횡비보다 클 수 있다.
도 8은 본 발명의 일 실시예에 따른 반도체 소자의 일부 영역에 대한 개략적인 평면도이다. 도 9는 도 8의 본 발명의 일 실시예에 따른 반도체 소자를 A-A'선을 따라 절단한 개략적인 단면도이다. 도 8 및 도 9에 도시된 반도체 소자는 경계 영역(B)에 형성된 에어갭 구조물(45b) 이외에 다른 구성들은 도 4 및 도 5를 참조하여 설명한 내용과 동일하므로 생략한다.
도 8 및 도 9를 참조하면, 에어갭 구조물(45b)은 기판(101) 내에서 X축 방향으로 연장되는 라인 형태의 트렌치(205tb), 트렌치(205tb)를 부분적으로 매립하는 절연층(205) 및 절연층(205)에 의해 둘러싸인 에어갭(205ab)를 포함할 수 있다. 에어갭 구조물(45b)는 기판(101)의 상부에서 보았을 때 사각 톱니 모양으로 꺾이며 연장되는, 다시 말해, X축 방향, Y축 방향, X축 방향 그리고 -Y축 방향으로 교대로 소정의 길이만큼 꺾이며 연장되는 지그재그선 형태일 수 있다. 즉, 트렌치(205tb)는 기판(101)의 상부에서 보았을 때 사각 톱니 모양으로 꺾이며 연장되는 지그재그선 형태일 수 있다. 에어갭(205ab)는 트렌치(205tb) 내에 끊기지 않고 연속적으로 형성될 수 있다. 트렌치(205tb)의 깊이는 주변 회로 영역(P)에 소자 분리막(207)을 형성하기 위한 페리 트렌치의 깊이와 동일할 수 있다. 일 실시예에서, 트렌치(205tb)의 깊이는 소자 분리막(207)을 형성하기 위한 페리 트렌치의 깊이보다 더 깊을 수 있다. 트렌치(205tb)의 종횡비(aspect ratio)는 소자 분리막(207)을 형성하기 위한 페리 트렌치의 종횡비보다 클 수 있다.
도 10은 본 발명의 일 실시예에 따른 반도체 소자의 일부 영역에 대한 개략적인 평면도이다. 도 11은 도 10의 본 발명의 일 실시예에 따른 반도체 소자를 A-A'선을 따라 절단한 개략적인 단면도이다. 도 10 및 도 11에 도시된 반도체 소자는 경계 영역(B)에 형성된 에어갭 구조물(45c) 이외에 다른 구성들은 도 4 및 도 5를 참조하여 설명한 내용과 동일하므로 생략한다.
도 10 및 도 11을 참조하면, 에어갭 구조물(45c)은 예를 들어, 기판(101) 내에서 X축 방향으로 연장되는 트렌치(205tc), 트렌치(205tc)를 부분적으로 매립하는 절연층(205) 및 절연층(205)에 의해 둘러싸인 에어갭(205ac)를 포함할 수 있다. 에어갭 구조물(45c)는 기판(101)의 상부에서 보았을 때 사다리 형태일 수 있다. 즉, 트렌치(205tc)는 기판(101)의 상부에서 보았을 때 서로 이격되어 나란히 X축 방향으로 연장되는 세로 트렌치들과 상기 세로 트렌치들을 연결하도록 Y축 방향으로 연장되며 일정한 간격으로 배치되는 가로 트렌치들로 이루어진 사다리 형태일 수 있다. 에어갭(205ac)는 트렌치(205tc) 내에 끊기지 않고 연속적으로 형성될 수 있다. 트렌치(205tc)의 깊이는 주변 회로 영역(P)에 소자 분리막(207)을 형성하기 위한 페리 트렌치의 깊이와 동일할 수 있다. 일 실시예에서, 트렌치(205tc)의 깊이는 소자 분리막(207)을 형성하기 위한 페리 트렌치의 깊이보다 더 깊을 수 있다. 트렌치(205tc)의 종횡비(aspect ratio)는 소자 분리막(207)을 형성하기 위한 페리 트렌치의 종횡비보다 클 수 있다.
도 12는 본 발명의 일 실시예에 따른 반도체 소자의 개략적인 단면도이다. 도 12에 도시된 셀 영역(C)에는 도 3을 참조하여 설명한 수직형 낸드 플래시 메모리 소자의 메모리 셀 어레이 일부가 도시되어 있다. 도 12에 도시된 반도체 소자는 경계 영역(B)에 형성된 상부 에어갭 구조물(45u) 이외에 다른 구성들은 도 4 및 도 5를 참조하여 설명한 내용과 동일하므로 생략한다.
도 12를 참조하면, 에어갭 구조물(45) 상에 상부 에어갭 구조물(45u)가 형성될 수 있다. 에어갭 구조물(45)와 상부 에어갭 구조물(45u)는 식각 정지층(220)에 의해 분리될 수 있다. 상부 열절단 방지 구조물(45u)는 층간 절연층(175)을 관통하는 개구부(190t), 개구부(190t)를 부분적으로 매립하는 상부 절연층(190) 및 상부 절연층(190)에 의해 둘러싸인 에어갭(190a)를 포함할 수 있다. 도 4에서 트렌치(205t)가 X축 방향으로 연장되는 것과 유사하게, 개구부(190t)는 기판(101)의 상부에서 보았을 때, X축 방향으로 연장될 수 있다. 개구부(190t)의 폭은 트렌치(205t)의 폭과 다를 수 있다. 개구부(190t)는 기판(101)에 가까워질수록 폭이 점점 좁아지는 형상일 수 있다.
도 13은 본 발명의 일 실시예에 따른 반도체 소자의 메모리 셀 어레이를 나타내는 등가 회로도이다. 본 발명의 일 실시예에 따른 반도체 소자는 평면형(planar) 낸드(NAND) 플래시 소자일 수 있다.
메모리 셀 어레이는 복수의 셀 블록들로 구성될 수 있고, 도 13은 하나의 셀 블록을 나타낸 것일 수 있다. 도 13을 참조하면, 셀 블록은 복수의 페이지들로 구성될 수 있다. 각각의 페이지는 하나의 워드 라인(WL)에 연결된 복수의 메모리 셀들(MC1~MCn)로 구성될 수 있다. 한편, 셀 블록은 복수의 셀 스트링들로 구성될 수 있다. 각각의 셀 스트링은 스트링 선택 라인(SSL)에 연결되는 스트링 선택 트랜지스터(SST), 복수의 워드 라인들(WL1~WLn)에 연결되는 복수의 메모리 셀 들(MC1~MCn), 그리고 접지 선택 라인(GSL)에 연결되는 접지 선택 트랜지스터(GST)를 포함할 수 있다. 스트링 선택 트랜지스터(SST)는 비트 라인(BL)에 연결되고, 접지 선택 트랜지스터(GST)는 공통 소스 라인(CSL)에 연결될 수 있다. 하나의 비트 라인(BL)과 공통 소스 라인(CSL)사이에서 복수의 메모리 셀들(MC1~MCn)이 직렬로 연결되도록 구성될 수 있다.
도 14는 본 발명의 일 실시예에 따른 반도체 소자의 일부 영역에 대한 개략적인 평면도이다. 도 15는 도 14의 본 발명의 일 실시예에 따른 반도체 소자를 B-B'선을 따라 절단한 개략적인 단면도이다. 도 14 및 도 15의 셀 영역(C)에는 도 13을 참조하여 설명한 평면형 낸드 플래시 메모리 소자의 메모리 셀 어레이 일부가 도시되어 있다. 도 14는 기판(101) 상에 형성된 주요 구성을 설명하기 위해 층간 절연층(375), 식각 정지층(220) 등의 일부 구성을 생략하고 도시하였다.
도 14를 참조하면, 본 발명의 일 실시예에 따른 반도체 소자에서 기판(301)은 셀 영역(C), 주변 회로 영역(P), 그리고 그 사이의 경계 영역(B)을 포함할 수 있다. 셀 영역(C)은 예를 들어, X축 방향으로 서로 이격되고, Y축 방향으로 연장되는 복수의 활성 영역들(ACT1~ACTm) 및 활성 영역들(ACT1~ACTm)을 정의하는 소자 분리막(307)을 포함할 수 있다. 셀 영역(C)은 제2 도전층(318)로 이루어진 스트링 선택 라인(SSL), 복수의 워드 라인들(WL1~WLn), 그리고 접지 선택 라인(GSL)을 포함할 수 있다. 스트링 선택 라인(SSL), 복수의 워드 라인들(WL1~WLn), 그리고 접지 선택 라인(GSL)은 활성 영역들(ACT1~ACTm)과 교차하도록 배치될 수 있다.
주변 회로 영역(P)는 활성 영역(208)을 정의하는 소자 분리막(207), 활성 영역(208)과 교차하는 게이트 전극(214)을 포함할 수 있다. 활성 영역(208)과 게이트 전극(214)는 주변 트랜지스터들을 형성할 수 있다. 본 실시예에서도 주변 회로 영역(P)에 대하여 도 4를 참조하여 설명한 내용들이 그대로 적용될 수 있다.
경계 영역(B)에 배치되는 에어갭 구조물(45)은 예를 들어, 기판(101) 내에서 X축 방향으로 연장되는 라인 형태의 트렌치(205t), 트렌치(205t)를 부분적으로 매립하는 절연층(205) 및 절연층(205)에 의해 둘러싸인 에어갭(205a)를 포함할 수 있다. 본 실시예에서도 에어갭 구조물(45)에 대하여 도 4를 참조하여 설명한 내용들이 그대로 적용될 수 있다.
도 15를 참조하면, 셀 영역(C)에는 복수의 셀 스트링들이 반복적으로 배치될 수 있으며, 그 일부로서 하나의 셀 스트링에 대한 구조가 도시되어 있다. 하나의 셀 스트링은 비트 라인(BL, 도 13 참조)에 연결되는 스트링 선택 트랜지스터(SST), 공통 소스 라인(CSL, 도 13 참조))에 연결되는 접지 선택 트랜지스터(GST) 및 스트링 선택 트랜지스터(SST)와 접지 선택 트랜지스터(GST) 사이에 배치되는 복수의 메모리 셀들(MC1~MCn)을 포함할 수 있다. 각각의 메모리 셀(MC)은 기판 상에 형성된 절연층(312), 제1 도전층(314), 블로킹 절연층(316) 및 제2 도전층(318)를 포함할 수 있다. 제1 도전층(314)은 블로킹 절연층(316)에 의해 제2 도전층(318)과 전기적으로 절연되고, 절연층(31)에 의해 기판(301)과 절연된 부유 게이트(floating gate)일 수 있다. 제2 도전층(318)은 제어 게이트(control gate)일 수 있다. 스트링 선택 트랜지스터(SST)와 접지 선택 트랜지스터(GST)는 기판 상에 형성된 절연층(312), 제1 도전층(314), 블로킹 절연층(316) 및 제2 도전층(318)을 포함할 수 있고, 블로킹 절연층(316)의 일부 영역이 제거되어 제1 도전층(314)와 제2 도전층(318)이 전기적으로 연결될 수 있다. 메모리 셀(MC)들 사이, 스트링 선택 트랜지스터(SST)와 인접한 메모리 셀(MC1) 사이 및 접지 선택 트랜지스터(GST)와 인접한 메모리 셀(MCn) 사이의 기판 내에 n형 불순물로 도핑된 불순물 영역(309)을 포함할 수 있다.
경계 영역(B)에 배치되는 에어갭 구조물(45)은 예를 들어, 기판(101)을 식각하여 형성한 트렌치(205t), 트렌치(205t)를 부분적으로 매립하는 절연층(205) 및 절연층(205)에 의해 둘러싸인 에어갭(205a)를 포함할 수 있다. 본 실시예에서도 에어갭 구조물(45)와 관련하여 도 5를 참조하여 설명한 내용들이 그대로 적용될 수 있다.
본 실시예에서도 주변 회로 영역(P)와 관련하여 앞서 도 5를 참조하여 설명한 내용들이 그대로 적용될 수 있다.
도 16 및 도 17은 본 발명의 일 실시예에 따른 반도체 소자에 대한 개략적인 배치도들이다. 도 16 및 도 17에 도시된 반도체 소자(100, 100A)는 메모리 소자들 및 다양한 로직 소자들을 하나의 칩에 포함하는 SoC (System-on-Chip) 소자일 수 있다.
도 16을 참조하면, 반도체 소자(100)은 하나의 기판에 형성된 비휘발성 메모리 소자(10'), RAM(Random Access Memory), ROM(Read Only Memory) 등의 메모리 소자들, 및 CPU (Central Processing Unit), GPU(Graphic Processing Uint), ISP(Image Signal Processor), DSP(Digital Signal Processor) 등의 로직 소자들을 포함할 수 있다. 반도체 소자(100)은 이 외에 다양한 콘트롤러나 인터페이스들을 포함할 수 있다. 도 16에 도시된 여러 소자들의 배치관계는 예시적인 것일 뿐이며, 이에 한정되지 않는다. 반도체 소자(100)은 응용 분야에 따라 다양한 소자들을 포함할 수 있다.
비휘발성 메모리 소자(10')은 도 2에 도시된 반도체 소자(10)과 유사한 구조를 가질 수 있다. 비휘발성 메모리 소자(10')은 셀 영역과 주변 회로 영역을 포함할 수 있다. 상기 셀 영역은 복수의 메모리 셀 어레이들(20)을 포함할 수 있다. 상기 주변 회로 영역은 로우 디코더(30), 코어 로직 회로(55) 및 기타 주변 회로(60)을 포함할 수 있다. 비휘발성 메모리 소자(10')은 로우 디코더(30)를 중심으로 양쪽에 배치된 메모리 셀 어레이들(20), 각각의 메모리 셀 어레이(20)에 대응하여 배치된 코어 로직 회로(55)를 포함할 수 있다. 또한, 비휘발성 메모리 소자(10')는 코어 로직 회로(55)의 주변에서 고전압 발생회로 등을 포함하는 기타 주변 회로(60)를 포함할 수 있다.
반도체 소자(100)가 동작하는 동안에 비휘발성 메모리 소자(10')의 주변에 배치된 여러 로직 소자들(CPU, GPU 등)에서 열이 발생할 수 있다. 뿐만 아니라, 비휘발성 메모리 소자(10')의 코어 로직 회로(55) 등에서도 열이 발생할 수 있다. 발생된 열은 비휘발성 메모리 소자(10')의 메모리 셀 어레이들(20)에 전달되어 셀 특성을 열화시킬 수 있다.
상기 주변 회로 영역 및 상기 로직 소자로부터 상기 셀 영역으로 전달되는 열을 차단하거나 감소시키기 위해, 비휘발성 메모리 소자(10')은 메모리 셀 어레이(20)와 코어 로직 회로(55) 사이에 그리고, 메모리 셀 어레이(20)와 상기 로직 소자들 사이에 에어갭 구조물(45)를 포함할 수 있다. 비휘발성 메모리 소자(10')은 사각 링 형태로 상기 셀 영역을 둘러싸는 하나의 에어갭 구조물(45')을 포함할 수 있다.
에어갭 구조물(45')로 인하여 코어 로직 회로(55) 및 로직 소자들메모리 셀 어레이(20)에 전달되는 열을 차단하거나 감소시킴으로써, 메모리 셀 특성이 열화되는 것을 막을 수 있다. 에어갭 구조물(45')의 구조는 앞서 도 4 내지 도 12를 참조하여 상술한 구조들이 그대로 적용될 수 있다.
도 17을 참조하면, 반도체 소자(100A)은 하나의 기판에 형성된 비휘발성 메모리 소자(10"), RAM(Random Access Memory), ROM(Read Only Memory) 등의 기억 소자들, 및 CPU (Central Processing Unit), GPU(Graphic Processing Uint), ISP(Image Signal Processor), DSP(Digital Signal Processor) 등의 로직 소자들을 포함할 수 있다. 반도체 소자(100)은 이 외에 다양한 콘트롤러나 인터페이스들을 포함할 수 있다. 도 17에 도시된 여러 소자들의 배치관계는 예시적인 것일 뿐이며, 이에 한정되지 않는다. 반도체 소자(100)은 응용 분야에 따라 다양한 소자들을 포함할 수 있다.
비휘발성 메모리 소자(10")은 도 16에 도시된 비휘발성 메모리 소자(10')와 유사한 구조를 가질 수 있다. 비휘발성 메모리 소자(10")은 도 16에 도시된 에어갭 구조물(45')와 다른 형태로 배치된 에어갭 구조물(45")을 포함할 수 있다. 상기 셀 영역은 복수의 메모리 셀 어레이들(20)을 포함할 수 있다. 본 실시예에서, 비휘발성 메모리 소자(10")은 메모리 셀 어레이(20)와 코어 로직 회로(55) 사이에 그리고, 메모리 셀 어레이(20)와 상기 로직 소자들 사이에 에어갭 구조물(45)를 포함할 수 있다. 비휘발성 메모리 소자(10")은 사각 링 형태로 상기 메모리 셀 어레이(20)를 각각 둘러싸는 복수의 에어갭 구조물(45")을 포함할 수 있다. 에어갭 구조물(45")로 인하여 코어 로직 회로(55) 및 로직 소자들메모리 셀 어레이(20)에 전달되는 열을 차단하거나 감소시킴으로써, 메모리 셀 특성이 열화되는 것을 막을 수 있다. 에어갭 구조물(45")의 구조는 앞서 도 4 내지 도 12를 참조하여 상술한 구조들이 그대로 적용될 수 있다.
지금까지의 설명은 본 발명의 기술적 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시예들은 본 발명의 기술적 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
10: 반도체 소자 20: 메모리 셀 어레이
30: 로우 디코더 45: 에어갭 구조물
55: 코어 로직 회로 60: 기타 주변 회로
C: 셀 영역 B: 경계 영역
P: 주변 회로 영역

Claims (10)

  1. 복수의 메모리 셀 어레이를 포함하는 셀 영역, 주변 회로 영역 및 상기 셀 영역과 상기 주변 회로 영역 사이에 배치되는 경계 영역을 포함하는 기판; 및
    상기 경계 영역에 구비되며, 상기 기판 내에 형성되는 트렌치 및 상기 트렌치 내부의 에어갭을 포함하는 에어갭 구조물;을 포함하고,
    상기 에어갭 구조물은 상기 복수의 메모리 셀 어레이 모두에 대응하여 단절되는 구간 없이 연속적으로 구비되며 상기 복수의 메모리 셀 어레이의 일면을 따라 일 방향으로 연장되는 것을 특징으로 하는 반도체 소자.
  2. 제1 항에 있어서,
    상기 에어갭 구조물은 각각의 상기 메모리 셀 어레이마다 하나씩 구비되고, 상기 메모리 셀 어레이의 일면을 따라 일 방향으로 연장되는 것을 특징으로 하는 반도체 소자.
  3. 제2 항에 있어서,
    각각의 상기 에어갭 구조물은 각각의 상기 메모리 셀 어레이의 일면의 길이에 대응하는 길이를 가지는 것을 특징으로 하는 반도체 소자.
  4. 삭제
  5. 제1 항에 있어서,
    상기 에어갭 구조물은 하나의 라인 형태의 트렌치를 포함하는 것을 특징으로 하는 반도체 소자.
  6. 복수의 메모리 셀 어레이를 포함하는 셀 영역, 주변 회로 영역 및 상기 셀 영역과 상기 주변 회로 영역 사이에 배치되는 경계 영역을 포함하는 기판; 및
    상기 경계 영역에 구비되며, 상기 기판 내에 형성되는 트렌치 및 상기 트렌치 내부의 에어갭을 포함하는 에어갭 구조물;을 포함하고,
    상기 에어갭 구조물은 서로 이격된 라인 형태의 복수의 트렌치를 포함하는 것을 특징으로 하는 반도체 소자.
  7. 복수의 메모리 셀 어레이를 포함하는 셀 영역, 주변 회로 영역 및 상기 셀 영역과 상기 주변 회로 영역 사이에 배치되는 경계 영역을 포함하는 기판; 및
    상기 경계 영역에 구비되며, 상기 기판 내에 형성되는 트렌치 및 상기 트렌치 내부의 에어갭을 포함하는 에어갭 구조물;을 포함하고,
    상기 에어갭 구조물은 상기 기판 상부에서 보았을 때 직선 형태인 것을 특징으로 하는 반도체 소자.
  8. 복수의 메모리 셀 어레이를 포함하는 셀 영역 및 주변 회로 영역을 포함하는 비휘발성 메모리 소자, 및 로직 소자들을 포함하는 기판;
    상기 셀 영역과 상기 주변 회로 영역 사이 및 상기 셀 영역과 상기 로직 소자들 사이의 경계 영역에 배치되고, 상기 기판 내에 형성되는 트렌치 및 상기 트렌치 내부의 에어갭을 포함하는 에어갭 구조물;
    상기 주변 회로 영역에 형성된 트렌치를 매립하고, 상기 주변 회로 영역의 활성 영역을 정의하는 소자 분리막; 및
    상기 주변 회로 영역 및 상기 경계 영역에서, 상기 에어갭 구조물, 상기 소자 분리막, 및 상기 활성 영역 상의 게이트 전극을 덮는 식각 정지층;을 포함하고,
    상기 복수의 메모리 셀 어레이는 상기 기판에 적층된 복수의 게이트 전극층 및 상기 복수의 게이트 전극층을 관통하여 상기 기판의 상면에 수직으로 연장되는 복수의 채널을 포함하고,
    상기 에어갭 구조물은 상기 복수의 메모리 셀 어레이와 상기 소자 분리막 사이에 배치되는, 반도체 소자.
  9. 제8 항에 있어서,
    상기 셀 영역은 복수의 메모리 셀 어레이를 포함하고, 하나의 상기 에어갭 구조물이 사각 링 형태로 상기 복수의 메모리 셀 어레이를 모두 둘러싸는 것을 특징으로 하는 반도체 소자.
  10. 제8 항에 있어서,
    상기 셀 영역은 복수의 셀 어레이를 포함하고, 각각의 상기 셀 어레이마다 상기 에어갭 구조물이 구비되며, 상기 에어갭 구조물은 사각 링 형태로 각각의 셀 어레이를 둘러싸는 것을 특징으로 하는 반도체 소자.
KR1020150110977A 2015-08-06 2015-08-06 반도체 소자 KR102373816B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150110977A KR102373816B1 (ko) 2015-08-06 2015-08-06 반도체 소자
US15/168,349 US9698154B2 (en) 2015-08-06 2016-05-31 Semiconductor device
CN201610637818.3A CN106449631B (zh) 2015-08-06 2016-08-05 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150110977A KR102373816B1 (ko) 2015-08-06 2015-08-06 반도체 소자

Publications (2)

Publication Number Publication Date
KR20170018165A KR20170018165A (ko) 2017-02-16
KR102373816B1 true KR102373816B1 (ko) 2022-03-15

Family

ID=58053545

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150110977A KR102373816B1 (ko) 2015-08-06 2015-08-06 반도체 소자

Country Status (3)

Country Link
US (1) US9698154B2 (ko)
KR (1) KR102373816B1 (ko)
CN (1) CN106449631B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991280B2 (en) * 2016-02-17 2018-06-05 Sandisk Technologies Llc Multi-tier three-dimensional memory devices containing annular dielectric spacers within memory openings and methods of making the same
US11211305B2 (en) * 2016-04-01 2021-12-28 Texas Instruments Incorporated Apparatus and method to support thermal management of semiconductor-based components
KR102285787B1 (ko) * 2017-03-03 2021-08-04 삼성전자 주식회사 3차원 반도체 소자
KR102442933B1 (ko) * 2017-08-21 2022-09-15 삼성전자주식회사 3차원 반도체 장치
CN108364953B (zh) * 2018-03-13 2019-08-27 长江存储科技有限责任公司 三维存储器件及其制作过程的器件保护方法
US11631465B2 (en) 2018-07-03 2023-04-18 Samsung Electronics Co., Ltd. Non-volatile memory device
CN110675907A (zh) * 2018-07-03 2020-01-10 三星电子株式会社 非易失性存储器装置和在其内部传输数据的方法
KR102601213B1 (ko) * 2018-07-03 2023-11-10 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 제조 방법
JP7350583B2 (ja) * 2019-09-12 2023-09-26 キオクシア株式会社 半導体記憶装置
JP2022075275A (ja) 2020-11-06 2022-05-18 キオクシア株式会社 半導体記憶装置
CN112928117B (zh) * 2021-03-15 2022-06-10 长江存储科技有限责任公司 三维存储器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130277730A1 (en) 2012-04-20 2013-10-24 Woo Duck Jung Semiconductor device and method of manufacturing the same
US20140151777A1 (en) 2012-12-04 2014-06-05 Jae-Hwang Sim Semiconductor Memory Devices and Methods of Fabricating the Same
US20140239368A1 (en) 2013-02-22 2014-08-28 Kabushiki Kaisha Toshiba Semiconductor storage device and method of manufacturing the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413827B2 (en) * 2000-02-14 2002-07-02 Paul A. Farrar Low dielectric constant shallow trench isolation
JP4171695B2 (ja) 2003-11-06 2008-10-22 株式会社東芝 半導体装置
JP4689244B2 (ja) 2004-11-16 2011-05-25 ルネサスエレクトロニクス株式会社 半導体装置
JP4558557B2 (ja) 2005-03-31 2010-10-06 富士通セミコンダクター株式会社 不揮発性半導体記憶装置
US7871902B2 (en) * 2008-02-13 2011-01-18 Infineon Technologies Ag Crack stop trenches
KR20100102982A (ko) * 2009-03-12 2010-09-27 삼성전자주식회사 반도체 장치
KR20110117326A (ko) 2010-04-21 2011-10-27 매그나칩 반도체 유한회사 반도체 장치 및 그 제조방법
KR20110117988A (ko) 2010-04-22 2011-10-28 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US8288750B2 (en) * 2010-04-29 2012-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. Phase change memory device with air gap
KR101139462B1 (ko) 2010-08-30 2012-05-02 에스케이하이닉스 주식회사 반도체 소자의 형성 방법
JP2012059830A (ja) 2010-09-07 2012-03-22 Toshiba Corp 半導体記憶装置
KR20120129082A (ko) 2011-05-19 2012-11-28 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
KR101841199B1 (ko) * 2011-12-07 2018-03-23 삼성전자주식회사 반도체 장치의 제조 방법 및 이에 의해 제조된 반도체 장치
US8603889B2 (en) * 2012-03-30 2013-12-10 International Business Machines Corporation Integrated circuit structure having air-gap trench isolation and related design structure
KR20140007608A (ko) * 2012-07-09 2014-01-20 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9870943B2 (en) * 2015-01-16 2018-01-16 Macronix International Co., Ltd. Contact process and contact structure for semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130277730A1 (en) 2012-04-20 2013-10-24 Woo Duck Jung Semiconductor device and method of manufacturing the same
US20140151777A1 (en) 2012-12-04 2014-06-05 Jae-Hwang Sim Semiconductor Memory Devices and Methods of Fabricating the Same
US20140239368A1 (en) 2013-02-22 2014-08-28 Kabushiki Kaisha Toshiba Semiconductor storage device and method of manufacturing the same

Also Published As

Publication number Publication date
US20170040335A1 (en) 2017-02-09
US9698154B2 (en) 2017-07-04
KR20170018165A (ko) 2017-02-16
CN106449631B (zh) 2020-03-13
CN106449631A (zh) 2017-02-22

Similar Documents

Publication Publication Date Title
KR102373816B1 (ko) 반도체 소자
CN108573979B (zh) 半导体器件
KR102637644B1 (ko) 메모리 장치
US9853049B2 (en) Memory devices having common source lines including layers of different materials
US20190319038A1 (en) Semiconductor devices
US8895393B2 (en) Memory devices including vertical pillars and methods of manufacturing and operating the same
KR101660432B1 (ko) 수직 구조의 반도체 메모리 소자
KR101845507B1 (ko) 수직 구조의 비휘발성 메모리 소자 및 그 제조 방법
KR102460070B1 (ko) 수직형 메모리 장치
KR100640620B1 (ko) 트윈비트 셀 구조의 ｎｏｒ형 플래쉬 메모리 소자 및 그제조 방법
US20200043830A1 (en) Semiconductor device including a through wiring area
US20170338238A1 (en) Semiconductor device
US11594544B2 (en) Semiconductor devices with string select channel for improved upper connection
US11910611B2 (en) Nonvolatile memory device and method for fabricating the same
US20200194458A1 (en) Semiconductor device
KR20170036877A (ko) 3차원 반도체 메모리 장치
KR102600999B1 (ko) 수직형 메모리 장치
KR20180135642A (ko) 수직형 메모리 장치
US11930641B2 (en) Semiconductor devices
US20230371262A1 (en) 3d semiconductor memory device
KR102609517B1 (ko) 메모리 장치
CN110473874B (zh) 半导体装置
KR20170043977A (ko) 메모리 장치
KR20130025256A (ko) 차폐전극으로 분리된 트윈-핀을 갖는 비휘발성 메모리 소자 및 이를 이용한 낸드 플래시 메모리 어레이

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant