KR102314615B1 - 액정표시장치의 구동회로 - Google Patents

액정표시장치의 구동회로 Download PDF

Info

Publication number
KR102314615B1
KR102314615B1 KR1020140129135A KR20140129135A KR102314615B1 KR 102314615 B1 KR102314615 B1 KR 102314615B1 KR 1020140129135 A KR1020140129135 A KR 1020140129135A KR 20140129135 A KR20140129135 A KR 20140129135A KR 102314615 B1 KR102314615 B1 KR 102314615B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
power supply
data
output
signal
Prior art date
Application number
KR1020140129135A
Other languages
English (en)
Other versions
KR20160037303A (ko
Inventor
권기영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140129135A priority Critical patent/KR102314615B1/ko
Publication of KR20160037303A publication Critical patent/KR20160037303A/ko
Application granted granted Critical
Publication of KR102314615B1 publication Critical patent/KR102314615B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 소비전력을 저감할 수 있는 액정표시장치의 구동회로를 제공하기 위하여, 다수의 아날로그 전압을 출력하는 전원부와 다수의 제어신호를 출력하는 타이밍 컨트롤러와 상기 타이밍 컨트롤러 및 상기 전원부와 각각 연결되며, 상기 타이밍 컨트롤러에서 출력되는 수직 동기신호(Vsync)와 상기 전원부에서 출력되는 로직 전원전압(VCC)을 인가받아, 상기 전원부에서 출력되는 고전위 전원전압(VDD)을 제어하는 전원 제어회로부를 포함하는 액정표시장치의 구동회로를 제공한다.

Description

액정표시장치의 구동회로 {Curcuit for driving liquid crystal display device}
본 발명은 액정표시장치의 구동회로에 관한 것으로 특히 소비전력을 저감할 수 있는 액정표시장치의 구동회로에 관한 것이다.
액정표시장치는 박형, 경량, 저소비전력 등의 장점을 지니고 있어, 컴퓨터 모니터와 노트북, 개인휴대단말기 및 벽걸이형 텔레비전에 이르기까지 널리 사용되고 있다.
도면을 참조하여, 이러한 액정표시장치에 대해 보다 상세히 설명한다.
도 1은 일반적인 액정표시장치의 구동회로를 포함하는 액정표시장치의 블록도이다.
도 1에 도시한 바와 같이, 액정표시장치는 영상을 표시하는 액정패널(10)과 액정패널(10)의 소자들을 동작시키기 위한 신호를 생성, 공급하는 구동부를 포함한다.
액정패널(10)은 교차하여 화소 영역을 정의하는 다수의 게이트 배선(9)과 데이터 배선(8)을 포함한다.
도면에는 도시하지 않았지만, 각 화소 영역에는 게이트 배선(9) 및 데이터 배선(8)과 연결된 박막트랜지스터, 그리고 박막트랜지스터와 연결된 액정 커패시터 및 스토리지 커패시터가 위치한다.
구동부는 타이밍 컨트롤러(1, timing controller)와 게이트 드라이버(3, gate driver) 및 데이터 드라이버(2, data driver)를 포함한다.
타이밍 컨트롤러(1)는 외부 시스템(도시하지 않음)으로부터 영상신호(RGB data)와 제어신호를 입력받아, 영상신호(RGB data)를 재배치한다.
또한, 타이밍 컨트롤러(1)는 게이트 드라이버(3)와 데이터 드라이버(2)의 구동에 필요한 게이트 제어신호 및 데이터 제어신호를 생성하여, 게이트 드라이버(3)에 게이트 제어신호를 공급하고, 데이터 드라이버(2)에 데이터 제어신호 및 재배치된 영상신호(RGB data)를 공급한다.
게이트 드라이버(3)는 타이밍 컨트롤러(1)로부터의 게이트 제어신호에 따라, 액정패널(10)의 게이트 배선(9)에 게이트 신호를 공급하며, 데이터 드라이버(2)는 타이밍 컨트롤러(1)로부터의 데이터 제어신호와 영상신호(RGB data)에 따라, 액정패널(10)의 데이터 배선(8)에 데이터 신호를 공급한다.
따라서, 게이트 신호와 데이터 신호에 의해, 액정패널(10)은 화상을 표시하게 된다.
또한, 전원부(7)는 전원 전압(Vin)이 입력되면, 액정표시패널(10)의 고전위 전원전압(VDD), 로직 전원전압(VCC), 공통전압(Vcom), 게이트전압(VGH, VGL) 등의 아날로그 구동 전압들을 출력한다.
한편, 종래의 액정표시장치의 경우, 유효 데이터가 없는 버티컬 블랭크(Vertical Blank) 구간에도 전원부로부터 액정표시장치에 아날로그 구동전압들이 인가되며, 컨트롤 신호, 무효 데이터가 타이밍 컨트롤러로부터 출력되는데, 실제 이 구간에서는 어떠한 컨트롤 신호, 데이터 신호도 액정표시장치의 디스플레이에는 영향을 주지 않는다.
그러나, 이 구간에서 지속적으로 아날로그 구동전압 특히, 고전위 전원전압(VDD)이 인가됨으로써 전력을 소모하게 되는 문제점이 있다.
본 발명은 상기와 같은 종래 문제점을 해결하기 위해 안출된 것으로, 무효 데이터 구간인 버티컬 블랭크 구간(Vertical Blank) 동안 전원 제어회로부에 의해, 전원부가 액정표시장치에 공급하는 고전위 전원전압(VDD)을 차단하여 소비전력을 절감할 수 있는 액정표시장치의 구동회로를 제공하는데 목적이 있다.
전술한 바와 같은 목적을 달성하기 위한 본 발명은, 다수의 아날로그 전압을 출력하는 전원부와 다수의 제어신호를 출력하는 타이밍 컨트롤러와 상기 타이밍 컨트롤러 및 상기 전원부와 각각 연결되며, 상기 타이밍 컨트롤러에서 출력되는 수직 동기신호(Vsync)와 상기 전원부에서 출력되는 로직 전원전압(VCC)을 인가받아, 상기 전원부에서 출력되는 고전위 전원전압(VDD)을 제어하는 전원 제어회로부를 포함하는 액정표시장치의 구동회로를 제공한다.
또한, 상기 전원 제어회로부는 상기 고전위 전원전압(VDD)을 유효 데이터 구간에서는 출력시키고, 무효 데이터 구간에서는 차단시키는 것을 특징으로 한다.
또한, 상기 전원 제어회로부는 상기 수직 동기신호(Vsync) 및 로직 전원전압(VCC) 신호가 모두 "1"인 경우에, 상기 고전위 전원전압(VDD)을 출력시키는 것을 특징으로 한다.
또한, 상기 유효데이터 구간은 상기 수직 동기신호(Vsync)가 "1"이고, 상기 무효데이터 구간은 상기 수직 동기신호(Vsync)가 "0"인 것을 특징으로 한다.
또한, 상기 전원 제어회로부의 출력단자는 무효 데이터구간에서 전기적으로 플로팅(floating)되는 것을 특징으로 하는 액정표시장치의 구동회로.
본 발명의 액정표시장치의 구동회로는 전원 제어회로부에 의해 무효 데이터 구간에서는 고전위 전원전압(VDD)의 출력을 차단하고, 유효 데이터 구간에서만 고전위 전원전압(VDD)이 출력되도록 제어함으로써 소비전력을 저감할 수 있는 효과가 있다.
도 1은 일반적인 액정표시장치의 구동회로를 포함하는 액정표시장치의 블록도이다.
도 2는 본 발명의 액정표시장치의 구동회로를 포함하는 액정표시장치의 블록도이다.
도 3은 본 발명의 액정표시장치 구동회로를 설명하기 위한 동작 타이밍도이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 2는 본 발명의 액정표시장치의 구동회로의 블록도이다.
도 2에 도시한 바와 같이, 액정표시장치는 영상을 표시하는 액정패널(100)과 액정패널(100)의 소자들을 동작시키기 위한 신호를 생성, 공급하는 구동부를 포함한다.
액정패널(100)은 교차하여 화소 영역을 정의하는 다수의 게이트 배선(107)과 데이터 배선(108)을 포함한다.
도면에는 도시하지 않았지만, 각 화소 영역에는 게이트 배선(107) 및 데이터 배선(108)과 연결된 박막트랜지스터, 그리고 박막트랜지스터와 연결된 액정 커패시터 및 스토리지 커패시터가 위치한다.
구동부는 타이밍 컨트롤러(101, timing controller)와 게이트 드라이버(103, gate driver) 및 데이터 드라이버(102, data driver)를 포함한다.
타이밍 컨트롤러(101)는 외부 시스템(미도시)으로부터 영상신호(RGB data)와 제어신호를 입력받아, 영상신호(RGB data)를 재배치한다.
또한, 타이밍 컨트롤러(101)는 게이트 드라이버(103)와 데이터 드라이버(102)의 구동에 필요한 게이트 제어신호 및 데이터 제어신호를 생성하여, 게이트 드라이버(103)에 게이트 제어신호를 공급하고, 데이터 드라이버(2)에 데이터 제어신호 및 재배치된 영상신호(RGB data)를 공급한다.
게이트 드라이버(103)는 타이밍 컨트롤러(103)로부터의 게이트 제어신호에 따라, 액정패널(100)의 게이트 배선(107)에 게이트 신호를 공급하며, 데이터 드라이버(102)는 타이밍 컨트롤러(101)로부터의 데이터 제어신호와 영상신호(RGB data)에 따라, 액정패널(100)의 데이터 배선(108)에 데이터 신호를 공급한다.
따라서, 게이트 신호와 데이터 신호에 의해, 액정패널(100)은 화상을 표시하게 된다.
또한, 전원부(107)는 전원 전압(Vin)이 입력되면, 아날로그 구동 전압들을 출력한다.
특히, 도 2에 도시한 바와 같이, 본 발명의 액정표시장치의 구동회로는 각종 아날로그 전압을 출력하는 전원부(107)와 각종 제어신호를 출력하는 타이밍 컨트롤러(101)와, 상기 타이밍 컨트롤러(101) 및 상기 전원부(107)와 각각 연결되며, 상기 타이밍 컨트롤러(101)에서 출력되는 수직 동기신호(Vsync)와 상기 전원부(101)에서 출력되는 로직 전원전압(VCC)을 인가받아, 상기 전원부(107)가 출력하는 고전위 전원전압(VDD)을 제어하는 전원 제어회로부(105)를 포함하여 구성된다.
먼저, 전원부(107)는 전원 전압(Vin)이 입력되면, 15V~20V 사이의 고전위 전원전압(VDD), 3.3V의 로직 전원전압(VCC), 15V 이상의 게이트 하이전압(VGH), -3V 이하의 게이트 로우전압(VGL), 7V~8V 사이의 공통전압(Vcom) 등의 아날로그 구동 전압들을 출력한다.
고전위 전원전압(VDD)은 액정표시패널(100)의 액정셀들에 충전될 최대 데이터 전압이고, 로직 전원전압(VCC)은 타이밍 컨트롤러(101), 데이터 구동부(102)의 소스 드라이브 IC들, 게이트 구동부들(103)의 게이트 드라이브 IC들을 구동하기 위한 전원전압이다.
다음, 타이밍 컨트롤러(101)는 디지털 영상 데이터(RGB)를 재정렬하여 데이터 구동부(102)에 전송한다.
또한, 타이밍 컨트롤러(101)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(DE : Data Enable), 도트 클럭(CLK) 등의 타이밍신호를 이용하여 데이터 구동부(102), 게이트 구동부(103)를 제어하기 위한 구동부들의 제어신호들을 출력한다.
수직 동기신호(Vsync)와 수평 동기신호(Hsync)는 영상신호(RGB data)를 동기화시키기 위한 신호로서, 수직 동기신호(Vsync)는 프레임을 구별하기 위한 신호로 한 프레임을 주기로 입력되며, 수평동기신호(Hsync)는 한 프레임에서 라인을 구별하기 위한 신호로 한 라인을 주기로 입력된다.
또한, 데이터 인에이블 신호(DE)는 유효 데이터가 있는 구간을 표시하는 것으로, 화소에 데이터를 공급하는 시점을 나타낸다.
또한, 수직 동기신호(Vsync)와 수평 동기신호(Hsync) 및 데이터인에이블 신호(DE)는 클럭 신호(CLK)를 기준으로 동작한다.
이 때, 본 발명의 액정표시장치의 구동회로부의 타이밍 컨트롤러(101)는 전원 제어회로부(105)와 연결되어 수직 동기신호(Vsync)를 전원 제어회로부(105)에 인가하는 것을 특징으로 한다.
한편, 타이밍 컨트롤러(101)는 프레임 주파수를 i배하여 액정표시패널(100)을 60×iHz의 프레임 주파수로 구동시킬 수 있다.
다음, 전원 제어회로부(105)는 상기 타이밍 컨트롤러(101) 및 상기 전원부(107)와 각각 연결되며, 상기 타이밍 컨트롤러(101)에서 출력되는 수직동기신호(Vsync)와 전원부(107)에서 출력되는 로직 전원전압(VCC)을 인가받아, 전원부(107)가 출력하는 고전위 전원전압(VDD)을 제어한다.
도 3은 본 발명의 액정표시장치 구동회로를 설명하기 위한 동작 타이밍도이다.
먼저, 도 3에 도시한 바와 같이, 수직 동기신호(Vsync)는 각 프레임의 끝 또는 시작을 알리는 신호로서, 프레임 전환 구간은 VFP(Vertical Front Porch), VSW(Vertical Sync Width) 및 VBP(Vertical Back Porch)로 나눌 수 있다.
이 때, VFP는 한 프레임의 마지막 라인의 데이터 이네이블 신호(DE)의 끝점부터 수직 동기신호(Vsync)의 시작점까지의 구간이고, VSW는 수직 동기신호(Vsync)의 시작점부터 끝점까지의 구간이고, VBP는 수직 동기신호(Vsync)의 끝점부터 데이터 이네이블 신호(DE)의 시작점까지의 구간이다.
또한, 데이터 이네이블 신호(DE : Data Enable)는 유효 데이터가 있는 구간을 표시하는 입력 신호로서, 하이(High)상태의 신호에서 액정표시장치의 한 라인에 해당하는 데이터가 들어 있고, 한 프레임에 해당하는 데이터가 들어있는 구간을 유효 데이터 구간이라 한다.
따라서, 한 프레임의 유효 데이터를 표시한 후, 얼마간의 시간이 지난 후에 다음 프레임의 유효 데이터를 표시하게 된다.
이와 같이, 한 프레임의 유효 데이터를 표시한 후, 다음 프레임의 유효 데이터를 표시하기 전까지, 데이터가 들어가지 않는 무효 데이터 구간, 즉 버티컬 블랭크(VB : Vertical Blank) 구간이 존재하게 된다.
상기 무효 데이터구간은 실제 액정표시장치를 디스플레이에 하는데 영향을 미치지 않는 구간인데, 여전히 유효 데이터 구간일 때와 마찬가지로 여러 가지 신호들과 데이터 신호들까지 출력하는 것이 일반적이며, 계속적으로 PCB(Printed Circuit Board), 데이터 배선, 컨트롤 배선으로 전력을 공급하여 전력 소모를 일으킨다.
구체적으로, 프레임 주파수를 60Hz(16.67ms)로 설정하면 무효 데이터 구간은 0.465ms이며, 무효데이터 구간에서 전원부가 고전위 전원전압(VDD)을 출력하지 않는다면 약 3%정도의 소비전력을 절감시키는 효과가 있다.
또한, 데이터 이네이블 신호(DE)는 수직 동기신호(Vsync)와 동기화 되는데, 한 프레임의 유효데이터를 표시한 후 다음 프레임의 유효 데이터가 표시되기 전까지의 구간을 살펴보면, 데이터 이네이블 신호(DE)의 무효 데이터 구간의 폭은 수직동기 신호(Vsync)의 VSW의 폭 보다 넓다.
이는 수직동기 신호(Vsync)의 VSW에서 데이터 이네이블 신호(DE)의 신호 마진(margin)을 확보하기 위함이다. 즉, 데이터 이네이블 신호(DE)에 의해 프레임이 전환되기 위한 충분한 시간을 확보하여 이전 프레임의 데이터가 다음 프레임에 표시되는 것을 방지 하기 위함이다.
이 때, 본 발명의 액정표시장치의 전원 제어회로부(105)는 유효 데이터구간에서만 전원부(107)가 상기 고전위 전원전압(VDD)을 출력되도록 제어 하는 것을 특징으로 한다.
따라서, 전원부(107)가 온(on)한 이후, 유효 데이터 구간뿐 만 아니라 무효 데이터 구간에서도 계속하여 고전위 전원전압(VDD)을 출력하는 것이 아니라, 전원 제어회로부(105)가 유효데이터 구간에서는 온(on)되어 고전위 전원전압(VDD)을 출력하고, 무효데이터 구간에서는 오프(off)되어 고전위 전원전압(VDD)의 출력을 차단 한다.
즉, 전원 제어회로부(105)가 전원부(107)로부터 로직 전원전압(VCC)과 타이밍 컨트롤러로(101)부터 수직 동기신호(Vsync)를 각각 인가 받아 고전위 전원전압(VDD) 출력 여부를 결정하여, 고전위 전원전압(VDD)을 유효 데이터 구간에서는 출력하고, 무효 데이터 구간에서는 차단한다.
구체적으로, 전원 제어회로부(105)가 유효 데이터구간에서는 전원부(107)에서 출력된 고전위 전원전압(VDD)을 그대로 출력하고, 무효 데이터구간에서는 전원 제어회로부(105)의 출력단자를 전기적으로 플로팅(floating)하여 고전위 전원전압(VDD)이 출력되지 않도록 할 수 있다.
또한, 타이밍 컨트롤러(101)에서 출력되는 제어신호들의 논리 구성을 통해 고전위 전원전압(VDD) 출력을 제어하는 것이 아니라, 전원 제어회로부(105)가 전원부(107) 및 타이밍 컨트롤(101)과 각각 연결되어, 이들로부터 각각 신호를 인가 받아, 각각의 신호의 논리구성을 통해 무효 데이터구간에서 고전위 전원전압(VDD) 출력을 차단하는 것이다.
따라서, 본 발명의 액정표시장치의 구동회로는 유효 데이터 구간에서만 고전위 전원전압(VDD)이 출력되도록 함으로써 소비전력을 저감할 수 있는 효과가 있다.
이 때, 전원 제어회로부(105)는 전원부(107)에 내장되어 있을 수 도 있다.
아래의 표 1은 본 발명의 전원 제어회로부(105)의 논리표이다.
로직 전원전압
(VCC) 		수직 동기신호
(Vsync) 		고전위 전원전압
(VDD)
1 1 1
1 0 0
0 1 0
0 0 0
먼저, "1"은 하이(High) 상태의 신호이고 "0"은 로우(Low) 상태의 신호를 나타낸다.
본 발명의 액정표시장치의 구동회로의 전원 제어회로부(105)는 수직 동기신호(Vsync) 및 로직 전원전압(VCC) 신호가 모두 "1"인 경우에, 고전위 전원전압(VDD)을 출력시키는 것을 특징으로 한다.
표 1에 도시한 바와 같이, 전원 제어회로부(105)는 로직 전원전압(VCC) 신호가 "1"이고, 수직동기 신호(Vsync)가 "1"이면 전원부(107)에서 고전위 전원전압(VDD)을 출력하도록 하고, 로직 전원전압(VCC) 신호가 "1"이고 수직동기 신호(Vsync)가 "0"이거나 또는, 로직 전원전압(VCC) 신호가 "0"이고 수직동기 신호(Vsync)가 "1"이거나 또는, 로직 전원전압(VCC) 신호가 "0"이고 수직동기 신호(Vsync)가 "0"이면, 전원부(107)에서 고전위 전원전압(VDD)을 출력되지 않도록 한다.
다시 말해, 전원 제어회로부(105)는 로직 전원전압(VCC) 신호가 "1"이고, 수직동기 신호(Vsync)가 "1"인 경우에만 전원부(107)에서 고전위 전원전압(VDD)을 출력하도록 한다.
따라서, 전원 제어회로부(105)는 로직 전원전압(VCC) 신호와 수직동기 신호(Vsync)를 입력으로 하는 앤드게이트(AND gate)를 포함할 수 있다.
이 때, 수직 동기신호(Vsync)가 "0"인 경우는 무효 데이터 구간(VB)을 의미하고, 수직 동기신호(Vsenc)가 "l"인 경우는 유효 데이터 구간을 의미한다.
이 경우, 무효 데이터 구간에서 타이밍 컨트롤러(101)는 전원 제어회로부(105)에 수직 동기신호(Vsync)로 "0"을 인가하도록 구성할 수 있다.
따라서, 본 발명의 액정표시장치의 구동회로는 유효 데이터 구간에서만 고전위 전원전압(VDD)이 출력되도록 함으로써 소비전력을 저감할 수 있는 효과가 있다.
본 발명은 전술한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.
100 : 액정패널
101 : 타이밍 컨트롤러
102 : 데이터 구동부
103 : 게이트 구동부
105 : 전원 제어회로부
107 : 전원부

Claims (7)

  1. 다수의 아날로그 전압을 출력하는 전원부;
    다수의 제어신호를 출력하는 타이밍 컨트롤러;
    상기 타이밍 컨트롤러 및 상기 전원부와 각각 연결되며, 상기 타이밍 컨트롤러에서 출력되는 수직 동기신호(Vsync)와 상기 전원부에서 출력되는 로직 전원전압(VCC)을 인가받아, 상기 전원부에서 출력되는 고전위 전원전압(VDD)을 제어하는 전원 제어회로부
    를 포함하고,
    상기 고전위 전원전압(VDD)은 액정패널의 액정셀들에 충전될 최대 데이터 전압이고,
    상기 타이밍 컨트롤러에서 출력되는 데이터 이네이블 신호(DE)는, 한 프레임에 해당하는 데이터가 들어있는 유효 데이터 구간과, 데이터가 들어가지 않는 무효 데이터 구간을 포함하고,
    상기 전원 제어회로부는, 상기 유효 데이터 구간 동안 상기 고전위 전원전압(VDD)을 상기 액정패널로 출력하고, 상기 무효 데이터 구간 동안 상기 고전위 전원전압(VDD)의 상기 액정패널로의 출력을 차단하는 액정표시장치의 구동회로.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 전원 제어회로부는 상기 수직 동기신호(Vsync) 및 로직 전원전압(VCC) 신호가 모두 "1"인 경우에, 상기 고전위 전원전압(VDD)을 출력시키는 것을 특징으로 하는 액정표시장치의 구동회로.
  4. 제 1 항에 있어서,
    상기 유효데이터 구간은 상기 수직 동기신호(Vsync)가 "1"이고, 상기 무효데이터 구간은 상기 수직 동기신호(Vsync)가 "0"인 것을 특징으로 하는 액정표시장치의 구동회로.
  5. 제 1 항에 있어서,
    상기 전원 제어회로부의 출력단자는 무효 데이터구간에서 전기적으로 플로팅(floating)되는 것을 특징으로 하는 액정표시장치의 구동회로.
  6. 제 1 항에 있어서,
    상기 전원 제어회로부는, 상기 로직 전원전압(VCC)과 상기 수직 동기신호(Vsync)를 입력으로 하는 앤드게이트(AND gate)를 포함하는 것을 특징으로 하는 액정표시장치의 구동회로.
  7. 제 1 항에 있어서,
    상기 무효 데이터 구간은, 상기 데이터 이네이블 신호(DE)의 끝점부터 상기 수직 동기신호(Vsync)의 시작점까지의 수직 프론트 포치(VFP)와, 상기 수직 동기신호(Vsync)의 시작점부터 끝점까지의 수직 동기 폭(VSW)과, 상기 수직 동기신호(Vsync)의 끝점부터 상기 데이터 이네이블 신호(DE)의 시작점까지의 수직 백 포치(VBP)에 대응되는 것을 특징으로 하는 액정표시장치의 구동회로.
KR1020140129135A 2014-09-26 2014-09-26 액정표시장치의 구동회로 KR102314615B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140129135A KR102314615B1 (ko) 2014-09-26 2014-09-26 액정표시장치의 구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140129135A KR102314615B1 (ko) 2014-09-26 2014-09-26 액정표시장치의 구동회로

Publications (2)

Publication Number Publication Date
KR20160037303A KR20160037303A (ko) 2016-04-06
KR102314615B1 true KR102314615B1 (ko) 2021-10-19

Family

ID=55790304

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140129135A KR102314615B1 (ko) 2014-09-26 2014-09-26 액정표시장치의 구동회로

Country Status (1)

Country Link
KR (1) KR102314615B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000352703A (ja) * 1999-04-06 2000-12-19 Fuji Photo Film Co Ltd 液晶表示装置のバックライト制御装置および方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101001989B1 (ko) * 2003-11-17 2010-12-16 엘지디스플레이 주식회사 액정표시장치의 구동장치 및 방법
KR20070083051A (ko) * 2006-02-20 2007-08-23 삼성전자주식회사 액정 표시 장치
KR101329706B1 (ko) * 2007-10-10 2013-11-14 엘지디스플레이 주식회사 액정표시장치 및 이의 구동방법
KR101256698B1 (ko) * 2008-02-21 2013-04-19 엘지디스플레이 주식회사 표시장치
KR101591055B1 (ko) * 2009-09-08 2016-02-03 삼성디스플레이 주식회사 데이터 구동부, 표시 장치 및 표시 장치의 구동 방법
KR101610004B1 (ko) * 2009-12-31 2016-04-08 엘지디스플레이 주식회사 액정 표시장치 및 그의 구동방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000352703A (ja) * 1999-04-06 2000-12-19 Fuji Photo Film Co Ltd 液晶表示装置のバックライト制御装置および方法

Also Published As

Publication number Publication date
KR20160037303A (ko) 2016-04-06

Similar Documents

Publication Publication Date Title
EP2743910B1 (en) Display device and driving method thereof
KR102011324B1 (ko) 표시장치
US10650761B2 (en) Displaying image on low refresh rate mode and device implementing thereof
KR101963381B1 (ko) 전기영동 표시장치
US10504478B2 (en) Semiconductor device having shifted operation voltages in different modes and electronic apparatus thereof
KR20160149368A (ko) 표시장치
KR20150078714A (ko) 평판 표시 장치 및 그의 구동 방법
KR102126549B1 (ko) 평판 표시 장치 및 그의 구동 방법
KR102364096B1 (ko) 표시장치
US10283065B2 (en) Display device and driving method thereof
KR20070025662A (ko) 액정표시장치 및 그의 구동방법
KR102118714B1 (ko) 액정표시장치
KR101785339B1 (ko) 공통전압 드라이버 및 이를 포함하는 액정표시장치
KR20110079038A (ko) 액정 표시장치 및 그의 구동방법
KR102314615B1 (ko) 액정표시장치의 구동회로
KR102283377B1 (ko) 표시장치와 그 게이트 구동 회로
US9754521B2 (en) Display drive circuit and standby power reduction method thereof
KR102556962B1 (ko) 표시 장치와 그 구동방법
KR20060118702A (ko) 액정표시장치
KR102148488B1 (ko) 표시장치의 전원회로
KR102265939B1 (ko) 표시 장치 및 그 구동 방법
KR20110071272A (ko) 액정표시장치 및 그 구동방법
KR20070063739A (ko) 액정표시소자의 구동 장치 및 방법
US9865208B2 (en) Liquid crystal display device and method of driving the same
KR102465513B1 (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant