KR102312638B1 - 반도체 장치와 그것의 제조 방법 - Google Patents

반도체 장치와 그것의 제조 방법 Download PDF

Info

Publication number
KR102312638B1
KR102312638B1 KR1020170031209A KR20170031209A KR102312638B1 KR 102312638 B1 KR102312638 B1 KR 102312638B1 KR 1020170031209 A KR1020170031209 A KR 1020170031209A KR 20170031209 A KR20170031209 A KR 20170031209A KR 102312638 B1 KR102312638 B1 KR 102312638B1
Authority
KR
South Korea
Prior art keywords
magnetic
semiconductor device
semiconductor substrate
plating
resist
Prior art date
Application number
KR1020170031209A
Other languages
English (en)
Other versions
KR20170107392A (ko
Inventor
마츠오 기시
미에이 다카하마
히로시 다카하시
미카 에비하라
다카아키 히오카
Original Assignee
에이블릭 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이블릭 가부시키가이샤 filed Critical 에이블릭 가부시키가이샤
Publication of KR20170107392A publication Critical patent/KR20170107392A/ko
Application granted granted Critical
Publication of KR102312638B1 publication Critical patent/KR102312638B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices
    • H01L43/065—
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/0052—Manufacturing aspects; Manufacturing of single devices, i.e. of semiconductor magnetic sensor chips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • H01L43/04—
    • H01L43/14—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)

Abstract

복수의 홀 소자가 설치된 반도체 기판과, 상기 반도체 기판 상에 설치된 자기 수속 기능을 갖는 자성체를 갖고, 상기 반도체 기판 상의 상기 자성체의 종단면 외형 형상에 있어서, 그 외주부의 적어도 일부에 대략 1/4 원형 형상을 갖는 부분과 이것과 연결되는 부분으로서, 상기 반도체 기판과 대략 평행한 부분을 갖는 것을 특징으로 하는 반도체 장치 및 그것의 제조 방법을 제공한다.

Description

반도체 장치와 그것의 제조 방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은, 자기를 검출하기 위한 반도체 장치와 그것의 제조 방법에 관한 것이다. 보다 상세하게는, 복수의 홀 소자와 이 반도체 장치 근방을 통과하는 자속을 수속(收束)하기 위한 자성체를 구비함으로써, 2차원 또는 3차원 방향의 자기를 감도 좋게 검출할 수 있는 반도체 장치와 그것의 제조 방법에 관한 것이다.
홀 효과에 의해 자기를 검출하기 위한 반도체 장치는 예로부터 알려져 있고, 또한, 그 감도나 성능을 높이거나, 2차원 또는 3차원 방향으로부터의 자기를 검출하기 위해, 홀 소자와 자성체와 조합한 반도체 장치가 안출되어 있다.
예를 들어, 특허 문헌 1에 기재된 홀 효과를 이용한 자장 방향 센서는, 복수의 홀 소자와 이들 홀 소자 영역 상부에 평평한 형상을 갖는 연자성체 재료로 이루어지는 자기 수속판이 배치되어 있다.
이 자장 방향 센서에서는, 자기 수속판의 단부가 홀 소자 영역에 배치되어 있으므로, 자기 수속판으로부터 수속되는 자속이 홀 소자 표면 근방에서, 홀 소자에 대해 수직 방향으로 집중하기 때문에, 홀 소자를 통과하는 자속 밀도가 높아지고, 그 검출 감도가 높아진다. 또한, 복수 개의 홀 소자를 통과하는 자속의 강도를 각각 검출하고, 연산함으로써 자속의 방향과 각각의 방향에 있어서의 강도를 산출할 수 있다. 이것에 의해, 자장 방향 센서에 대한 자속의 방향을 이 센서를 기준으로 하는 좌표축으로 분해하는 것이 가능해진다. 단순한 홀 소자에 의한 자기 센서에 대해, 각별한 성능 향상을 도모할 수 있다.
또, 특허 문헌 2에 기재된 홀 효과를 이용한 자기 센서는, 특허 문헌 1과 같은 구조와 원리에 의거하고 있다. 자기 수속판과 이것을 탑재하고 있는 반도체 기판 사이에 발생하는 재료의 차이에 의한 응력, 특히, 열팽창 차에 의한 응력이 센서 특성에 크게 영향을 주기 때문에, 이 영향을 작게 하기 위한 구조를 갖고 있다.
이 목표를 달성하기 위해, 이 자기 센서에서는, 자기 수속판과 반도체 기판 사이에 하지(下地)층을 형성하고, 이 하지층의 반도체 기판에 접속하는 면적을 자기 수속판의 면적보다 작게 함과 더불어, 이 하지층의 적어도 일부가 홀 소자 영역을 덮는 구조로 하는 것을 채용하고 있다.
또, 특허 문헌 2에 기재된 홀 효과를 이용한 자기 센서에서는, 자기 수속판의 종단면에 있어서의 형상을 규제함으로써, 그 성능을 향상시키는 것을 채용하고 있다.
도 6은, 종래의 자기 센서인 특허 문헌 2에 기재된 자기 센서를 설명하기 위한 도이고, 주요부의 종단면도를 도시하고 있다.
도 6(a)에서는, 상기의 하지층의 면적을 자기 수속판의 면적보다 작게 한 자기 센서를 도시하고 있고, 반도체 기판(101a)의 한 표면 근방에 매입되어 형성되어 있는 홀 소자(102a 및 102b)의 표면에 절연 보호층(103)이 형성되며, 그 표면에 홀 소자(102a, 102b)를 덮도록, 하지층(104)이 형성되고, 또한 그 상부에 하지층(104)의 면적보다 커지도록 자성 재료로 이루어지는 자기 수속판(105a)이 형성되어 있다.
도 6(b) 및 (c)에서는, 자기 수속판(105b, 105c)의 단면 방향에 직선으로 이루어지는 테이퍼를 붙인 구조를 도시하고 있다.
그러나, 홀 소자 영역 상에 응력이 발생하게 되는 하지층이나 자기 수속판을 직접적으로 접속하는 것은, 바람직한 것은 아니며, 소자 성능 개선을 위해서도 홀 소자 영역 상에 하지층이나 자기 수속판 등의 구조체를 형성하는 것은 피해야 할 점이었다.
또, 반도체 기판에 평행 방향(면방향)에 형성되어 있는 홀 소자 영역면에 효율적으로 수직으로 자속을 수속하기 위해서는, 자기 수속판의 단면이 홀 소자 방향을 향하고, 또한 자기 수속판 중 반도체 기판에 평행한 방향부를 통과하는 자속이 자기 수속판 단부에서 반도체 기판에 대해 수직 방향으로 효율적으로 편향하는 구조가 되는 곡률을 갖는 것이 바람직하며, 도 6(b) 및 (c)에 도시한 테이퍼 구조에서는 불완전했다.
자기 수속판을 갖는 자기 센서의 제작 방법은, 특허 문헌 2나 특허 문헌 3에 기재되어 있는 바와 같이, 포토리소그래피법, 기상 도금법 및 전해 도금법에 따르고 있는데, 직선 테이퍼를 갖는 자기 수속판(105b나 105c)을 형성하는 방법으로서, 포토레지스트에 의한 전해 도금용의 틀로서의 형상 규제가 채용되어 있다.
한편, 포토리소그래피법과 전해 도금법을 조합함으로써, 대략 1/4 원형 형상의 도금물을 형성하는 방법이 알려져 있다(예를 들어, 특허 문헌 3).
이 방법에 의하면, 단면 형상에 있어서, 대략 1/4 원형 형상을 갖는 곡면을 갖는 구조체를 전해 도금법에 의해 형성할 수 있다.
일본국 특허 공개 2002-71381호 공보 국제 공개 제WO2007/119569호 일본국 특허 공개 2008-55663호 공보
상기와 같이, 홀 소자 영역에 하지층이나 자기 수속판 등의 구조체를 탑재하는 것은 바람직한 것은 아니다. 홀 소자 영역에 직접 구조체를 배치하지 않고, 자기 수속판을 홀 소자 영역의 바로 위에 형성시킬 수 있는 유효한 수단이 없었다.
또, 자속을 홀 소자 영역에 수직으로 편향시키기 위한 보다 적절한 구조를 갖는 자기 수속판과 그것의 제조 방법이 요구되고 있었다.
본 발명은 상기 사정을 감안하여 이루어진 것이며, 반도체 제조 기술에 의해 만들어지는 미세 구조를 갖는 홀 소자와 자속을 홀 소자 영역면에 수직으로 또한 효율적으로 통과시킬 수 있는 단면 구조를 갖는 자기 수속판을 탑재한 자기 센서를 갖는 반도체 장치와 그것의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명은, 상기 과제를 해결하기 위해, 이하의 수단을 채용한다.
본 발명의 일 실시예에 따르는 반도체 장치는, 복수의 홀 소자가 설치된 반도체 기판과, 상기 반도체 기판 위에 보호층을 개재하여 설치된 자기 수속 기능을 구비한 자성체를 갖는 반도체 장치로서,
상기 자성체의 종단면에 있어서의 외형 형상은 외주부를 갖고,
상기 외주부의 적어도 일부는, 곡면 형상을 갖는 부분과 상기 곡면 형상을 갖는 부분에 연결되어 있는 상기 반도체 기판과 개략 평행한 부분을 가지며,
상기 개략 평행한 부분과 상기 보호층 사이에 간극을 갖는 것을 특징으로 한다.
또, 본 발명의 일 실시예에 따르는 반도체 장치의 제조 방법은,
반도체 기판의 표면에 복수의 홀 소자를 매입 형성하는 공정과,
상기 홀 소자 상에 절연물로 이루어지는 보호층을 형성하는 공정과,
도전성막을 형성하는 공정과,
홀 소자 영역에 걸리지 않는 개구를 갖는 도금 레지스트층을 형성하는 공정과,
도금 레지스트 개구부 상부의 레지스트 단부로부터 자기 수속 기능을 갖는 자성체를 습식 도금법에 의해 레지스트 수직 방향 및 평행 방향에 대해 등방적으로 성장시키는 공정을 갖는 것을 특징으로 한다.
본 발명에 의하면, 고감도를 갖는 2차원 또는 3차원 방향으로부터의 자기를 검출하기 위한 자기 수속판을 탑재한 반도체 장치를 제공할 수 있다.
도 1은 본 발명의 실시 형태에 따르는 반도체 장치의 주요부를 도시하는 도이다. (a)는 상방으로부터의 도이고, (b)는 (a)의 직선 A－A'를 따른 단면도이다.
도 2는 본 발명의 실시 형태에 따르는 반도체 장치의 제조 공정 중, (a)는 보호층을 형성하는 공정, (b) 도전성막을 형성하는 공정, (c) 및 (d)는 도금 레지스트층을 형성하는 공정을 종단면도에 의해 각각 도시한 도이다.
도 3은 본 발명의 실시 형태에 따르는 반도체 장치의 제조 공정 중, (a) 내지 (c)는 자성체 도금의 형성 과정을 종단면도에 의해 차례로 도시한 도이다.
도 4는 본 발명의 실시 형태에 따르는 반도체 장치의 제조 공정 중, (a)는 레지스트층 박리 공정, (b)는 에칭 공정을 종단면도에 의해 각각 도시한 도이다.
도 5의 (a) 및 (b)는 본 발명의 실시 형태의 반도체 장치의 다른 형태의 종단면도를 각각 도시한 도이다.
도 6은 종래의 자성체를 탑재한 반도체 장치의 주요부의 종단면도이다.
본 발명에 따르는 제1 실시 형태에 대해, 도 1 내지 도 5를 참조하여 설명한다.
도 1(a)는, 본 발명에 따르는 반도체 장치의 표면 상방으로부터의 개략을 도시하는 도이고, 도 1(b)는 도 1(a)에 도시한 직선 A－A'에 있어서의 종단면도의 개략을 도시하는 도이다.
반도체 장치(201)는, 실리콘 기판으로 이루어지는 반도체 기판(202)의 표면에 이격하여 형성된 2개의 홀 소자(203a 및 203b)와, 반도체 기판(202) 상을 덮는 절연성의 보호층(204)과, 홀 소자(203a와 203b)와 접촉하지 않고, 이들 사이의 절연성의 보호층(204) 위에 형성된 하지층(205)과, 자성체(206)로 이루어지며, 하지층(205) 위에 형성된 자성체(206)는, 기둥 형상부(211)와, 기둥 형상부(211)의 주위에 설치된, 차양부(207, 207a, 207b)로 이루어진다. 도 1(a)에 도시하는 바와 같이, 차양부(207)는 평면에서 봤을 때 기둥 형상부(211)의 주위에 도넛형상으로 형성되고, 단면에서 봤을 때에는, 도 1(b)에 도시하는 바와 같이, 차양부(207a, 207b)는 대략 1/4 원형 형상의 곡면을 나타내고 있으며, 차양부의 저면부(210a, 210b)는 단부(209a, 209b)에 이를 때까지, 간극(208a, 208b)을 개재하여 절연성 보호막(204)과 평행하게 설치되어 있다.
또한, 차양부의 단부(209a, 209b)는 홀 소자(203a, 203b)를 간극(208a, 208b)을 개재하여 덮도록 돌출되어 있다. 이와 같이 기둥 형상부(211)와 차양부(207)에 의해 자성체(206)의 외주는 거의 결정되어 있다. 또, 하지층(205)은 간극(208a, 208b)에 의해 홀 소자(203a, 203b)와 접하는 일 없이 형성되어 있고, 하지층(205)이나 자성체(206)에 의한 응력을 직접 받지 않는 구조로 되어 있다.
또한, 간극(208a, 208b)에서는, 홀 소자(203a, 203b)와 자성체(206)의 일부를 구성하고 있는 저면부(210a, 210b)가 평행하게 대향되어 있고, 자성체(206)에 모아져, 저면부(210a, 210b)를 통과하는 자속이 홀 소자(203a, 203b)에 수직으로 출입하게 되므로 홀 소자(203a, 203b)에서의 홀 효과를 효율적으로 발휘할 수 있도록 배치되어 있다.
다음으로, 이러한, 반도체 장치(201)를 제작하기 위한 제조 공정을 도 2 내지 도 4에 도시하는 주요부의 종단면도에 의해 설명한다.
우선, 도시하지 않은 실리콘 반도체 제조 프로세스에 의해 실리콘 반도체 기판 표면 근방에 1변이 30㎛인 직사각형의 2개의 홀 소자(203a 및 203b)를 매입 형성하는 공정을 거친 반도체 기판(202)을 준비한다. 이 반도체 기판(202)의 표면에 절연물로 이루어지는 보호층(204)을 형성한다(도 2(a)). 보호층(204)으로는, 산화막, 질화막, 산질화막 등의 절연성 무기 화합물막이나 폴리이미드 등의 유기물로 이루어지는 막의 단독 혹은 복수의 조합으로 이루어지는 막으로 구성할 수 있는데, 본 실시 형태에서는 최상층에 폴리이미드막을 이용했다.
도 2(b)는, 반도체 기판(202)의 표면에 설치된 보호층(204) 위에 도전성막(304)을 형성하는 공정을 도시한 도이고, 여기에서는 도전성막(304)으로서 스패터링법에 의해 구리막을 500nm 형성했다.
도 2(c) 및 (d)는, 도금 레지스트층을 형성하는 공정을 도시한 도이고, 이 공정에서는, 반도체 기판(202)의 현재 표면의 일부를 이루는 도전성막(304)의 표면에, 포토레지스트(305)를 코트하며(도 2(c)), 노광·현상에 의해 레지스트 개구부(306)를 갖는 도금 레지스트층(307)을 형성한다(도 2(d)). 포토레지스트(305)의 타입으로서, 포지티브 타입, 네거티브 타입 중 어느 하나를 이용해도 되고, 또한, 액상뿐만 아니라 드라이 필름과 같은 필름형상 포토레지스트를 이용해도 된다. 본 실시 형태에서는, 액상 포지티브 타입 포토레지스트를 스핀 코터에 의해 두께가 3㎛가 되도록 코트했다. 또, 레지스트 개구부(306)는, 그 레지스트 단부(308a, 308b)와 홀 소자(203a, 203b)의 레지스트 개구부(306)측에서의 거리가 5㎛가 되도록 했다.
도 3은, 자성체 도금 공정을 도시한 도이고, 도 3(a)는 도 2(d)에 도시한 레지스트 개구부(306) 내로 자성체 도금(406)이 형성되는 과정을 도시한 도이며, 도 3(b)는, 도 2(d)에 도시한 레지스트 단부(308a, 308b)에 자성체(206)가 이르러, 종방향과 레지스트층(307)의 표면을 따른 방향에 대해 등방적인 성장부(408)를 형성하는 개요를 도시한 도이고, 도 3(c)는, 원하는 성장량에 이른 자성체(206)의 형태를 도시한 도이다. 자성체(206)의 형상은, 레지스트 개구부(306) 위로 성장한 기둥 형상부(211)와 그 주위를 둘러싸는 차양부(207a, 207b)로 형성되어 있다고 할 수 있다. 종단면도에 있어서의 외형 형상인 외주부도 기둥 형상부(211)와 그 주위를 둘러싸는 차양부(207a, 207b)에 의해 거의 결정되어 있다.
이와 같이 형성되는 자성체(206)의 도금 방법에 대해 기술한다. 자성체 도금액으로서, 설파민산 니켈과 설파민산 제1철을 각각, 금속량으로서 50g/L, 5g/L을 함유하고, 동시에, pH 조정제로서의 붕산, 또한 광택제로서 수용성 유기물을 함유하는 것을 사용했다. 도 2(d)에 있어서의 레지스트 개구부(306)에 나타나 있는 도전성막(304) 상에, 통전함으로써, 이 도금액으로부터, 철의 함유량이 20wt%가 되도록 니켈과 철의 합금을 석출시킨다. 또한, 철의 함유량은, 도금액 내의 니켈 이온 농도와 제1철 이온 농도의 비와, 전기 도금 중의 전류 밀도의 값에 따라 제어할 수 있다. 본 실시 형태에서는, 각 이온 농도가 일정하게 유지되어 있기 때문에, 전류 밀도를 일정하게 유지하기 위해, 도금 면적에 따라 전류값을 변화시킴으로써, 석출하는 자성체 도금의 조성의 안정화를 도모했다.
즉, 도금 석출 속도를 V로 하면, 이 값은 전류 밀도에 비례하므로, 전류 밀도를 일정하게 하면, 도금 석출 속도 V는 일정하게 된다. 예를 들어, 본 실시 형태의 도금액과 석출물의 관계에서는, 전류 밀도 20mA/cm2가 최적 조건이며, 이 경우, 도금은 V=약0.4㎛/분의 속도로 성장한다. 또, 전류 밀도를 Id로 하면, 도금을 구성하는 원소로부터 구해지는 비례 계수를 k로 하며,
V=Id×k
의 관계가 된다. 예를 들어, 본 실시예의 조성으로 이루어지는 니켈과 철의 합금 도금에서는, Id=20mA/cm2 일 때, V=약0.4㎛/분이기 때문에, k=0.02㎛/mA/분이 되게 된다.
도 3(a)에서는, 전류 밀도 20mA/cm2로, 레지스트 개구부(306)의 면적에 대응한 일정한 전류값으로 자성체 도금(406)을 레지스트층(307)의 두께인 3㎛의 두께까지 형성한다. 이에 걸리는 도금 시간은,
3÷0.4=7.5분
이 되게 되는데, 일반식으로는, 레지스트층(307)의 두께를 Y1로 하고, 자성체 도금(406)이 이 두께까지 이르는 시간을 t1로 하면,
t1=Y1÷V=Y1÷(Id×k)
로 표시된다.
또, 레지스트 개구부(306)는 반경 r을 갖는 원형으로 하고, 그 면적을 S1로 하면,
S1=π×r2
이기 때문에, 이때의 전류값을 I1로 하면,
I1=Id×S1=Id×π×r2
가 된다.
자성체 도금(406)이 더 성장하여, 레지스트 단부(308a, 308b)에 이르면, 이 부분으로부터 자성체 도금(406)은, 종방향(레지스트에 대해 수직 방향)과 횡방향(레지스트 면방향)에 대해 등방적으로 성장을 시작하고, 레지스트 개구부(306)보다 큰 자성체 도금(407)이 된다(도 3(b)).
이때, 자성체 도금(407)의 표면적은, 레지스트 개구부(306)의 면적과, 레지스트 단부(308a, 308b)로부터 성장한 대략 1/4 원형 형상부의 표면적이 더해진 것이 된다. 본 실시 형태에서는, 도금 레지스트 개구부(306)가 원형이기 때문에, 대략 1/4 원형 형상부의 표면적은, 도금 개시로부터의 시간을 t로 하면 레지스트층(307)을 넘고 나서부터의 시간은 t2=t－t1이며, 그 시간으로 형성되는 도금 두께를 Y2로 하면, 이것이 대략 1/4 원형 형상부의 반경이 되므로, 이 부분의 표면적을 S2로 하면,
S2=(2×π×Y2÷4)×(2×π×r)=π2×Y2×r=π2×V×t2×r
=π2×k×Id×t2×r=π2×k×Id×(t－t1)×r
이 되고, 이것에 레지스트 개구부(306)의 면적을 S1과 더한 전체 표면적을 S로 하면,
S=S1＋S2=π×r2＋π2×k×Id×(t－t1)×r
이 되며, 이때의 전류값을 I(t)로 하면,
I(t)=S×Id=Id×(π×r2＋π2×k×Id×(t－t1)×r)
이 된다.
즉, 본 실시 형태인 도 3(c)에 도시한 자성체(206)를 일정한 성장 속도로 형성시키기 위한 구체적인 전류 설정은 이하와 같이 된다. 형성해야 할 자성체(206)의 수를 N으로 하면, 시간 0으로부터 레지스트층(307)의 두께 Y1까지, 즉, 시간 t1까지는, 전류값을
N×Id×π×r2
으로 하고,
그 후, 원하는 크기의 자성체 도금(409)까지는, 전류값을
I(t)=N×Id×(π×r2＋π2×k×Id×(t－t1)×r)
의 관계를 유지하여 변화시키게 된다.
도금의 종료는, 도금의 성장량, 즉, 레지스트 두께와 레지스트 단부(209a, 209b)로부터 도금 단부(411)까지의 거리로 결정한다. 레지스트 단부(308a)로부터 도금 단부(209a)까지의 거리를 X로 하면, 레지스트 단부(308a, 308b)로부터 도금이 성장을 시작하는 시간인 t2=(t－t1)과 도금 속도 V를 곱한 값과 동일하기 때문에
X=V×t2=V×(t－t1)
이 된다. 따라서, 도금 종료 시간 t는
t=t1＋t2=Y1÷(Id×k)＋X÷V=Y1÷(Id×k)＋X÷(Id×k)
가 된다.
본 실시 형태에서는, 도금 단부(209a, 209b)를 홀 소자(203a, 203b)의 외측 5㎛로 설정했기 때문에, X=(5＋30＋5)=40㎛가 된다. Id=20mA/cm2, k=0.02㎛/mA/분, t1=7.5분이기 때문에, 도금 시간 t2는,
t2=40÷(20×0.02)＋7.5=107.5분
이 된다.
이상과 같이 도금 조건을 설정하여, 자성체(206)를 형성한 결과, 대략 1/4 원형 형상부를 포함하는 이상적인 형상을 가진 것이 되고, 또한, 조성도 니켈 80wt%, 철 20wt%가 되었다.
도 4는, 레지스트층 제거 공정(도 4(a))과 도전성막 에칭 공정(도 4(b))을 도시한 도이다.
도 4(a)에 도시한 레지스트층 제거 공정에서는, 포지티브형 포토레지스트로 이루어지는 레지스트층(307)을 전용 박리액으로 제거하는데, 이때, 자성체(206)의 차양부(207a)의 저면부(210a)와 반도체 기판(202)의 본체 표면 상의 도전성막(304) 사이에 레지스트층(307)의 두께인 3㎛의 간극이 형성된다.
도 4(b)에 도시한 도전성막 에칭 공정에서는, 레지스트층 제거 공정에서 형성된 간극을 이용하여 반도체 기판(202) 중 본체 표면에 나타난 구리로 이루어지는 도전층막(304)을 습식 에칭에 의해 제거한다. 또한, 습식 에칭액으로는, 과황산 암모늄 수용액에 암모니아수를 더해, pH를 12 정도로 조정한 것을 이용했다. 이것에 의해, 반도체 기판(202)의 표면에 형성되어 있는 홀 소자(203a, 203b)를 덮는 보호층(204)과 자성체(206) 사이에 간극(208)이 형성된다. 또, 반도체 기판(202)과 자성체(206) 사이에는, 도전층막(304) 중 에칭에 의해 남겨진 부분이 하지층(205)으로서 남으며, 반도체 장치(201)가 완성된다.
이상으로 개시한 제조 방법의 실시예에 의하면, 레지스트 개구부의 도전막 표면으로부터 석출·성장을 개시하는 자성체막은, 레지스트 개구부를 완전히 매입하고, 레지스트 두께까지 이르면, 레지스트 개구부 단면으로부터 내측의 영역에서는 수직 방향으로 성장하고, 레지스트 단부의 외측의 영역에서는, 레지스트 표면에 대해 수직 방향과 평행 방향으로 등방적으로 성장한다. 이 부분에서는, 레지스트 단부를 중심으로 하는 대략 1/4 원형 형상의 성장을 개시하므로, 이 부분에 있어서의 성장 종료면의 종단면에서는, 대략 1/4 원형 형상이 되며, 레지스트 표면에서는 레지스트 면을 따라 성장하기 때문에, 반도체 기판과 평행한 면이 된다. 그 결과, 종단면에서는 대략 1/4 원형 형상을 갖고, 홀 소자 영역에 있어서는, 홀 소자면에 평행한 면을 동시에 갖는 자기 수속판을 형성할 수 있다.
또한, 도금 레지스트층을 박리하여, 자기 수속판의 대략 1/4 원형 형상부 하부의 도전막을 포함하고, 도전막을 에칭 제거함으로써, 홀 소자 영역에 하지막이나 자기 수속판 등의 구조체가 직접 탑재될 일이 없는 반도체 장치를 제공할 수 있다.
자성체(206)의 차양부(207a)의 저면부(210a)는, 반도체 기판(202)의 표면과 평행하게 되어 있고, 또한, 자성체(206) 중 차양부(207a)의 단부(209a)로부터 반도체 기판(202)으로 내린 수직선의 위치는, 홀 소자(203a)의 일단부로부터 5㎛만큼 밖으로 나와 있으며, 간극(208a)의 내단부(509)는 홀 소자(203a)의 타단부로부터 5㎛ 떨어져 있고, 저면부(210a)가 홀 소자(203a)를 완전히 평행하고 또한 완전히 덮는 위치 관계로 되어 있다.
이와 같이 하여 제작된 반도체 장치(201)는, 종단면 형상이 대략 U자형을 갖는 자성체(206)를 탑재하게 되고, 뛰어난 자기 수속 성능을 갖는 홀 소자 탑재 반도체 장치가 된다. 즉, 이 반도체 장치(201) 근방을 통과하는 자속은, 니켈 80wt%-철 20wt%로 이루어지는 뛰어난 자기 수속 성능을 갖는 자성체(206)에서 수속되어 통과하게 되는데, 그때, 이 자성체(206)의 형상이 대략 U자형에 가깝기 때문에, 홀 소자(203a 및 203b)에 평행인 저면부(210a 및 210b)를 통과하게 되기 때문에, 홀 소자(203a 및 203b)에 대해 수직으로 통과하게 된다. 이로 인해, 홀 효과가 크게 발생하고, 소자로서의 감도가 도 6에 도시한 종래 구조의 반도체 장치에 비해, 각별한 차가 얻어졌다.
또, 반도체 장치(201)에 대해, 평행 방향, 즉, 홀 소자(203a 및 203b)에 대해 평행 방향의 자장은, 자성체(206)에 의해 편향하고, 홀 소자(203a, 203b)에 대해 수직 방향 출입하게 되는데, 홀 소자(203a)와 홀 소자(203b)에서는, 그 방향이 반대 방향이 되기 때문에, 홀 소자(203a)와 홀 소자(203b)로부터의 출력의 차를 산출하면, 반도체 장치(201)에 대해 평행 방향의 자장 성분을 산출할 수 있다.
또, 반도체 장치(201)에 대해, 수직 방향, 즉, 홀 소자(203a 및 203b)에 대해 수직 방향의 자속은, 자성체(206)를 그대로 통과하게 되고, 홀 소자(203a, 203b)에 대해서도, 그대로의 방향으로 수직 방향 출입하고, 그 방향은, 홀 소자(203a)와 홀 소자(203b)에서 같은 방향이 되기 때문에, 홀 소자(203a)와 홀 소자(203b)로부터의 출력의 합을 산출하면, 반도체 장치(201)에 대해 수직 방향의 자장 성분을 산출할 수 있다.
이상으로부터, 본 실시 형태의 예에 의한 종단면 형상이 위로 볼록한 역U자형을 갖고, 역U자형을 나타내는 부분의 양단이 되는 차양부의 하면을 구성하고 있는 저면부가 홀 소자와 평행하며, 또한, 상기 저면부가 홀 소자 상부에 배치되어 있는 자성체를 탑재한 반도체 장치는, 상기 반도체 장치의 외부로부터의 자장을 상기 반도체 장치에 대해 평행 성분과 수직 성분으로 분리하고, 또한, 고감도로 출력할 수 있다.
또한, 본 실시 형태의 예에서는, 도 1에 도시한 역U자형의 단부의 내측인 저면부가 홀 소자 전체를 덮는 예에 대해 기록했는데, 도 5(a)에 도시한 바와 같이 역U자형의 단부(209a, 209b)가 홀 소자(203a, 203b)의 영역 내에 걸려 있는 것이어도 된다.
또한, 도 5(b)에 도시한 바와 같이, 자성체 도금 전체의 종단면 형상이, 대략 반원 형상 혹은 대략 반타원 형상의 단면 형상인 것에서도 같은 효과가 얻어진다. 이 형상을 갖는 도금으로 이루어지는 자성체는, 도 2에 있어서의 레지스트층(307)의 두께, 레지스트 개구부(306)의 직경, 및, 홀 소자(203a와 203b)의 위치 관계를 적절히 설정하고, 또한, 자성체(206)를 형성하기 위해 사용하는 도금액의 조성을 바꿈으로써 달성 가능하다. 특히, 유기계 첨가제를 고안함으로써, 종횡 등방적 도금 성장에 의해 얻어지는 대략 1/4 원형 형상 도금 성장에 있어서의 종횡 성장비를 바꿀 수 있으므로 원하는 형상을 용이하게 얻을 수 있다.
또한, 본 발명에 따르는 반도체 장치를 실장·패키지화하는데 있어서, 수지 등으로 몰드·봉지하는 경우가 있는데, 이때, 자성체 차양부 저면부와 홀 소자면 사이에 존재하는 간극에 수지 등이 충전되어도, 본 발명에 따르는 반도체 장치의 본질에 따르는 것이 아니며, 본 발명에 포함되는 것은 분명하다.
201 반도체 장치
202 반도체 기판
203a, 203b 홀 소자
204 보호층
205 하지층
206 자성체
207, 207a, 207b 차양부
208a, 208b 간극
209a, 209b 단부
210a, 210b 저면부
211 기둥 형상부
304 도전성막
305 포토레지스트
306 레지스트 개구부
307 레지스트층
308a, 308b 레지스트 단부
408 성장부
509 내단부

Claims (6)

  1. 복수의 홀 소자가 설치된 반도체 기판과, 상기 반도체 기판 위에 보호층을 개재하여 설치된 자기 수속(收束) 기능을 구비한 자성체를 갖는 반도체 장치로서,
    상기 자성체의 종단면에 있어서의 외형 형상은 외주부를 갖고,
    상기 외주부의 적어도 일부는, 곡면 형상을 갖는 부분과 상기 곡면 형상을 갖는 부분에 연결되어 있는 상기 반도체 기판과 평행한 부분을 가지며,
    상기 평행한 부분과 상기 보호층 사이에 간극을 갖는 것을 특징으로 하는 반도체 장치.
  2. 청구항 1에 있어서,
    상기 곡면 형상을 갖는 부분이 1/4 원형 형상을 갖는 것을 특징으로 하는 반도체 장치.
  3. 청구항 2에 있어서,
    상기 자성체의 종단면의 1/4 원형 형상의 한 종단부에 있어서의 접선 방향이 상기 반도체 기판에 대해 수직 관계에 있는 것을 특징으로 하는 반도체 장치.
  4. 청구항 2에 있어서,
    상기 자성체의 종단면의 외주부의 일부를 이루는 1/4 원형 형상의 한 종단부에 연결되는 부분으로서, 상기 반도체 기판과 평행한 부분을 갖고, 이 평행한 부분이, 상기 홀 소자의 영역을 적어도 부분적으로 덮는 부분을 갖는 것을 특징으로 하는 반도체 장치.
  5. 청구항 1에 있어서,
    상기 반도체 기판과 상기 자성체를 접속하는 하지(下地)층이 더 설치되고, 상기 하지층이 상기 홀 소자 영역을 덮고 있지 않은 것을 특징으로 하는 반도체 장치.
  6. 반도체 기판의 표면에 복수의 홀 소자를 매입 형성하는 공정과,
    상기 홀 소자 상에 절연물로 이루어지는 보호층을 형성하는 공정과,
    도전성막을 형성하는 공정과,
    홀 소자 영역에 걸리지 않는 개구를 갖는 도금 레지스트층을 형성하는 공정과,
    도금 레지스트 개구부 상부의 레지스트 단부로부터 자기 수속 기능을 갖는 자성체를 습식 도금법에 의해 레지스트 수직 방향 및 평행 방향에 대해 등방적으로 성장시키는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020170031209A 2016-03-15 2017-03-13 반도체 장치와 그것의 제조 방법 KR102312638B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-051494 2016-03-15
JP2016051494A JP6663259B2 (ja) 2016-03-15 2016-03-15 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
KR20170107392A KR20170107392A (ko) 2017-09-25
KR102312638B1 true KR102312638B1 (ko) 2021-10-14

Family

ID=59847092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170031209A KR102312638B1 (ko) 2016-03-15 2017-03-13 반도체 장치와 그것의 제조 방법

Country Status (5)

Country Link
US (1) US10290677B2 (ko)
JP (1) JP6663259B2 (ko)
KR (1) KR102312638B1 (ko)
CN (1) CN107192966B (ko)
TW (1) TWI746526B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019163934A (ja) * 2018-03-19 2019-09-26 Tdk株式会社 磁気センサ
JP7192227B2 (ja) * 2018-03-19 2022-12-20 Tdk株式会社 磁気センサ
EP3992652A1 (en) * 2020-11-03 2022-05-04 Melexis Technologies SA Magnetic sensor device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026419A (ja) * 2000-07-07 2002-01-25 Sanken Electric Co Ltd 磁電変換装置
JP4936299B2 (ja) 2000-08-21 2012-05-23 メレクシス・テクノロジーズ・ナムローゼフェンノートシャップ 磁場方向検出センサ
US6890785B2 (en) * 2002-02-27 2005-05-10 Sony Corporation Nitride semiconductor, semiconductor device, and manufacturing methods for the same
EP1536490A1 (en) * 2002-09-13 2005-06-01 Matsushita Electric Industrial Co., Ltd. Magnetoresistance effect element and production method and application method therefor
CN100462903C (zh) * 2003-01-20 2009-02-18 旭化成电子材料元件株式会社 指向设备
JP2007263951A (ja) * 2006-02-14 2007-10-11 Murata Mfg Co Ltd 磁気センサ
KR101057249B1 (ko) * 2006-04-13 2011-08-16 아사히 가세이 일렉트로닉스 가부시끼가이샤 자기 센서 및 그 제조 방법
JP2007305960A (ja) * 2006-04-14 2007-11-22 Sharp Corp 半導体装置およびその製造方法
JP5089107B2 (ja) * 2006-08-30 2012-12-05 セイコーインスツル株式会社 微細部品の製造方法
US9116195B2 (en) * 2007-03-23 2015-08-25 Asahi Kasei Emd Corporation Magnetic sensor and sensitivity measuring method thereof
EP2412006A1 (en) * 2009-02-05 2012-02-01 S.O.I.Tec Silicon on Insulator Technologies Epitaxial methods and structures for forming semiconductor materials
US8664943B2 (en) * 2010-07-07 2014-03-04 Asahi Kasei Microdevices Corporation Position detecting apparatus
KR101876587B1 (ko) * 2013-03-08 2018-08-03 매그나칩 반도체 유한회사 자기 센서 및 그 제조 방법
KR101768254B1 (ko) * 2013-06-12 2017-08-16 매그나칩 반도체 유한회사 반도체 기반의 자기 센서 및 그 제조 방법
JP6604730B2 (ja) * 2015-03-17 2019-11-13 エイブリック株式会社 半導体装置
JP6697909B2 (ja) * 2016-03-15 2020-05-27 エイブリック株式会社 半導体装置とその製造方法

Also Published As

Publication number Publication date
US20170271400A1 (en) 2017-09-21
CN107192966A (zh) 2017-09-22
US10290677B2 (en) 2019-05-14
KR20170107392A (ko) 2017-09-25
TWI746526B (zh) 2021-11-21
JP2017166924A (ja) 2017-09-21
JP6663259B2 (ja) 2020-03-11
CN107192966B (zh) 2020-12-01
TW201735410A (zh) 2017-10-01

Similar Documents

Publication Publication Date Title
KR102312638B1 (ko) 반도체 장치와 그것의 제조 방법
US10256396B2 (en) Magnetic sensor and method of fabricating the same
JP4805344B2 (ja) 磁気センサ及びその製造方法
US5090111A (en) Process for producing a magnetic recording head
US10205087B2 (en) Semiconductor device
US9496193B1 (en) Semiconductor chip with structured sidewalls
KR102312647B1 (ko) 반도체 장치와 그것의 제조 방법
EP2602600B1 (de) Magnetischer Drucksensor
US20120075748A1 (en) Perpendicular write head with laminated side shields
CN109904208A (zh) 有机发光显示器及其制备方法、显示装置
CA2340059A1 (en) Micromechanical sensor and method for producing same
JP5053559B2 (ja) 磁気センサ
US20140327094A1 (en) Semiconductor structure for electromagnetic induction sensing and a method of manufacturing the same
JP2007108011A (ja) 磁気センサ及びその製造方法
JP2007263721A (ja) 磁気センサ及びその製造方法
US20190386172A1 (en) Method for the Self-Adjusted Exposure of Side Surfaces of a Semiconductor Body
JPH05315670A (ja) ホール素子の製造方法
JPH03211886A (ja) 半導体受光素子
JPH02246123A (ja) 半導体装置の製造方法
JPH06177138A (ja) はんだバンプ形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant