KR102309482B1 - N-채널 갈륨 질화물 트랜지스터들 - Google Patents

N-채널 갈륨 질화물 트랜지스터들 Download PDF

Info

Publication number
KR102309482B1
KR102309482B1 KR1020177013159A KR20177013159A KR102309482B1 KR 102309482 B1 KR102309482 B1 KR 102309482B1 KR 1020177013159 A KR1020177013159 A KR 1020177013159A KR 20177013159 A KR20177013159 A KR 20177013159A KR 102309482 B1 KR102309482 B1 KR 102309482B1
Authority
KR
South Korea
Prior art keywords
layer
gallium nitride
gate
polarization
polarization layer
Prior art date
Application number
KR1020177013159A
Other languages
English (en)
Other versions
KR20170097611A (ko
Inventor
한 위 텐
산삽탁 다스굽타
마르코 라도사블제빅
사나즈 케이. 가드너
승 훈 성
로버트 에스. 차우
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Priority to KR1020217031358A priority Critical patent/KR102423219B1/ko
Publication of KR20170097611A publication Critical patent/KR20170097611A/ko
Application granted granted Critical
Publication of KR102309482B1 publication Critical patent/KR102309482B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 설명은 리세스된 게이트 전극을 포함하고, 게이트 전극과 갈륨 질화물 층 사이의 분극 층이 약 1㎚ 미만인 n-채널 갈륨 질화물 트랜지스터들에 관한 것이다. 부가적인 실시예들에서, n-채널 갈륨 질화물 트랜지스터들은 게이트-드레인 길이가 게이트-소스 길이보다 큰 비대칭 구성을 가질 수 있다. 추가 실시예에서, n-채널 갈륨 질화물 트랜지스터들은 실리콘 기반 트랜지스터들을 사용하는 무선 전력/충전 디바이스들에 비해, 개선된 효율들, 더 긴 전송 거리들, 및 더 작은 폼 팩터를 위해 무선 전력/충전 디바이스들에서 이용될 수 있다.

Description

N-채널 갈륨 질화물 트랜지스터들{N-CHANNEL GALLIUM NITRIDE TRANSISTORS}
본 설명의 실시예들은 일반적으로 마이크로전자 디바이스들의 분야, 및 보다 특정적으로, n-채널 갈륨 질화물 트랜지스터들을 형성하는 것 및 무선 전력/충전 디바이스들에서의 그것의 사용에 관한 것이다.
마이크로전자 산업은 랩탑/넷북 컴퓨터들, 전자 태블릿들, 스마트폰들, 디지털 카메라들 등과 같은, 컴퓨터 서버 제품들 및 휴대용 제품들을 포함하지만, 이들로 제한되지 않는 다양한 전자 제품들에 사용하기 위한 훨씬 더 빠르고 더 작은 마이크로전자 패키지들을 제조하기 위해 계속 분투하고 있다. 이들 목적을 달성하기 위한 한가지 루트는 시스템-온-칩(SoC) 디바이스들의 제조이고, 여기서 전자 시스템의 소자들의 모두는 단일 칩 상에 제조된다. 이러한 SoC 디바이스들에서, 전력 관리 집적 회로들(PMIC) 및 무선 주파수 집적 회로들(RFIC)은 중요한 기능적 블록들이고, 이러한 SoC 디바이스들의 전력 효율 및 폼 팩터를 결정하는데 있어서 논리 및 메모리 집적 회로들로서 중요하다. 더구나, 이동 디바이스들에 무선으로 전력을 공급하고/또는 충전하여야 할 필요성이 증가하고 있다. 실리콘 전력 금속-온-반도체 전계 효과 트랜지스터들(MOSFET)을 이용하는 무선 전력/충전 디바이스들을 위한 해결책들이 시장에서 부상하였다. 그러나, 이들 실리콘 전력 MOSFET들은 그들의 높은 온-상태 저항 및 큰 캐패시턴스로 인해, 상당한 전력을 요구하고, 상당한 전력을 소모하는데, 그렇지 않다면 이동 디바이스들에 무선으로 전력을 공급하고/또는 충전하기 위해 유용하게 전송될 수 있다. 그러므로, 이들을 줄이고/또는 이러한 무선 전력/충전 디바이스들을 개선시키려는 계속되는 요구가 있다.
본 개시내용의 주제가 명세서의 결론 부분에서 특정하게 지정되고 명백하게 청구된다. 본 개시내용의 상기 및 다른 특징들은 첨부 도면과 함께 이루어진 다음의 설명 및 첨부된 청구범위로부터 보다 완전히 분명해질 것이다. 첨부 도면은 단지 본 개시내용에 따라 몇가지 실시예들을 도시하고, 그러므로 그것의 범위를 제한하는 것으로 해석되지 않는다는 것이 이해된다. 본 개시내용은 첨부 도면의 사용을 통해 부가적인 특정성 및 상세성을 가지고 설명되므로, 본 개시내용의 장점들이 보다 용이하게 확인되고, 여기서:
도 1은 본 설명의 실시예에 따른, 갈륨 질화물 트랜지스터의 측단면도이다.
도 2-13은 본 설명의 실시예에 따른, 비대칭 n-채널 갈륨 질화물 트랜지스터의 제조의 측단면도들이다.
도 14는 본 설명의 실시예에 따른, 비대칭 n-채널 갈륨 질화물 트랜지스터를 제조하는 공정의 플로우 차트이다.
도 15 및 16은 본 설명의 실시예에 따른, 무선 전력/충전 디바이스의 개략도들이다.
다음의 상세한 설명에서, 예로서, 청구된 주제가 실시될 수 있는 특정한 실시예들을 도시한 첨부 도면이 참조된다. 이들 실시예는 본 기술 분야의 통상의 기술자들이 주제를 실시하게 하기 위해 충분히 상세히 설명된다. 상이하지만, 다양한 실시예들이 반드시 상호 배타적인 것은 아니라는 것을 이해하여야 한다. 예를 들어, 한 실시예와 관련하여, 여기에 설명된 특정한 특징, 구조, 또는 특성이 청구된 주제의 취지 및 범위에서 벗어나지 않고서 다른 실시예들 내에서 구현될 수 있다. 본 명세서 내에서 "한 실시예", 또는 "실시예"라고 하는 것은 그 실시예와 관련하여 설명된 특정한 특징, 구조, 또는 특성이 본 설명 내에 포함된 적어도 하나의 구현 내에 포함된다는 것을 의미한다. 그러므로, 문구 "한 실시예에서" 또는 "실시예에서"의 사용은 반드시 동일한 실시예를 참조하는 것이 아니라는 것을 이해하여야 한다. 또한, 각각의 개시된 실시예 내의 개별적인 요소들의 위치 또는 배열은 청구된 주제의 취지 및 범위에서 벗어나지 않고서 수정될 수 있다는 것을 이해하여야 한다. 그러므로, 다음의 상세한 설명은 제한된 의미로 취해지는 것이 아니고, 주제의 범위는 단지 첨부된 청구범위에 의해서만 정의되고, 첨부된 청구범위가 주제로 되는 등가물들의 완전한 범위를 따라, 적절히 해석된다. 도면에서, 유사한 번호들은 여러 도면에 걸쳐 동일하거나 유사한 요소들 또는 기능성을 참조하고, 여기에 표시된 그 요소들은 반드시 서로 축척에 맞게 도시되지 않고, 오히려 개개의 요소들은 본 설명의 맥락에서 요소들을 보다 쉽게 이해하기 위해 확대되거나 축소될 수 있다.
여기서 사용된 것과 같은 용어들 "위에", "에", "사이에" 및 "상에"는 다른 층들에 대한 한 층의 상대적 위치를 참조할 수 있다. 또 하나의 층 "위의" 또는 "상의" 또는 또 하나의 층"에" 결합된 한 층은 서로 직접 접촉할 수 있거나 하나 이상의 중간 층을 가질 수 있다. 층들 "사이의" 한 층은 층들과 직접 접촉할 수 있거나 하나 이상의 중간 층을 가질 수 있다.
본 설명의 실시예들은 리세스된 게이트 전극을 포함하고 게이트 전극과 갈륨 질화물 층 사이의 분극 층이 약 1㎚ 미만인 n-채널 갈륨 질화물 트랜지스터들에 관한 것이다. 부가적인 실시예들에서, n-채널 갈륨 질화물 트랜지스터들은 게이트-드레인 길이가 게이트-소스 길이보다 큰 비대칭 구성을 가질 수 있다. 추가 실시예에서, n-채널 갈륨 질화물 트랜지스터들은 실리콘 기반 트랜지스터들을 사용하는 무선 전력/충전 디바이스들에 비해 개선된 효율들, 더 긴 전송 거리들, 및 더 작은 폼 팩터를 위해 무선 전력/충전 디바이스들에서 이용될 수 있다.
도 1은 본 설명의 실시예에 따른 n-채널 갈륨 질화물 트랜지스터(100)를 도시한다. n-채널 갈륨 질화물 트랜지스터(100)는 소스 구조(104) 및 대향하는 드레인 구조(106)가 형성되는 갈륨 질화물 층(102)을 포함할 수 있다. 전하 유도 층(108)은 소스 구조(104)와 드레인 구조(106) 사이에 (트랜지스터 폭 W로) 연장하는 갈륨 질화물 층(102) 상에 형성될 수 있어서, 갈륨 질화물 층(102) 내에 (파선(112)으로 표시된) 2D 전자 가스를 형성한다. 한 실시예에서, 전하 유도 층(108)은 결정 전이 층(116) 상에 형성된 분극 층(114)을 포함할 수 있고, 여기서 결정 전이 층(116)은 갈륨 질화물 층(102)에 인접하다. 분극 층(114)은 2D 전자 가스(112)를 형성하는 3원 결정 구조를 가질 수 있지만, 갈륨 질화물 층(102)의 2원 결정 구조 내의 전자 이동성을 금지할 수 있다. 그러므로, 결정 전이 층(116)은 분극 층(114)과 갈륨 질화물 층(102) 사이의 전이로서 작용하는 2원 결정 구조이다. 전하 유도 층(108)이 2개의 층(즉, 분극 층(114) 및 결정 전이 층(116))을 갖는 것으로 도시되지만, 이것은 단일 층(즉, 분극 층(114)만)으로서 제조될 수 있거나 2개보다 많은 층을 가질 수 있다는 것이 이해된다.
한 실시예에서, n-채널 갈륨 질화물 트랜지스터(100)는 엔헌스먼트 모드 트랜지스터이다. 그러므로, 도 1에 도시된 바와 같이, 분극 층(114)의 일부는 2D 전자 가스(112)를 방해하기 위해 게이트 전극(122)을 위한 원하는 위치에 리세스(120)를 형성하는 것과 근접하여 제거될 수 있어서, 그것은 엔헌스먼트 모드 동작을 달성하기 위해 n-채널 갈륨 질화물 트랜지스터(100)의 게이트 길이 Lg를 통해 연장하지 않는다.
도시한 바와 같이, 게이트 유전체 층(118)은 분극 층(114) 위에 형성될 수 있고 게이트 전극(122)은 게이트 유전체 층(118) 상에 형성될 수 있어서, 게이트 유전체 층(118)은 게이트 전극(122)을 분극 층(114)과 전기적으로 분리시킨다. 게다가, 본 기술 분야의 통상의 기술자들에게 이해되는 바와 같이, 소스 접점들(124) 및 드레인 접점들(126)은 각각 소스 구조(104) 및 드레인 구조(106) 상에 형성될 수 있고, 상호접속 구조(도시 안됨)의 형성을 통해 외부 소자들(도시 안됨)과의 전기적 접속들을 형성하기 위해 이용될 수 있다.
도 1에 더 도시된 바와 같이, n-채널 갈륨 질화물 트랜지스터(100)는 게이트-드레인 길이 LGD(즉, 게이트로부터 드레인 구조(106)까지) 및 게이트-소스 길이 LGS(즉, 게이트로부터 소스 구조(104)까지)를 포함할 수 있다. 한 실시예에서, 게이트-드레인 길이 LGD는 약 120㎚ 내지 약 400㎚의 범위에 있을 수 있다. 다른 실시예에서, 게이트-소스 길이 LGS는 약 5㎚ 내지 약 400㎚의 범위에 있을 수 있다. 또 다른 실시예에서, 게이트 길이 LG는 약 20㎚ 내지 약 500㎚의 범위에 있을 수 있다. 한 실시예에서, n-채널 갈륨 질화물 트랜지스터(100)는 게이트-드레인 길이 LGD(즉, 게이트로부터 드레인 구조(106)까지)가 게이트-소스 길이 LGS(즉, 즉, 게이트로부터 소스 구조(104)까지)보다 크고, 본 기술 분야의 통상의 기술자들에게 이해되는 바와 같이, 게이트-소스 길이 LGS 양단 간의 저항을 최소화시키는 비대칭 구조를 가질 수 있다.
분극 층(114)은 알루미늄 갈륨 질화물, 알루미늄 인듐 질화물, 및 인듐 갈륨 질화물을 포함할 수 있지만, 이들로 제한되지 않는다. 한 실시예에서, 분극 층(114)은 Al0 . 83In0 . 17N이다. 한 실시예에서, 분극 층(114)은 게이트-드레인 길이 LGD 영역 위에 그리고 게이트-소스 길이 LGS 영역 위에 약 5㎚ 내지 10㎚의 두께 T1을 가질 수 있고, 낮은 온-상태 저항을 달성할 수 있다. 추가 실시예에서, 분극 층(114)은 게이트 길이 LG 영역 위에 약 1㎚ 미만의 두께 T2를 가질 수 있고, 엔헌스먼트 모드 동작을 달성할 수 있다. 또 하나의 실시예에서, 결정 전이 층(116)은 인듐 질화물 및 알루미늄 질화물을 가질 수 있지만, 이들로 제한되지 않고, 약 1㎚ 미만의 두께 T3을 가질 수 있다.
게이트 유전체 층(118)은 실리콘 이산화물(SiO2), 실리콘 산화질화물(SiOxNy), 실리콘 질화물(Si3N4), 및 하프늄 산화물, 하프늄 실리콘 산화물, 란타늄 산화물, 란타늄 알루미늄 산화물, 지르코늄 산화물, 지르코늄 실리콘 산화물, 탄탈륨 산화물, 탄탈륨 실리콘 산화물, 티타늄 산화물, 바륨 스트론튬 티타늄 산화물, 바륨 티타늄 산화물, 스트론튬 티타늄 산화물, 이트륨 산화물, 알루미늄 산화물, 납 스칸듐 탄탈륨 산화물, 및 납 아연 니오브산염과 같은 하이-k 유전체 재료들을 포함하지만, 이들로 제한되지 않는, 임의의 널리 공지된 게이트 유전체 재료로부터 형성될 수 있다. 하이-K 게이트 유전체 층(118)은 낮은 게이트 누설들을 달성하기 위해 유리할 수 있다는 점에 주목한다. 게이트 유전체 층(118)은 화학 증착("CVD"), 물리적 증착("PVD"), 원자 층 퇴적("ALD")과 같은 널리 공지된 기술들에 의해 형성될 수 있다.
게이트 전극(122)은 임의의 적합한 게이트 전극 재료로 형성될 수 있다. 본 개시내용의 실시예에서, 게이트 전극(122)은 폴리실리콘, 텅스텐, 루테늄, 팔라듐, 백금, 코발트, 니켈, 하프늄, 지르코늄, 티타늄, 탄탈륨, 알루미늄, 티타늄 탄화물, 지르코늄 탄화물, 탄탈륨 탄화물, 하프늄 탄화물, 알루미늄 탄화물, 다른 금속 탄화물들, 금속 질화물들, 및 금속 산화물들을 포함하지만, 이들로 제한되지 않는 재료들로부터 형성될 수 있다. 게이트 전극(122)은 본 기술 분야의 통상의 기술자들에게 이해되는 바와 같이, 게이트 전극 재료를 블랭킷 퇴적한 다음에 널리 공지된 포토리소그래피 및 에칭 기술들로 게이트 전극 재료를 패턴함으로써와 같이, 널리 공지된 기술들에 의해 형성될 수 있다.
갈륨 질화물은 실리콘의 밴드갭(약 1.1eV)에 비해, 비교적 넓은 밴드갭(예를 들어, 약 3.4eV)을 갖는다. 그러므로, n-채널 갈륨 질화물 트랜지스터(100)는 유사한 치수들의 실리콘 기반 트랜지스터에 비해, 브레이크다운을 겪기 전에, 인가된 전압들, 드레인 전압 등과 같은 큰 전계들에 견딜 수 있다. 이것은 또한 n-채널 갈륨 질화물 트랜지스터들(100)이 동일한 공급 전압에서 동작하면서 훨씬 더 작은 물리적 치수들로 줄게 하고; 그러므로, 작은 온-상태 저항 및 더 작은 캐패시턴스를 가능하게 하여, 결국 감소된 전력 소모 및 나아가 더 높은 회로 효율들을 가져다 줄 수 있다. 게다가, 본 기술 분야의 통상의 기술자들에게 이해되는 바와 같이, n-채널 갈륨 질화물 트랜지스터(100)는 그것의 동작을 위한 그것의 전자 이송 채널로서 2D 전자 가스(112)를 이용한다. 2D 전자 가스(112)는 본 기술 분야의 통상의 기술자들에게 이해되는 바와 같이, 자발적 및 압전 분극을 통해 갈륨 질화물 층(102) 상에의 전하 유도 층(108)의 퇴적에 의해 형성된 급작스런 헤테로-계면에 형성된다. 약 2E13/㎠까지의 매우 높은 전하 밀도들이 예를 들어, 약 1000㎠/Vs보다 큰 높은 전자 이동도(LGD 및 LGS 영역들에서의 낮은 시트 저항)를 가능하게 하는, 불순물 도펀트들의 사용 없이, 이러한 메커니즘에 의해 형성될 수 있다. 본 기술 분야의 통상의 기술자들에게 이해되는 바와 같이, n-채널 갈륨 질화물 트랜지스터(100)는 밴드간 터널링의 부재, 낮은 게이트 유도 드레인 누설(GIDL), 및 열전자들로부터의 충격 이온화로부터의 전자-정공 쌍들의 낮은 발생으로 인해 낮은 기생 누설들을 가능하게 할 수 있다.
도 2-13은 본 설명의 실시예에 따른, n-채널 갈륨 질화물 트랜지스터들의 미러 이미지 쌍을 형성하는 공정을 도시한다. 도 2에 도시한 바와 같이, 적층된 기판(130)은 갈륨 질화물 층(102) 상에 형성된 전하 유도 층(108)을 포함하여 형성될 수 있다. 도 1과 관련하여 논의된 바와 같이, 한 실시예에서, 전하 유도 층(108)은 결정 전이 층(116) 상에 형성된 분극 층(114)을 포함할 수 있고, 결정 전이 층(116)은 갈륨 질화물 층(102)에 인접하다.
도 3에 도시한 바와 같이, 실리콘 질화물, 실리콘 산화물 등과 같은 하드마스크(132)가 분극 층(114) 상에, 포토리소그래피와 같은 임의의 공지된 기술에 의해 패턴될 수 있다. 하드마스크(132)는 형성될 n-채널 갈륨 질화물 트랜지스터들의 미러 이미지 쌍에 대한 공유된 드레인을 위한 영역을 정할 수 있다.
도 4에 도시한 바와 같이, 제1 스페이서 재료(142)가 하드마스크(132) 및 갈륨 질화물 층(102) 위에 퇴적될 수 있고, 도 5에 도시한 바와 같이, 제1 스페이서 재료(142)(도 4 참조)가 하드마스크(132)의 상부 표면(134)을 노출하고 분극 층(114)의 부분들을 노출하기 위해 에칭될 수 있음으로써, 제1 스페이서들(144)이 하드마스크(132)의 대향 측면들(136) 상에 형성된다. 제1 스페이서들(144)의 폭 W1은 형성될 n-채널 갈륨 질화물 트랜지스터들의 쌍의 각각의 하나에 대한 게이트-드레인 길이 LGD(도 1 참조)를 정할 수 있다.
도 6에 도시한 바와 같이, 제2 스페이서 재료(152)가 하드마스크 상부 표면(134), 제1 스페이서들(144), 및 분극 층(114) 위에 퇴적될 수 있다. 도 7에 도시한 바와 같이, 제2 스페이서 재료(152)(도 6 참조)가 하드마스크 상부 표면(134), 제1 스페이서들(144)의 상부 표면(146)을 노출하고, 분극 층(114)의 부분들을 노출하기 위해 에칭될 수 있음으로써, 제2 스페이서들(154)이 제1 스페이서들(144)에 인접하는 대향하는 하드마스크 측면들(136) 상에 형성된다. 제2 스페이서들(154)의 폭 W2는 n-채널 갈륨 질화물 트랜지스터들의 쌍의 각각의 하나에 대한 채널 또는 게이트 길이 LG(도 1 참조)를 정할 수 있다.
도 8에 도시한 바와 같이, 제3 스페이서 재료(162)가 하드마스크 상부 표면(134), 제1 스페이서들(144), 제2 스페이서들(154), 및 분극 층(114) 위에 퇴적될 수 있다. 도 9에 도시한 바와 같이, 제3 스페이서 재료(162)(도 8 참조)가 하드마스크 상부 표면(134), 제1 스페이서 상부 표면들(146), 제2 스페이서들(154)의 상부 표면(156), 및 분극 층(114)의 부분들을 노출하기 위해 에칭될 수 있음으로써, 제3 스페이서들(164)이 제2 스페이서들(154)에 인접하는 대향하는 하드마스크 측면들(136) 상에 형성된다. 제3 스페이서들(164)의 폭 W3은 형성될 n-채널 갈륨 질화물 트랜지스터들의 쌍의 각각의 하나에 대한 게이트-소스 길이 LGS(도 1 참조)를 정할 수 있다.
도 10에 도시한 바와 같이, 하드마스크(132)(도 9 참조)가 제거될 수 있고, 에칭 마스크들로서 제1 스페이서들(144), 제2 스페이서들(154), 및 제3 스페이서들(164)을 사용하여, 리세스들(172)이 에칭과 같은, 임의의 공지된 기술들에 의해, 전하 유도 층(108)(예를 들어, 분극 층(114) 및 결정 전이 층(116))을 통해 갈륨 질화물 층(102) 내로 연장하도록 형성될 수 있다. 한 실시예에서, 리세스들(172)은 염소 기반 화학에서의 플라즈마 에칭으로 형성될 수 있다.
도 11에 도시한 바와 같이, N+ 인듐 갈륨 질화물, N+ 갈륨 질화물, N+ 인듐 질화물, 및 이들의 임의의 선별된 조합과 같은, 소스 구조들(104) 및 공유된 드레인 구조(106)가 갈륨 질화물 층(102)으로부터 에피택셜 성장에 의해 형성될 수 있다. 한 실시예에서, 재성장 공정은 금속 유기 화학 증착(MOCVD) 또는 분자 빔 에피택시(MBE)와 같은 에피택셜 결정 성장 기술들을 포함할 수 있다.
도 12에 도시한 바와 같이, 제2 스페이서들(154) 뿐만 아니라, 앞서 논의된 바와 같이, 2D 전자 가스(112)를 방해하는, 분극 층(114) 내에 게이트 리세스들(174)을 형성하기 위해 분극 층(114)의 부분이 제거될 수 있어서, 그것은 엔헌스먼트 모드 동작을 달성하기 위해 (앞서 폭 W2로 표시된) 게이트 길이 Lg를 통해 연장하지 않는다.
도 13에 도시한 바와 같이, 게이트 유전체 층(118)이 n-채널 갈륨 질화물 트랜지스터들(1001 및 1002)을 형성하기 위해 게이트 전극(122)을 분극 층(114)과 전기적으로 분리시키도록 게이트 유전체 층(118)은 리세스들(174)(도 12 참조) 내의 분극 층(114) 상에 형성될 수 있고 게이트 전극들(122)은 게이트 유전체 층(118) 상에 형성될 수 있다. 게다가, 소스 접점들(124) 및 드레인 접점들(126)이 소스 구조들(104) 및 드레인 구조들(106) 상에 각각 형성될 수 있다. 본 기술 분야의 통상의 기술자들에게 이해되는 바와 같이, 상호접속 구조(도시 안됨)가 게이트 전극들(122), 소스 접점들(124), 및 드레인 접점들(126)을 외부 소자들(도시 안됨)과 적절히 접속시키기 위해 n-채널 갈륨 질화물 트랜지스터들(1001 및 1002) 상에 형성될 것이다. 그러나, 간결성 및 간명함을 위해, 상호접속 구조들은 도시되지 않는다.
도 14는 본 설명의 실시예에 따른 비대칭 n-채널 갈륨 질화물 트랜지스터를 제조하는 공정(200)의 플로우 차트이다. 블록 202에 기술된 바와 같이, 갈륨 질화물 층이 형성될 수 있다. 블록 204에 기술된 바와 같이, 전하 유도 층이 갈륨 질화물 층 내에 2D 전자 가스를 형성하기 위해 갈륨 질화물 층 상에 형성될 수 있다. 블록 206에 기술된 바와 같이, 소스 구조 및 드레인 구조가 갈륨 질화물 층에 형성될 수 있다. 블록 208에 기술된 바와 같이, 리세스가 소스 구조와 드레인 구조 사이의 분극 층 내에 형성될 수 있고, 리세스와 갈륨 질화물 층 사이에 있는 분극 층의 부분의 두께는 약 1㎚ 미만이다. 블록 210에 기술된 바와 같이, 게이트 유전체가 리세스 내에 형성될 수 있다. 블록 212에 기술된 바와 같이, 게이트 전극이 게이트 유전체에 인접하여 형성될 수 있다.
도 15는 본 설명의 실시예에 따른, 무선 전력/충전 디바이스(300)를 도시한다. 무선 전력/충전 디바이스(300)는 송신 모듈(310) 및 수신 모듈(330)을 포함할 수 있다. 송신 모듈(310)은 (AC-DC 변환기와 같은) 전력 유닛(312), 송신기(314), 코일 어셈블리(316), 제어기(318), 및 (화살표(324)로 표시된 무선 주파수 통신용과 같은) 통신 유닛(322)을 포함할 수 있다. 이동 디바이스 또는 이동 디바이스 내로 플러그하는 디바이스 내의 소자들과 같은 수신 모듈(330)은 전압 레귤레이터 및 배터리를 포함하는 부하 유닛(332), 정류기(334), 코일 어셈블리(336), 및 제어기(338), 및 (화살표(344)로 표시된 무선 주파수 통신용과 같은) 통신 유닛(342)을 포함할 수 있다. 이러한 무선 전력/충전 디바이스(300)의 특정한 상호접속들 및 소자 동작들은 본 기술 분야에 공지되어 있고 간결성 및 간명함을 위해 여기서 논의되지 않는다. 본 설명을 위한 실시예들에서, n-채널 갈륨 질화물 트랜지스터들이 40V의 주어진 브레이크다운 전압에서 약 3배 더 양호한 온-상태 저항들을 가지므로, 고전압 n-채널 갈륨 질화물 트랜지스터들(100)(도 1 참조)이 실리콘 전력 MOSFET들 대신에 이용될 수 있다.
본 설명의 한 실시예에서, n-채널 갈륨 질화물 트랜지스터(100)(도 1 참조)는 송신 모듈(310)의 송신기(314)에서 이용될 수 있다. 도 16에 도시한 바와 같이, 송신기(314)(즉, 전브리지 인버터)는 4개의 n-채널 갈륨 질화물 트랜지스터들 T1, T2, T3, 및 T4를 가질 수 있다. 이러한 구성에서, n-채널 갈륨 질화물 트랜지스터들 T1, T2, T3, 및 T4는 실리콘 트랜지스터들보다 적어도 10% 높은 DC-AC 변환 효율을 가능하게 할 수 있다. 게다가, n-채널 갈륨 질화물 트랜지스터들 T1, T2, T3, 및 T4의 사용은 비교할만한 실리콘 트랜지스터들에서보다 100배 이상 더 높은 주파수인, 10㎒ 이상에서 공중을 통해 무선 전력 송신을 가능하게 할 수 있고, 비교할만한 실리콘 트랜지스터들에서보다 25배 이상 긴, (화살표(350)으로 표시된) 2미터 거리까지 전송을 가능하게 한다. 더구나, 더 높은 무선 전력 송신 주파수들로, 송신 모듈 코일 어셈블리(316) 및 수신 모듈 코일 어셈블리(336)의 폼 팩터는 10배 만큼 얇아질 수 있다.
추가 실시예에서, 수신 모듈 부하 유닛(332)의 전압 레귤레이터에서 n-채널 갈륨 질화물 트랜지스터(100)(도 1 참조)를 이용하면 실리콘 트랜지스터들을 갖는 전압 레귤레이터들보다 수신 모듈(330)에 대해 100배만큼 더 작은 폼 팩터 및 7%까지 더 높은 효율을 가져다 줄 수 있다. 전체적인 무선 전력이 송신 모듈(310) 및 수신 모듈(330)에서 본 설명의 n-채널 갈륨 질화물 트랜지스터들(100)(도 1 참조)의 이용을 통해 14%의 효율 개선으로 송신하는 것이 기대된다. 전압 레귤레이터의 회로 설계는 본 기술 분야에 공지되어 있고, 그러므로, 간결성 및 간명함을 위해, 구체적으로 예시되지 않는다.
본 설명의 주제는 도 1-16에 도시된 특정한 응용들로 반드시 제한되지 않는다는 것이 이해된다. 주제는 본 기술 분야의 통상의 기술자들에게 이해되는 바와 같이, 기타 적절한 트랜지스터 응용들뿐만 아니라, 다른 마이크로전자 디바이스 및 어셈블리 응용들에 적용될 수 있다.
다음의 예들은 추가 실시예들에 관한 것이고, 예 1은 n-채널 갈륨 질화물 트랜지스터로서, 갈륨 질화물 층; 상기 갈륨 질화물 층에 형성된 소스 구조 및 드레인 구조; 상기 소스 구조와 상기 드레인 구조 사이에 연장하는 분극 층을 포함하는 전하 유도 층; 상기 갈륨 질화물 층 내의 2D 전자 가스; 및 상기 분극 층 내로 적어도 부분적으로 연장하는 게이트 전극을 포함하고, 상기 게이트 전극과 상기 갈륨 질화물 층 사이에 있는 상기 분극 층의 부분의 두께는 약 1㎚ 미만인 n-채널 갈륨 질화물 트랜지스터이다.
예 2에서는, 예 1의 주제가, 상기 게이트 전극과 상기 분극 층 사이에 배치된 게이트 유전체를 선택적으로 포함할 수 있다.
예 3에서는, 예들 1 또는 2의 주제가, 약 5㎚ 내지 10㎚인 상기 게이트 전극과 상기 갈륨 질화물 층 사이에 있지 않은 상기 분극 층의 부분을 선택적으로 포함할 수 있다.
예 4에서는, 예들 1 내지 3 중 어느 하나의 주제가, 상기 분극 층은 알루미늄 갈륨 질화물, 알루미늄 인듐 질화물, 및 인듐 갈륨 질화물로 이루어진 그룹으로부터 선택되는 것을 선택적으로 포함할 수 있다.
예 5에서는, 예들 1 내지 4 중 어느 하나의 주제가, 상기 갈륨 질화물 층과 상기 분극 층 사이에 배치된 결정 전이 층을 선택적으로 포함할 수 있다.
예 6에서는, 예 5의 주제가, 상기 결정 전이 층은 인듐 질화물 및 알루미늄 질화물로 이루어진 그룹으로부터 선택되는 것을 선택적으로 포함할 수 있다.
예 7에서는, 예들 1 내지 6 중 어느 하나의 주제가, 약 120㎚ 내지 약 400㎚인 게이트-드레인 길이 및 약 5㎚ 내지 약 400㎚인 게이트-소스 길이를 선택적으로 포함할 수 있다.
예 8에서는, 예 7의 주제가, 상기 게이트-드레인 길이는 상기 게이트-소스 길이보다 큰 것을 선택적으로 포함할 수 있다.
다음의 예들은 추가 실시예들에 관한 것이고, 예 9는 갈륨 질화물 층을 형성하는 단계; 상기 갈륨 질화물 층 내에 2D 전자 가스를 형성하기 위해 상기 갈륨 질화물 층 상에 분극 층을 포함하는 전하 유도 층을 형성하는 단계; 상기 갈륨 질화물 층에 형성되는 소스 구조 및 드레인 구조를 형성하는 단계; 상기 소스 구조와 상기 드레인 구조 사이의 상기 분극 층 내에 리세스를 형성하는 단계 - 상기 리세스와 상기 갈륨 질화물 층 사이에 있는 상기 분극 층의 부분의 두께는 약 1㎚ 미만임 -; 상이한 폭들의 비대칭 유전체 스페이서들을 형성하는 단계; 상기 리세스 내에 게이트 유전체를 형성하는 단계; 및 상기 게이트 유전체에 인접하여 게이트 전극을 형성하는 단계를 포함하는 n-채널 갈륨 질화물 트랜지스터를 형성하는 방법이다.
예 10에서는, 예 9의 주제가, 상기 갈륨 질화물 층 상에 상기 분극 층을 포함하는 상기 전하 유도 층을 형성하는 단계는 약 5㎚ 내지 10㎚인 두께를 갖는 상기 분극 층을 포함하는 상기 전하 유도 층을 형성하는 단계를 포함하는 것을 선택적으로 포함할 수 있다.
예 11에서는, 예들 9 또는 10의 주제가, 알루미늄 갈륨 질화물, 알루미늄 인듐 질화물, 및 인듐 갈륨 질화물로 이루어진 그룹으로부터 선택된 상기 분극 층을 형성하는 단계를 선택적으로 포함할 수 있다.
예 12에서는, 예들 9 내지 11 중 어느 하나의 주제가, 상기 갈륨 질화물 층과 상기 분극 층 사이에 결정 전이 층을 형성하는 단계를 선택적으로 포함할 수 있다.
예 13에서는, 예 12의 주제가, 인듐 질화물 및 알루미늄 질화물로 이루어진 그룹으로부터 선택된 재료로부터 상기 결정 전이 층을 형성하는 단계를 선택적으로 포함할 수 있다.
예 14에서는, 예들 9 내지 13 중 어느 하나의 주제가, 약 120㎚ 내지 약 400㎚인 게이트-드레인 길이를 형성하는 단계 및 약 5㎚ 내지 약 400㎚인 게이트-소스 길이를 형성하는 단계를 선택적으로 포함할 수 있다.
예 15에서는, 예 14의 주제가, 상기 게이트-드레인 길이는 상기 게이트-소스 길이보다 큰 것을 선택적으로 포함할 수 있다.
다음의 예들은 추가 실시예들에 관한 것이고, 예 16은 코일 어셈블리; 및 송신기를 포함하고, 상기 송신기는 갈륨 질화물 층; 상기 갈륨 질화물 층에 형성된 소스 구조 및 드레인 구조; 상기 소스 구조와 상기 드레인 구조 사이에 연장하는 분극 층을 포함하는 전하 유도 층; 상기 갈륨 질화물 층 내의 2D 전자 가스; 및 상기 분극 층 내로 적어도 부분적으로 연장하는 게이트 전극을 포함하는 적어도 하나의 n-채널 갈륨 질화물 트랜지스터를 포함하는 무선 전력/충전 디바이스 송신 모듈이다.
예 17에서는, 예 16의 주제가, 상기 게이트 전극과 상기 갈륨 질화물 층 사이에 있는 상기 분극 층의 부분의 두께는 약 1㎚ 미만인 것을 선택적으로 포함할 수 있다.
예 18에서는, 예들 16 또는 17의 주제가, 상기 게이트 전극과 상기 분극 층 사이에 배치된 게이트 유전체를 선택적으로 포함할 수 있다.
예 19에서는, 예들 16 내지 18 중 어느 하나의 주제가, 약 5㎚ 내지 10㎚인 상기 게이트 전극과 상기 갈륨 질화물 층 사이에 있는 상기 분극 층의 부분을 선택적으로 포함할 수 있다.
예 20에서는, 예들 16 내지 19 중 어느 하나의 주제가, 상기 갈륨 질화물 층과 상기 분극 층 사이에 배치된 결정 전이 층을 선택적으로 포함할 수 있다.
다음의 예들은 추가 실시예들에 관한 것이고, 예 21은 코일 어셈블리; 정류기; 및 전압 레귤레이터 및 배터리를 포함하는 부하 유닛을 포함하고, 상기 전압 레귤레이터는 갈륨 질화물 층; 상기 갈륨 질화물 층에 형성된 소스 구조 및 드레인 구조; 상기 소스 구조와 상기 드레인 구조 사이에 연장하는 분극 층을 포함하는 전하 유도 층; 상기 갈륨 질화물 층 내의 2D 전자 가스; 및 상기 분극 층 내로 적어도 부분적으로 연장하는 게이트 전극을 포함하는 적어도 하나의 n-채널 갈륨 질화물 트랜지스터를 포함하는 무선 전력/충전 디바이스 수신 모듈이다.
예 22에서는, 예 21의 주제가, 상기 게이트 전극과 상기 갈륨 질화물 층 사이에 있는 상기 분극 층의 부분의 두께는 약 1㎚ 미만인 것을 선택적으로 포함할 수 있다.
예 23에서는, 예들 21 또는 22의 주제가, 상기 게이트 전극과 상기 분극 층 사이에 배치된 게이트 유전체를 선택적으로 포함할 수 있다.
예 24에서는, 예들 21 내지 23 중 어느 하나의 주제가, 약 5㎚ 내지 10㎚인 상기 게이트 전극과 상기 갈륨 질화물 층 사이에 있는 상기 분극 층의 부분을 선택적으로 포함할 수 있다.
예 25에서는, 예들 21 내지 24 중 어느 하나의 주제가, 상기 갈륨 질화물 층과 상기 분극 층 사이에 배치된 결정 전이 층을 선택적으로 포함할 수 있다.
본 설명의 상세한 실시예들에서 지금까지 설명되었지만, 첨부된 청구범위에 의해 정의된 본 설명은 상기 설명에서 기술된 특정한 상세들에 의해 제한되지 않고, 그것의 많은 명백한 변형들이 그것의 취지 또는 범위에서 벗어나지 않고서 가능하다는 것이 이해된다.

Claims (25)

  1. n-채널 갈륨 질화물 트랜지스터로서,
    갈륨 질화물 층;
    상기 갈륨 질화물 층에 형성된 소스 구조 및 드레인 구조;
    상기 소스 구조와 상기 드레인 구조 사이에 연장하는 분극 층을 포함하는 전하 유도 층;
    상기 갈륨 질화물 층 내의 2D 전자 가스;
    상기 분극 층 내로 적어도 부분적으로 연장하는 게이트 전극 - 상기 게이트 전극과 상기 갈륨 질화물 층 사이에 있는 상기 분극 층의 부분의 두께는 1㎚ 미만임 -; 및
    상기 갈륨 질화물 층과 상기 분극 층 사이에 배치된 결정 전이 층 - 상기 결정 전이 층은 인듐 질화물 및 알루미늄 질화물을 포함함 -
    을 포함하는, n-채널 갈륨 질화물 트랜지스터.
  2. 제1항에 있어서, 상기 게이트 전극과 상기 분극 층 사이에 배치된 게이트 유전체를 더 포함하는, n-채널 갈륨 질화물 트랜지스터.
  3. 제1항에 있어서, 상기 게이트 전극과 상기 갈륨 질화물 층 사이에 있지 않은 상기 분극 층의 부분은 5㎚ 내지 10㎚의 두께를 갖는, n-채널 갈륨 질화물 트랜지스터.
  4. 제1항에 있어서, 상기 분극 층은 알루미늄 갈륨 질화물, 알루미늄 인듐 질화물, 및 인듐 갈륨 질화물로 이루어진 그룹으로부터 선택된, n-채널 갈륨 질화물 트랜지스터.
  5. 삭제
  6. 삭제
  7. 제1항에 있어서, 120㎚ 내지 400㎚인 게이트-드레인 길이 및 5㎚ 내지 400㎚인 게이트-소스 길이를 더 포함하는, n-채널 갈륨 질화물 트랜지스터.
  8. 제7항에 있어서, 상기 게이트-드레인 길이는 상기 게이트-소스 길이보다 큰, n-채널 갈륨 질화물 트랜지스터.
  9. n-채널 갈륨 질화물 트랜지스터를 형성하는 방법으로서,
    갈륨 질화물 층을 형성하는 단계;
    상기 갈륨 질화물 층 내에 2D 전자 가스를 형성하기 위해 상기 갈륨 질화물 층 상에 분극 층을 포함하는 전하 유도 층을 형성하는 단계;
    상기 갈륨 질화물 층에 형성되는 소스 구조 및 드레인 구조를 형성하는 단계;
    상기 소스 구조와 상기 드레인 구조 사이의 상기 분극 층 내에 리세스를 형성하는 단계 - 상기 리세스와 상기 갈륨 질화물 층 사이에 있는 상기 분극 층의 부분의 두께는 1㎚ 미만임 -;
    상이한 폭들의 비대칭 유전체 스페이서들을 형성하는 단계;
    상기 리세스 내에 게이트 유전체를 형성하는 단계;
    상기 게이트 유전체에 인접하여 게이트 전극을 형성하는 단계; 및
    상기 갈륨 질화물 층과 상기 분극 층 사이에 결정 전이 층을 형성하는 단계 - 상기 결정 전이 층은 인듐 질화물 및 알루미늄 질화물을 포함함 -
    를 포함하는, 방법.
  10. 제9항에 있어서, 상기 갈륨 질화물 층 상에 상기 분극 층을 포함하는 상기 전하 유도 층을 형성하는 단계는 5㎚ 내지 10㎚인 두께를 갖는 상기 분극 층을 포함하는 상기 전하 유도 층을 형성하는 단계를 포함하는, 방법.
  11. 제9항에 있어서, 상기 전하 유도 층을 형성하는 단계는 알루미늄 갈륨 질화물, 알루미늄 인듐 질화물, 및 인듐 갈륨 질화물로 이루어진 그룹으로부터 선택된 상기 분극 층을 형성하는 단계를 포함하는, 방법.
  12. 삭제
  13. 삭제
  14. 제9항에 있어서, 120㎚ 내지 400㎚인 게이트-드레인 길이를 형성하는 단계 및 5㎚ 내지 400㎚인 게이트-소스 길이를 형성하는 단계를 더 포함하는, 방법.
  15. 제14항에 있어서, 상기 게이트-드레인 길이는 상기 게이트-소스 길이보다 큰, 방법.
  16. 무선 전력/충전 디바이스 송신 모듈로서,
    코일 어셈블리; 및
    송신기를 포함하고,
    상기 송신기는 적어도 하나의 n-채널 갈륨 질화물 트랜지스터를 포함하고, 상기 적어도 하나의 n-채널 갈륨 질화물 트랜지스터는,
    갈륨 질화물 층;
    상기 갈륨 질화물 층에 형성된 소스 구조 및 드레인 구조;
    상기 소스 구조와 상기 드레인 구조 사이에 연장하는 분극 층을 포함하는 전하 유도 층;
    상기 갈륨 질화물 층 내의 2D 전자 가스;
    상기 분극 층 내로 적어도 부분적으로 연장하는 게이트 전극; 및
    상기 갈륨 질화물 층과 상기 분극 층 사이에 배치된 결정 전이 층 - 상기 결정 전이 층은 인듐 질화물 및 알루미늄 질화물을 포함함 -
    을 포함하는, 무선 전력/충전 디바이스 송신 모듈.
  17. 제16항에 있어서, 상기 게이트 전극과 상기 갈륨 질화물 층 사이에 있는 상기 분극 층의 부분의 두께는 1㎚ 미만인, 무선 전력/충전 디바이스 송신 모듈.
  18. 제16항에 있어서, 상기 게이트 전극과 상기 분극 층 사이에 배치된 게이트 유전체를 더 포함하는, 무선 전력/충전 디바이스 송신 모듈.
  19. 제16항에 있어서, 상기 게이트 전극과 상기 갈륨 질화물 층 사이에 있지 않은 상기 분극 층의 부분은 5㎚ 내지 10㎚의 두께를 갖는, 무선 전력/충전 디바이스 송신 모듈.
  20. 삭제
  21. 무선 전력/충전 디바이스 수신 모듈로서,
    코일 어셈블리;
    정류기; 및
    전압 레귤레이터 및 배터리를 포함하는 부하 유닛을 포함하고,
    상기 전압 레귤레이터는 적어도 하나의 n-채널 갈륨 질화물 트랜지스터를 포함하고, 상기 적어도 하나의 n-채널 갈륨 질화물 트랜지스터는,
    갈륨 질화물 층;
    상기 갈륨 질화물 층에 형성된 소스 구조 및 드레인 구조;
    상기 소스 구조와 상기 드레인 구조 사이에 연장하는 분극 층을 포함하는 전하 유도 층;
    상기 갈륨 질화물 층 내의 2D 전자 가스;
    상기 분극 층 내로 적어도 부분적으로 연장하는 게이트 전극; 및
    상기 갈륨 질화물 층과 상기 분극 층 사이에 배치된 결정 전이 층 - 상기 결정 전이 층은 인듐 질화물 및 알루미늄 질화물을 포함함 -
    을 포함하는, 무선 전력/충전 디바이스 수신 모듈.
  22. 제21항에 있어서, 상기 게이트 전극과 상기 갈륨 질화물 층 사이에 있는 상기 분극 층의 부분의 두께는 1㎚ 미만인, 무선 전력/충전 디바이스 수신 모듈.
  23. 제21항에 있어서, 상기 게이트 전극과 상기 분극 층 사이에 배치된 게이트 유전체를 더 포함하는, 무선 전력/충전 디바이스 수신 모듈.
  24. 제21항에 있어서, 상기 게이트 전극과 상기 갈륨 질화물 층 사이에 있지 않은 상기 분극 층의 부분은 5㎚ 내지 10㎚의 두께를 갖는, 무선 전력/충전 디바이스 수신 모듈.
  25. 삭제
KR1020177013159A 2014-12-18 2014-12-18 N-채널 갈륨 질화물 트랜지스터들 KR102309482B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020217031358A KR102423219B1 (ko) 2014-12-18 2014-12-18 N-채널 갈륨 질화물 트랜지스터들

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/071163 WO2016099509A1 (en) 2014-12-18 2014-12-18 N-channel gallium nitride transistors

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020217031358A Division KR102423219B1 (ko) 2014-12-18 2014-12-18 N-채널 갈륨 질화물 트랜지스터들

Publications (2)

Publication Number Publication Date
KR20170097611A KR20170097611A (ko) 2017-08-28
KR102309482B1 true KR102309482B1 (ko) 2021-10-07

Family

ID=56127158

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020177013159A KR102309482B1 (ko) 2014-12-18 2014-12-18 N-채널 갈륨 질화물 트랜지스터들
KR1020217031358A KR102423219B1 (ko) 2014-12-18 2014-12-18 N-채널 갈륨 질화물 트랜지스터들

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020217031358A KR102423219B1 (ko) 2014-12-18 2014-12-18 N-채널 갈륨 질화물 트랜지스터들

Country Status (6)

Country Link
US (2) US10056456B2 (ko)
EP (1) EP3235005A4 (ko)
KR (2) KR102309482B1 (ko)
CN (1) CN106922200B (ko)
TW (1) TWI680582B (ko)
WO (1) WO2016099509A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017533574A (ja) 2014-09-18 2017-11-09 インテル・コーポレーション シリコンｃｍｏｓ互換性半導体装置における欠陥伝播制御のための傾斜側壁カット面を有するウルツ鉱ヘテロエピタキシャル構造物
JP6376575B2 (ja) 2014-09-25 2018-08-22 インテル・コーポレーション 自立シリコンメサ上のｉｉｉ−ｎエピタキシャル素子構造
US10056456B2 (en) * 2014-12-18 2018-08-21 Intel Corporation N-channel gallium nitride transistors
WO2018063224A1 (en) * 2016-09-29 2018-04-05 Intel Corporation InN TUNNEL JUNCTION CONTACTS FOR P-CHANNEL GaN
US11233053B2 (en) 2017-09-29 2022-01-25 Intel Corporation Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153493A (ja) * 2008-12-24 2010-07-08 Sanken Electric Co Ltd 電界効果半導体装置及びその製造方法
US20130334538A1 (en) * 2011-10-26 2013-12-19 Triquint Semiconductor, Inc. High electron mobility transistor structure and method
JP2014011462A (ja) * 2012-06-27 2014-01-20 Triquint Semiconductor Inc 再成長構造を用いたｉｉｉ族窒化物トランジスタ

Family Cites Families (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5538658A (en) 1978-09-09 1980-03-18 Sony Corp Recording and reproducing device
JPS5851575A (ja) 1981-09-22 1983-03-26 Fujitsu Ltd 半導体装置の製造方法
KR920006875B1 (ko) 1987-03-18 1992-08-21 후지쓰 가부시끼가이샤 비합금 오옴 콘택트들을 가지고 있는 화합물 반도체 장치
FR2689683B1 (fr) 1992-04-07 1994-05-20 Thomson Composants Microondes Dispositif semiconducteur a transistors complementaires.
US5818078A (en) 1994-08-29 1998-10-06 Fujitsu Limited Semiconductor device having a regrowth crystal region
JP2907128B2 (ja) 1996-07-01 1999-06-21 日本電気株式会社 電界効果型トランジスタ及びその製造方法
JP3813740B2 (ja) 1997-07-11 2006-08-23 Ｔｄｋ株式会社 電子デバイス用基板
FR2769924B1 (fr) 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
US6608327B1 (en) 1998-02-27 2003-08-19 North Carolina State University Gallium nitride semiconductor structure including laterally offset patterned layers
JP4540146B2 (ja) 1998-12-24 2010-09-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP3555500B2 (ja) 1999-05-21 2004-08-18 豊田合成株式会社 Ｉｉｉ族窒化物半導体及びその製造方法
US6521514B1 (en) 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
JP4667556B2 (ja) 2000-02-18 2011-04-13 古河電気工業株式会社 縦型ＧａＮ系電界効果トランジスタ、バイポーラトランジスタと縦型ＧａＮ系電界効果トランジスタの製造方法
US6261929B1 (en) 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
JP2002249400A (ja) 2001-02-22 2002-09-06 Mitsubishi Chemicals Corp 化合物半導体単結晶の製造方法およびその利用
US20040029365A1 (en) 2001-05-07 2004-02-12 Linthicum Kevin J. Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
US20040169192A1 (en) 2001-06-04 2004-09-02 Hisaki Kato Method for producing group III nitride compounds semiconductor
JP2003069010A (ja) 2001-08-24 2003-03-07 Sharp Corp 半導体装置およびその製造方法
JP2003077847A (ja) 2001-09-06 2003-03-14 Sumitomo Chem Co Ltd ３−５族化合物半導体の製造方法
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
JP5194334B2 (ja) 2004-05-18 2013-05-08 住友電気工業株式会社 Ｉｉｉ族窒化物半導体デバイスの製造方法
JP4571476B2 (ja) 2004-10-18 2010-10-27 ローム株式会社 半導体装置の製造方法
US7834380B2 (en) 2004-12-09 2010-11-16 Panasonic Corporation Field effect transistor and method for fabricating the same
JP4697397B2 (ja) 2005-02-16 2011-06-08 サンケン電気株式会社 複合半導体装置
US20060197129A1 (en) 2005-03-03 2006-09-07 Triquint Semiconductor, Inc. Buried and bulk channel finFET and method of making the same
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
JP4751150B2 (ja) * 2005-08-31 2011-08-17 株式会社東芝 窒化物系半導体装置
JP2007165431A (ja) 2005-12-12 2007-06-28 Nippon Telegr & Teleph Corp <Ntt> 電界効果型トランジスタおよびその製造方法
KR101019941B1 (ko) 2006-03-10 2011-03-09 에스티씨. 유엔엠 Ｇａｎ 나노선의 펄스 성장 및 ⅲ 족 질화물 반도체 기판 물질과 디바이스에서의 어플리케이션
WO2007112066A2 (en) 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
JP5179023B2 (ja) 2006-05-31 2013-04-10 パナソニック株式会社 電界効果トランジスタ
JP2008004720A (ja) 2006-06-22 2008-01-10 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体を用いたヘテロ構造電界効果トランジスタ
US7803690B2 (en) 2006-06-23 2010-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxy silicon on insulator (ESOI)
US8188573B2 (en) 2006-08-31 2012-05-29 Industrial Technology Research Institute Nitride semiconductor structure
US8173551B2 (en) 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
WO2008036256A1 (en) 2006-09-18 2008-03-27 Amberwave Systems Corporation Aspect ratio trapping for mixed signal applications
US8502263B2 (en) 2006-10-19 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitter-based devices with lattice-mismatched semiconductor structures
US7692198B2 (en) 2007-02-19 2010-04-06 Alcatel-Lucent Usa Inc. Wide-bandgap semiconductor devices
JP2008305816A (ja) 2007-06-05 2008-12-18 Mitsubishi Electric Corp 半導体装置及びその製造方法
US20090278233A1 (en) 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
JP5348364B2 (ja) 2007-08-27 2013-11-20 サンケン電気株式会社 ヘテロ接合型電界効果半導体装置
US8680580B2 (en) 2007-11-19 2014-03-25 Renesas Electronics Corporation Field effect transistor and process for manufacturing same
JP4784609B2 (ja) 2008-01-21 2011-10-05 Ｔｄｋ株式会社 電子デバイス用基板
US8519438B2 (en) * 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US7952150B1 (en) 2008-06-05 2011-05-31 Rf Micro Devices, Inc. Enhancement mode MOSFET and depletion mode FET on a common group III-V substrate
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US8309987B2 (en) 2008-07-15 2012-11-13 Imec Enhancement mode semiconductor device
CN101853808B (zh) 2008-08-11 2014-01-29 台湾积体电路制造股份有限公司 形成电路结构的方法
US8367520B2 (en) 2008-09-22 2013-02-05 Soitec Methods and structures for altering strain in III-nitride materials
US20100140735A1 (en) 2008-12-10 2010-06-10 Epir Technologies, Inc. Nanostructures for dislocation blocking in group ii-vi semiconductor devices
WO2010074275A1 (ja) 2008-12-26 2010-07-01 日本電気株式会社 ヘテロ接合電界効果トランジスタ、ヘテロ接合電界トランジスタの製造方法、および電子装置
US8313967B1 (en) 2009-01-21 2012-11-20 Stc.Unm Cubic phase, nitrogen-based compound semiconductor films epitaxially grown on a grooved Si <001> substrate
US8497658B2 (en) * 2009-01-22 2013-07-30 Qualcomm Incorporated Adaptive power control for wireless charging of devices
CN102292801B (zh) 2009-01-22 2013-11-06 松下电器产业株式会社 场效应晶体管及其制造方法
US20100219452A1 (en) 2009-02-27 2010-09-02 Brierley Steven K GaN HIGH ELECTRON MOBILITY TRANSISTOR (HEMT) STRUCTURES
US8507304B2 (en) 2009-07-17 2013-08-13 Applied Materials, Inc. Method of forming a group III-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (HVPE)
JP5529595B2 (ja) 2009-07-30 2014-06-25 住友電気工業株式会社 半導体装置及びその製造方法
KR101640830B1 (ko) 2009-08-17 2016-07-22 삼성전자주식회사 기판 구조체 및 그 제조 방법
JP5609055B2 (ja) 2009-10-02 2014-10-22 富士通株式会社 化合物半導体装置及びその製造方法
CN102598215A (zh) 2009-11-26 2012-07-18 住友化学株式会社 半导体基板及半导体基板的制造方法
JP5590874B2 (ja) 2009-12-18 2014-09-17 パナソニック株式会社 窒化物半導体素子
JP5505698B2 (ja) 2010-02-01 2014-05-28 日本電信電話株式会社 半導体装置
US20110210377A1 (en) 2010-02-26 2011-09-01 Infineon Technologies Austria Ag Nitride semiconductor device
US9479225B2 (en) * 2010-05-13 2016-10-25 Qualcomm Incorporated Resonance detection and control within a wireless power system
GB2482308A (en) 2010-07-28 2012-02-01 Univ Sheffield Super junction silicon devices
US8389348B2 (en) 2010-09-14 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanism of forming SiC crystalline on Si substrates to allow integration of GaN and Si electronics
KR102065115B1 (ko) * 2010-11-05 2020-01-13 삼성전자주식회사 Ｅ-모드를 갖는 고 전자 이동도 트랜지스터 및 그 제조방법
US8709921B2 (en) 2010-11-15 2014-04-29 Applied Materials, Inc. Method for forming a semiconductor device using selective epitaxy of group III-nitride
US8383471B1 (en) 2011-04-11 2013-02-26 Hrl Laboratories, Llc Self aligned sidewall gate GaN HEMT
TWI544628B (zh) 2011-05-16 2016-08-01 Renesas Electronics Corp Field effect transistor and semiconductor device
US8835988B2 (en) 2011-06-06 2014-09-16 Eta Semiconductor Inc. Hybrid monolithic integration
TW201306235A (zh) 2011-06-10 2013-02-01 Sumitomo Chemical Co 半導體裝置、半導體基板、半導體基板之製造方法及半導體裝置之製造方法
WO2013005372A1 (ja) 2011-07-01 2013-01-10 パナソニック株式会社 半導体装置
US8507920B2 (en) 2011-07-11 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming the same
US9087741B2 (en) 2011-07-11 2015-07-21 International Business Machines Corporation CMOS with dual raised source and drain for NMOS and PMOS
JP2013041986A (ja) 2011-08-16 2013-02-28 Advanced Power Device Research Association ＧａＮ系半導体装置
KR20140063703A (ko) 2011-08-17 2014-05-27 램고스, 인크. 산화물 반도체 기판 상의 수직 전계 효과 트랜지스터 및 그 제조 방법
JP5757195B2 (ja) 2011-08-23 2015-07-29 セイコーエプソン株式会社 半導体装置、電気光学装置、電力変換装置及び電子機器
KR101890749B1 (ko) * 2011-10-27 2018-08-23 삼성전자주식회사 전극구조체, 이를 포함하는 질화갈륨계 반도체소자 및 이들의 제조방법
US8841703B2 (en) 2011-10-31 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
JP5953706B2 (ja) 2011-11-02 2016-07-20 富士通株式会社 化合物半導体装置及びその製造方法
US8530978B1 (en) 2011-12-06 2013-09-10 Hrl Laboratories, Llc High current high voltage GaN field effect transistors and method of fabricating same
CN104011868B (zh) 2011-12-19 2017-02-15 英特尔公司 Ⅲ族‑n纳米线晶体管
WO2013095342A1 (en) 2011-12-19 2013-06-27 Intel Corporation High voltage field effect transistors
KR101608494B1 (ko) 2011-12-19 2016-04-01 인텔 코포레이션 전력 관리 및 무선 주파수 회로를 집적한 시스템 온 칩(soc) 구조용 iii족-n 트랜지스터
WO2013095375A1 (en) 2011-12-20 2013-06-27 Intel Corporation Iii-v layers for n-type and p-type mos source-drain contacts
US9000464B2 (en) 2012-03-01 2015-04-07 Design Express Limited Semiconductor structure for substrate separation and method for manufacturing the same
US8836016B2 (en) 2012-03-08 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
US9111905B2 (en) 2012-03-29 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
US9142649B2 (en) 2012-04-23 2015-09-22 United Microelectronics Corp. Semiconductor structure with metal gate and method of fabricating the same
US20130313561A1 (en) 2012-05-25 2013-11-28 Triquint Semiconductor, Inc. Group iii-nitride transistor with charge-inducing layer
JP5972065B2 (ja) 2012-06-20 2016-08-17 富士フイルム株式会社 薄膜トランジスタの製造方法
US8772786B2 (en) 2012-07-13 2014-07-08 Raytheon Company Gallium nitride devices having low ohmic contact resistance
US8912570B2 (en) 2012-08-09 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
US9064709B2 (en) 2012-09-28 2015-06-23 Intel Corporation High breakdown voltage III-N depletion mode MOS capacitors
KR101927411B1 (ko) 2012-09-28 2018-12-10 삼성전자주식회사 2ｄｅｇ와 2ｄｈｇ를 이용한 반도체 소자 및 제조방법
US9583574B2 (en) 2012-09-28 2017-02-28 Intel Corporation Epitaxial buffer layers for group III-N transistors on silicon substrates
US9099490B2 (en) 2012-09-28 2015-08-04 Intel Corporation Self-aligned structures and methods for asymmetric GaN transistors and enhancement mode operation
JP2014078653A (ja) 2012-10-12 2014-05-01 Waseda Univ Ｉｉｉ族窒化物半導体層の製造方法
EP2743965B1 (en) 2012-12-13 2015-07-08 Imec Method for manufacturing semiconductor devices
US9196709B2 (en) 2013-02-01 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming semiconductor regions in trenches
US9331244B2 (en) 2013-02-25 2016-05-03 Sensor Electronic Technology, Inc. Semiconductor structure with inhomogeneous regions
KR102036349B1 (ko) 2013-03-08 2019-10-24 삼성전자 주식회사 고 전자이동도 트랜지스터
US9012261B2 (en) 2013-03-13 2015-04-21 Intermolecular, Inc. High productivity combinatorial screening for stable metal oxide TFTs
US9018056B2 (en) 2013-03-15 2015-04-28 The United States Of America, As Represented By The Secretary Of The Navy Complementary field effect transistors using gallium polar and nitrogen polar III-nitride material
US9129889B2 (en) 2013-03-15 2015-09-08 Semiconductor Components Industries, Llc High electron mobility semiconductor device and method therefor
JP5954831B2 (ja) 2013-03-26 2016-07-20 トヨタ自動車株式会社 半導体装置の製造方法
JP6197422B2 (ja) 2013-07-11 2017-09-20 富士通セミコンダクター株式会社 半導体装置の製造方法および支持基板付きウェハ
JP6179266B2 (ja) 2013-08-12 2017-08-16 富士通株式会社 半導体装置及び半導体装置の製造方法
US20150041820A1 (en) 2013-08-12 2015-02-12 Philippe Renaud Complementary gallium nitride integrated circuits and methods of their fabrication
GB2517697A (en) 2013-08-27 2015-03-04 Ibm Compound semiconductor structure
TWI521664B (zh) 2013-09-03 2016-02-11 瑞昱半導體股份有限公司 金屬溝渠去耦合電容結構與形成金屬溝渠去耦合電容結構的方法
WO2015047355A1 (en) 2013-09-27 2015-04-02 Intel Corporation Integration of iii-v devices on si wafers
US9324802B2 (en) 2013-10-31 2016-04-26 Infineon Technologies Austria Spacer supported lateral channel FET
US9455342B2 (en) 2013-11-22 2016-09-27 Cambridge Electronics, Inc. Electric field management for a group III-nitride semiconductor device
WO2015083878A1 (ko) 2013-12-06 2015-06-11 주식회사 포스코 극저온 충격 인성이 우수한 고강도 용접이음부 및 이를 위한 플럭스 코어드 아크 용접용 와이어
US9640422B2 (en) 2014-01-23 2017-05-02 Intel Corporation III-N devices in Si trenches
WO2015125471A1 (ja) 2014-02-21 2015-08-27 パナソニック株式会社 電界効果トランジスタ
JP6302303B2 (ja) 2014-03-17 2018-03-28 株式会社東芝 半導体発光素子
CN106030816B (zh) 2014-03-26 2019-10-18 英特尔公司 具有增强的击穿电压的iii-n晶体管
US9331076B2 (en) 2014-05-02 2016-05-03 International Business Machines Corporation Group III nitride integration with CMOS technology
JP2017533574A (ja) 2014-09-18 2017-11-09 インテル・コーポレーション シリコンｃｍｏｓ互換性半導体装置における欠陥伝播制御のための傾斜側壁カット面を有するウルツ鉱ヘテロエピタキシャル構造物
JP6376575B2 (ja) 2014-09-25 2018-08-22 インテル・コーポレーション 自立シリコンメサ上のｉｉｉ−ｎエピタキシャル素子構造
US9496379B2 (en) 2014-10-20 2016-11-15 International Business Machines Corporation Method and structure for III-V FinFET
WO2016068935A1 (en) 2014-10-30 2016-05-06 Intel Corporation Source/drain regrowth for low contact resistance to 2d electron gas in gallium nitride transistors
US10056456B2 (en) * 2014-12-18 2018-08-21 Intel Corporation N-channel gallium nitride transistors
WO2016209263A1 (en) 2015-06-26 2016-12-29 Intel Corporation GALLIUM NITRIDE (GaN) TRANSISTOR STRUCTURES ON A SUBSTRATE

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153493A (ja) * 2008-12-24 2010-07-08 Sanken Electric Co Ltd 電界効果半導体装置及びその製造方法
US20130334538A1 (en) * 2011-10-26 2013-12-19 Triquint Semiconductor, Inc. High electron mobility transistor structure and method
JP2014011462A (ja) * 2012-06-27 2014-01-20 Triquint Semiconductor Inc 再成長構造を用いたｉｉｉ族窒化物トランジスタ

Also Published As

Publication number Publication date
CN106922200A (zh) 2017-07-04
EP3235005A4 (en) 2018-09-12
KR20210122906A (ko) 2021-10-12
CN106922200B (zh) 2021-11-09
TW201633543A (zh) 2016-09-16
WO2016099509A1 (en) 2016-06-23
KR102423219B1 (ko) 2022-07-20
US20180350911A1 (en) 2018-12-06
US10756183B2 (en) 2020-08-25
US10056456B2 (en) 2018-08-21
TWI680582B (zh) 2019-12-21
KR20170097611A (ko) 2017-08-28
US20180026097A1 (en) 2018-01-25
EP3235005A1 (en) 2017-10-25

Similar Documents

Publication Publication Date Title
US10756183B2 (en) N-channel gallium nitride transistors
US9564435B2 (en) Semiconductor device including FinFETs having different gate structures and method of manufacturing the semiconductor device
TWI556436B (zh) 用於非對稱氮化鎵電晶體以及增強模式運作的自行對準結構與方法
US9306051B2 (en) Semiconductor device using a nitride semiconductor
US10573647B2 (en) CMOS circuits using n-channel and p-channel gallium nitride transistors
US9478651B2 (en) Breakdown voltage multiplying integration scheme
CN107887443A (zh) 半导体器件及其制造方法及包括该器件的电子设备
US20110186927A1 (en) Power semiconductor device
KR102238547B1 (ko) 질화 갈륨 트랜지스터에서 2d 전자 가스에 대한 낮은 접촉 저항을 위한 소스/드레인 재성장
US10026751B2 (en) Semiconductor device including a repeater/buffer at higher metal routing layers and methods of manufacturing the same
US20160079426A1 (en) Semiconductor device
US20140042530A1 (en) Semiconductor device and method of fabricating the same
CN107275287A (zh) 用于集成有功率管理和射频电路的片上***(soc)结构的iii族‑n晶体管
US20160276347A1 (en) Dual strained cladding layers for semiconductor devices
US20170062607A1 (en) Method and Structure for Reducing Switching Power Losses
US20140042531A1 (en) Semiconductor device and method for fabricating the same
US8987814B2 (en) Semiconductor device
US8716782B2 (en) Power semiconductor device having a thin gate insulating film with high-k dielectric materials and method for manufacturing the same
US20180358455A1 (en) Power transistor device
TW200304704A (en) Semiconductor device and method for minimizing short-channel effects in a transistor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant