JP6302303B2 - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP6302303B2
JP6302303B2 JP2014054157A JP2014054157A JP6302303B2 JP 6302303 B2 JP6302303 B2 JP 6302303B2 JP 2014054157 A JP2014054157 A JP 2014054157A JP 2014054157 A JP2014054157 A JP 2014054157A JP 6302303 B2 JP6302303 B2 JP 6302303B2
Authority
JP
Japan
Prior art keywords
light emitting
semiconductor
layer
electrode
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014054157A
Other languages
English (en)
Other versions
JP2015177135A (ja
JP2015177135A5 (ja
Inventor
俊秀 伊藤
俊秀 伊藤
浩志 大野
浩志 大野
布上 真也
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2014054157A priority Critical patent/JP6302303B2/ja
Priority to US14/632,131 priority patent/US20150263223A1/en
Priority to TW104106325A priority patent/TW201547055A/zh
Priority to EP15156997.7A priority patent/EP2922102A1/en
Priority to KR1020150031582A priority patent/KR20150108315A/ko
Priority to CN201510107845.5A priority patent/CN104934511A/zh
Publication of JP2015177135A publication Critical patent/JP2015177135A/ja
Publication of JP2015177135A5 publication Critical patent/JP2015177135A5/ja
Application granted granted Critical
Publication of JP6302303B2 publication Critical patent/JP6302303B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

本発明の実施形態は、半導体発光素子に関する。
LED(Light Emitting Diode)などの半導体発光素子において、効率の向上が求められている。
特開2012−195602号公報
本発明の実施形態は、高効率の半導体発光素子を提供する。
本発明の実施形態によれば、第1電極と、第1半導体層と、発光層と、第2半導体層と、第2電極と、第1絶縁部と、第1導電層と、を含む半導体発光素子が提供される。前記第1電極は、第1領域と、第1方向において前記第1領域と並ぶ第2領域と、を含む。前記第1半導体層は、前記第1方向と交差する第2方向において前記第1領域と離間する。前記第1半導体層は、第1部分と、前記第2方向と交差する方向において前記第1部分と並ぶ第2部分と、を含む。前記第1半導体層は、第1導電形である。前記発光層は、前記第2部分と前記第1領域との間に設けられる。前記第2半導体層は、前記発光層と前記第1領域との間に設けられる。前記第2半導体層は、第2導電形である。前記第2電極は、前記第1領域と前記第2半導体層との間に設けられ、前記第2半導体層と接する。前記第1絶縁部は、前記第1領域と前記第2電極との間に設けられる。前記第1導電層は、前記第1部分と前記第1領域との間に設けられる。前記第1導電層は、前記第1部分と接する接触部分を有する。前記第1導電層は、前記第1領域と電気的に接続される。前記第1部分と前記接触部分との間の第1界面は、前記第2半導体層と前記第2電極との間の第2界面に対して傾斜している。前記第1半導体層は、窒化物半導体を含む。前記第2半導体層は、窒化物半導体を含む。前記第2界面と、前記第1半導体層のc面と、の間の角度の絶対値は、5度以下である。前記第1界面と、前記第1半導体層のc面と、の間の角度の絶対値は、50度以上70度以下である。
実施形態に係る半導体発光素子を示す模式的断面図である。 実施形態に係る半導体発光素子を示す模式的平面図である。 実施形態に係る半導体発光素子の一部を示す模式的断面図である 図4(a)〜図4(c)は、実施形態に係る半導体発光素子の製造方法を示す工程順模式的断面図である。 図5(a)及び図5(b)は、実施形態に係る半導体発光素子の製造方法を示す工程順模式的断面図である。 実施形態に係る別の半導体発光素子を示す模式的断面図である。 実施形態に係る半導体発光素子の特性を示すグラフ図である。 実施形態に係る半導体発光素子の特性を示すグラフ図である。 実施形態に係る半導体装置の一部を示す模式的断面図である。 実施形態に係る半導体発光素子を用いた発光装置を示す模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図1は、実施形態に係る半導体発光素子を例示する模式的断面図である。
図2は、実施形態に係る半導体発光素子を例示する模式的平面図である。
図1は、図2のA1−A2線断面を例示している。
図1及び図2に表したように、実施形態に係る半導体発光素子110は、第1電極51と、第1半導体層10と、発光層30と、第2半導体層20と、第2電極62と、第1絶縁部41と、第1導電層55と、を含む。
第1半導体層10は、Z軸方向において、第1電極51と離間する。Z軸方向に対して垂直な1つの方向をX軸方向とする。Z軸方向とX軸方向とに垂直な方向をY軸方向とする。
第1電極51は、X−Y平面に延在する。第1電極51は、第1領域R1と、第2領域R2と、を含む。第2領域R2は、X−Y平面内において、第1領域R1と並ぶ。例えば、第2領域R2は、第1方向において、第1領域R1と並ぶ。第1方向は、X−Y平面内の1つの方向である。
第1半導体層10は、第2方向において、第1領域R1と離間する。第2方向は、第1方向と交差する。第2方向は、例えば、Z軸方向である。
第1半導体層10は、第1部分11と、第2部分12と、を含む。第2部分12は、第2方向(Z軸方向)と交差する方向において、第1部分11と並ぶ。第1半導体層10は、第1導電形である。
発光層30は、第2部分12と第1領域R1との間に設けられる。
第2半導体層20は、発光層30と第1領域R1との間に設けられる。第2半導体層20は、第2導電形である。
例えば、第1導電形はn形であり、第2導電形はp形である。実施形態において、第1導電形がp形であり、第2導電形がn形でも良い。以下では、第1導電形がn形であり、第2導電形がp形とする。
第2電極62は、第1領域R1と第2半導体層20との間に設けられる。第2電極62は、第2半導体層20と接する。
第1絶縁部41は、第1領域R1と第2電極62との間に設けられる。
第1導電層55は、第1部分11と第1領域Rとの間に設けられる。第1導電層55は、接触部分55cを有する。接触部分55cは、第1部分11と接する。第1導電層55は、第1領域R1と電気的に接続される。
この例では、第3電極63と、第2導電層64と、第2絶縁部42と、がさらに設けられている。第3電極63は、X−Y平面(第2方向と交差する平面)に投影したときに、第2領域R2と重なる。
第2導電層64は、第2電極62と第3電極63とを電気的に接続する。第2絶縁部42は、第3電極63と第2領域R2との間に設けられる。第2絶縁部42は、第2導電層64と第2領域R2との間に設けられる。
この例では、基部70がさらに設けられている。基部70と第1絶縁部41との間に、第1電極51が配置される。基部70には、金属または半導体が用いられる。
第1半導体層10、発光層30及び第2半導体層20には、例えば、窒化物半導体が用いられる。
接触部分55cは、光反射性である。例えば、接触部分55cには、アルミニウムが用いられる。
第2電極62は、光反射性である。第2電極62には、銀または、銀合金が用いられる。
第1半導体層10、発光層30及び第2半導体層20は、積層部15に含まれる。積層部15は、第1面15aと、第2面15bと、を有する。第2面15bは、第1電極51の側の面である。第1面15aは、第2面15bとは反対側の面である。
この例では、第1面15aに凹凸15pが設けられている。
例えば、第1電極51(基部70)と、第3電極63と、の間に電圧が印加される。第1半導体層10及び第2半導体層20を介して、発光層30に電流が流れる。発光層30から光が放出される。光は、第1面15aから外部に出射する。凹凸15pを設けることで、光の取り出し効率が向上する。
発光層30で放出された光の一部は、第2電極62で反射して、第1面15aに向かい、第1面15aから出射する。発光層30で放出された光の別の一部は、接触部分55cで反射して、第1面15aに向かい、第1面15aから出射する。
第1部分11と接触部分55cとの間の第1界面IF1は、例えば、X−Y平面に対して傾斜している。一方、第2半導体層20と第2電極62との間の第2界面IF2は、X−Y平面に対して実質的に平行である。
すなわち、本実施形態においては、第1界面IF1は、第2界面IF2に対して傾斜している。第2界面IF2は、第1界面IF1に対して傾斜している。
第1界面IF1を含む面と、第2界面IF2を含む面と、の間の角度は、1度以上75度以下である。これにより、第1半導体層10の実用的な厚さと、電極の実用的な面積と、が確保できる。第1界面IF1を含む面と、第2界面IF2を含む面と、の間の角度は、25度以上75度以下であることが、より好ましい。これにより、より低いコンタクト抵抗が得られる。この角度とコンタクト抵抗との関係の例については、後述する。
実施形態においては、第1界面IF1がX−Y平面に対して傾斜することで、第1部分11と接触部分55cとの接触面積が大きくできる。第1部分11と接触部分55cとの間の熱抵抗が低下する。高い熱伝導性が得られる。
半導体発光素子110において、積層部15で発生した熱は、第1部分11、接触部分55c及び第1電極51を介して、基部70に伝わる。第1部分11と接触部分55cとの間の熱伝導性が向上することで、発生した熱が効率的に放熱される。これにより、積層部15の温度上昇が抑制できる。これにより、高い発光効率が得られる。実施形態によれば、高効率の半導体発光素子が提供できる。
第1界面IF1がX−Y平面に対して傾斜することで、第1部分11と接触部分55cとの密着性が高まる。信頼性が向上する。
図3は、実施形態に係る半導体発光素子の一部を例示する模式的断面図である。
図3に表したように、半導体発光素子110において、第1導電層55は、接触部分55cに加えて導電膜55fをさらに含む。導電膜55fは、接触部分55cと第1領域R1との間に設けられる。
接触部分55cとして、アルミニウムが用いられる。導電膜55fとして、例えば、ニッケル及び金を含む積層構造が用いられる。接触部分55cとしてアルミニウムを用いることで、低いコンタクト抵抗と、高い反射率が得られる。
実施形態において、第1界面IF1の面積は、広いことが好ましい。第1界面IF1の第2方向(Z軸方向)に沿った長さは、例えば0.1μm以上10μm以下である。
第1絶縁部41は、第2電極62の側面を覆う。第1絶縁部41は、第2半導体層20の側面20sと第1電極51との間、及び、発光層30と第1電極51との間に延在する。第1絶縁部41は、第1部分11の一部と、第1領域R1との間に延在する。第1電極51と、第2半導体層20と、が電気的に分断される。第1電極51と、発光層30と、が、電気的に分断される。
積層部15の側面15tは、例えば第2界面IF2に対して傾斜している。これにより、第1絶縁部41の被覆性が向上する。絶縁性が向上する。信頼性が向上できる。
第1電極51には、基部70と良好な接続を得ることができる材料が用いられる。第1電極51として、例えば、Ti/Auの積層膜が用いられる。積層膜の厚さは、例えば500nm以上1200nm以下である。
半導体発光素子110の製造方法の例を説明する。
図4(a)〜図4(c)、及び、図5(a)及び図5(b)は、実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。
図4(a)に表したように、成長用基板80の上に、第1半導体層10となる第1半導体膜10f、発光層30となる発光膜30f、及び、第2半導体層20となる第2半導体膜20fを、順に結晶成長させる。これにより、成長用基板80の上に、積層部15が形成される。成長用基板80には、例えば、シリコン、サファイア、GaN及びSiCのいずれかが用いられる。積層部15は、例えば有機金属気相成長法を用いて形成される。
例えば、表面がサファイアc面の成長用基板80の上に、バッファ層として、高炭素濃度の第1AlNバッファ層(例えば、炭素濃度が3×1018cm−3以上、5×1020cm−3以下で、例えば、厚さが3nm以上、20nm以下)、高純度の第2AlNバッファ層(例えば、炭素濃度が1×1016cm−3以上3×1018cm−3以下で、厚さが2μm)、及びノンドープGaNバッファ層(例えば、厚さが2μm)が、この順に形成される。上記の第1AlNバッファ層、及び、第2AlNバッファ層は、単結晶の窒化アルミニウム層である。
バッファ層の上に、Siドープn形GaNコンタクト層(例えば、Si濃度が1×1018cm−3以上5×1019cm−3以下で、厚さが6μm)、及び、Siドープn形Al0.10Ga0.90Nクラッド層(例えば、Si濃度が1×1018cm−3で、厚さが0.02μm)が、この順番で形成される。Siドープn形GaNコンタクト層、及びSiドープn形Al0.10Ga0.90Nクラッド層は、第1半導体膜10fである。
第1半導体膜10fの上に、発光膜30fとして、Siドープn形Al0.11Ga0.89Nバリア層と、GaInN井戸層と、が交互に3周期積層される。さらに、多重量子井戸の最終Al0.11Ga0.89Nバリア層がさらに積層される。Siドープn形Al0.11Ga0.89Nバリア層においては、例えばSi濃度が1.1×1019cm−3以上1.5×1019cm−3以下とされる。最終Al0.11Ga0.89Nバリア層においては、例えばSi濃度が1.1×1019cm−3以上1.5×1019cm−3以下で、例えば厚さが0.01μmとされる。このような多重量子井戸構造の厚さは、例えば0.075μmとされる。この後、Siドープn形Al0.11Ga0.89N層(例えば、Si濃度が0.8×1019cm−3以上1.0×1019cm−3以下で、例えば、厚さがを0.01μm)を形成する。なお、発光膜30fにおける発光光の波長は、例えば370nm以上、480nm以下、または370nm以上、400nm以下である。
発光膜30fの上に、第2半導体膜20fとして、ノンドープAl0.11Ga0.89Nスペーサ層(例えば厚さが0.02μm)、Mgドープp形Al0.28Ga0.72Nクラッド層(例えば、Mg濃度が1×1019cm−3で、例えば、厚さが0.02μm)、Mgドープp形GaNコンタクト層(例えば、Mg濃度が1×1019cm−3で、厚さが0.4μm)、及び、高濃度Mgドープp形GaNコンタクト層(例えば、Mg濃度が5×1019cm−3で、例えば、厚さが0.02μm)が、この順で順次形成される。
図4(b)に表したように、積層部15の一部を除去する。これにより、第2半導体膜20fから、第2半導体層20が形成され、発光膜30fから発光層30が形成され、第1半導体膜10fから第1半導体層10が形成される。このとき、積層部15の側面15tが形成される。
第1半導体膜10fに設けられる凹部10dの側面は、傾斜している。例えば、第1半導体層10に、例えば、Cl含有雰囲気でのRIE処理が行われる。これにより、凹部10dの側面に傾斜が付与される。
第2半導体層20の上に、第2電極62を形成する。例えば、第2半導体層20の表面に、オーミック電極となるAg/Ptの積層膜が、例えば200nmの厚さで形成される。この後、酸素雰囲気中で約400℃、1分間のシンター処理を行う。このオーミック電極の上に、例えば、Ti/Au/Tiの積層膜が、例えば400nmの厚さで形成される。これらの膜を加工して第2電極62が形成される。
図4(c)に表したように、第1絶縁部41を形成する。第1絶縁部41は、第2電極62、及び、側面15tを覆う。第1絶縁部41として、例えば、厚さが600nm以上1200nm以下のSiO膜が形成される。SiO膜の一部を除去して、第1半導体層10の凹部10dを露出させる。
凹部10dの上に、接触部分55cが形成される。例えば、接触部分55cとして、例えば、Al/Ni/Auの積層膜が形成される。この積層膜の厚さは、例えば200nm以上400nm以下である。これにより、接触部分55cが形成される。Al膜の形成においては、例えばリフトオフ法などが用いられる。Al膜を、400℃以下の温度で、窒素雰囲気において、約1分(例えば30秒以上5分以下)の熱処理(シンター処理)を行う。
図5(a)に表したように、第1電極51を形成する。例えば、Ti/Auの積層膜が形成される。この積層膜の厚さは、例えば、600nm以上1200nm以下である。
例えば、基部70を第1電極51と接合する。例えば、基部70は、Ge基板と、その上に設けられたAuSnの接合膜と、含む。この接合膜が、第1電極51と接合される。
図5(b)に表したように、成長用基板80を介して、積層部15に対してレーザ光78を照射する。レーザ光78は、例えば、YVOの固体レーザの三倍高調波(355nm)または四倍高調波(266nm)である。レーザ光78は、GaNバッファ層(例えば、上記のノンドープGaNバッファ層)のGaNの禁制帯幅に基づく禁制帯幅波長よりも短い波長を有する。すなわち、レーザ光78は、GaNの禁制帯幅よりも高いエネルギーを有する。成長用基板80が積層部15から分離される。積層部15の第1面15aに凹凸15pを形成する。
これにより、半導体発光素子110が形成される。
図6は、実施形態に係る別の半導体発光素子を例示する模式的断面図である。
図6に表したように、本実施形態に係る半導体発光素子111においては、第1半導体層10において、凹凸15pが設けられた部分と、凹凸15pが設けられていない部分と、が設けられている。
凹凸15pが設けられていない部分は、X−Y平面に投影したときに、接触部分55cと重なる。このように、凹凸15pは、第1面15aの一部に設けられても良い。
実施形態において、第1半導体層10及び第2半導体層20として、窒化物半導体を用いる場合、第1界面IF1が所定の結晶面である場合に、コンタクト抵抗を低くすることができる。
図7は、実施形態に係る半導体発光素子の特性を例示するグラフ図である。
図7は、第1界面IF1が(0001)面である場合と、(000−1)面である場合と、(11−22)面である場合と、におけるコンタクト抵抗Rc1の実験結果を例示している。横軸は、熱処理の温度Tn(℃)である。縦軸は、コンタクト抵抗Rc1(Ω・cm)である。
実験においては、第1半導体層10(GaN)の表面が、上記の面となるように加工される。この後、RIE処理が行われる。この後、第1半導体層10の表面に、Al膜が形成される。Al膜の形成の後に、窒素雰囲気中で1min(分)の熱処理が行われる。この熱処理の温度は、300℃〜600℃の範囲で変更される。
図7において、熱処理の温度Tnが25℃の場合は、熱処理が実施されていない場合に対応する。(000−1)面の場合に、熱処理の温度Tnが25℃及び450℃以外の場合には、オーミック接触が得られず、コンタクト抵抗Rc1が算出されていない。
図7から分かるように、(11−22)面の場合のコンタクト抵抗Rc1は、(0001)面の場合、及び、(000−1)面の場合よりも、300℃〜600℃の範囲において、安定して低い。このように、(11−22)面の場合は、熱安定性が高い。
例えば、(0001)面または(000−1)面においては、窒素空孔が熱によって消失し易い。このために、コンタクト抵抗Rc1が高くなると考えられる。例えば、RIE処理において、窒素空孔が形成される。窒素空孔が形成された場合に、窒素空孔の熱安定性が低いと、コンタクト抵抗Rc1が上昇する原因となる。
(11−22)面においては、窒素空孔が形成され難いと考えられる。これにより、コンタクト抵抗Rc1の熱安定性が向上すると考えられる。または、窒素空孔が形成され、その結果、コンタクト抵抗Rc1の熱安定性が向上すると考えられる。
例えば、GaとNとが表面に露出する半極性面においては、窒素空孔が安定して存在していると考えられる。これにより、(11−22)面において、低いコンタクト抵抗が広い熱処理条件において得られると、考えられる。半極性面として、例えば、(11−22)面または(1−101)面などを用いることができる。
例えば、第1界面IF1を、実質的に(11−22)面とする。これにより、低いコンタクト抵抗Rc1が得られる。
一方、第2界面IF2として、c面を用いることで、高い結晶性を得易い。例えば、第2界面IF2と、第1半導体層10のc面(第2半導体層20のc面でも良い)と、は、実質的に平行である。例えば、第2界面IF2と、第1半導体層10のc面と、の間の角度の絶対値は、5度以下である。
一方、第1界面IF1は、(11−22)面と実質的に平行に設定される。例えば、第1界面IF1と、第1半導体層10のc面と、の間の角度の絶対値は、52.5度以上56.5度以下である。これにより、低いコンタクト抵抗Rc1が得られる。
実施形態において、第1界面IF1は、(1−101)面に実質的に平行でも良い。例えば、第1界面IF1と、第1半導体層10のc面と、の間の角度の絶対値は、60度以上64度以下である。低いコンタクト抵抗Rc1が得られる。
実施形態において、半導体層に窒化物半導体が用いられる場合は、第1界面IF1は、半極性面であることが好ましい。例えば、第1界面IF1と、第1半導体層10のc面と、の間の角度の絶対値は、50度以上70度以下である。このとき、例えば、第1界面IF1を含む面と、第2界面IF2を含む面と、の間の角度は、50度以上70度以下である。
図8は、実施形態に係る半導体発光素子の特性を例示するグラフ図である。
図8は、p側の電極(第2電極62)におけるコンタクト抵抗Rc2と、熱処理の温度と、の関係を示す。横軸は、熱処理の温度Tnである。縦軸は、コンタクト抵抗Rc2である。
この例では、第2電極62として、200nmの厚さの銀膜が用いられる。第2半導体層20の上に、銀膜を形成する。その後、窒素雰囲気中での第1の熱処理を行う。さらに、酸素雰囲気中で第2の熱処理を行う。第1の熱処理は、例えば、接触部分55cの熱処理に対応する。この例では、第1の熱処理は、窒素雰囲気中で、時間は1分である。第2の熱処理においては、酸素が20%以上の雰囲気で、300℃で1分の熱処理が行われる。
図8から、第1の熱処理の温度が500℃以上600℃以下の範囲で、コンタクト抵抗Rc2が非常に高い。第1の熱処理の温度は、500℃未満であることが好ましい。600℃よりも高いことが好ましい。
実用的には、第1の熱処理の温度は、400℃以下であることが好ましい。例えば、p側電極(第2電極62)となる膜を形成し、その膜を熱処理(シンター処理)する。その後、n側電極(第1導電層55)となる膜を形成し、その膜を熱処理(シンター処理)する。n側電極となる膜の熱処理の温度が400℃よりも高いと、p側電極のコンタクト抵抗が上昇してしまう。このため、第1の熱処理の温度を400℃以下とすることで、p側電極において、低いコンタクト抵抗が得られる。
図9は、実施形態に係る半導体装置の一部を例示する模式的断面図である。
図9に表したように、発光層30は、複数の障壁層31と、複数の障壁層31どうしの間に設けられた井戸層32と、を含む。例えば、複数の障壁層31と、複数の井戸層32と、がZ軸に沿って交互に積層される。
井戸層32は、Inx1Ga1−x1N(0<x1<1)を含む。障壁層31は、GaNを含む。すなわち、井戸層32はInを含み、障壁層31はInを実質的に含まない。障壁層31におけるバンドギャップエネルギーは、井戸層32におけるバンドギャップエネルギーよりも大きい。
発光層30は、単一量子井戸(SQW:Single Quantum Well)構成を有することができる。このとき、発光層30は、2つの障壁層31と、その障壁層31の間に設けられた井戸層32と、を含む。または、発光層30は、多重量子井戸(MQW:Multi Quantum Well)構成を有することができる。このとき、発光層30は、3つ以上の障壁層31と、障壁層31どうしのそれぞれの間に設けられた井戸層32と、を含む。
すなわち、発光層30は、(n+1)個の障壁層31と、n個の井戸層32と、を含む(nは、8以上の整数)。第(i+1)障壁層BL(i+1)は、第i障壁層BLiと第2半導体層20との間に配置される(iは、1以上(n−1)以下の整数)。第(i+1)井戸層WL(i+1)は、第i井戸層WLiと第2半導体層20との間に配置される。第1障壁層BL1は、第1半導体層10と第1井戸層WL1との間に設けられる。第n井戸層WLnは、第n障壁層BLnと第(n+1)障壁層BL(n+1)との間に設けられる。第(n+1)障壁層BL(n+1)は、第n井戸層WLnと第2半導体層20との間に設けられる。
発光層30から放出される光(発光光)のピーク波長は、例えば360nm以上650nm以下である。ただし、実施形態において、ピーク波長は任意である。
図10は、実施形態に係る半導体発光素子を用いた発光装置を例示する模式的断面図である。
この例では、半導体発光素子110が用いられているが、半導体発光素子111または、それらの変形を用いても良い。
発光装置500は、半導体発光素子110と、半導体発光素子110から放出された光を吸収し、前記光とは異なる波長の光を放出する蛍光体と、を含む。
例えば、セラミック等の容器72の内面に、反射膜73が設けられる。反射膜73は、容器72の内側面と底面に分離して設けられる。反射膜73として、例えばアルミニウムが用いられる。容器72の底部に設けられた反射膜73の上に、半導体発光素子110がサブマウント74を介して設置されている。
例えば、低温はんだを用いて、サブマウント74に基部70が固定される。固定には、接着剤を用いても良い。
サブマウント74の半導体発光素子110側の表面には電極75が設けられている。半導体発光素子110の基部70は、電極75の上にマウントされる。第3電極63にボンディングワイヤ76が接続される。
半導体発光素子110及びボンディングワイヤ76を覆うように、例えば、赤色蛍光体を含む第1蛍光体層81が設けられる。第1蛍光体層81の上に、青色、緑色または黄色の蛍光体を含む第2蛍光体層82が設けられる。この蛍光体層の上には、例えば、シリコーン樹脂等のカバー部77が設けられている。
第1蛍光体層81は、樹脂及びこの樹脂中に分散された赤色蛍光体を含む。第2蛍光体層82は、樹脂、並びに、この樹脂中に分散された青色、緑色及び黄色の少なくともいずれかの蛍光体を含む。例えば、青色蛍光体と緑色蛍光体を組み合わせた蛍光体を用いても良い。青色蛍光体と黄色蛍光体とを組み合わせた蛍光体を用いても良い。青色蛍光体、緑色蛍光体及び黄色蛍光体を組み合わせた蛍光体を用いても良い。
発光装置500において、半導体発光素子110から出射した、例えば波長380nmの紫外光は、半導体発光素子110の上方に放出される。波長変換層により波長が変換され、例えば、白色の光が得られる。
積層部15の形成には、有機金属気相成長法のほか、分子線エピタキシャル成長法等を用いることができる。
基部70には、GeまたはSiなどの半導体基板が用いられる。基部70には、CuまたはCuWなどの金属板が用いられる。
実施形態によれば、高効率の半導体発光素子を提供する。
なお、本明細書において「窒化物半導体」とは、BInAlGa1−x−y−zN(0≦x≦1,0≦y≦1,0≦z≦1,x+y+z≦1)なる化学式において組成比x、y及びzをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、N(窒素)以外のV族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体発光素子に含まれる半導体層、電極、導電層、絶縁部及び基部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体発光素子を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10…第1半導体層、 10d…凹部、 10f…第1半導体膜、 11…第1部分、 12…第2部分、 15…積層部、 15a…第1面、 15b…第2面、 15p…凹凸、 15t…側面、 20…第2半導体層、 20f…第2半導体膜、 20s…側面、 30…発光層、 30f…発光膜、 31…障壁層、 32…井戸層、 41…第1絶縁部、 42…第2絶縁部、 51…第1電極、 55…第1導電層、 55c…接触部分、 55f…導電膜、 62…第2電極、 63…第3電極、 64…第2導電層、 70…基部、 72…容器、 73…反射膜、 74…サブマウント、 75…電極、 76…ボンディングワイヤ、 77…カバー部、 78…レーザ光、 80…成長用基板、 81…第1蛍光体層、 82…第2蛍光体層、 110、111…半導体発光素子、 500…発光装置、 IF1、IF2…第1、第2界面、 R1、R2…第1、第2領域、 Rc1、Rc2…コンタクト抵抗、 Tn…温度、 BL…障壁層、 WL…井戸層

Claims (14)

  1. 第1領域と、第1方向において前記第1領域と並ぶ第2領域と、を含む第1電極と、
    前記第1方向と交差する第2方向において前記第1領域と離間する第1半導体層であって、第1部分と、前記第2方向と交差する方向において前記第1部分と並ぶ第2部分と、を含む第1導電形の第1半導体層と、
    前記第2部分と前記第1領域との間に設けられた発光層と、
    前記発光層と前記第1領域との間に設けられた第2導電形の第2半導体層と、
    前記第1領域と前記第2半導体層との間に設けられ前記第2半導体層と接する第2電極と、
    前記第1領域と前記第2電極との間に設けられた第1絶縁部と、
    前記第1部分と前記第1領域との間に設けられ、前記第1部分と接する接触部分を有し前記第1領域と電気的に接続された第1導電層と、
    を備え、
    前記第1部分と前記接触部分との間の第1界面は、前記第2半導体層と前記第2電極との間の第2界面に対して傾斜しており、
    前記第1半導体層は、窒化物半導体を含み、
    前記第2半導体層は、窒化物半導体を含み、
    前記第2界面と、前記第1半導体層のc面と、の間の角度の絶対値は、5度以下であり、
    前記第1界面と、前記第1半導体層のc面と、の間の角度の絶対値は、50度以上70度以下である、半導体発光素子。
  2. 前記第1界面と、前記第1半導体層のc面と、の間の角度の絶対値は、52.5度以上56.5度以下である請求項記載の半導体発光素子。
  3. 前記第1界面と、前記第1半導体層のc面と、の間の角度の絶対値は、60度以上64度以下である請求項記載の半導体発光素子。
  4. 前記接触部分は、アルミニウムを含む請求項1〜のいずれか1つに記載の半導体発光素子。
  5. 前記第1導電層は、前記接触部分と前記第1領域との間に設けられた導電膜をさらに含む請求項1〜のいずれか1つに記載の半導体発光素子。
  6. 前記第2電極は、銀を含む請求項1〜のいずれか1つに記載の半導体発光素子。
  7. 前記第2方向と交差する平面に投影したときに前記第2領域と重なる第3電極と、
    前記第2電極と前記第3電極とを電気的に接続する第2導電層と、
    前記第2導電層と前記第2領域との間に設けられた第2絶縁部と、
    をさらに備えた請求項1〜のいずれか1つに記載の半導体発光素子。
  8. 前記第1絶縁部は、前記第2電極の側面を覆う請求項1〜のいずれか1つに記載の半導体発光素子。
  9. 前記第1絶縁部は、前記第2半導体層の側面と前記第1電極との間、及び、前記発光層の側面と前記第1電極との間に延在する請求項1〜のいずれか1つに記載の半導体発光素子。
  10. 前記第1絶縁部は、前記第1部分の一部と前記第1領域との間に延在する請求項1〜のいずれか1つに記載の半導体発光素子。
  11. 前記第1半導体層と前記第2半導体層と前記発光層とを含む積層部の側面は、前記第2界面に対して傾斜している請求項1〜1のいずれか1つに記載の半導体発光素子。
  12. 基部をさらに備え、
    前記基部と前記第1絶縁部との間に前記第1電極が配置される請求項1〜1のいずれか1つに記載の半導体発光素子。
  13. 前記基部は、金属または半導体である請求項1記載の半導体発光素子。
  14. 前記第1界面の前記第2方向に沿った長さは、0.1μm以上10μm以下である請求項1〜1のいずれか1つに記載の半導体発光素子。
JP2014054157A 2014-03-17 2014-03-17 半導体発光素子 Active JP6302303B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2014054157A JP6302303B2 (ja) 2014-03-17 2014-03-17 半導体発光素子
US14/632,131 US20150263223A1 (en) 2014-03-17 2015-02-26 Semiconductor light emitting element
TW104106325A TW201547055A (zh) 2014-03-17 2015-02-26 半導體發光元件
EP15156997.7A EP2922102A1 (en) 2014-03-17 2015-02-27 Semiconductor light emitting element
KR1020150031582A KR20150108315A (ko) 2014-03-17 2015-03-06 반도체 발광 소자
CN201510107845.5A CN104934511A (zh) 2014-03-17 2015-03-12 半导体发光元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014054157A JP6302303B2 (ja) 2014-03-17 2014-03-17 半導体発光素子

Publications (3)

Publication Number Publication Date
JP2015177135A JP2015177135A (ja) 2015-10-05
JP2015177135A5 JP2015177135A5 (ja) 2017-03-02
JP6302303B2 true JP6302303B2 (ja) 2018-03-28

Family

ID=52577783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014054157A Active JP6302303B2 (ja) 2014-03-17 2014-03-17 半導体発光素子

Country Status (6)

Country Link
US (1) US20150263223A1 (ja)
EP (1) EP2922102A1 (ja)
JP (1) JP6302303B2 (ja)
KR (1) KR20150108315A (ja)
CN (1) CN104934511A (ja)
TW (1) TW201547055A (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017533574A (ja) 2014-09-18 2017-11-09 インテル・コーポレーション シリコンcmos互換性半導体装置における欠陥伝播制御のための傾斜側壁カット面を有するウルツ鉱ヘテロエピタキシャル構造物
EP3198649A4 (en) 2014-09-25 2018-05-16 Intel Corporation Iii-n epitaxial device structures on free standing silicon mesas
KR102333752B1 (ko) 2014-11-18 2021-12-01 인텔 코포레이션 n-채널 및 p-채널 갈륨 질화물 트랜지스터들을 사용하는 CMOS 회로들
US10056456B2 (en) 2014-12-18 2018-08-21 Intel Corporation N-channel gallium nitride transistors
KR102346591B1 (ko) 2015-05-19 2022-01-04 인텔 코포레이션 융기된 도핑 결정성 구조체들을 가진 반도체 디바이스들
WO2016209283A1 (en) 2015-06-26 2016-12-29 Intel Corporation Heteroepitaxial structures with high temperature stable substrate interface material
WO2017111869A1 (en) 2015-12-24 2017-06-29 Intel Corporation Transition metal dichalcogenides (tmdcs) over iii-nitride heteroepitaxial layers
CN105702821B (zh) * 2016-03-29 2018-01-30 苏州晶湛半导体有限公司 半导体发光器件及其制造方法
KR102530760B1 (ko) * 2016-07-18 2023-05-11 삼성전자주식회사 반도체 발광소자
TWI720053B (zh) * 2016-11-09 2021-03-01 晶元光電股份有限公司 發光元件及其製造方法
US11233053B2 (en) 2017-09-29 2022-01-25 Intel Corporation Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication
US11195973B1 (en) * 2019-05-17 2021-12-07 Facebook Technologies, Llc III-nitride micro-LEDs on semi-polar oriented GaN
US11175447B1 (en) 2019-08-13 2021-11-16 Facebook Technologies, Llc Waveguide in-coupling using polarized light emitting diodes

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071657A (ja) * 2002-08-01 2004-03-04 Nec Corp Iii族窒化物半導体素子、iii族窒化物半導体基板およびiii族窒化物半導体素子の製造方法
US9279193B2 (en) * 2002-12-27 2016-03-08 Momentive Performance Materials Inc. Method of making a gallium nitride crystalline composition having a low dislocation density
JP4925580B2 (ja) * 2004-12-28 2012-04-25 三菱化学株式会社 窒化物半導体発光素子およびその製造方法
JP4842827B2 (ja) * 2005-05-19 2011-12-21 パナソニック株式会社 窒化物半導体装置及びその製造方法
JP4605193B2 (ja) * 2007-07-27 2011-01-05 豊田合成株式会社 Iii族窒化物系化合物半導体素子
JP2009081374A (ja) * 2007-09-27 2009-04-16 Rohm Co Ltd 半導体発光素子
KR101761385B1 (ko) * 2010-07-12 2017-08-04 엘지이노텍 주식회사 발광 소자
JP5333382B2 (ja) * 2010-08-27 2013-11-06 豊田合成株式会社 発光素子
TWI532214B (zh) * 2010-10-12 2016-05-01 Lg伊諾特股份有限公司 發光元件及其封裝
KR20140007348A (ko) * 2010-12-28 2014-01-17 도와 일렉트로닉스 가부시키가이샤 반도체 장치 및 그 제조 방법
TWI435477B (zh) * 2010-12-29 2014-04-21 Lextar Electronics Corp 高亮度發光二極體
JP5050109B2 (ja) * 2011-03-14 2012-10-17 株式会社東芝 半導体発光素子
KR101827975B1 (ko) * 2011-10-10 2018-03-29 엘지이노텍 주식회사 발광소자
JP5983125B2 (ja) * 2012-07-18 2016-08-31 日亜化学工業株式会社 半導体発光素子の製造方法
JP6052962B2 (ja) * 2012-08-03 2016-12-27 スタンレー電気株式会社 半導体発光装置
JP6287317B2 (ja) * 2013-02-28 2018-03-07 日亜化学工業株式会社 半導体発光素子

Also Published As

Publication number Publication date
TW201547055A (zh) 2015-12-16
JP2015177135A (ja) 2015-10-05
CN104934511A (zh) 2015-09-23
EP2922102A1 (en) 2015-09-23
KR20150108315A (ko) 2015-09-25
US20150263223A1 (en) 2015-09-17

Similar Documents

Publication Publication Date Title
JP6302303B2 (ja) 半導体発光素子
JP5139005B2 (ja) 半導体発光素子及び半導体発光装置
US10177281B2 (en) Light-emitting diode
JP5788046B2 (ja) 半導体発光素子
JP2012195321A (ja) 半導体発光素子
JP2012243825A (ja) 半導体発光素子
JP5095785B2 (ja) 半導体発光素子及びその製造方法
JP2010062274A (ja) 半導体発光素子及びその製造方法
JP2013232479A (ja) 半導体発光装置
JP5740350B2 (ja) 半導体発光素子
JP5715593B2 (ja) 半導体発光素子
JP5608762B2 (ja) 半導体発光素子
JP5646545B2 (ja) 半導体発光素子及びその製造方法
JP6584799B2 (ja) 半導体発光素子
JP2016167512A (ja) 半導体発光素子
JP5851001B2 (ja) 半導体発光素子
TW201214753A (en) Light-emitting diode, light-emitting diode lamp and lighting device
JP2015233086A (ja) 半導体発光素子及びその製造方法
JP5886899B2 (ja) 半導体発光素子及び半導体発光装置
WO2010092741A1 (ja) 発光ダイオード及び発光ダイオードランプ
JP2005317823A (ja) 窒化ガリウム系発光装置
JP6010169B2 (ja) 半導体発光素子
JP5826693B2 (ja) 半導体発光素子の製造方法
JP2014099663A (ja) 半導体発光素子
JP5951732B2 (ja) 半導体発光素子

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170127

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170127

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170911

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180302

R150 Certificate of patent or registration of utility model

Ref document number: 6302303

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250