KR102286282B1 - 디바이스 웨이퍼의 평가 방법 - Google Patents

디바이스 웨이퍼의 평가 방법 Download PDF

Info

Publication number
KR102286282B1
KR102286282B1 KR1020150082723A KR20150082723A KR102286282B1 KR 102286282 B1 KR102286282 B1 KR 102286282B1 KR 1020150082723 A KR1020150082723 A KR 1020150082723A KR 20150082723 A KR20150082723 A KR 20150082723A KR 102286282 B1 KR102286282 B1 KR 102286282B1
Authority
KR
South Korea
Prior art keywords
device wafer
gettering
wafer
gettering layer
attenuation time
Prior art date
Application number
KR1020150082723A
Other languages
English (en)
Other versions
KR20160001637A (ko
Inventor
나오야 스케가와
세이지 하라다
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20160001637A publication Critical patent/KR20160001637A/ko
Application granted granted Critical
Publication of KR102286282B1 publication Critical patent/KR102286282B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2201/00—Features of devices classified in G01N21/00
    • G01N2201/06—Illumination; Optics
    • G01N2201/061—Sources
    • G01N2201/06113—Coherent sources; lasers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Investigating Or Analysing Materials By Optical Means (AREA)

Abstract

본 발명은, 디바이스 웨이퍼를 오염시키지 않고 게터링성을 평가할 수 있는 평가 방법을 제공하는 것을 목적으로 한다.
표면(11a)에 복수의 디바이스(19)가 형성됨과 함께 내부에 게터링층(23)이 형성된 디바이스 웨이퍼(11)의 평가 방법으로서, 디바이스 웨이퍼의 이면(11b)을 향해 전자파(M1)를 조사함과 동시에 여기광(L)을 조사하여 과잉 캐리어를 생성하고, 반사된 전자파(M2)의 감쇠 시간에 기초하여, 디바이스 웨이퍼에 형성된 게터링층의 게터링성을 판단하는 구성으로 하였다.

Description

디바이스 웨이퍼의 평가 방법{METHOD FOR EVALUATING DEVICE WAFER}
본 발명은, 표면에 복수의 디바이스가 형성된 디바이스 웨이퍼의 게터링성을 평가하는 평가 방법에 관한 것이다.
휴대 전화로 대표되는 소형 경량의 전자기기에서는, IC 등의 디바이스를 구비한 디바이스 칩이 필수적인 구성으로 되어 있다. 디바이스 칩은, 예컨대, 실리콘 등의 재료로 이루어진 웨이퍼의 표면을 스트리트라고 불리는 복수의 분할 예정 라인으로 구획하고, 각 영역에 디바이스를 형성한 후, 이 스트리트를 따라 웨이퍼를 분할함으로써 제조된다.
최근에는, 디바이스 칩의 소형화, 경량화 등을 목적으로 하여, 디바이스 형성 후의 웨이퍼(이하, 디바이스 웨이퍼)를 얇게 가공하는 기회가 증가하고 있다. 그러나, 예컨대, 디바이스 웨이퍼를 연마하여 100 ㎛ 이하로 얇게 하면, 디바이스에 있어서 유해한 금속 원소의 움직임을 억제하는 게터링 효과가 저하되어, 디바이스의 동작 불량이 다발하게 된다.
이 문제를 해결하기 위해서, 금속 원소를 포획하는 게터링층을 디바이스 웨이퍼 내에 형성하는 가공 방법이 제안되어 있다(예컨대, 특허문헌 1 참조). 이 가공 방법에서는, 디바이스 웨이퍼를 정해진 조건으로 연삭함으로써, 디바이스 웨이퍼의 항절(抗折) 강도를 유지하면서 정해진 연삭 왜곡을 포함하는 게터링층을 형성하고 있다.
[특허문헌 1] 일본 특허 공개 제2009-94326호 공보
그러나, 전술한 가공 방법으로 형성되는 게터링층이 항상 양호한 게터링성을 나타내는 것은 아니다. 게터링층의 게터링성을 평가하기 위해서는, 예컨대, 디바이스 웨이퍼를 실제로 금속 원소로 오염시켜 보면 좋지만, 그 경우, 양품의 디바이스 칩을 얻을 수 없게 된다. 즉, 이 평가 방법에서는, 제품이 되는 디바이스 웨이퍼를 평가할 수 없다.
본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 디바이스 웨이퍼를 오염시키지 않고 게터링성을 평가할 수 있는 평가 방법을 제공하는 것이다.
본 발명에 따르면, 표면에 복수의 디바이스가 형성됨과 함께 이면측에 게터링층이 형성된 디바이스 웨이퍼의 평가 방법으로서, 디바이스 웨이퍼의 이면을 향해 전자파를 조사함과 함께 여기광을 조사하여 과잉 캐리어를 생성하고, 반사된 전자파의 감쇠 시간에 기초하여, 디바이스 웨이퍼에 형성된 게터링층의 게터링성을 판단하는 것을 특징으로 하는 디바이스 웨이퍼의 평가 방법이 제공된다.
본 발명에 있어서, 상기 여기광의 파장은 904 ㎚이며, 내부에 게터링층이 형성되어 있지 않은 웨이퍼에 있어서의 감쇠 시간에 비해, 감쇠 시간이 94% 이하인 디바이스 웨이퍼에서는 게터링성이 있다고 판단하는 것이 바람직하다.
또한, 본 발명에 있어서, 상기 여기광의 파장은 532 ㎚이며, 내부에 게터링층이 형성되어 있지 않은 웨이퍼에 있어서의 감쇠 시간에 비해, 감쇠 시간이 75% 이하인 디바이스 웨이퍼에서는 게터링성이 있다고 판단하는 것이 바람직하다.
또한, 본 발명에 있어서, 상기 여기광의 파장은 349 ㎚이며, 내부에 게터링층이 형성되어 있지 않은 웨이퍼에 있어서의 감쇠 시간에 비해, 감쇠 시간이 45% 이하인 디바이스 웨이퍼에서는 게터링성이 있다고 판단하는 것이 바람직하다.
본 발명에 따른 디바이스 웨이퍼의 평가 방법에서는, 게터링층의 게터링성이 높아지면 여기광의 조사로 발생하는 과잉 캐리어의 라이프 타임이 짧아진다고 하는 관계를 이용하여, 캐리어의 라이프 타임에 상당하는 반사된 전자파의 감쇠 시간에 기초하여 게터링성을 평가하기 때문에, 종래의 평가 방법과 같이, 디바이스 웨이퍼를 금속 원소로 오염시키지 않아도 게터링성을 평가할 수 있다.
도 1의 (A)는 게터링층이 형성되기 전의 디바이스 웨이퍼를 모식적으로 나타낸 사시도이고, 도 1의 (B)는 디바이스 웨이퍼의 표면측에 보호 부재를 접착하는 모습을 모식적으로 나타낸 사시도이다.
도 2는 디바이스 웨이퍼의 이면측을 연삭하여 게터링층을 형성하는 모습을 모식적으로 나타낸 사시도이다.
도 3은 디바이스 웨이퍼의 이면측을 연마하여 연삭 왜곡(스트레스)을 부분적으로 제거하는 모습을 모식적으로 나타낸 사시도이다.
도 4는 본 실시형태에 따른 디바이스 웨이퍼의 평가 방법을 모식적으로 나타낸 일부 단면 측면도이다.
첨부 도면을 참조하여, 본 발명의 실시형태에 대해서 설명한다. 우선, 본 실시형태에 따른 평가 방법의 대상이 되는 디바이스 웨이퍼에 대해서 설명한다. 도 1의 (A)는 게터링층이 형성되기 전의 디바이스 웨이퍼를 모식적으로 나타낸 사시도이다.
도 1의 (A)에 도시된 바와 같이, 디바이스 웨이퍼(11)는, 예컨대, 실리콘 등의 재료로 이루어진 원반 형상의 웨이퍼에 의해 형성되어 있고, 표면(11a)은, 중앙의 디바이스 영역(13)과, 디바이스 영역(13)을 둘러싸는 외주 잉여 영역(15)으로 나뉘어져 있다. 디바이스 영역(13)은, 격자형으로 배열된 스트리트(분할 예정 라인)(17)이며 복수의 영역으로 더 구획되어 있고, 각 영역에는 IC 등의 디바이스(19)가 형성되어 있다. 디바이스 웨이퍼(11)의 외주(11c)는 모따기 가공되어 있고, 약간 둥글게 되어 있다.
이 디바이스 웨이퍼(11)의 이면(11b)측에는, 다음에 설명하는 게터링층 형성 방법을 이용하여 게터링층이 형성된다. 본 실시형태에 따른 게터링층 형성 방법은, 예컨대, 보호 부재 접착 단계, 게터링층 형성 단계, 및 스트레스 제거 단계를 포함한다.
우선, 디바이스 웨이퍼(11)의 표면(11a)측에 보호 부재를 접착하는 보호 부재 접착 단계를 실시한다. 도 1의 (B)는, 보호 부재 접착 단계를 모식적으로 나타낸 사시도이다. 도 1의 (B)에 도시된 바와 같이, 보호 부재(21)는, 디바이스 웨이퍼(11)와 거의 동일한 모양의 원반 형상으로 형성되어 있고, 표면(21a)측에는, 접착층이 형성되어 있다. 보호 부재(21)로는, 예컨대, 점착 테이프, 수지 기판, 반도체 웨이퍼 등을 이용할 수 있다.
보호 부재 접착 단계에서는, 디바이스 웨이퍼(11)의 표면(11a)측을, 보호 부재(21)의 표면(21a)측에 대면시켜, 디바이스 웨이퍼(11)와 보호 부재(21)를 중첩시킨다. 이에 따라, 보호 부재(21)는, 접착층을 통해 디바이스 웨이퍼(11)의 표면(11a)측에 접착된다.
다음에, 디바이스 웨이퍼(11)의 이면(11b)측을 연삭하여 게터링층을 형성하는 게터링층 형성 단계를 실시한다. 도 2는 게터링층 형성 단계를 모식적으로 나타낸 사시도이다. 이 게터링층 형성 단계는, 예컨대, 도 2에 도시된 연삭 장치(2)에 의해 실시된다.
연삭 장치(2)는, 디바이스 웨이퍼(11)를 흡인 유지하는 척 테이블(4)을 구비하고 있다. 이 척 테이블(4)은, 모터 등의 회전 구동원(도시되지 않음)과 연결되어 있고, 수직 방향으로 연장되는 회전축 주위로 회전한다. 척 테이블(4)의 상면은, 디바이스 웨이퍼(11)를 흡인 유지하는 유지면으로 되어 있다. 유지면에는, 척 테이블(4)의 내부에 형성된 유로를 통해 흡인원(도시되지 않음)의 부압이 작용한다.
척 테이블(4)의 위쪽에는, 회전축이 되는 스핀들(6)이 지지되어 있다. 이 스핀들(6)은, 승강 기구(도시되지 않음)에 의해 승강된다. 스핀들의 상단측에는, 모터 등의 회전 구동원(도시되지 않음)이 연결되어 있다. 스핀들(6)의 하단측에는, 원반 형상의 휠 마운트(8)가 고정되어 있다. 휠 마운트(8)의 하면에는, 휠 마운트(8)와 거의 동일한 직경의 연삭 휠(10)이 장착되어 있다.
연삭 휠(10)은, 스테인리스 등의 금속 재료로 형성된 휠 베이스(12)를 구비하고 있다. 휠 베이스(12)의 원환형의 하면에는, 전체 둘레에 걸쳐 복수의 연삭 지석(14)이 고정되어 있다. 예컨대, 입경이 1 ㎛ 이하인 다이아몬드 지립을 비트리파이드 본드로 굳힌 연삭 지석(14)을 이용하면 된다. 이에 따라, 디바이스 웨이퍼(11)의 항절 강도를 유지하면서 양호한 게터링층을 형성할 수 있다.
게터링층 형성 단계에서는, 우선, 디바이스 웨이퍼(11)에 접착된 보호 부재(21)의 이면(21b)측을 척 테이블(4)의 유지면에 접촉시켜, 흡인원의 부압을 작용시킨다. 이에 따라, 디바이스 웨이퍼(11)는, 보호 부재(21)를 통해 척 테이블(4)에 흡인 유지되고, 이면(11b)측이 위쪽으로 노출된다.
다음에, 척 테이블(4)과 스핀들(6)을 각각 정해진 방향으로 회전시키면서, 연삭 휠(10)을 하강시키고, 순수 등의 연삭액을 공급하면서 디바이스 웨이퍼(11)의 이면(11b)측에 연삭 지석(14)을 접촉시킨다. 이에 따라, 디바이스 웨이퍼(11)의 이면(11b)측을 연삭하여, 정해진 연삭 왜곡(스트레스)을 포함하는 게터링층(23)(도 4 참조)을 형성할 수 있다.
또한, 척 테이블(4)의 회전수, 스핀들(6)의 회전수, 연삭 휠(10)의 연삭 이송 속도(하강 속도), 연삭액의 공급량 등의 조건은, 게터링층(23)의 형성에 알맞은 범위에서 조정된다. 예컨대, 척 테이블(4)의 회전수를 100(rpm)∼400(rpm), 스핀들(6)의 회전수를 1000(rpm)∼6000(rpm), 연삭 휠(10)의 연삭 이송 속도(하강 속도)를 0.05(㎛/초)∼0.5(㎛/초), 연삭액의 공급량을 2(l/분)∼10(l/분)의 범위에서 조정하면 된다.
다음에, 디바이스 웨이퍼(11)의 이면(11b)측을 연마(대표적으로는, CMP)하여, 게터링층(23)의 연삭 왜곡(스트레스)을 부분적으로 제거하는 스트레스 제거 단계를 실시한다. 도 3은 스트레스 제거 단계를 모식적으로 나타낸 사시도이다. 이 스트레스 제거 단계는, 예컨대, 도 3에 도시된 연마 장치(22)에 의해 실시된다.
연마 장치(22)의 구성은, 연삭 장치(2)의 구성과 유사하다. 구체적으로는, 연마 장치(22)는, 디바이스 웨이퍼(11)를 흡인 유지하는 척 테이블(24)을 구비하고 있다. 척 테이블(24)의 위쪽에는 회전축이 되는 스핀들(26)이 지지되어 있다.
스핀들(26)의 하단측에는, 원반 형상의 휠 마운트(28)가 고정되어 있다. 휠 마운트(28)의 하면에는, 휠 마운트(28)와 거의 동일한 직경의 연마 휠(30)이 장착되어 있다. 연마 휠(30)은, 스테인리스 등의 금속 재료로 형성된 휠 베이스(32)를 구비하고 있다. 휠 베이스(32)의 하면에는, 원반 형상의 연마 패드(34)가 고정되어 있다.
스트레스 제거 단계에서는, 우선, 디바이스 웨이퍼(11)에 접착된 보호 부재(21)의 이면(21b)측을 척 테이블(24)의 유지면에 접촉시켜, 흡인원의 부압을 작용시킨다. 이에 따라, 디바이스 웨이퍼(11)는, 보호 부재(21)를 통해 척 테이블(24)에 흡인 유지되고, 이면(11b)측이 위쪽으로 노출된다.
다음에, 척 테이블(24)과 스핀들(26)을 각각 정해진 방향으로 회전시키면서, 연마 휠(30)을 하강시키고, 연마액을 공급하면서 디바이스 웨이퍼(11)의 이면(11b)측에 연마 패드(34)를 접촉시킨다. 이에 따라, 디바이스 웨이퍼(11)의 이면(11b)측을 연마하여, 게터링층(23)의 연삭 왜곡(스트레스)을 부분적으로 제거할 수 있다.
또한, 이 스트레스 제거 단계에서는, 어느 정도의 연삭 왜곡이 잔존하도록 디바이스 웨이퍼(11)의 이면(11b)측을 연마한다. 이에 따라, 게터링성을 확보하면서 디바이스 웨이퍼(11)의 항절 강도를 유지할 수 있다. 또한, 디바이스 웨이퍼(11)의 연삭 왜곡을 제거할 필요가 없는 경우 등에는, 스트레스 제거 단계를 생략할 수 있다.
다음에, 전술한 디바이스 웨이퍼(11)의 게터링성을 평가하는 평가 방법에 대해서 설명한다. 도 4는 본 실시형태에 따른 디바이스 웨이퍼의 평가 방법을 모식적으로 나타낸 일부 단면 측면도이다. 본 실시형태의 평가 방법은, 도 4에 도시된 바와 같이, 평가 장치(42)를 이용하여 실시된다.
도 4에 도시된 바와 같이, 평가 장치(42)는, 디바이스 웨이퍼(11)가 배치되는 배치 테이블(44)을 구비하고 있다. 배치 테이블(44)의 위쪽에는, 디바이스 웨이퍼(11)에 대하여 정해진 파장(예컨대, 904 ㎚, 532 ㎚, 349 ㎚ 등)의 펄스 레이저 빔(여기광)(L)을 조사하는 레이저 빔 조사 유닛(46)이 위치되어 있다.
레이저 빔 조사 유닛(46)의 근방에는, 디바이스 웨이퍼(11)를 향해 마이크로파(전자파)(M1)를 송신(조사)하고, 또한, 디바이스 웨이퍼(11)에서 반사된 마이크로파(전자파)(M2)를 수신하는 마이크로파 송수신 유닛(48)이 배치되어 있다. 이 마이크로파 송수신 유닛(48)에 의해, 디바이스 웨이퍼(11)에서 반사된 마이크로파(M2)의 강도 변화를 검출할 수 있다.
본 실시형태에 따른 평가 방법에서는, 우선, 디바이스 웨이퍼(11)의 이면(11b)측을 위쪽으로 노출시키도록, 배치 테이블(44)의 상면에 디바이스 웨이퍼(11)를 배치한다. 다음에, 마이크로파 송수신 유닛(48)으로부터 디바이스 웨이퍼(11)의 이면(11b)을 향해 마이크로파(전자파)(M1)를 송신(조사)한다.
이 상태에서, 레이저 빔 조사 유닛(46)으로부터 마이크로파(M1)의 피조사 영역에 펄스 레이저 빔(L)을 조사하면, 디바이스 웨이퍼(11)의 이면(11b)측에 과잉 캐리어(전자, 정공)가 발생하여, 마이크로파(M1)의 반사율은 증대한다. 즉, 마이크로파 송수신 유닛(48)으로 수신하는 마이크로파(M2)의 강도가 커진다. 그 후, 펄스 레이저 빔(L)이 조사되지 않는 기간에서는, 캐리어의 재결합에 따라 마이크로파(M1)의 반사율은 서서히 저하된다. 즉, 마이크로파(M2)는 서서히 감쇠된다.
본 발명자는, 예의 연구한 결과, 게터링층(23)의 게터링성이 높아지면, 펄스 레이저빔(L)의 조사로 발생하는 캐리어의 라이프 타임(캐리어가 발생하고 나서 재결합할 때까지의 시간)이 짧아진다고 하는 관계를 발견하였다. 그리고, 캐리어의 라이프 타임에 대응하는 마이크로파(M2)의 감쇠 시간을 측정함으로써 게터링성을 평가할 수 있다고 생각하고, 본 발명을 완성시켰다.
구체적으로는, 평가 대상인 디바이스 웨이퍼(11)에 대한 마이크로파(M2)의 감쇠 시간을 측정하고, 이 감쇠 시간을 정해진 기준 시간과 비교함으로써 게터링성을 평가한다. 기준 시간으로는, 예컨대, 게터링층(23)이 형성되어 있지 않은 웨이퍼(베어 웨이퍼)에 대한 마이크로파(M2)의 감쇠 시간을 이용할 수 있다.
이 기준 시간을 이용하여, 펄스 레이저 빔(L)의 파장을 904 ㎚로 하는 경우에는, 감쇠 시간이 기준 시간의 94% 이하가 되는 디바이스 웨이퍼(11)에 대하여 게터링성이 있다고 평가한다. 또한, 펄스 레이저 빔(L)의 파장을 532 ㎚로 하는 경우에는, 감쇠 시간이 기준 시간의 75% 이하가 되는 디바이스 웨이퍼(11)에 대하여 게터링성이 있다고 평가한다.
또한, 펄스 레이저 빔(L)의 파장을 349 ㎚로 하는 경우에는, 감쇠 시간이 기준 시간의 45% 이하가 되는 디바이스 웨이퍼(11)에 대하여 게터링성이 있다고 평가한다. 단, 이 평가 방법에 사용할 수 있는 펄스 레이저 빔(L)의 파장은, 전술한 904 ㎚, 532 ㎚, 349 ㎚로 한정되지 않는다.
또한, 동일한 방법으로, 디바이스 웨이퍼(11)의 항절 강도를 평가할 수도 있다. 전술한 기준 시간을 이용하여, 펄스 레이저 빔(L)의 파장을 904 ㎚로 하는 경우에는, 감쇠 시간이 기준 시간의 85% 이상이 되는 디바이스 웨이퍼(11)에 대하여 항절 강도가 있다고 평가한다. 또한, 펄스 레이저 빔(L)의 파장을 532 ㎚로 하는 경우에는, 감쇠 시간이 기준 시간의 55% 이상이 되는 디바이스 웨이퍼(11)에 대하여 항절 강도가 있다고 평가한다.
또한, 펄스 레이저 빔(L)의 파장을 349 ㎚로 하는 경우에는, 감쇠 시간이 기준 시간의 20% 이상이 되는 디바이스 웨이퍼(11)에 대하여 항절 강도가 있다고 평가한다. 디바이스 웨이퍼(11)의 항절 강도를 평가하는 경우에도, 전술한 904 ㎚, 532 ㎚, 349 ㎚와는 상이한 파장의 펄스 레이저 빔(L)을 이용할 수 있다.
다음에, 전술한 평가의 타당성을 확인하기 위해서 행한 실험에 대해서 설명한다.
(실험)
본 실험에서는, 각각 상이한 조건(조건 1∼조건 10)으로 게터링층(23)을 형성한 디바이스 웨이퍼(11)에 대하여, 전술한 감쇠 시간, 금속 오염에 대한 내성, 및 항절 강도를 확인하였다. 디바이스 웨이퍼(11)에 조사한 펄스 레이저 빔(L)의 파장은, 904 ㎚, 532 ㎚, 349 ㎚의 3종류이다.
펄스 레이저 빔(L)의 파장이 904 nm인 실험 결과를 표 1에, 펄스 레이저 빔(L)의 파장이 532 ㎚인 실험 결과를 표 2에, 펄스 레이저 빔(L)의 파장이 349 ㎚인 실험 결과를 표 3에 각각 나타낸다. 또한, 각 표 안에서, 「OK」는 양호, 「NG」는 불량을 표시하고 있다. 또한, 각 표에서는, 게터링층(23)이 형성되어 있지 않은 웨이퍼(베어 웨이퍼)의 실험 결과를 레퍼런스로서 나타내고 있다.
Figure 112015056473678-pat00001
Figure 112015056473678-pat00002
Figure 112015056473678-pat00003
각 표로부터, 전술한 평가가 타당하다는 것을 확인할 수 있다. 예컨대, 게터링성과 항절 강도를 양립시키기 위해서는, 파장이 904 ㎚인 경우에 감쇠 시간이 기준 시간의 85% 이상 94% 이하, 파장이 532 ㎚의 경우에 감쇠 시간이 기준 시간의 55% 이상 75% 이하, 파장이 349 ㎚인 경우에 감쇠 시간이 기준 시간의 20% 이상 45 %이하가 되도록 디바이스 웨이퍼(11)를 가공하면 된다.
이상과 같이, 본 발명에 따른 디바이스 웨이퍼의 평가 방법에서는, 게터링층(23)의 게터링성이 높아지면 펄스 레이저 빔(여기광)(L)의 조사로 발생하는 과잉 캐리어의 라이프 타임이 짧아진다고 하는 관계를 이용하여, 캐리어의 라이프 타임에 상당하는 마이크로파(반사 전자파)(M2)의 감쇠 시간으로 게터링성을 평가하기 때문에, 종래의 평가 방법과 같이, 디바이스 웨이퍼(11)를 금속 원소로 오염시키지 않아도 게터링성을 평가할 수 있다.
또한, 본 발명은 상기 실시형태의 기재로 한정되지 않고, 여러 가지 변경하여 실시할 수 있다. 예컨대, 상기 실시형태에서는, 기준 시간으로서, 게터링층(23)이 형성되어 있지 않은 웨이퍼(베어 웨이퍼)에 대한 마이크로파(M2)의 감쇠 시간을 이용하고 있지만, 기준 시간은 임의로 변경할 수 있다. 예컨대, 게터링성을 최적화한 디바이스 웨이퍼(11)에 대한 마이크로파(M2)의 감쇠 시간을 기준 시간으로 하여도 좋다.
또한, 상기 실시형태에서는, 피가공물(11)을 향해 마이크로파(M1)를 송신(조사)하는 송신부와, 피가공물(11)에서 반사된 마이크로파(전자파)(M2)를 수신하는 수신부를 일체로 구비하는 마이크로파 송수신 유닛(48)에 대해서 설명하고 있지만, 마이크로파 송수신 유닛의 송신부와 수신부는 별개의 부재라도 좋다.
그 밖에, 상기 실시형태에 따른 구성, 방법 등은, 본 발명의 목적 범위를 벗어나지 않는 한 적절하게 변경하여 실시할 수 있다.
11 : 디바이스 웨이퍼 11a : 표면
11b : 이면 11c : 외주
13 : 디바이스 영역 15 : 외주 잉여 영역
17 : 스트리트(분할 예정 라인) 19 : 디바이스
21 : 보호 부재 21a : 표면
21b : 이면 23 : 게터링층
L : 펄스 레이저 빔(여기광) M1 : 마이크로파(전자파)
M2 : 마이크로파(전자파) 2 : 연삭 장치
4 : 척 테이블 6 : 스핀들
8 : 휠 마운트 10 : 연삭 휠
12 : 휠 베이스 14 : 연삭 지석
22 : 연마 장치 24 : 척 테이블
26 : 스핀들 28 : 휠 마운트
30 : 연마 휠 32 : 휠 베이스
34 : 연마 패드 42 : 평가 장치
44 : 배치 테이블 46 : 레이저 빔 조사 유닛
48 : 마이크로파 송수신 유닛

Claims (4)

  1. 표면에 복수의 디바이스가 형성됨과 함께 이면측에 게터링층이 형성된 디바이스 웨이퍼의 평가 방법으로서,
    디바이스 웨이퍼의 이면을 향해 전자파를 조사함과 함께 여기광을 조사하여 과잉 캐리어를 생성하고, 반사된 전자파의 감쇠 시간에 기초하여, 디바이스 웨이퍼에 형성된 게터링층의 게터링성을 판단하는 것을 특징으로 하는 디바이스 웨이퍼의 평가 방법.
  2. 제1항에 있어서, 상기 여기광의 파장은 904 ㎚이고,
    내부에 게터링층이 형성되어 있지 않은 웨이퍼에 있어서의 감쇠 시간에 비해, 감쇠 시간이 94% 이하인 디바이스 웨이퍼에서는 게터링성이 있다고 판단하는 것을 특징으로 하는 디바이스 웨이퍼의 평가 방법.
  3. 제1항에 있어서, 상기 여기광의 파장은 532 ㎚이고,
    내부에 게터링층이 형성되어 있지 않은 웨이퍼에 있어서의 감쇠 시간에 비해, 감쇠 시간이 75% 이하인 디바이스 웨이퍼에서는 게터링성이 있다고 판단하는 것을 특징으로 하는 디바이스 웨이퍼의 평가 방법.
  4. 제1항에 있어서, 상기 여기광의 파장은 349 ㎚이고,
    내부에 게터링층이 형성되어 있지 않은 웨이퍼에 있어서의 감쇠 시간에 비해, 감쇠 시간이 45% 이하인 디바이스 웨이퍼에서는 게터링성이 있다고 판단하는 것을 특징으로 하는 디바이스 웨이퍼의 평가 방법.
KR1020150082723A 2014-06-27 2015-06-11 디바이스 웨이퍼의 평가 방법 KR102286282B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-132279 2014-06-27
JP2014132279A JP6410490B2 (ja) 2014-06-27 2014-06-27 デバイスウェーハの評価方法

Publications (2)

Publication Number Publication Date
KR20160001637A KR20160001637A (ko) 2016-01-06
KR102286282B1 true KR102286282B1 (ko) 2021-08-04

Family

ID=54840023

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150082723A KR102286282B1 (ko) 2014-06-27 2015-06-11 디바이스 웨이퍼의 평가 방법

Country Status (7)

Country Link
US (1) US9679820B2 (ko)
JP (1) JP6410490B2 (ko)
KR (1) KR102286282B1 (ko)
CN (1) CN105225980B (ko)
DE (1) DE102015211805A1 (ko)
MY (1) MY174827A (ko)
TW (1) TWI647771B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6366383B2 (ja) * 2014-06-27 2018-08-01 株式会社ディスコ 加工装置
JP6704275B2 (ja) * 2016-03-28 2020-06-03 株式会社ディスコ デバイスウエーハの評価方法
JP6637379B2 (ja) * 2016-05-19 2020-01-29 株式会社ディスコ ウエーハの評価方法
JP6916983B2 (ja) * 2016-11-01 2021-08-11 株式会社オートネットワーク技術研究所 車両用のバッテリ監視システム
JP2018085411A (ja) * 2016-11-22 2018-05-31 株式会社ディスコ ウエーハの加工方法
JP6965018B2 (ja) * 2017-05-01 2021-11-10 株式会社ディスコ ウエーハの加工方法
JP7175698B2 (ja) * 2018-10-03 2022-11-21 株式会社ディスコ ウェーハの加工方法
JP7345379B2 (ja) 2019-12-06 2023-09-15 株式会社ディスコ ゲッタリング性評価装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040077185A1 (en) 2000-10-10 2004-04-22 Koji Dairiki Semiconductor device manufacturing method, heat treatment apparatus, and heat treatment method
JP2009259959A (ja) * 2008-04-15 2009-11-05 Sumco Corp 薄厚シリコンウェーハおよびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2508530B2 (ja) * 1987-04-25 1996-06-19 三菱マテリアル株式会社 歪付けウエハのゲツタリング能力の評価方法
JPH0770578B2 (ja) * 1990-03-27 1995-07-31 大日本スクリーン製造株式会社 半導体基板の表面状態評価方法およびその装置
JP2009094326A (ja) 2007-10-10 2009-04-30 Disco Abrasive Syst Ltd ウェーハの研削方法
TWI419203B (zh) * 2008-10-16 2013-12-11 Sumco Corp 具吸附槽之固態攝影元件用磊晶基板、半導體裝置、背照式固態攝影元件及其製造方法
KR101393611B1 (ko) * 2009-06-02 2014-05-12 가부시키가이샤 사무코 반도체 디바이스용 반도체 기판의 제조방법, 반도체 디바이스용 반도체 기판의 제조장치, 반도체 디바이스의 제조방법 및 반도체 디바이스의 제조장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040077185A1 (en) 2000-10-10 2004-04-22 Koji Dairiki Semiconductor device manufacturing method, heat treatment apparatus, and heat treatment method
JP2009259959A (ja) * 2008-04-15 2009-11-05 Sumco Corp 薄厚シリコンウェーハおよびその製造方法

Also Published As

Publication number Publication date
CN105225980A (zh) 2016-01-06
DE102015211805A1 (de) 2015-12-31
MY174827A (en) 2020-05-18
US20150377779A1 (en) 2015-12-31
JP6410490B2 (ja) 2018-10-24
JP2016012594A (ja) 2016-01-21
CN105225980B (zh) 2020-06-23
US9679820B2 (en) 2017-06-13
TWI647771B (zh) 2019-01-11
TW201606897A (zh) 2016-02-16
KR20160001637A (ko) 2016-01-06

Similar Documents

Publication Publication Date Title
KR102286282B1 (ko) 디바이스 웨이퍼의 평가 방법
KR102194659B1 (ko) 가공 장치
KR102549852B1 (ko) 평탄화 방법
KR102574672B1 (ko) 피가공물의 가공 방법
CN106505012B (zh) 磨削磨轮以及被加工物的磨削方法
US10076825B2 (en) Method of grinding wafer
CN107808898B (zh) 晶片和晶片的加工方法
TWI823988B (zh) 研磨墊
KR101779622B1 (ko) 피가공물의 연삭 방법
KR20160092489A (ko) 절삭 블레이드 및 절삭 장치 및 웨이퍼의 가공 방법
KR102243872B1 (ko) 피가공물의 연삭 방법
US20190111537A1 (en) Workpiece grinding method
KR20110063293A (ko) 웨이퍼 가공 방법
JP7313775B2 (ja) ウェーハの加工方法
TWI523093B (zh) Wafer grinding method
KR20180123434A (ko) 게터링층 형성 방법
CN108878279B (zh) 去疵层形成方法
KR20170016284A (ko) 피가공물의 가공 방법
JP2021044373A (ja) ウエーハの加工方法
JP2011124262A (ja) ウエーハの加工方法
JP2018063986A (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant