CN105225980A - 器件晶片的评价方法 - Google Patents

器件晶片的评价方法 Download PDF

Info

Publication number
CN105225980A
CN105225980A CN201510349474.1A CN201510349474A CN105225980A CN 105225980 A CN105225980 A CN 105225980A CN 201510349474 A CN201510349474 A CN 201510349474A CN 105225980 A CN105225980 A CN 105225980A
Authority
CN
China
Prior art keywords
device wafer
defect
die
wafer
evaluation method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510349474.1A
Other languages
English (en)
Other versions
CN105225980B (zh
Inventor
介川直哉
原田晴司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN105225980A publication Critical patent/CN105225980A/zh
Application granted granted Critical
Publication of CN105225980B publication Critical patent/CN105225980B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2201/00—Features of devices classified in G01N21/00
    • G01N2201/06—Illumination; Optics
    • G01N2201/061—Sources
    • G01N2201/06113—Coherent sources; lasers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Investigating Or Analysing Materials By Optical Means (AREA)

Abstract

器件晶片的评价方法。本发明提供一种能够在不污染器件晶片的情况下评价去疵性的评价方法。器件晶片(11)在正面(11a)形成有多个器件(19)并且在内部形成有去疵层(23)，该器件晶片的评价方法中，朝向器件晶片的背面(11b)照射电磁波(M1)并且照射激励光(L)而生成过量载流子，根据反射后的电磁波(M2)的衰减时间来判断器件晶片中形成的去疵层的去疵性。

Description

器件晶片的评价方法
技术领域
本发明涉及对在正面上形成有多个器件的器件晶片的去疵性进行评价的评价方法。
背景技术
在以移动电话为代表的小型且重量轻的电子设备中，具有IC等器件的器件芯片是必要的结构。器件芯片例如以如下方式制造：利用被称为间隔道的多条分割预定线对由硅等材料制成的晶片的正面进行划分并在各区域形成器件之后，沿着该间隔道分割晶片。
近年来，以器件芯片的小型化、轻量化等为目的而将器件形成后的晶片(以下，称为器件晶片)加工成较薄的机会增加。然而，例如，当研磨器件晶片使其薄化到100μm以下时，对于器件来说，对有害金属元素的活动进行抑制的去疵效果会降低，器件的动作不良会变得多发。
为了解决该问题，提出了一种在器件晶片中形成捕获金属元素的去疵层的加工方法(例如，参照专利文献1)。在该加工方法中，通过按照规定的条件对器件晶片进行磨削，而在维持器件晶片的抗弯强度的同时形成包含规定的磨削应变的去疵层。
专利文献1：日本特开2009-94326号公报
发明内容
然而，采用上述的加工方法而形成的去疵层未必始终表现出良好的去疵性。要想评价去疵层的去疵性，例如可以实际利用金属元素来试着污染器件晶片，但是在该情况下，将会无法得到优质的器件芯片。即，采用该评价方法，无法评价作为产品的器件晶片。
本发明是鉴于上述问题点而完成的，其目的在于，提供一种器件晶片的评价方法，能够在不污染器件晶片的情况下评价去疵性。
根据本发明，提供一种器件晶片的评价方法，所述器件晶片在正面形成有多个器件并且在内部形成有去疵层，其特征在于，朝向器件晶片的背面照射电磁波并且照射激励光而生成过量载流子，根据反射后的电磁波的衰减时间来判断器件晶片中形成的去疵层的去疵性。
本发明中，优选所述激励光的波长是904nm，对衰减时间相对于未在内部形成去疵层的晶片的衰减时间为94％以下的器件晶片判断为具有去疵性。
并且，本发明中，优选所述激励光的波长是532nm，对衰减时间相对于未在内部形成去疵层的晶片的衰减时间为75％以下的器件晶片判断为具有去疵性。
并且，本发明中，优选所述激励光的波长是349nm，对衰减时间相对于未在内部形成去疵层的晶片的衰减时间为45％以下的器件晶片判断为具有去疵性。
在本发明的器件晶片的评价方法中，由于对当去疵层的去疵性提高时由激励光的照射而产生的过量载流子的寿命变短这一关系加以利用，并根据与载流子寿命相当的反射后的电磁波的衰减时间来评价去疵性，因此不必像现有的评价方法那样用金属元素来污染器件晶片便能够评价去疵性。
附图说明
图1中的(A)是示意性示出形成去疵层前的器件晶片的立体图，(B)是示意性示出将保护部件粘贴到器件晶片的正面侧的情形的立体图。
图2是示意性示出对器件晶片的背面侧进行磨削而形成去疵层的情形的立体图。
图3是示意性示出对器件晶片的背面侧进行研磨而部分性地去除磨削应变(应力)的情形的立体图。
图4是示意性示出本实施方式的器件晶片的评价方法的局部剖视侧视图。
标号说明
11：器件晶片；11a：正面；11b：背面；11c：外周；13：器件区域；15：外周剩余区域；17：间隔道(分割预定线)；19：器件；21：保护部件；21a：正面；21b：背面；23：去疵层；L：脉冲激光束(激励光)；M1：微波(电磁波)；M2：微波(电磁波)；2：磨削装置；4：卡盘工作台；6：主轴；8：轮座；10：磨轮；12：轮基座；14：磨具；22：研磨装置；24：卡盘工作台；26：主轴；28：轮座；30：研磨轮；32：轮基座；34：研磨垫；42：评价装置；44：载置工作台；46：激光束照射单元；48：微波发送接收单元。
具体实施方式
参照附图，对本发明的实施方式进行说明。首先，对作为本实施方式的评价方法的对象的器件晶片进行说明。图1(A)是示意性示出形成去疵层前的器件晶片的立体图。
如图1(A)所示，器件晶片11例如由硅等材料制成的圆盘状晶片而形成，其正面11a被分为中央的器件区域13与包围器件区域13的外周剩余区域15。器件区域13被排列成格子状的间隔道(分割预定线)17进一步划分成多个区域，在各区域中形成IC等器件19。器件晶片11的外周11c被实施倒角加工而稍稍带有弧度。
利用以下说明的去疵层形成方法在该器件晶片11的背面11b侧形成去疵层。本实施方式的去疵层形成方法例如包含保护部件粘贴步骤、去疵层形成步骤以及应力去除步骤。
首先，实施保护部件粘贴步骤，将保护部件粘贴到器件晶片11的正面11a侧。图1(B)是示意性示出保护部件粘贴步骤的立体图。如图1(B)所示，将保护部件21形成为与器件晶片11大致相同形状的圆盘状，在其正面21a侧设置有粘接层。作为保护部件21例如可以使用粘合带、树脂基板、半导体晶片等。
在保护部件粘贴步骤中，使器件晶片11的正面11a侧与保护部件21的正面21a侧相对并使器件晶片11和保护部件21重合。由此，保护部件21经由粘接层而粘贴到器件晶片11的正面11a侧。
接着，实施去疵层形成步骤，对器件晶片11的背面11b侧进行磨削而形成去疵层。图2是示意性示出去疵层形成步骤的立体图。该去疵层形成步骤例如通过图2所示的磨削装置2来实施。
磨削装置2具有吸引保持器件晶片11的卡盘工作台4。该卡盘工作台4与电机等旋转驱动源(未图示)连结，从而绕着沿铅直方向延伸的旋转轴旋转。卡盘工作台4的上表面成为对器件晶片11进行吸引保持的保持面。通过形成于卡盘工作台4的内部的流路而对保持面作用吸引源(未图示)的负压。
作为旋转轴的主轴6被支承于卡盘工作台4的上方。该主轴6通过升降机构(未图示)而升降。在主轴的上端侧连结有电机等旋转驱动源(未图示)。在主轴6的下端侧固定有圆盘状的轮座8。在轮座8的下表面安装有与轮座8大致相同直径的磨轮10。
磨轮10具有由不锈钢等金属材料形成的轮基座12。在轮基座12的圆环状的下表面上，遍及整周地固定有多个磨具14。例如，使用利用陶瓷结合剂(vitrifiedbond)固定了粒径为1μm以下的金刚石磨粒的磨具14即可。由此，能够在维持器件晶片11的抗弯强度的同时形成良好的去疵层。
在去疵层形成步骤中，首先，使粘贴在器件晶片11上的保护部件21的背面21b侧与卡盘工作台4的保持面接触，并对其作用吸引源的负压。由此，器件晶片11经由保护部件21而被卡盘工作台4吸引保持，器件晶片11的背面11b侧在上方露出。
接着，使卡盘工作台4和主轴6分别向规定的方向旋转，并且使磨轮10下降，一边供给纯水等磨削液一边使磨具14与器件晶片11的背面11b侧接触。由此，对器件晶片11的背面11b侧进行磨削，能够形成包含规定的磨削应变(应力)的去疵层23(参照图4)。
另外，在适于形成去疵层23的范围内调整卡盘工作台4的转速、主轴6的转速、磨轮10的磨削进给速度(下降速度)以及磨削液的供给量等条件。例如，可以在100(rpm)～400(rpm)的范围内调整卡盘工作台4的转速，在1000(rpm)～6000(rpm)的范围内调整主轴6的转速，在0.05(μm/秒)～0.5(μm/秒)的范围内调整磨轮10的磨削进给速度(下降速度)，在2(升/分钟)～10(升/分种)的范围内调整磨削液的供给量。
接着，实施应力去除步骤，对器件晶片11的背面11b侧进行研磨(以CMP为代表)，部分性地去除去疵层23的磨削应变(应力)。图3是示意性示出应力去除步骤的立体图。该应力去除步骤例如通过图3所示的研磨装置22实施。
研磨装置22的结构与磨削装置2的结构类似。具体而言，研磨装置22具有吸引保持器件晶片11的卡盘工作台24。作为旋转轴的主轴26被支承于卡盘工作台24的上方。
在主轴26的下端侧固定有圆盘状的轮座28。在轮座28的下表面安装有直径与轮座28大致相同的研磨轮30。研磨轮30具有由不锈钢等金属材料形成的轮基座32。在轮基座32的下表面固定有圆盘状的研磨垫34。
在应力去除步骤中，首先，使粘贴在器件晶片11上的保护部件21的背面21b侧与卡盘工作台24的保持面接触，并对其作用吸引源的负压。由此，器件晶片11经由保护部件21而被吸引保持于卡盘工作台24，器件晶片11的背面11b侧在上方露出。
接着，使卡盘工作台24和主轴26分别向规定的方向旋转，并且使研磨轮30下降，一边供给研磨液一边使研磨垫34与器件晶片11的背面11b侧接触。由此，能够对器件晶片11的背面11b侧进行研磨，部分性地去除去疵层23的磨削应变(应力)。
另外，在该应力去除步骤中，以残存某种程度的磨削应变的方式对器件晶片11的背面11b侧进行研磨。由此，能够在确保去疵性的同时维持器件晶片11的抗弯强度。另外，当不需要去除器件晶片11的磨削应变的情况等时，可以省略应力去除步骤。
接着，对评价上述器件晶片11的去疵性的评价方法进行说明。图4是示意性示出本实施方式的器件晶片的评价方法的局部剖视侧视图。如图4所示，使用评价装置42来实施本实施方式的评价方法。
如图4所示，评价装置42具有载置器件晶片11的载置工作台44。将对器件晶片11照射规定波长(例如904nm、532nm、349nm等)的脉冲激光束(激励光)L的激光束照射单元46定位于载置工作台44的上方。
在激光束照射单元46的附近，配置有微波发送接收单元48，所述微波发送接收单元48朝向器件晶片11发送(照射)微波(电磁波)M1，并且接收由器件晶片11反射的微波(电磁波)M2。能够利用该微波发送接收单元48检测由器件晶片11反射的微波M2的强度变化。
在本实施方式的评价方法中，首先，以使器件晶片11的背面11b侧在上方露出的方式，在载置工作台44的上表面上载置器件晶片11。接着，从微波发送接收单元48朝向器件晶片11的背面11b发送(照射)微波(电磁波)M1。
在该状态下，当从激光束照射单元46向微波M1的被照射区域照射脉冲激光束L时，在器件晶片11的背面11b侧产生过量载流子(电子、空穴)，微波M1的反射率增大。即，由微波发送接收单元48接收的微波M2的强度变大。然后，在不照射脉冲激光束L的期间中，伴随着载流子的再结合，微波M1的反射率逐渐降低。即，微波M2逐渐衰减。
本案发明人经过精心研究结果发现如下的关系：当去疵层23的去疵性提高时，由脉冲激光束L的照射而产生的载流子的寿命(从载流子产生直到再结合为止的时间)变短。并且，认为能够通过测量与载流子的寿命对应的微波M2的衰减时间来评价去疵性，从而完成了本发明。
具体而言，测量微波M2针对评价对象的器件晶片11的衰减时间，并对该衰减时间与规定的基准时间进行比较，由此来评价去疵性。作为基准时间例如可以使用微波M2针对没有形成去疵层23的晶片(裸晶片)的衰减时间。
在使用该基准时间并将脉冲激光束L的波长设为904nm的情况下，对于衰减时间为基准时间的94％以下的器件晶片11评价为具有去疵性。并且，在使脉冲激光束L的波长为532nm的情况下，对于衰减时间为基准时间的75％以下的器件晶片11评价为具有去疵性。
此外，在使脉冲激光束L的波长为349nm的情况下，对于衰减时间为基准时间的45％以下的器件晶片11评价为具有去疵性。不过，能够使用于该评价方法的脉冲激光束L的波长不限于上述的904nm、532nm、349nm。
并且，还能够利用相同的方法评价器件晶片11的抗弯强度。在使用上述的基准时间并使脉冲激光束L的波长为904nm的情况下，对于衰减时间为基准时间的85％以上的器件晶片11评价为具有抗弯强度。并且，在使脉冲激光束L的波长为532nm的情况下，对于衰减时间为基准时间的55％以上的器件晶片11评价为具有抗弯强度。
此外，在使脉冲激光束L的波长为349nm的情况下，对于衰减时间为基准时间的20％以上的器件晶片11评价为具有抗弯强度。在评价器件晶片11的抗弯强度的情况下，可以使用波长不同于上述904nm、532nm、349nm的脉冲激光束L。
下面，对为了确认上述评价的妥当性而进行的实验进行说明。
(实验)
在本实验中，针对分别在不同的条件(条件1～条件10)下形成去疵层23的器件晶片11，确认了上述的衰减时间、对于金属污染的耐受性以及抗弯强度。照射到器件晶片11的脉冲激光束L的波长存在904nm、532nm、349nm这三种。
在表1中示出脉冲激光束L的波长为904nm的实验结果，在表2中示出脉冲激光束L的波长为532nm的实验结果，在表3中示出脉冲激光束L的波长为349nm的实验结果。另外，在各表中，“OK”表示良好，“NG”表示不良。并且，在各表中，作为参考(reference)示出没有形成去疵层23的晶片(裸晶片)的实验结果。
【表1】
衰减时间(％) 金属污染 抗弯强度
参考 100 NG OK
条件1 87.4 OK OK
条件2 88.46 OK OK
条件3 88.46 OK OK
条件4 91.58 OK OK
条件5 90.24 OK OK
条件6 89.79 OK OK
条件7 94.04 NG OK
条件8 90.13 OK OK
条件9 105.12 NG OK
条件10 84.8 OK NG
【表2】
衰减时间(％) 金属污染 抗弯强度
参考 100 NG OK
条件1 73.34 OK OK
条件2 61.02 OK OK
条件3 60.52 OK OK
条件4 62.88 OK OK
条件5 62.76 OK OK
条件6 60.14 OK OK
条件7 75.43 NG OK
条件8 57.65 OK OK
条件9 125.03 NG OK
条件10 54.72 OK NG
【表3】
衰减时间(％) 金属污染 抗弯强度
参考 100 NG OK
条件1 21.59 OK OK
条件2 30.75 OK OK
条件3 35.21 OK OK
条件4 43.42 OK OK
条件5 42.95 OK OK
条件6 42.01 OK OK
条件7 45.12 NG OK
条件8 36.38 OK OK
条件9 114.7 NG OK
条件10 19.38 OK NG
根据各表能够确认上述的评价是妥当的。例如，要想兼顾去疵性与抗弯强度，只要在波长为904nm的情况下使衰减时间为基准时间的85％以上94％以下，在波长为532nm的情况下使衰减时间为基准时间的55％以上75％以下，在波长为349nm的情况下使衰减时间为基准时间的20％以上45％以下，即以上述方式对器件晶片11进行加工即可。
如上所述，在本发明的器件晶片的评价方法中，由于对当去疵层23的去疵性提高时由脉冲激光束(激励光)L的照射而产生的过量载流子的寿命变短这一关系加以利用，并借助相当于载流子的寿命的微波(反射电磁波)M2的衰减时间来评价去疵性，因此不必像现有的评价方法那样用金属元素来污染器件晶片11便能够评价去疵性。
另外，本发明不限于上述实施方式的描述，也可以进行各种变更来实施。例如，在上述实施方式中，作为基准时间使用针对没有形成去疵层23的晶片(裸晶片)的微波M2的衰减时间，但是基准时间也可以任意变更。例如，也可以将针对去疵性达到最佳化的器件晶片11的微波M2的衰减时间设为基准时间。
并且，在上述实施方式中说明了微波发送接收单元48，所述微波发送接收单元48一体地具有朝向被加工物11发送(照射)微波M1的发送部以及接收由被加工物11反射后的微波(电磁波)M2的接收部，但是微波发送接收单元的发送部与接收部也可以分别构成。
除此之外，上述实施方式的结构、方法等只要不脱离本发明目的范围便能够适当变更来实施。

Claims (4)

1.一种器件晶片的评价方法，所述器件晶片在正面形成有多个器件并且在内部形成有去疵层，其特征在于，
朝向器件晶片的背面照射电磁波并且照射激励光而生成过量载流子，根据反射后的电磁波的衰减时间来判断器件晶片中形成的去疵层的去疵性。
2.根据权利要求1所述的器件晶片的评价方法，其特征在于，
所述激励光的波长是904nm，
对衰减时间相对于未在内部形成去疵层的晶片的衰减时间为94％以下的器件晶片，判断为具有去疵性。
3.根据权利要求1所述的器件晶片的评价方法，其特征在于，
所述激励光的波长是532nm，
对衰减时间相对于未在内部形成去疵层的晶片的衰减时间为75％以下的器件晶片，判断为具有去疵性。
4.根据权利要求1所述的器件晶片的评价方法，其特征在于，
所述激励光的波长是349nm，
对衰减时间相对于未在内部形成去疵层的晶片的衰减时间为45％以下的器件晶片，判断为具有去疵性。
CN201510349474.1A 2014-06-27 2015-06-23 器件晶片的评价方法 Active CN105225980B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-132279 2014-06-27
JP2014132279A JP6410490B2 (ja) 2014-06-27 2014-06-27 デバイスウェーハの評価方法

Publications (2)

Publication Number Publication Date
CN105225980A true CN105225980A (zh) 2016-01-06
CN105225980B CN105225980B (zh) 2020-06-23

Family

ID=54840023

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510349474.1A Active CN105225980B (zh) 2014-06-27 2015-06-23 器件晶片的评价方法

Country Status (7)

Country Link
US (1) US9679820B2 (zh)
JP (1) JP6410490B2 (zh)
KR (1) KR102286282B1 (zh)
CN (1) CN105225980B (zh)
DE (1) DE102015211805A1 (zh)
MY (1) MY174827A (zh)
TW (1) TWI647771B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108081118A (zh) * 2016-11-22 2018-05-29 株式会社迪思科 晶片的加工方法
CN110993494A (zh) * 2018-10-03 2020-04-10 株式会社迪思科 晶片的加工方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6366383B2 (ja) * 2014-06-27 2018-08-01 株式会社ディスコ 加工装置
JP6704275B2 (ja) * 2016-03-28 2020-06-03 株式会社ディスコ デバイスウエーハの評価方法
JP6637379B2 (ja) * 2016-05-19 2020-01-29 株式会社ディスコ ウエーハの評価方法
JP6916983B2 (ja) * 2016-11-01 2021-08-11 株式会社オートネットワーク技術研究所 車両用のバッテリ監視システム
JP6965018B2 (ja) * 2017-05-01 2021-11-10 株式会社ディスコ ウエーハの加工方法
JP7345379B2 (ja) 2019-12-06 2023-09-15 株式会社ディスコ ゲッタリング性評価装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63268252A (ja) * 1987-04-25 1988-11-04 Mitsubishi Metal Corp 歪付けウエハのゲツタリング能力の評価方法
US5196786A (en) * 1990-03-27 1993-03-23 Dainippon Screen Mfg. Co., Ltd. Method for inspecting an electronic state of a surface of a semiconductor substrate and an apparatus therefor
CN101407035A (zh) * 2007-10-10 2009-04-15 株式会社迪思科 晶片的磨削方法
US20090256241A1 (en) * 2008-04-15 2009-10-15 Sumco Corporation Thin silicon wafer and method of manufacturing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6599818B2 (en) 2000-10-10 2003-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device manufacturing method, heat treatment apparatus, and heat treatment method
TWI419203B (zh) * 2008-10-16 2013-12-11 Sumco Corp 具吸附槽之固態攝影元件用磊晶基板、半導體裝置、背照式固態攝影元件及其製造方法
US8357592B2 (en) * 2009-06-02 2013-01-22 Sumco Corporation Method and apparatus for manufacturing semiconductor substrate dedicated to semiconductor device, and method and apparatus for manufacturing semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63268252A (ja) * 1987-04-25 1988-11-04 Mitsubishi Metal Corp 歪付けウエハのゲツタリング能力の評価方法
US5196786A (en) * 1990-03-27 1993-03-23 Dainippon Screen Mfg. Co., Ltd. Method for inspecting an electronic state of a surface of a semiconductor substrate and an apparatus therefor
CN101407035A (zh) * 2007-10-10 2009-04-15 株式会社迪思科 晶片的磨削方法
US20090256241A1 (en) * 2008-04-15 2009-10-15 Sumco Corporation Thin silicon wafer and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108081118A (zh) * 2016-11-22 2018-05-29 株式会社迪思科 晶片的加工方法
CN108081118B (zh) * 2016-11-22 2021-11-30 株式会社迪思科 晶片的加工方法
CN110993494A (zh) * 2018-10-03 2020-04-10 株式会社迪思科 晶片的加工方法

Also Published As

Publication number Publication date
CN105225980B (zh) 2020-06-23
US9679820B2 (en) 2017-06-13
TW201606897A (zh) 2016-02-16
KR20160001637A (ko) 2016-01-06
JP2016012594A (ja) 2016-01-21
US20150377779A1 (en) 2015-12-31
MY174827A (en) 2020-05-18
DE102015211805A1 (de) 2015-12-31
JP6410490B2 (ja) 2018-10-24
TWI647771B (zh) 2019-01-11
KR102286282B1 (ko) 2021-08-04

Similar Documents

Publication Publication Date Title
CN105225980A (zh) 器件晶片的评价方法
KR102163441B1 (ko) 웨이퍼의 가공 방법
JP6366383B2 (ja) 加工装置
CN105390410B (zh) 晶片检查方法以及磨削研磨装置
KR102450902B1 (ko) SiC 웨이퍼의 생성 방법
CN103441104A (zh) 晶圆切割方法
KR20170022881A (ko) 웨이퍼의 가공 방법
TWI823988B (zh) 研磨墊
US10056296B2 (en) Workpiece processing method
KR20220014815A (ko) Si 기판 제조 방법
CN107808898B (zh) 晶片和晶片的加工方法
CN104576350A (zh) 晶圆减薄方法
US20190111537A1 (en) Workpiece grinding method
CN102157446A (zh) 晶片的加工方法
TWI822984B (zh) 積層器件晶片之製造方法
TWI805872B (zh) 晶圓的加工方法
JP7313775B2 (ja) ウェーハの加工方法
CN114256127A (zh) 保持工作台
CN108262684A (zh) 一种化学机械研磨方法
JP2021082780A (ja) ウェーハ加工装置
CN114613725A (zh) 晶片的加工方法
KR20210050446A (ko) 웨이퍼의 가공 방법
JP2021040056A (ja) ウェーハの再利用方法
KR20200091337A (ko) 캐리어판의 제거 방법
JP2014041885A (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant