KR102262884B1 - 화소 구동 회로 및 액정 표시 패널 - Google Patents

화소 구동 회로 및 액정 표시 패널 Download PDF

Info

Publication number
KR102262884B1
KR102262884B1 KR1020207016627A KR20207016627A KR102262884B1 KR 102262884 B1 KR102262884 B1 KR 102262884B1 KR 1020207016627 A KR1020207016627 A KR 1020207016627A KR 20207016627 A KR20207016627 A KR 20207016627A KR 102262884 B1 KR102262884 B1 KR 102262884B1
Authority
KR
South Korea
Prior art keywords
source
thin film
film transistor
switch
pixel electrode
Prior art date
Application number
KR1020207016627A
Other languages
English (en)
Other versions
KR20200079327A (ko
Inventor
홍유안 수
Original Assignee
선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드 filed Critical 선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드
Publication of KR20200079327A publication Critical patent/KR20200079327A/ko
Application granted granted Critical
Publication of KR102262884B1 publication Critical patent/KR102262884B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

화소 구동 회로 및 액정 표시 패널이 제공된다. 제 2 스위치(T2)의 제 1 단(e), 제 2 단(f) 및 제 3 단(g)을 각각 데이터선(Data), 공통 전극선(Com) 및 제 2 화소 전극(102)에 접속하고, 제 2 스위치(T2)의 제 1 단(e), 제 2 단(f) 및 제 3 단(g)이 온이 되도록 제어함으로써, 제 2 화소 전극(102)에 있어서의 전압을 데이터선(Data)으로부터 공급되는 데이터 전압과 공통 전극선으로부터 공급되는 공통 전압 사이에 위치시키고, 나아가 제 1 화소 전극(101)과 제 2 화소 전극(102) 사이에 소정의 전압차를 발생시킨다.

Description

화소 구동 회로 및 액정 표시 패널
본 발명은 액정 표시 분야에 관한 것이며, 특히 화소 구동 회로 및 액정 표시 패널에 관한 것이다.
액정 표시 패널은 통상 컬러 필터 기판, 박막 트랜지스터 어레이 기판 및 양 기판 사이에 배치되는 액정층으로 구성되며, 양 기판의 대향하는 내측에 각각 화소 전극 및 공통 전극을 마련하고, 전압을 인가해서 액정 분자의 방향을 바꾸도록 제어함으로써, 백 라이트 모듈의 광을 굴절시켜 화상을 생성한다. VA(Vertical alignment, 수직 배향)형 액정 표시 패널은 높은 콘트라스트, 넓은 시야각, 마찰 배향이 불필요함 등의 이점을 갖기 때문에 널리 적용되고 있다. 그러나, VA형 액정 표시 패널은 수직으로 회전하는 액정을 채용하기 때문에, 액정 분자의 복굴절의 차이가 비교적 커서 큰 시야각에서는 색수차 문제가 심각하게 된다.
VA형 액정 표시 패널의 색수차 문제를 개선하기 위해서, 통상, 용량 결합 기술, 전하 공유 기술, 공통 전극 전압 변조 기술 및 3T 기술 등이 채용되고 있다. 3T 기술은 현재의 저 색수차 회로 아키텍쳐 중에서 가장 바람직한 기술이다. 3개의 박막 트랜지스터에 의해, 동일한 서브 화소 소자에서의 다른 영역의 액정 분자의 회전 각도를 다르게 함으로써 색수차가 개선된다. 그러나, 3T 기술에서는 많은 박막 트랜지스터가 채용되기 때문에 개구율이 커진다. 또한, 많은 박막 트랜지스터는 추가 기생 용량을 증가시켜서 표시 효과에 영향을 미쳐 버린다.
따라서, 종래 기술에 존재하는 문제를 해결하기 위한 화소 구동 회로 및 액정 표시 패널을 제공할 필요가 있다.
본 발명의 목적은 색수차 문제를 해결함과 아울러, 높은 개구율을 얻을 수 있고, 추가 기생 용량을 증가시키는 일이 없으며, 나아가 표시 효과를 향상시킬 수 있는 화소 구동 회로 및 액정 표시 패널을 제공하는 것에 있다.
상기 목적을 실현하기 위해서, 본 발명에 의하면, 복수의 주사선과 복수의 데이터선이 교차해서 특정되는 복수의 서브 화소 소자를 포함하는 화소 구동 회로로서,
각각의 상기 서브 화소 소자는 모두 주사선 및 데이터선에 접속되는 것으로, 모두 제 1 스위치, 제 2 스위치, 제 1 화소 전극 및 제 2 화소 전극을 포함하고,
상기 제 1 스위치는 상기 주사선에 접속되는 제어단과, 상기 데이터선에 접속되는 제 1 단과, 상기 제 1 화소 전극에 접속되는 제 2 단을 포함하며, 상기 주사선으로부터 공급되는 주사 신호의 제어에 의해 상기 제 1 스위치의 제 1 단 및 제 2 단을 온으로 하고,
상기 제 2 스위치는 주사선에 접속되는 제어단과, 상기 데이터선에 접속되는 제 1 단과, 공통 전극선에 접속되는 제 2 단과, 상기 제 2 화소 전극에 접속되는 제 3 단을 포함하고, 상기 제 1 화소 전극과 상기 제 2 화소 전극 사이에 소정의 전압차가 형성되도록 상기 주사선으로부터 공급되는 주사 신호의 제어에 의해 상기 제 2 스위치의 제 1 단, 제 2 단 및 제 3 단을 온으로 하며,
상기 제 1 스위치는 박막 트랜지스터이고,
상기 제 1 스위치의 제어단, 제 1 단 및 제 2 단은 각각 상기 박막 트랜지스터의 게이트, 소스 및 드레인이며,
상기 제 2 스위치는 듀얼 소스 박막 트랜지스터이고,
상기 제 2 스위치의 제어단, 제 1 단, 제 2 단 및 제 3 단은 각각 상기 듀얼 소스 박막 트랜지스터의 게이트, 제 1 소스, 제 2 소스 및 드레인이며,
상기 제 1 화소 전극 및 상기 제 2 화소 전극은 모두 4개의 영역의 액정 분자에 대응하는
화소 구동 회로가 제공된다.
본 발명과 관련되는 화소 구동 회로에 있어서, 상기 듀얼 소스 박막 트랜지스터의 제 1 소스, 제 2 소스 및 드레인은 같은 층에 위치하고,
상기 듀얼 소스 박막 트랜지스터의 드레인은 상기 듀얼 소스 박막 트랜지스터의 제 1 소스와 제 2 소스 사이에 위치한다.
본 발명과 관련되는 화소 구동 회로에 있어서, 상기 제 1 화소 전극에 있어서의 전압은 상기 데이터선으로부터 공급되는 데이터 전압이고,
상기 제 2 화소 전극에 있어서의 전압과 상기 제 1 화소 전극에 있어서의 전압의 관계는
V2=(V1*L2-Vcom*L1)/(L1＋L2)인 식을 만족하며,
단, V2는 제 2 화소 전극에 있어서의 전압이고, V1은 제 1 화소 전극에 있어서의 전압이며, Vcom는 공통 전극선으로부터 공급되는 공통 전압이고, L1는 듀얼 소스 박막 트랜지스터의 제 1 소스와 드레인 사이의 거리이며, L2는 듀얼 소스 박막 트랜지스터의 제 2 소스와 드레인 사이의 거리이다.
본 발명과 관련되는 화소 구동 회로에 있어서, 상기 주사선, 상기 박막 트랜지스터의 게이트 및 상기 듀얼 소스 박막 트랜지스터의 게이트는 같은 금속층에 의해 제조된다.
본 발명과 관련되는 화소 구동 회로에 있어서, 상기 박막 트랜지스터의 게이트 및 상기 듀얼 소스 박막 트랜지스터의 게이트는 같은 전극을 공유한다.
본 발명과 관련되는 화소 구동 회로에 있어서, 상기 데이터선, 상기 박막 트랜지스터의 소스 및 드레인, 그리고 상기 듀얼 소스 박막 트랜지스터의 제 1 소스, 제 2 소스 및 드레인은 같은 금속층에 의해 제조된다.
본 발명과 관련되는 화소 구동 회로에 있어서, 상기 박막 트랜지스터의 소스 및 상기 듀얼 소스 박막 트랜지스터의 제 1 소스는 같은 전극을 공유한다.
본 발명에 의하면, 복수의 주사선과 복수의 데이터선이 교차해서 특정되는 복수의 서브 화소 소자를 포함하는 화소 구동 회로로서,
각각의 상기 서브 화소 소자는 모두 주사선 및 데이터선에 접속되는 것으로, 모두 제 1 스위치, 제 2 스위치, 제 1 화소 전극 및 제 2 화소 전극을 포함하고,
상기 제 1 스위치는 상기 주사선에 접속되는 제어단과, 상기 데이터선에 접속되는 제 1 단과, 상기 제 1 화소 전극에 접속되는 제 2 단을 포함하며, 상기 주사선으로부터 공급되는 주사 신호의 제어에 의해 상기 제 1 스위치의 제 1 단 및 제 2 단을 온으로 하고,
상기 제 2 스위치는 주사선에 접속되는 제어단과, 상기 데이터선에 접속되는 제 1 단과, 공통 전극선에 접속되는 제 2 단과, 상기 제 2 화소 전극에 접속되는 제 3 단을 포함하고, 상기 제 1 화소 전극과 상기 제 2 화소 전극 사이에 소정의 전압차가 형성되도록 상기 주사선으로부터 공급되는 주사 신호의 제어에 의해 상기 제 2 스위치의 제 1 단, 제 2 단 및 제 3 단을 온으로 하는
화소 구동 회로가 더 제공된다.
본 발명과 관련되는 화소 구동 회로에 있어서, 상기 제 1 스위치는 박막 트랜지스터이고,
상기 제 1 스위치의 제어단, 제 1 단 및 제 2 단은 각각 상기 박막 트랜지스터의 게이트, 소스 및 드레인이며,
상기 제 2 스위치는 듀얼 소스 박막 트랜지스터이고,
상기 제 2 스위치의 제어단, 제 1 단, 제 2 단 및 제 3 단은 각각 상기 듀얼 소스 박막 트랜지스터의 게이트, 제 1 소스, 제 2 소스 및 드레인인 것을 특징으로 한다.
본 발명과 관련되는 화소 구동 회로에 있어서, 상기 듀얼 소스 박막 트랜지스터의 제 1 소스, 제 2 소스 및 드레인은 같은 층에 위치하고,
상기 듀얼 소스 박막 트랜지스터의 드레인은 상기 듀얼 소스 박막 트랜지스터의 제 1 소스와 제 2 소스 사이에 위치하는 것을 특징으로 한다.
본 발명과 관련되는 화소 구동 회로에 있어서, 상기 제 1 화소 전극에 있어서의 전압은 상기 데이터선으로부터 공급되는 데이터 전압이며,
상기 제 2 화소 전극에 있어서의 전압과 상기 제 1 화소 전극에 있어서의 전압의 관계는
V2=(V1*L2-Vcom*L1)/(L1＋L2)인 식을 만족하고,
단, V2는 제 2 화소 전극에 있어서의 전압이며, V1은 제 1 화소 전극에 있어서의 전압이고, Vcom는 공통 전극선으로부터 공급되는 공통 전압이며, L1는 듀얼 소스 박막 트랜지스터의 제 1 소스와 드레인 사이의 거리이고, L2는 듀얼 소스 박막 트랜지스터의 제 2 소스와 드레인 사이의 거리인 것을 특징으로 한다.
본 발명과 관련되는 화소 구동 회로에 있어서, 상기 주사선, 상기 박막 트랜지스터의 게이트 및 상기 듀얼 소스 박막 트랜지스터의 게이트는 같은 금속층에 의해 제조되는 것을 특징으로 한다.
본 발명과 관련되는 화소 구동 회로에 있어서, 상기 박막 트랜지스터의 게이트 및 상기 듀얼 소스 박막 트랜지스터의 게이트는 같은 전극을 공유하는 것을 특징으로 한다.
본 발명과 관련되는 화소 구동 회로에 있어서, 상기 데이터선, 상기 박막 트랜지스터의 소스 및 드레인, 그리고 상기 듀얼 소스 박막 트랜지스터의 제 1 소스, 제 2 소스 및 드레인은 같은 금속층에 의해 제조되는 것을 특징으로 한다.
본 발명과 관련되는 화소 구동 회로에 있어서, 상기 박막 트랜지스터의 소스 및 상기 듀얼 소스 박막 트랜지스터의 제 1 소스는 같은 전극을 공유하는 것을 특징으로 한다.
본 발명과 관련되는 화소 구동 회로에 있어서, 상기 제 1 화소 전극 및 상기 제 2 화소 전극은 모두 4개의 영역의 액정 분자에 대응하는 것을 특징으로 한다.
상기 목적을 실현하기 위해서, 본 발명에 의하면, 화소 구동 회로를 포함한 액정 표시 패널로서,
상기 화소 구동 회로는 복수의 주사선과 복수의 데이터선이 교차해서 특정되는 복수의 서브 화소 소자를 포함하고,
각각의 상기 서브 화소 소자는 모두 주사선 및 데이터선에 접속되고, 모두 제 1 스위치, 제 2 스위치, 제 1 화소 전극 및 제 2 화소 전극을 포함하며,
상기 제 1 스위치는 상기 주사선에 접속되는 제어단과, 상기 데이터선에 접속되는 제 1 단과, 상기 제 1 화소 전극에 접속되는 제 2 단을 포함하며, 상기 주사선으로부터 공급되는 주사 신호의 제어에 의해 상기 제 1 스위치의 제 1 단 및 제 2 단을 온으로 하고,
상기 제 2 스위치는 주사선에 접속되는 제어단과, 상기 데이터선에 접속되는 제 1 단과, 공통 전극선에 접속되는 제 2 단과, 상기 제 2 화소 전극에 접속되는 제 3 단을 포함하고, 상기 제 1 화소 전극과 상기 제 2 화소 전극 사이에 소정의 전압차가 형성되도록 상기 주사선으로부터 공급되는 주사 신호의 제어에 의해 상기 제 2 스위치의 제 1 단, 제 2 단 및 제 3 단을 온으로 하는
액정 표시 패널이 더 제공된다.
본 발명과 관련되는 액정 표시 패널에 있어서, 상기 제 1 스위치는 박막 트랜지스터이고,
상기 제 1 스위치의 제어단, 제 1 단 및 제 2 단은 각각 상기 박막 트랜지스터의 게이트, 소스 및 드레인이며,
상기 제 2 스위치는 듀얼 소스 박막 트랜지스터이고,
상기 제 2 스위치의 제어단, 제 1 단, 제 2 단 및 제 3 단은 각각 상기 듀얼 소스 박막 트랜지스터의 게이트, 제 1 소스, 제 2 소스 및 드레인이다.
본 발명과 관련되는 액정 표시 패널에 있어서, 상기 듀얼 소스 박막 트랜지스터의 제 1 소스, 제 2 소스 및 드레인은 같은 층에 위치하고,
상기 듀얼 소스 박막 트랜지스터의 드레인은 상기 듀얼 소스 박막 트랜지스터의 제 1 소스와 제 2 소스 사이에 위치한다.
본 발명과 관련되는 액정 표시 패널에 있어서, 상기 제 1 화소 전극에 있어서의 전압은 상기 데이터선으로부터 공급되는 데이터 전압이며,
상기 제 2 화소 전극에 있어서의 전압과 상기 제 1 화소 전극에 있어서의 전압의 관계는
V2=(V1*L2-Vcom*L1)/(L1＋L2)인 식을 만족하고,
단, V2는 제 2 화소 전극에 있어서의 전압이며, V1은 제 1 화소 전극에 있어서의 전압이고, Vcom는 공통 전극선으로부터 공급되는 공통 전압이며, L1는 듀얼 소스 박막 트랜지스터의 제 1 소스와 드레인 사이의 거리이고, L2는 듀얼 소스 박막 트랜지스터의 제 2 소스와 드레인 사이의 거리이다.
발명의 효과
본 발명과 관련되는 화소 구동 회로 및 액정 표시 패널에 의하면, 제 2 스위치의 제 1 단, 제 2 단 및 제 3 단을 각각 데이터선, 공통 전극선 및 제 2 화소 전극에 접속하고, 제 2 스위치의 제 1 단, 제 2 단 및 제 3 단을 온이 되도록 제어함으로써, 제 2 화소 전극에 있어서의 전압을 데이터선으로부터 공급되는 데이터 전압과 공통 전극선으로부터 공급되는 공통 전압 사이에 위치시키고, 나아가 제 1 화소 전극과 제 2 화소 전극 사이에 소정의 전압차를 발생시켜서, 색수차 문제를 해결함과 아울러 높은 개구율을 얻을 수 있고, 추가의 기생 용량을 증가시키는 일이 없으며, 나아가서는 표시 효과를 향상시킬 수 있다.
본 발명의 실시예에 있어서의 기술 수단을 보다 명확하게 설명하기 위해서, 이하에서는 실시예의 설명을 위해서 필요한 도면을 간단하게 설명한다. 분명하게, 이하의 설명에 있어서의 도면은 본 발명의 몇 개의 실시예에 지나지 않는다. 당업자는 창조적인 노력 없이 이들 도면에 기초해서 다른 도면을 취득할 수 있다.
도 1은 본 발명의 바람직한 실시예에 관한 화소 구동 회로를 나타내는 개략도이다.
도 2는 본 발명의 바람직한 실시예에 관한 화소 구동 회로에 있어서의 제 2 스위치의 구조를 나타내는 개략도이다.
도 3은 본 발명의 바람직한 실시예에 관한 화소 구동 회로에 있어서의 제 1 스위치 및 제 2 스위치의 제 1 구조를 나타내는 개략도이다.
도 4는 본 발명의 바람직한 실시예에 관한 화소 구동 회로에 있어서의 제 1 스위치 및 제 2 스위치의 제 2 구조를 나타내는 개략도이다.
이하에서는 본 발명의 실시예에 있어서의 도면을 참조하면서 본 발명의 실시예에 있어서의 기술 수단을 명확하고 완전하게 설명한다. 분명하게, 설명되는 실시예는 본 발명의 실시예의 일부로, 모든 실시예는 아니다. 본 발명의 실시예에 기초해서, 창조적인 노력 없이 당업자에 의해 취득되는 다른 모든 실시예는 모두 본 발명의 보호 범위에 속해야 한다.
도 1을 참조하며, 도 1은 본 발명의 바람직한 실시예에 관한 화소 구동 회로를 나타내는 개략도이다. 도 1에 나타낸 바와 같이, 해당 화소 구동 회로는 복수의 주사선과 복수의 데이터선이 교차해서 특정되는 복수의 서브 화소 소자를 포함한다. 각각의 서브 화소 소자는 모두 주사선 및 데이터선에 접속된다. 본 바람직한 실시예는 하나의 주사선(Gate), 하나의 데이터선(Data) 및 하나의 서브 화소 소자(10)만을 예시하고 있다.
각각의 서브 화소 소자(10)는 모두 제 1 스위치(T1), 제 2 스위치(T2), 제 1 화소 전극(101) 및 제 2 화소 전극(102)을 포함한다. 해당 제 1 스위치(T1)는 주사선(Gate)에 접속되는 제어단(a)과 데이터선(Data)에 접속되는 제 1 단(b)과 제 1 화소 전극(101)에 접속되는 제 2 단(c)을 가진다. 주사선(Gate)으로부터 공급되는 주사 신호의 제어에 의해 제 1 스위치(T1)의 제 1 단(b) 및 제 2 단(c)을 온으로 하고, 나아가 데이터선(Data)로부터 공급되는 데이터 전압을 제 1 화소 전극(101)에 출력한다.
제 2 스위치(T2)는 주사선에 접속되는 제어단(d)과 데이터선에 접속되는 제 1 단(e)과 공통 전극선에 접속되는 제 2 단(f)과 제 2 화소 전극(102)에 접속되는 제 3 단(g)을 가진다. 제 1 화소 전극(101)과 제 2 화소 전극(102) 사이에 소정의 전압차가 형성되도록 주사선(Gate)로부터 공급되는 주사 신호의 제어에 의해 상기 제 2 스위치의 제 1 단(e), 제 2 단(f) 및 제 3 단(g)을 온으로 하고, 나아가 데이터선(Data)로부터 공급되는 데이터 전압 및 공통 전극선(Com)으로부터 공급되는 공통 전압을 제 2 화소 전극(102)에 출력한다.
또한, 제 1 화소 전극(101)과 공통 전극(103)이 평행하게 배치됨으로써 제 1 액정 콘덴서(Clc1)가 형성된다. 제 1 화소 전극(101)과 공통 전극선(Com)이 평행하게 배치됨으로써 제 1 축적 콘덴서(Cst1)가 형성된다. 제 2 화소 전극(102)과 공통 전극(103)이 평행하게 배치됨으로써 제 2 액정 콘덴서(Clc2)가 형성된다. 제 2 화소 전극(102)과 공통 전극선(Com)이 평행하게 배치됨으로써 제 2 축적 콘덴서(Cst2)가 형성된다. 공통 전극(103)에서의 전압과 공통 전극선(Com)에서의 전압은 같다. 제 1 액정 콘덴서(Clc1)는 제 1 화소 전극(101)에 대응하는 액정 분자에 편향 전압을 제공하기 위한 것이고, 제 1 축적 콘덴서(Cst1)는 제 1 액정 콘덴서(Clc1)에 전압 유지 전하를 제공하기 위한 것이다. 제 2 액정 콘덴서(Clc2)는 제 2 화소 전극(102)에 대응하는 액정 분자에 편향 전압을 제공하기 위한 것이고, 제 2 축적 콘덴서(Cst2)는 제 2 액정 콘덴서(Clc2)에 전압 유지 전하를 제공하기 위한 것이다. 제 1 화소 전극(101) 및 제 2 화소 전극(102)은 모두 4개의 영역의 액정 분자에 대응하는 것이 바람직하다. 제 1 화소 전극(101) 및 제 2 화소 전극(102)에 다른 전압을 인가함으로써, 8개의 영역 표시가 실현된다.
본 바람직한 실시예에서는, 해당 제 1 스위치(T1)는 박막 트랜지스터이다. 제 1 스위치(T1)의 제어단(a), 제 1 단(b) 및 제 2 단(c)은 각각 박막 트랜지스터의 게이트, 소스 및 드레인이다. 해당 제 2 스위치(T2)는 듀얼 소스 박막 트랜지스터이다. 제 2 스위치(T2)의 제어단(d), 제 1 단(e), 제 2 단(f) 및 제 3 단(g)은 각각 듀얼 소스 박막 트랜지스터의 게이트, 제 1 소스, 제 2 소스 및 드레인이다.
도 2를 참조하며, 도 2는 본 발명의 바람직한 실시예에 관한 화소 구동 회로에 있어서의 제 2 스위치의 구조를 나타내는 개략도이다. 도 2에 나타낸 바와 같이, 해당 제 2 스위치(T2)의 구조는 아래에서 위로 차례로 배열되는 기판(201), 게이트(202), 절연층(203) 및 도전성 채널층(204)과, 도전성 채널층(204) 상에 위치하는 제 1 소스(205), 제 2 소스(206) 및 드레인(207)을 포함한다. 구체적으로는 해당 듀얼 소스 박막 트랜지스터의 제 1 소스(205), 제 2 소스(206) 및 드레인(207)은 같은 층에 위치하고, 해당 듀얼 소스 박막 트랜지스터의 드레인(207)은 제 1 소스(205)와 제 2 소스(206) 사이에 위치한다. 듀얼 소스 박막 트랜지스터의 제 1 소스(205)와 드레인(207) 사이의 거리는 L1이고, 듀얼 소스 박막 트랜지스터의 제 2 소스(206)와 드레인(207) 사이의 거리는 L2이다. 당업자는 필요에 따라서 L1 및 L2의 값을 설정할 수가 있다.
구체적으로는, 듀얼 소스 박막 트랜지스터의 제 1 소스(205)는 데이터선(Data)에 접속되고, 듀얼 소스 박막 트랜지스터의 제 2 소스(206)는 공통 전극선(Com)에 접속되며, 듀얼 소스의 박막 트랜지스터의 드레인(207)은 제 2 화소 전극(102)에 접속되고, 듀얼 소스 박막 트랜지스터의 게이트(202)는 주사선(Gate)에 접속된다. 해당 제 2 화소 전극(102)에 있어서의 전압과 데이터선(Data)로부터 공급되는 데이터 전압의 관계는 V2=(V1*L2-Vcom*L1)/(L1＋L2)인 식을 만족한다. 단, V2는 제 2 화소 전극(102)에 있어서의 전압이고, V1는 데이터선(Data)로부터 공급되는 데이터 전압이며, Vcom는 공통 전극선(Com)으로부터 공급되는 공통 전압이고, L1은 듀얼 소스 박막 트랜지스터의 제 1 소스(205)와 드레인(207) 사이의 거리이며, L2는 듀얼 소스 박막 트랜지스터의 제 2 소스(206)와 드레인(207) 사이의 거리이다.
박막 트랜지스터의 소스는 데이터선(Data)에 접속되고, 박막 트랜지스터의 드레인은 제 1 화소 전극(101)에 접속되며, 박막 트랜지스터의 게이트는 주사선(Gate)에 접속된다. 해당 제 1 화소 전극(101)에 있어서의 전압과 데이터선(Data)으로부터 공급되는 데이터 전압의 관계는 V3=V1인 식을 만족한다. 다만, V3는 제 1 화소 전극(101)에 있어서의 전압이고, V1는 데이터선(Data)으로부터 공급되는 데이터 전압이다.
이하, 도 3 및 도 4를 참조하며, 도 3은 본 발명의 바람직한 실시예에 관한 화소 구동 회로에 있어서의 제 1 스위치 및 제 2 스위치의 제 1 구조를 나타내는 개략도이다. 도 4는 본 발명의 바람직한 실시예에 관한 화소 구동 회로에 있어서의 제 1 스위치 및 제 2 스위치의 제 2 구조를 나타내는 개략도이다.
도 1, 도 2 및 도 3에 나타낸 바와 같이, 제 1 스위치(T1)는 박막 트랜지스터이고, 제 2 스위치(T2)는 듀얼 소스 박막 트랜지스터이다. 박막 트랜지스터의 게이트 및 듀얼 소스 박막 트랜지스터의 게이트는 모두 주사선(Gate)에 접속된다. 주사선(Gate), 박막 트랜지스터의 게이트 및 듀얼 소스 박막 트랜지스터의 게이트는 같은 금속층에 의해 제조된다. 박막 트랜지스터의 게이트 및 듀얼 소스 박막 트랜지스터의 게이트는 같은 전극을 공유한다.
박막 트랜지스터의 소스 및 듀얼 소스 박막 트랜지스터의 제 1 소스는 모두 데이터선(Data)에 접속되고, 듀얼 소스 박막 트랜지스터의 제 2 소스는 공통 전극선(Com)에 접속된다. 데이터선(Data), 박막 트랜지스터의 소스 및 드레인, 그리고 듀얼 소스 박막 트랜지스터의 제 1 소스, 제 2 소스 및 드레인은 같은 금속층에 의해 제조되며, 박막 트랜지스터의 소스 및 듀얼 소스 박막 트랜지스터의 제 1 소스는 같은 전극을 공유한다.
또한, 박막 트랜지스터의 드레인은 제 1 화소 전극(101)에 접속되고, 듀얼 소스 박막 트랜지스터의 드레인은 제 2 화소 전극(102)에 접속된다.
한편, 도 3 및 도 4는 2개의 상이한 구조이지만, 이들이 실현하는 기능은 동일하다. 도 3과 도 4의 구별은, 도 3에 있어서 박막 트랜지스터를 형성하기 위한 소스 및 듀얼 소스 박막 트랜지스터를 형성하기 위한 제 1 소스 및 제 2 소스의 전극이 막대기 형상인데 반해서, 도 4에 있어서 박막 트랜지스터의 소스를 형성하기 위한 소스 및 듀얼 소스 박막 트랜지스터를 형성하기 위한 제 1 소스 및 제 2 소스의 전극이 만곡 형상이라는 점에 있다.
도 1, 도 2 및 도 4에 나타낸 바와 같이, 제 1 스위치(T1)는 박막 트랜지스터이고, 제 2 스위치(T2)는 듀얼 소스 박막 트랜지스터이다. 박막 트랜지스터의 게이트 및 듀얼 소스 박막 트랜지스터의 게이트는 모두 주사선(Gate)에 접속된다. 주사선(Gate), 박막 트랜지스터의 게이트 및 듀얼 소스 박막 트랜지스터의 게이트는 같은 금속층에 의해 구성된다. 박막 트랜지스터의 게이트 및 듀얼 소스 박막 트랜지스터의 게이트는 같은 전극을 공유한다.
박막 트랜지스터의 소스 및 듀얼 소스 박막 트랜지스터의 제 1 소스는 모두 데이터선(Data)에 접속되고, 듀얼 소스 박막 트랜지스터의 제 2 소스는 공통 전극선(Com)에 접속된다. 데이터선(Data), 박막 트랜지스터의 소스 및 드레인, 그리고 듀얼 소스 박막 트랜지스터의 제 1 소스, 제 2 소스 및 드레인은 같은 금속층에 의해 구성되고, 박막 트랜지스터의 소스 및 듀얼 소스 박막 트랜지스터의 제 1 소스는 같은 전극을 공유한다.
또한, 박막 트랜지스터의 드레인은 제 1 화소 전극(101)에 접속되고, 듀얼 소스 박막 트랜지스터의 드레인은 제 2 화소 전극(102)에 접속된다.
본 발명에 관한 화소 구동 회로에 의하면, 제 2 스위치의 제 1 단, 제 2 단 및 제 3 단을 각각 데이터선, 공통 전극선 및 제 2 화소 전극에 접속하고, 제 2 스위치의 제 1 단, 제 2 단 및 제 3 단을 온이 되도록 제어함으로써, 제 2 화소 전극에서의 전압을 데이터선으로부터 공급되는 데이터 전압과 공통 전극선으로부터 공급되는 공통 전압 사이에 위치시키고, 나아가 제 1 화소 전극과 제 2 화소 전극 사이에 소정의 전압차를 발생시켜서, 색수차 문제를 해결함과 아울러 높은 개구율을 얻을 수 있고, 추가의 기생 용량을 증가시키는 일이 없으며, 나아가 표시 효과를 향상시킬 수 있다.
본 발명에 의하면, 상기의 화소 구동 회로를 포함하는 액정 표시 패널이 더 제공된다. 상세한 것은 상기의 해당 화소 구동 회로에 대한 설명을 참조할 수 있으며 여기에서는 상술하지 않는다.
본 발명에 관한 화소 구동 회로 및 액정 표시 패널에 의하면, 제 2 스위치의 제 1 단, 제 2 단 및 제 3 단을 각각 데이터선, 공통 전극선 및 제 2 화소 전극에 접속하고, 제 2 스위치의 제 1 단, 제 2 단 및 제 3 단을 온이 되도록 제어함으로써, 제 2 화소 전극에 있어서의 전압을 데이터선으로부터 공급되는 데이터 전압과 공통 전극선으로부터 공급되는 공통 전압 사이에 위치시키고, 나아가 제 1 화소 전극과 제 2 화소 전극 사이에 소정의 전압차를 발생시켜서, 색수차 문제를 해결함과 아울러 높은 개구율을 얻을 수 있고, 추가의 기생 용량을 증가시키는 일이 없으며, 나아가 표시 효과를 향상시킬 수 있다.
이상, 본 발명의 실시예에 관한 액정 표시 어셈블리를 상세하게 소개했지만, 본 명세서에서는 구체적인 예를 적용해서 본 발명의 원리 및 실시형태를 설명한 것이다. 이상의 실시예의 설명은 본 발명을 이해하는 것을 돕기 위해서만 사용된다. 한편, 당업자에게 있어서, 본 발명의 사상에 의하면, 구체적인 실시형태 및 적용 범위 중 어느 것에도 변경이 있을 수 있다. 이상과 같이, 본 명세서의 내용은 본 발명에 대한 제한으로서 이해되어서는 안 된다.

Claims (20)

  1. 복수의 주사선과 복수의 데이터선이 교차해서 특정되는 복수의 서브 화소 소자를 포함하는 화소 구동 회로로서,
    각각의 상기 서브 화소 소자는 모두 주사선 및 데이터선에 접속되고, 모두 제 1 스위치, 제 2 스위치, 제 1 화소 전극 및 제 2 화소 전극을 포함하고,
    상기 제 1 스위치는 상기 주사선에 접속되는 제어단과, 상기 데이터선에 접속되는 제 1 단과, 상기 제 1 화소 전극에 접속되는 제 2 단을 포함하며, 상기 주사선으로부터 공급되는 주사 신호의 제어에 의해 상기 제 1 스위치의 제 1 단 및 제 2 단을 온으로 하고,
    상기 제 2 스위치는 주사선에 접속되는 제어단과, 상기 데이터선에 접속되는 제 1 단과, 공통 전극선에 접속되는 제 2 단과, 상기 제 2 화소 전극에 접속되는 제 3 단을 포함하고, 상기 제 1 화소 전극과 상기 제 2 화소 전극 사이에 소정의 전압차가 형성되도록 상기 주사선으로부터 공급되는 주사 신호의 제어에 의해 상기 제 2 스위치의 제 1 단, 제 2 단 및 제 3 단을 온으로 하며,
    상기 제 1 스위치는 박막 트랜지스터이고,
    상기 제 1 스위치의 제어단, 제 1 단 및 제 2 단은 각각 상기 박막 트랜지스터의 게이트, 소스 및 드레인이며,
    상기 제 2 스위치는 듀얼 소스 박막 트랜지스터이고,
    상기 제 2 스위치의 제어단, 제 1 단, 제 2 단 및 제 3 단은 각각 상기 듀얼 소스 박막 트랜지스터의 게이트, 제 1 소스, 제 2 소스 및 드레인이며,
    상기 제 1 화소 전극 및 상기 제 2 화소 전극은 모두 4개의 영역의 액정 분자에 대응하는
    화소 구동 회로.
  2. 제 1 항에 있어서,
    상기 듀얼 소스 박막 트랜지스터의 제 1 소스, 제 2 소스 및 드레인은 같은 층에 위치하고,
    상기 듀얼 소스 박막 트랜지스터의 드레인은 상기 듀얼 소스 박막 트랜지스터의 제 1 소스와 제 2 소스 사이에 위치하는
    화소 구동 회로.
  3. 제 2 항에 있어서,
    상기 제 1 화소 전극에 있어서의 전압은 상기 데이터선으로부터 공급되는 데이터 전압이며,
    상기 제 2 화소 전극에 있어서의 전압과 상기 제 1 화소 전극에 있어서의 전압의 관계는
    V2=(V1*L2-Vcom*L1)/(L1＋L2)인 식을 만족하고,
    단, V2는 제 2 화소 전극에 있어서의 전압이며, V1은 제 1 화소 전극에 있어서의 전압이고, Vcom는 공통 전극선으로부터 공급되는 공통 전압이고, L1는 듀얼 소스 박막 트랜지스터의 제 1 소스와 드레인 사이의 거리이고, L2는 듀얼 소스 박막 트랜지스터의 제 2 소스와 드레인 사이의 거리인
    화소 구동 회로.
  4. 제 1 항에 있어서,
    상기 주사선, 상기 박막 트랜지스터의 게이트 및 상기 듀얼 소스 박막 트랜지스터의 게이트는 같은 금속층에 의해 제조되는
    화소 구동 회로.
  5. 제 4 항에 있어서,
    상기 박막 트랜지스터의 게이트 및 상기 듀얼 소스 박막 트랜지스터의 게이트는 같은 전극을 공유하는
    화소 구동 회로.
  6. 제 1 항에 있어서,
    상기 데이터선, 상기 박막 트랜지스터의 소스 및 드레인, 그리고 상기 듀얼 소스 박막 트랜지스터의 제 1 소스, 제 2 소스 및 드레인은 같은 금속층에 의해 제조되는
    화소 구동 회로.
  7. 제 6 항에 있어서,
    상기 박막 트랜지스터의 소스 및 상기 듀얼 소스 박막 트랜지스터의 제 1 소스는 같은 전극을 공유하는
    화소 구동 회로.
  8. 복수의 주사선과 복수의 데이터선이 교차해서 특정되는 복수의 서브 화소 소자를 포함하는 화소 구동 회로로서,
    각각의 상기 서브 화소 소자는 모두 주사선 및 데이터선에 접속되며, 모두 제 1 스위치, 제 2 스위치, 제 1 화소 전극 및 제 2 화소 전극을 포함하고,
    상기 제 1 스위치는 상기 주사선에 접속되는 제어단과, 상기 데이터선에 접속되는 제 1 단과, 상기 제 1 화소 전극에 접속되는 제 2 단을 포함하며, 상기 주사선으로부터 공급되는 주사 신호의 제어에 의해 상기 제 1 스위치의 제 1 단 및 제 2 단을 온으로 하고,
    상기 제 2 스위치는 주사선에 접속되는 제어단과, 상기 데이터선에 접속되는 제 1 단과, 공통 전극선에 접속되는 제 2 단과, 상기 제 2 화소 전극에 접속되는 제 3 단을 포함하고, 상기 제 1 화소 전극과 상기 제 2 화소 전극 사이에 소정의 전압차가 형성되도록 상기 주사선으로부터 공급되는 주사 신호의 제어에 의해 상기 제 2 스위치의 제 1 단, 제 2 단 및 제 3 단을 온으로 하는
    화소 구동 회로.
  9. 제 8 항에 있어서,
    상기 제 1 스위치는 박막 트랜지스터이고,
    상기 제 1 스위치의 제어단, 제 1 단 및 제 2 단은 각각 상기 박막 트랜지스터의 게이트, 소스 및 드레인이며,
    상기 제 2 스위치는 듀얼 소스 박막 트랜지스터이고,
    상기 제 2 스위치의 제어단, 제 1 단, 제 2 단 및 제 3 단은 각각 상기 듀얼 소스 박막 트랜지스터의 게이트, 제 1 소스, 제 2 소스 및 드레인인
    화소 구동 회로.
  10. 제 9 항에 있어서,
    상기 듀얼 소스 박막 트랜지스터의 제 1 소스, 제 2 소스 및 드레인은 같은 층에 위치하고,
    상기 듀얼 소스 박막 트랜지스터의 드레인은 상기 듀얼 소스 박막 트랜지스터의 제 1 소스와 제 2 소스 사이에 위치하는
    화소 구동 회로.
  11. 제 10 항에 있어서,
    상기 제 1 화소 전극에 있어서의 전압은 상기 데이터선으로부터 공급되는 데이터 전압이며,
    상기 제 2 화소 전극에 있어서의 전압과 상기 제 1 화소 전극에 있어서의 전압의 관계는
    V2=(V1*L2-Vcom*L1)/(L1＋L2)인 식을 만족하고,
    단, V2는 제 2 화소 전극에 있어서의 전압이며, V1은 제 1 화소 전극에 있어서의 전압이고, Vcom는 공통 전극선으로부터 공급되는 공통 전압이며, L1는 듀얼 소스 박막 트랜지스터의 제 1 소스와 드레인 사이의 거리이고, L2는 듀얼 소스 박막 트랜지스터의 제 2 소스와 드레인 사이의 거리인
    화소 구동 회로.
  12. 제 9 항에 있어서,
    상기 주사선, 상기 박막 트랜지스터의 게이트 및 상기 듀얼 소스 박막 트랜지스터의 게이트는 같은 금속층에 의해 제조되는
    화소 구동 회로.
  13. 제 12 항에 있어서,
    상기 박막 트랜지스터의 게이트 및 상기 듀얼 소스 박막 트랜지스터의 게이트는 같은 전극을 공유하는
    화소 구동 회로.
  14. 제 9 항에 있어서,
    상기 데이터선, 상기 박막 트랜지스터의 소스 및 드레인, 그리고 상기 듀얼 소스 박막 트랜지스터의 제 1 소스, 제 2 소스 및 드레인은 같은 금속층에 의해 제조되는
    화소 구동 회로.
  15. 제 14 항에 있어서,
    상기 박막 트랜지스터의 소스 및 상기 듀얼 소스 박막 트랜지스터의 제 1 소스는 같은 전극을 공유하는
    화소 구동 회로.
  16. 제 8 항에 있어서,
    상기 제 1 화소 전극 및 상기 제 2 화소 전극은 모두 4개의 영역의 액정 분자에 대응하는
    화소 구동 회로.
  17. 화소 구동 회로를 포함하는 액정 표시 패널로서,
    상기 화소 구동 회로는 복수의 주사선과 복수의 데이터선이 교차해서 특정되는 복수의 서브 화소 소자를 포함하고,
    각각의 상기 서브 화소 소자는 모두 주사선 및 데이터선에 접속되고, 모두 제 1 스위치, 제 2 스위치, 제 1 화소 전극 및 제 2 화소 전극을 포함하며,
    상기 제 1 스위치는 상기 주사선에 접속되는 제어단과, 상기 데이터선에 접속되는 제 1 단과, 상기 제 1 화소 전극에 접속되는 제 2 단을 포함하며, 상기 주사선으로부터 공급되는 주사 신호의 제어에 의해 상기 제 1 스위치의 제 1 단 및 제 2 단을 온으로 하고,
    상기 제 2 스위치는 주사선에 접속되는 제어단과, 상기 데이터선에 접속되는 제 1 단과, 공통 전극선에 접속되는 제 2 단과, 상기 제 2 화소 전극에 접속되는 제 3 단을 포함하고, 상기 제 1 화소 전극과 상기 제 2 화소 전극 사이에 소정의 전압차가 형성되도록 상기 주사선으로부터 공급되는 주사 신호의 제어에 의해 상기 제 2 스위치의 제 1 단, 제 2 단 및 제 3 단을 온으로 하는
    액정 표시 패널.
  18. 제 17 항에 있어서,
    상기 제 1 스위치는 박막 트랜지스터이고,
    상기 제 1 스위치의 제어단, 제 1 단 및 제 2 단은 각각 상기 박막 트랜지스터의 게이트, 소스 및 드레인이며,
    상기 제 2 스위치는 듀얼 소스 박막 트랜지스터이고,
    상기 제 2 스위치의 제어단, 제 1 단, 제 2 단 및 제 3 단은 각각 상기 듀얼 소스 박막 트랜지스터의 게이트, 제 1 소스, 제 2 소스 및 드레인인
    액정 표시 패널.
  19. 제 18 항에 있어서,
    상기 듀얼 소스 박막 트랜지스터의 제 1 소스, 제 2 소스 및 드레인은 같은 층에 위치하고,
    상기 듀얼 소스 박막 트랜지스터의 드레인은 상기 듀얼 소스 박막 트랜지스터의 제 1 소스와 제 2 소스 사이에 위치하는
    액정 표시 패널.
  20. 제 19 항에 있어서,
    상기 제 1 화소 전극에 있어서의 전압은 상기 데이터선으로부터 공급되는 데이터 전압이며,
    상기 제 2 화소 전극에 있어서의 전압과 상기 제 1 화소 전극에 있어서의 전압의 관계는
    V2=(V1*L2-Vcom*L1)/(L1＋L2)인 식을 만족하고,
    단, V2는 제 2 화소 전극에 있어서의 전압이며, V1은 제 1 화소 전극에 있어서의 전압이고, Vcom는 공통 전극선으로부터 공급되는 공통 전압이며, L1는 듀얼 소스 박막 트랜지스터의 제 1 소스와 드레인 사이의 거리이고, L2는 듀얼 소스 박막 트랜지스터의 제 2 소스와 드레인 사이의 거리인
    액정 표시 패널.
KR1020207016627A 2017-11-22 2017-11-28 화소 구동 회로 및 액정 표시 패널 KR102262884B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201711172056.5A CN107728352B (zh) 2017-11-22 2017-11-22 一种像素驱动电路及液晶显示面板
CN201711172056.5 2017-11-22
PCT/CN2017/113336 WO2019100416A1 (zh) 2017-11-22 2017-11-28 一种像素驱动电路及液晶显示面板

Publications (2)

Publication Number Publication Date
KR20200079327A KR20200079327A (ko) 2020-07-02
KR102262884B1 true KR102262884B1 (ko) 2021-06-09

Family

ID=61216623

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207016627A KR102262884B1 (ko) 2017-11-22 2017-11-28 화소 구동 회로 및 액정 표시 패널

Country Status (5)

Country Link
EP (1) EP3715939A4 (ko)
JP (1) JP6994571B2 (ko)
KR (1) KR102262884B1 (ko)
CN (1) CN107728352B (ko)
WO (1) WO2019100416A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108154863B (zh) * 2018-02-28 2019-09-17 深圳市华星光电技术有限公司 像素驱动电路、像素驱动方法和液晶显示装置
CN108389557B (zh) 2018-03-16 2020-01-21 京东方科技集团股份有限公司 显示装置及其驱动方法
CN108957814B (zh) * 2018-08-29 2021-08-13 南京京东方显示技术有限公司 一种液晶显示装置及电路补偿方法
CN110361899B (zh) * 2019-06-27 2021-09-10 厦门天马微电子有限公司 一种显示装置
CN115576139A (zh) * 2022-10-31 2023-01-06 惠科股份有限公司 显示面板及其制备方法、电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012098695A (ja) 2010-10-29 2012-05-24 Samsung Electronics Co Ltd 液晶表示装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3256730B2 (ja) * 1996-04-22 2002-02-12 シャープ株式会社 液晶表示装置、およびその駆動方法
KR100764051B1 (ko) * 2001-02-01 2007-10-08 삼성전자주식회사 픽셀 당 2 개의 박막 트랜지스터를 구비하는 박막 액정 디스플레이 장치
KR20040021893A (ko) * 2002-09-05 2004-03-11 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
US7317434B2 (en) * 2004-12-03 2008-01-08 Dupont Displays, Inc. Circuits including switches for electronic devices and methods of using the electronic devices
KR20070081255A (ko) * 2006-02-10 2007-08-16 삼성전자주식회사 시프트 레지스터
TWI352868B (en) * 2006-11-03 2011-11-21 Au Optronics Corp Liquid crystal display pannel and active device ar
CN100426504C (zh) * 2006-11-06 2008-10-15 北京京东方光电科技有限公司 一种单栅双沟道像素结构
TWI375198B (en) * 2007-05-17 2012-10-21 Tpo Displays Corp A system for displaying images
US7633089B2 (en) 2007-07-26 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device provided with the same
CN101510030B (zh) * 2008-02-15 2012-07-18 奇美电子股份有限公司 液晶显示面板及其制造方法
US8106864B2 (en) * 2008-10-10 2012-01-31 Lg Display Co., Ltd. Liquid crystal display device
CN101750812B (zh) * 2008-12-12 2014-03-19 群创光电股份有限公司 液晶显示装置
TWI412852B (zh) * 2009-10-15 2013-10-21 Chunghwa Picture Tubes Ltd 具有電荷分享架構之顯示面板之畫素結構及其驅動方法
US9384707B2 (en) * 2010-07-27 2016-07-05 Sharp Kabushiki Kaisha Display device
WO2012157720A1 (ja) * 2011-05-18 2012-11-22 シャープ株式会社 液晶パネル、液晶表示装置
WO2013065529A1 (ja) * 2011-10-31 2013-05-10 シャープ株式会社 薄膜トランジスタアレイ基板及び液晶表示装置
KR101929363B1 (ko) 2011-11-30 2018-12-17 삼성디스플레이 주식회사 액정 표시 장치
CN103353697B (zh) * 2013-07-19 2015-11-25 深圳市华星光电技术有限公司 一种阵列基板及液晶显示面板
CN103488018B (zh) * 2013-09-25 2016-03-23 深圳市华星光电技术有限公司 液晶显示装置及其显示控制方法
CN104298032B (zh) * 2014-08-25 2017-01-18 京东方科技集团股份有限公司 一种液晶显示面板及其调校方法
CN204065625U (zh) * 2014-10-10 2014-12-31 京东方科技集团股份有限公司 一种阵列基板及液晶显示装置
CN104360556B (zh) * 2014-11-21 2017-06-16 深圳市华星光电技术有限公司 一种液晶显示面板及阵列基板
CN104536225B (zh) * 2014-12-31 2018-09-18 深圳市华星光电技术有限公司 液晶显示面板及液晶显示装置
CN104777638B (zh) * 2015-04-13 2018-04-20 深圳市华星光电技术有限公司 液晶显示面板及液晶显示装置
CN104865763B (zh) * 2015-06-12 2017-09-15 深圳市华星光电技术有限公司 阵列基板
KR102493218B1 (ko) 2016-04-04 2023-01-30 삼성디스플레이 주식회사 액정 표시 장치
KR20170117261A (ko) * 2016-04-12 2017-10-23 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
CN106647078A (zh) * 2017-01-11 2017-05-10 深圳市华星光电技术有限公司 像素结构及液晶显示器
CN107065350B (zh) * 2017-04-10 2019-10-25 深圳市华星光电半导体显示技术有限公司 八畴3t像素结构
CN107065352B (zh) * 2017-04-17 2019-11-05 深圳市华星光电半导体显示技术有限公司 八畴像素结构

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012098695A (ja) 2010-10-29 2012-05-24 Samsung Electronics Co Ltd 液晶表示装置

Also Published As

Publication number Publication date
EP3715939A4 (en) 2021-08-04
JP2021501915A (ja) 2021-01-21
CN107728352B (zh) 2020-05-05
WO2019100416A1 (zh) 2019-05-31
KR20200079327A (ko) 2020-07-02
JP6994571B2 (ja) 2022-01-14
EP3715939A1 (en) 2020-09-30
CN107728352A (zh) 2018-02-23

Similar Documents

Publication Publication Date Title
KR102262884B1 (ko) 화소 구동 회로 및 액정 표시 패널
US20180315386A1 (en) Lcd pixel driver circuit and tft substrate
US9213209B2 (en) Liquid crystal display
US8194201B2 (en) Display panel and liquid crystal display including the same
US7508463B2 (en) Pixel structure
US8179489B2 (en) Display device
US9400408B2 (en) Liquid crystal display
US8605242B2 (en) Liquid crystal display
US20070103615A1 (en) Liquid crystal display panel with dual-TFTs pixel units having different TFT channel width/length ratios
US8654271B2 (en) Liquid crystal display
US9568792B2 (en) Liquid crystal display
KR101592015B1 (ko) 액정 표시 장치
JP2010277068A (ja) 液晶表示装置
WO2018192048A1 (zh) 八畴像素结构
US9557613B2 (en) Liquid crystal display having reduced image quality deterioration and an improved viewing angle, and a method of driving the same
KR101708384B1 (ko) 액정 표시 장치
US8451393B2 (en) Liquid crystal display
US8477253B2 (en) Liquid crystal display
US9625780B2 (en) Liquid crystal display
US8045079B2 (en) Display device
KR101904169B1 (ko) 액정 표시 장치
JP6816943B2 (ja) 液晶表示装置
US9625777B2 (en) Liquid crystal display
US20180143472A1 (en) Array substrate and display panel
US20080246898A1 (en) Liquid crystal display panel and active matrix substrate thereof

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant